JP2001035840A - エッチング方法および半導体装置の製造方法 - Google Patents
エッチング方法および半導体装置の製造方法Info
- Publication number
- JP2001035840A JP2001035840A JP21045899A JP21045899A JP2001035840A JP 2001035840 A JP2001035840 A JP 2001035840A JP 21045899 A JP21045899 A JP 21045899A JP 21045899 A JP21045899 A JP 21045899A JP 2001035840 A JP2001035840 A JP 2001035840A
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- etched
- etching
- semiconductor device
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 再現性のよいエッチング方法を提供し、ま
た、半導体装置の歩留まりを向上することを目的とす
る。 【解決手段】 活性層３の表面に、活性層３を酸化でき
る過酸化水素水を接触させることにより活性層３の表面
に酸化層９を形成した後に、酸化層９を除去できる酒石
酸水溶液を用いて酸化層９を除去することによりリセス
部６を形成し、リセス部６内の活性層３上にゲート電極
７を形成する。
た、半導体装置の歩留まりを向上することを目的とす
る。 【解決手段】 活性層３の表面に、活性層３を酸化でき
る過酸化水素水を接触させることにより活性層３の表面
に酸化層９を形成した後に、酸化層９を除去できる酒石
酸水溶液を用いて酸化層９を除去することによりリセス
部６を形成し、リセス部６内の活性層３上にゲート電極
７を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、エッチング方法お
よび半導体装置の製造方法に関するものであり、特にガ
リウム砒素等やインジウム燐等の化合物半導体を用いた
移動体通信機器用の半導体装置に応用可能なものであ
る。
よび半導体装置の製造方法に関するものであり、特にガ
リウム砒素等やインジウム燐等の化合物半導体を用いた
移動体通信機器用の半導体装置に応用可能なものであ
る。
【０００２】
【従来の技術】ガリウム砒素等を含む化合物半導体は、
移動度が高く、また半絶縁性であるため、高周波特性に
優れ、これを用いた電界効果トランジスタ(以下、「MES
FET」という)は、移動体通信分野において広く活用され
ている。
移動度が高く、また半絶縁性であるため、高周波特性に
優れ、これを用いた電界効果トランジスタ(以下、「MES
FET」という)は、移動体通信分野において広く活用され
ている。
【０００３】図２は、MESFETの断面を示す図である。図
２において、GaAsで構成された半導体基板１上に、i-Ga
Asで構成されたバッファ層２、n-GaAsで構成され、電子
の走行する領域となる活性層３が順次形成されている。
さらに、活性層３上には、キャリアを供給するソース電
極４およびキャリアを収集するドレイン電極５が形成さ
れている。活性層３は、活性層３の寄生抵抗を低減させ
るための、深さがｘであるリセス部６を有しており、こ
のリセス部６内には、ソース電極４からドレイン電極５
間に流れるキャリアの量を制御するためのゲート電極７
が形成されている。ゲート電極７に電圧を印加し、ゲー
ト電極７に接する部分の活性層３を空乏化することによ
って電流を制御する。
２において、GaAsで構成された半導体基板１上に、i-Ga
Asで構成されたバッファ層２、n-GaAsで構成され、電子
の走行する領域となる活性層３が順次形成されている。
さらに、活性層３上には、キャリアを供給するソース電
極４およびキャリアを収集するドレイン電極５が形成さ
れている。活性層３は、活性層３の寄生抵抗を低減させ
るための、深さがｘであるリセス部６を有しており、こ
のリセス部６内には、ソース電極４からドレイン電極５
間に流れるキャリアの量を制御するためのゲート電極７
が形成されている。ゲート電極７に電圧を印加し、ゲー
ト電極７に接する部分の活性層３を空乏化することによ
って電流を制御する。
【０００４】次に、このMESFETのリセス部６のエッチン
グによる形成方法を説明する。
グによる形成方法を説明する。
【０００５】図３は、製造途上のMESFETの一部断面図で
ある。まず、フォトリソグラフィーにより被エッチング
部材である活性層３の表面の一部にレジスト８を形成
し、レジスト８が形成されていない活性層３の表面に、
酸化剤として作用する過酸化水素水と酸化層除去剤とし
て作用する燐酸とを混合してなるエッチング液（H3P
O4：H2O2：H2O=４：１：４５）を接触させる。このと
き、過酸化水素水により活性層３の表面のレジスト８に
覆われていない部分に薄い酸化層９が形成されるが、燐
酸の作用により酸化層９はすぐに除去される。このよう
に、酸化層９の形成と酸化層９の除去とが同時に進行す
ることにより、活性層３の表面は時間に対して一定の割
合でエッチングされる。
ある。まず、フォトリソグラフィーにより被エッチング
部材である活性層３の表面の一部にレジスト８を形成
し、レジスト８が形成されていない活性層３の表面に、
酸化剤として作用する過酸化水素水と酸化層除去剤とし
て作用する燐酸とを混合してなるエッチング液（H3P
O4：H2O2：H2O=４：１：４５）を接触させる。このと
き、過酸化水素水により活性層３の表面のレジスト８に
覆われていない部分に薄い酸化層９が形成されるが、燐
酸の作用により酸化層９はすぐに除去される。このよう
に、酸化層９の形成と酸化層９の除去とが同時に進行す
ることにより、活性層３の表面は時間に対して一定の割
合でエッチングされる。
【０００６】図４は、エッチング時間に対するエッチン
グ深さを示す図である。図４からわかるように、エッチ
ング深さは、エッチング時間に比例し、エッチング時間
を変えることによりエッチング深さを制御することがで
きる。
グ深さを示す図である。図４からわかるように、エッチ
ング深さは、エッチング時間に比例し、エッチング時間
を変えることによりエッチング深さを制御することがで
きる。
【０００７】
【発明が解決しようとする課題】ところで、MESFETのゲ
ートしきい値は、リセス部６のエッチング深さに依存し
ている。したがって、ゲートしきい値は、エッチング時
間を変えることによって調節できる。
ートしきい値は、リセス部６のエッチング深さに依存し
ている。したがって、ゲートしきい値は、エッチング時
間を変えることによって調節できる。
【０００８】しかしながら、図５に示すように、エッチ
ング時間が増えるにつれてゲートしきい値の変化量は急
に大きくなる。このため、ゲートしきい値の再現性良く
エッチングを行うことが非常に困難であった。
ング時間が増えるにつれてゲートしきい値の変化量は急
に大きくなる。このため、ゲートしきい値の再現性良く
エッチングを行うことが非常に困難であった。
【０００９】また、エッチング液が均一に攪拌されてい
ないと、リセス部６内でエッチングレートにばらつきが
生じ、その結果、同一のリセス部６内でエッチング深さ
がばらつくばかりか、同一のウエハ上に形成された異な
るMESFETのゲートしきい値にばらつきが生じる。
ないと、リセス部６内でエッチングレートにばらつきが
生じ、その結果、同一のリセス部６内でエッチング深さ
がばらつくばかりか、同一のウエハ上に形成された異な
るMESFETのゲートしきい値にばらつきが生じる。
【００１０】本発明は、再現性のよいエッチング方法を
提供し、半導体装置の特性のばらつきを抑制することに
より半導体装置の歩留まりを向上することを目的とす
る。
提供し、半導体装置の特性のばらつきを抑制することに
より半導体装置の歩留まりを向上することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明のエッチング方法
は、従来同時に行っていた、被エッチング部材の酸化
と、形成された酸化層の除去とを、別々に行うものであ
る。
は、従来同時に行っていた、被エッチング部材の酸化
と、形成された酸化層の除去とを、別々に行うものであ
る。
【００１２】すなわち、請求項１に記載のエッチング方
法は、被エッチング部材の表面に酸化剤を接触させるこ
とにより前記被エッチング部材の表面に形成される酸化
層の厚さの増加が飽和した後に、酸化層除去剤を用いて
前記酸化層を除去するものである。
法は、被エッチング部材の表面に酸化剤を接触させるこ
とにより前記被エッチング部材の表面に形成される酸化
層の厚さの増加が飽和した後に、酸化層除去剤を用いて
前記酸化層を除去するものである。
【００１３】本発明では、形成される酸化層の厚さは、
被エッチング部材と酸化剤との種類によってほぼ決まる
ため、エッチング深さの再現性がよい。また、酸化工程
に十分な時間をかけるために、酸化層の厚さの増大が飽
和しているので、エッチング深さのむらが生じない。
被エッチング部材と酸化剤との種類によってほぼ決まる
ため、エッチング深さの再現性がよい。また、酸化工程
に十分な時間をかけるために、酸化層の厚さの増大が飽
和しているので、エッチング深さのむらが生じない。
【００１４】被エッチング部材の表面に酸化層を形成す
る工程と、この酸化層を除去する工程とをそれぞれ２回
以上繰り返すことにより、小刻みにエッチング深さを制
御することができる。
る工程と、この酸化層を除去する工程とをそれぞれ２回
以上繰り返すことにより、小刻みにエッチング深さを制
御することができる。
【００１５】また、請求項６に記載の半導体装置の製造
方法は、半導体で構成された被エッチング部材の表面に
酸化剤を接触させることにより前記被エッチング部材の
表面に形成される酸化層の厚さの増加が飽和した後に、
酸化層除去剤を用いて前記酸化層を除去し、前記被エッ
チング部材のエッチング部上に電極を形成するものであ
る。この発明では、ゲート電極下の被エッチング部材で
ある半導体層のエッチング深さを再現性よく制御できる
ため、半導体装置のゲートしきい値の再現性が向上す
る。
方法は、半導体で構成された被エッチング部材の表面に
酸化剤を接触させることにより前記被エッチング部材の
表面に形成される酸化層の厚さの増加が飽和した後に、
酸化層除去剤を用いて前記酸化層を除去し、前記被エッ
チング部材のエッチング部上に電極を形成するものであ
る。この発明では、ゲート電極下の被エッチング部材で
ある半導体層のエッチング深さを再現性よく制御できる
ため、半導体装置のゲートしきい値の再現性が向上す
る。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００１７】図１は、本発明の実施の形態における半導
体装置の製造方法の工程順断面図である。
体装置の製造方法の工程順断面図である。
【００１８】図１（ａ）に示すように、GaAsで構成され
た半導体基板１上に、i-GaAsで構成されたバッファ層
２、n-GaAsで構成され、電子の走行する領域となる活性
層３を順次形成する。さらに、活性層３上に、キャリア
を供給するソース電極４およびキャリアを収集するドレ
イン電極５を形成する。
た半導体基板１上に、i-GaAsで構成されたバッファ層
２、n-GaAsで構成され、電子の走行する領域となる活性
層３を順次形成する。さらに、活性層３上に、キャリア
を供給するソース電極４およびキャリアを収集するドレ
イン電極５を形成する。
【００１９】次に、図１（ｂ）に示すように、フォトリ
ソグラフィ技術により、活性層３上に、リセス形状を形
成すべき領域を除いてレジスト８を形成する。
ソグラフィ技術により、活性層３上に、リセス形状を形
成すべき領域を除いてレジスト８を形成する。
【００２０】次に、レジスト８に覆われていない部分の
活性層３をリセス形状にするためのエッチングの方法に
ついて説明する。
活性層３をリセス形状にするためのエッチングの方法に
ついて説明する。
【００２１】まず、被エッチング部材である活性層３の
表面に、酸化剤である濃度２０％の過酸化水素水を約２
分間浸すことにより、図１（ｃ）に示すように活性層３
の表面に厚さ８０Åの酸化層９を形成する。このよう
に、酸化時間を十分に長くとることにより活性層３の表
面の酸化は十分に行われているので、酸化層９の膜厚の
増大は飽和しており、酸化層９の膜厚は半導体基板１の
主平面に平行な面内方向において均一となる。
表面に、酸化剤である濃度２０％の過酸化水素水を約２
分間浸すことにより、図１（ｃ）に示すように活性層３
の表面に厚さ８０Åの酸化層９を形成する。このよう
に、酸化時間を十分に長くとることにより活性層３の表
面の酸化は十分に行われているので、酸化層９の膜厚の
増大は飽和しており、酸化層９の膜厚は半導体基板１の
主平面に平行な面内方向において均一となる。
【００２２】次に、図１（ｄ）に示すように、酸化層９
を濃度５０％の酒石酸水溶液に浸すことにより酸化層９
を除去する。この結果、８０Åの均一な深さを有するリ
セス部６が形成される。
を濃度５０％の酒石酸水溶液に浸すことにより酸化層９
を除去する。この結果、８０Åの均一な深さを有するリ
セス部６が形成される。
【００２３】図１（ｃ）に示す酸化工程と、図１（ｄ）
に示す酸化層除去工程とを２回、３回と繰り返すことに
よりリセス部６の深さは１６０Å、２４０Åと増加する
ので、酸化工程と酸化層９の除去工程との繰り返し回数
の調整によりエッチング深さを決めることができる。
に示す酸化層除去工程とを２回、３回と繰り返すことに
よりリセス部６の深さは１６０Å、２４０Åと増加する
ので、酸化工程と酸化層９の除去工程との繰り返し回数
の調整によりエッチング深さを決めることができる。
【００２４】また、活性層３に吸収される波長成分を含
む、ハロゲンランプ等の光を活性層３に照射しながら活
性層３を酸化すると、酸化層９の膜厚は厚くなる。照射
する光の強度が強いほど、酸化が飽和したときの酸化層
９の厚さが大きい。したがって、ハロゲンランプ等の光
を活性層３に照射することにより、酸化層９の膜厚を選
択することができる。例えば、最後の酸化工程における
照射光の光強度を弱めれば、最後に形成される酸化層９
が、他の酸化工程で形成された酸化層９よりも薄く形成
されるので、エッチング深さをより細かく制御すること
ができる。
む、ハロゲンランプ等の光を活性層３に照射しながら活
性層３を酸化すると、酸化層９の膜厚は厚くなる。照射
する光の強度が強いほど、酸化が飽和したときの酸化層
９の厚さが大きい。したがって、ハロゲンランプ等の光
を活性層３に照射することにより、酸化層９の膜厚を選
択することができる。例えば、最後の酸化工程における
照射光の光強度を弱めれば、最後に形成される酸化層９
が、他の酸化工程で形成された酸化層９よりも薄く形成
されるので、エッチング深さをより細かく制御すること
ができる。
【００２５】本実施の形態においては、図１（ｃ）に示
す酸化工程と、図１（ｄ）に示す酸化層除去工程とを３
回と繰り返した後、図１（ｅ）に示すように、リセス部
６上にリフトオフ法によりゲート電極７を形成すること
によりゲートしきい値０ＶのMESFETを得た。
す酸化工程と、図１（ｄ）に示す酸化層除去工程とを３
回と繰り返した後、図１（ｅ）に示すように、リセス部
６上にリフトオフ法によりゲート電極７を形成すること
によりゲートしきい値０ＶのMESFETを得た。
【００２６】このように、酸化層９の形成と除去とを、
別々に行うことにより、リセス部６の深さを適切に調節
することができるため、所望のゲートしきい値を持つME
SFETを、ウエハ面内においてばらつきなく形成すること
ができる。
別々に行うことにより、リセス部６の深さを適切に調節
することができるため、所望のゲートしきい値を持つME
SFETを、ウエハ面内においてばらつきなく形成すること
ができる。
【００２７】なお、本発明の実施の形態では、酸化工程
における酸化層９の厚さの増加が完全に飽和した場合に
ついて説明したが、酸化層９の厚さの増加が完全に飽和
していなくても、酸化層９の厚さの増加の速度は時間と
ともに鈍くなっていくため、一回の酸化工程でエッチン
グできる量リセス部６の深さを容易に調節することがで
きる。したがって、本発明において、飽和とは、完全な
飽和状態および準飽和状態を含むものとする。また、酸
化層９の厚さは、飽和時の８０％以上に達していること
がより望ましい。
における酸化層９の厚さの増加が完全に飽和した場合に
ついて説明したが、酸化層９の厚さの増加が完全に飽和
していなくても、酸化層９の厚さの増加の速度は時間と
ともに鈍くなっていくため、一回の酸化工程でエッチン
グできる量リセス部６の深さを容易に調節することがで
きる。したがって、本発明において、飽和とは、完全な
飽和状態および準飽和状態を含むものとする。また、酸
化層９の厚さは、飽和時の８０％以上に達していること
がより望ましい。
【００２８】なお、本発明の実施の形態では、酸化層除
去剤として酒石酸水溶液を用いたが、例えば燐酸水溶液
や硫酸水溶液、塩酸水溶液、アンモニア水等、酸化層９
を除去する能力のあるものを用いても同様の効果を得る
ことができる。
去剤として酒石酸水溶液を用いたが、例えば燐酸水溶液
や硫酸水溶液、塩酸水溶液、アンモニア水等、酸化層９
を除去する能力のあるものを用いても同様の効果を得る
ことができる。
【００２９】また、本発明の実施の形態では、被エッチ
ング部材としてGaAsを例に説明したが、Siや、InGaAs、
InAlAs、AlGaAs、InP、GaN、SiC、SiGe、InGaP等の半導
体層にも適用できる。
ング部材としてGaAsを例に説明したが、Siや、InGaAs、
InAlAs、AlGaAs、InP、GaN、SiC、SiGe、InGaP等の半導
体層にも適用できる。
【００３０】また、本発明の実施の形態では、MESFETを
例に説明したが、本発明は、エミッタ層をエッチングし
てベース電極を形成するヘテロ・バイポーラ・トランジ
スタ（HBT）の製造においても適用できる。
例に説明したが、本発明は、エミッタ層をエッチングし
てベース電極を形成するヘテロ・バイポーラ・トランジ
スタ（HBT）の製造においても適用できる。
【００３１】
【発明の効果】以上のように、本発明のエッチング方法
または半導体装置の製造方法は、従来同時に行ってい
た、被エッチング部材の酸化と、形成された酸化層の除
去とを、別々に行うものであるため、エッチング深さを
ウェハ面内で均一に再現性良く制御することができる。
その結果、高い歩留で所望のゲートしきい値電圧を有す
るMESFETが製作可能となる。
または半導体装置の製造方法は、従来同時に行ってい
た、被エッチング部材の酸化と、形成された酸化層の除
去とを、別々に行うものであるため、エッチング深さを
ウェハ面内で均一に再現性良く制御することができる。
その結果、高い歩留で所望のゲートしきい値電圧を有す
るMESFETが製作可能となる。
【図１】実施の形態１における半導体装置の製造方法を
示す工程断面図
示す工程断面図
【図２】従来の半導体装置の断面図
【図３】従来の半導体装置の製造工程における要部断面
図
図
【図４】従来の半導体装置の製造工程におけるエッチン
グ時間とエッチング深さとの関係を示す図
グ時間とエッチング深さとの関係を示す図
【図５】MESFETのリセス部のエッチング時間とゲートし
きい値との関係を示す図
きい値との関係を示す図
１ 半導体基板 ２ バッファ層 ３ 活性層 ４ ソース電極 ５ ドレイン電極 ６ リセス部 ７ ゲート電極 ８ レジスト ９ 酸化層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/812 (72)発明者 福井 武司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 田中 毅 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 上田 大助 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F003 BB04 BE04 BF06 BP95 BP97 BZ03 5F043 AA02 AA05 AA13 AA14 AA31 BB22 BB30 DD02 DD08 DD30 FF10 5F102 GJ05 GK05 GL02 GL03 GL04 GL05 GN05 GR04 GS05 HC15 HC19
Claims (10)
- 【請求項１】 被エッチング部材の表面に酸化剤を接触
させることにより前記被エッチング部材の表面に形成さ
れる酸化層の厚さの増加が飽和した後に、酸化層除去剤
を用いて前記酸化層を除去することを特徴とするエッチ
ング方法。 - 【請求項２】 前記酸化層を形成する工程と、前記酸化
層を除去する工程とを交互に行い、前記酸化層を除去す
る工程が２回以上含まれていることを特徴とする請求項
１記載のエッチング方法。 - 【請求項３】 前記酸化層を形成する複数の工程におい
て形成される少なくとも２層の前記酸化層の膜厚が互い
に異なることを特徴とする請求項２記載のエッチング方
法。 - 【請求項４】 前記酸化層を形成する際に、前記被エッ
チング部材に吸収される波長成分を有する光を前記被エ
ッチング部材に照射することを特徴とする請求項１ない
し請求項３のいずれかに記載のエッチング方法。 - 【請求項５】 前記被エッチング部材が化合物半導体で
構成され、前記酸化剤がH2O2を有することを特徴とする
請求項１ないし請求項４のいずれかに記載のエッチング
方法。 - 【請求項６】 半導体で構成された被エッチング部材の
表面に酸化剤を接触させることにより前記被エッチング
部材の表面に形成される酸化層の厚さの増加が飽和した
後に、酸化層除去剤を用いて前記酸化層を除去し、前記
被エッチング部材のエッチング部上に電極を形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項７】 前記酸化層を形成する工程と、前記酸化
層を除去する工程とを交互に行い、前記酸化層を除去す
る工程が２回以上含まれていることを特徴とする請求項
６記載の半導体装置の製造方法。 - 【請求項８】 前記酸化層を形成する複数の工程におい
て形成される少なくとも２層の前記酸化層の膜厚が互い
に異なることを特徴とする請求項７記載の半導体装置の
製造方法。 - 【請求項９】 前記酸化層を形成する際に、前記被エッ
チング部材に吸収される波長成分を有する光を前記被エ
ッチング部材に照射することを特徴とする請求項６ない
し請求項８のいずれかに記載の半導体装置の製造方法。 - 【請求項１０】 前記被エッチング部材が化合物半導体
で構成され、前記酸化剤がH2O2を有することを特徴とす
る請求項６ないし請求項９のいずれかに記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21045899A JP2001035840A (ja) | 1999-07-26 | 1999-07-26 | エッチング方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21045899A JP2001035840A (ja) | 1999-07-26 | 1999-07-26 | エッチング方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001035840A true JP2001035840A (ja) | 2001-02-09 |
Family
ID=16589675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21045899A Pending JP2001035840A (ja) | 1999-07-26 | 1999-07-26 | エッチング方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001035840A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183733A (ja) * | 2003-12-19 | 2005-07-07 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| WO2021214866A1 (ja) * | 2020-04-21 | 2021-10-28 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
-
1999
- 1999-07-26 JP JP21045899A patent/JP2001035840A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183733A (ja) * | 2003-12-19 | 2005-07-07 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
| WO2021214866A1 (ja) * | 2020-04-21 | 2021-10-28 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JPWO2021214866A1 (ja) * | 2020-04-21 | 2021-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009200511A (ja) | 半導体の形成方法 | |
| JPH06224225A (ja) | 電界効果半導体装置 | |
| JP2000058562A (ja) | 半導体装置とその製造方法 | |
| JP2001035840A (ja) | エッチング方法および半導体装置の製造方法 | |
| JP3450155B2 (ja) | 電界効果トランジスタとその製造方法 | |
| KR100288173B1 (ko) | 반도체 장치 제조 방법 | |
| JP2773700B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JP3295899B2 (ja) | 半導体基板のエッチング方法 | |
| Pereira et al. | CH4/H2 reactive ion etching for gate recessing of pseudomorphic modulation doped field effect transistors | |
| JPH10173036A (ja) | 半導体装置および半導体の高抵抗化方法 | |
| JPH0123955B2 (ja) | ||
| JP2739852B2 (ja) | 半導体装置の製造方法 | |
| KR100283027B1 (ko) | 이종 접합 반도체 소자의 ＧａＡｓ/ＡｌＧａＡｓ 선택적 식각방법 및 이를 이용한 비정형 고 전자 이동도 트랜지스터의 제조방법 | |
| JPS59218778A (ja) | 半導体装置及びその製造方法 | |
| JP3520625B2 (ja) | 半導体装置の製造方法 | |
| JP3534370B2 (ja) | 半導体装置の製造方法 | |
| JP2001023951A (ja) | 半導体装置の製造方法 | |
| JP3887473B2 (ja) | 半導体素子の製造方法およびこの方法に使用されるエッチング液 | |
| JP2000353789A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH10270463A (ja) | 電界効果トランジスタ | |
| JPH01144681A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6338872B2 (ja) | ||
| JPH1154474A (ja) | 化合物半導体のエッチング方法 | |
| JPH0864774A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000243917A (ja) | 半導体装置およびその製造方法 |