JP3696214B2 - 薄膜トランジスタディスプレイパネル及びその製造方法 - Google Patents
薄膜トランジスタディスプレイパネル及びその製造方法 Download PDFInfo
- Publication number
- JP3696214B2 JP3696214B2 JP2003044258A JP2003044258A JP3696214B2 JP 3696214 B2 JP3696214 B2 JP 3696214B2 JP 2003044258 A JP2003044258 A JP 2003044258A JP 2003044258 A JP2003044258 A JP 2003044258A JP 3696214 B2 JP3696214 B2 JP 3696214B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- display panel
- forming
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims description 75
- 239000010408 film Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 25
- 230000003287 optical effect Effects 0.000 claims description 25
- 230000001681 protective effect Effects 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 238000004026 adhesive bonding Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 230000004927 fusion Effects 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RICKKZXCGCSLIU-UHFFFAOYSA-N 2-[2-[carboxymethyl-[[3-hydroxy-5-(hydroxymethyl)-2-methylpyridin-4-yl]methyl]amino]ethyl-[[3-hydroxy-5-(hydroxymethyl)-2-methylpyridin-4-yl]methyl]amino]acetic acid Chemical compound CC1=NC=C(CO)C(CN(CCN(CC(O)=O)CC=2C(=C(C)N=CC=2CO)O)CC(O)=O)=C1O RICKKZXCGCSLIU-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、特に製造が簡単で、且つ光特性、電気特性に優れた薄膜トランジスタディスプレイパネル及びその製造方法に関するものである。
【0002】
【従来の技術】
薄膜トランジスタディスプレイ(TFTディスプレイ)とその他の薄膜トランジスタディスプレイとの異なる点は、TFTディスプレイにはアクティブマトリックス駆動方式が採用されていることである。このアクティブマトリックス駆動方式では能動素子を薄膜トランジスタにおけるガラス基板上に形成することにより、薄膜トランジスタディスプレイパネルを構成し、その中の薄膜トランジスタ一つ一つがディスプレイの一画素となる。故に、画素を制御することにより、高輝度を達成できる。
【0003】
また、薄膜トランジスタディスプレイパネルにおける薄膜材料にはアモルファスシリコン及びポリシリコンの二種類を有し、その内のポリシリコンより成る薄膜トランジスタはその電気特性に優れ、例えば、この時のトランジスタ素子における電子の遷移率はアモルファスシリコン上の場合の約100倍であるので、現有の高性能薄膜トランジスタディスプレイパネルの殆どがポリシリコンを使用している。
【0004】
更に、早期に製造された薄膜トランジスタディスプレイパネルに使用されるガラス基板は、高温による加工ができなかったため、先ずガラス基板上に一層のアモルファスシリコン膜を被覆すると共に、エキシマレーザによる焼鈍を行ない、アモルファスシリコンを結晶化してポリシリコンを形成させた後、薄膜トランジスタの製造に移る。しかし、薄膜トランジスタディスプレイパネルに使用されるガラス基板はエキシマレーザによる焼鈍の温度に耐えることができないため、形成されたポリシリコンの結晶粒の半径が小さく且つ均一にならなく、表面粗さが激しくなる。それにより、トランジスタ素子のゲート電極絶縁膜から電流が漏れ易くなり、結果的に薄膜トランジスタディスプレイパネルの歩留まりを低下させてしまう。
【0005】
前記問題に鑑み、その後、該欠点を改善させた高品質の多結晶膜による薄膜トランジスタディスプレイパネルの製造方法が提出された。図5A乃至図5Dに示すように、その製造方法は、第一基板(50)を用意する工程と、第一基板(50)上に第一透明絶縁膜(51)を形成する工程と、第一透明絶縁膜(51)の上面に半導体薄膜(52)を形成することにより、ソース領域(521)、ドレイン領域(522)及びアクティブ区を形成する工程と、半導体薄膜(52)上に第二透明絶縁膜(53)を形成し、第二透明絶縁膜(53)における、半導体薄膜(52)と対応する部分をゲート絶縁膜として用い、そのゲート絶縁膜上にゲート電極(56)を形成する工程と、ゲート電極(56)上にスキャナー用の第一金属層(58)を形成する工程と、第二透明絶縁膜(53)及び第一金属層(58)に第三透明絶縁膜(54)を被覆し、その第三透明絶縁膜(54)上に第二金属層(59)を形成する工程と、第三透明絶縁膜(54)上に保護膜(55)を形成し、その保護膜(55)の上面に第二金属層(59)と電気接続する画素電極(57)を形成する工程と、を含むものである。
上記方法によれば、第一基板(50)に優れた電気特性を有するトランジスタ素子(薄膜トランジスタ、キャパシタ)を形成できるので、信頼性の高い駆動回路を形成できる。
【0006】
そして、基板上へ前記駆動回路を形成して、薄膜トランジスタディスプレイパネルを完成させるためには、図5Bに示すように、前記画素電極(57)上に第二基板(60)を接合し、その後、図5Cに示すように、第一基板(50)を除去して透明基板(61)を接合し、そして、第二基板(60)を除去して、図5Dに示すように、画素電極(57)を露出させる。
【0007】
上記方法によれば、優れた電気特性を有する薄膜トランジスタディスプレイパネルを提供でき、予め半導体素の成長に適合する第一基板上に形成された駆動回路を、透明基板或いは反射型基板(第二基板)上に転写し、即ち、先ずシリコン基板(第一基板)上に形成されるトランジスタ素子をガラス基板或いはプラスチック基板(第二基板)上に転写することにより、ガラス基板或いはプレスチック基板上にシリコン基板上と同様の特性を有する半導体を形成でき、更にはガラス又はプラスチックの光透過性、及び屈折性を有する、光電気特性に優れた薄膜トランジスタディスプレイパネルを得ることができる。
【0008】
【発明が解決しようとする課題】
しかし、上述した薄膜トランジスタディスプレイパネルの製造方法は、信頼性の高い駆動回路を製造できるが、工程中において次に示すような問題を有する。
1.少なくとも三つの基板を使用しなければ、転写の機能を達成できないので、工程が複雑になる。
2.光学素子とトランジスタ素子は第二基板上に形成できなく、ディスプレイパネルの透明電極も第二基板の最上端に形成されることから、光学素子と透明電極とを同一基板上に形成できないので、他の基板に形成させるしかない。故に、ディスプレイパネルモジュールの組合わせ時において、二つの基板の位置合わせ精度に悪影響を及ぼしてしまう。
3.画素電極はリソグラフィー工程、エッチング工程により形成されることから、その表面を完全に平坦化することはできないので、放電が発生して画面に不正常な光点が出現し、画像品質に影響を与えてしまう。
【0009】
上述したように、前記薄膜トランジスタディスプレイパネルの製造方法に
おいても、工程が複雑、高コストなどの問題を有し、依然として実用性に欠けているので、この種の転写方法による薄膜トランジスタディスプレイパネルも更に改善する余地がある。
【0010】
【課題を解決するための手段】
本発明は、第一基板(10)を用意し、第一基板(10)の上面に画素電極(13)及びトランジスタ素子を形成し、そのトランジスタ素子上に光学素子(19)を形成し、光学素子(19)の上面に第二基板(20)を接合し、第一基板(10)を除去して、画素電極(13)を露出させることを特徴とする薄膜トランジスタディスプレイパネルの製造方法、及び、基板を有し、その基板上に光学素子(19)が形成されると共に、光学素子(19)上にトランジスタ素子が表面が下を向くように形成され、トランジスタ素子の外側に画素電極(13)が形成されることを特徴とする薄膜トランジスタディスプレイパネル、を提供する。
【0011】
【作用】
本発明は上記の課題を解決するものであり、画素電極を直接に第一基板の上面に形成してから、その上面にトランジスタ素子を製造し、優れた電気特性を持つトランジスタ素子が完成した後、その上に順に光学素子(例えば、カラーフィルタ、偏光板、輝度向上シートなど)を形成し、更に、第二透明基板を基板上に被覆し、その後、第一基板を除去して画素電極を露出させるので、更に露光、現像及びエッチング工程などを行なう必要がない。故に、画素電極に平坦状の露出面を形成できると共に、トランジスタ素子の上層に連続して光学素子を形成できることから、光学素子が接合された基板に対する位置合わせを行なう必要がないので、工程を簡素化することができ、低コストを達成できる。
【0012】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【0013】
【発明の実施の形態】
図1A乃至Dは本発明に係る薄膜トランジスタディスプレイパネル及びその製造方法の第一実施例の側面断面図であり、図2は本発明に係る薄膜トランジスタディスプレイパネル及びその製造方法の第二実施例の側面断面図であり、図3は本発明に係る薄膜トランジスタディスプレイパネル及びその製造方法の第三実施例の側面断面図であり、図4は本発明に係る薄膜トランジスタディスプレイパネル及びその製造方法の第四実施例の側面断面図である。
【0014】
図1A乃至D及び図3に示すように、本発明の薄膜トランジスタディスプレイパネルの製造方法は、シリコン、プラスチック、ガラス或いは石英などからなる第一基板(10)を用意する工程と、
酸化シリコン、窒化シリコン、ダイアモンド或いはダイアモンドライクカーボンから成る保護膜(11)を配向膜として第一基板(10)上に形成する工程と、
保護膜(11)上にトランジスタ素子(12)を形成することにより、ソース領域(符号なし)、ドレイン領域(符号なし)及び能動領域(符号なし)を形成する工程と、
半導体薄膜(12)に透明絶縁膜(14)を被覆し、その後、半導体薄膜(12)と対応する部分のみ残して透明絶縁膜(14)をエッチングすることによりゲート絶縁膜(14a)を形成し、更に、そのゲート絶縁膜(14a)上にゲート電極(14)を形成してトランジスタ素子を形成する工程と、
トランジスタ素子における保護膜(11)上に画素電極(13)としての透明電極(符号なし)を形成する工程と、
トランジスタ素子及び画素電極(13)上に絶縁膜(16)を被覆する工程と、
リソグラフィー工程により画素電極(13)と半導体薄膜(12)における、絶縁膜(16)及びゲート絶縁膜(14a)と対応する位置にコンタクトホールを形成し、画素電極(13)と半導体薄膜(12)を金属化工程により接続する工程と、
絶縁膜(16)上に保護膜(17)を被覆し、その表面を平坦化する工程と、
保護膜(17)上に色変換シート、カラーフィルタ、偏光板、輝度向上シート或いは拡散シートである光学素子(19)を形成する工程と、
全接合或いは部分接合方式である直接接合(direct bonding)、陽極接合(anodic bonding)、低温接合(low temperature bonding)、間接接合(intermediate bonding)、接着接合(adhesive bonding)或いはレーザー溶融接合などにより最上層の光学素子(19)上に第二基板(20)を接合する工程と、
保護膜(11)に沿って研磨或いはエッチングにより第一基板(10)を完全に除去する工程と、を有する。
【0015】
前記製造方法は、主に高温の環境下でトランジスタ素子(例えば、TFT、MOS、MIM、TFD)を一般の半導体製造工程において使用されるシリコン、ガラスなどの基板上に形成することにより、優れた電気特性の電子素子を得るためのものである。また、光学素子をトランジスタ素子に形成した後、異なるトランジスタディスプレイ(例えば、液晶、有機発光ダイオード、高分子発光ダイオード)に応じて、更に該トランジスタ素子上に光学素子(19)を形成させることにより、第一基板(10)上にフォトルミネセンスを形成することができるので、優れた位置合わせ精度を達成できる。また、画素電極(13)は第一基板(10)と隣接し、第一基板(10)を除去した時には画素電極(13)が露出する構成となっており、その露出面は平坦状を呈しているので、リソグラフィー工程を行なう必要がなく、且つ低コスト化も達成できる。
【0016】
更に、図2に示すように、本発明における保護膜(11)は第一基板(10)を研磨などにより除去する時の画素電極(13)の保護用として用い、その保護膜(11)の保護により第一基板(10)を完全に除去した後、必要に応じて保護膜(11)を除去し、外部電極(18)を直接に第一基板(10)上に形成してもよい。
【0017】
また、前記保護膜(11)を形成する工程の後に、更に外部電極(18)を形成する工程を追加して、その外部電極(18)を外部回路と接続させてもよい。
【0018】
図4に示す実施例は、反転動作を行なう前の構造であり、その構造の殆どは前記工程と同一であるが、光学素子(19)は直接にトランジスタ素子上における絶縁膜(16)に形成され、その間に保護膜は形成されない構成となっている。
【0019】
【発明の効果】
本発明は上記の構成を有し、素子に回路を転写する前にその他のトランジスタ素子と光学素子を同一基板上に形成すると共に、特定の基板上に転写を行なうので、光学素子をトランジスタ素子に位置合わせし易く、また、画素電極は内部接続方式により第一基板の近傍に形成されることから、第一基板を除去し画素電極を露出させた場合、表面が平坦状である画素電極のパターンが現れるので、フォトリソグラフィーやエッチングを行なう必要がなく、OLED、PLED及びLCDの製造に適している。故に、優れた画像品質を有する薄膜トランジスタディスプレイパネルを提供でき、また、フォトルミネセンスを製造する時は単に二つの基板を使用するだけでよく、製造工程も従来より簡素化されるので、低コスト化を達成できる。
【図面の簡単な説明】
【図1A】本発明に係る薄膜トランジスタディスプレイパネル及びその製造方法の第一実施例の側面断面図である。
【図1B】本発明に係る薄膜トランジスタディスプレイパネル及びその製造方法の第一実施例の側面断面図である。
【図1C】本発明に係る薄膜トランジスタディスプレイパネル及びその製造方法の第一実施例の側面断面図である。
【図1D】本発明に係る薄膜トランジスタディスプレイパネル及びその製造方法の第一実施例の側面断面図である。
【図2】本発明に係る薄膜トランジスタディスプレイパネル及びその製造方法の第二実施例の側面断面図である。
【図3】本発明に係る薄膜トランジスタディスプレイパネル及びその製造方法の第三実施例の側面断面図である。
【図4】本発明に係る薄膜トランジスタディスプレイパネル及びその製造方法の第四実施例の側面断面図である。
【図5A】従来の薄膜トランジスタディスプレイパネルの各製造過程を示す側面断面図である。
【図5B】従来の薄膜トランジスタディスプレイパネルの各製造過程を示す側面断面図である。
【図5C】従来の薄膜トランジスタディスプレイパネルの各製造過程を示す側面断面図である。
【図5D】従来の薄膜トランジスタディスプレイパネルの各製造過程を示す側面断面図である。
【符号の説明】
10…第一基板
11…保護膜
12…半導体薄膜
13…画素電極
14…透明絶縁膜
14a…ゲート絶縁膜
15…ゲート電極
16…絶縁膜
17…保護膜
18…外部電極
19…光学素子
20…第二基板
50…基板
51…第一透明絶縁膜
52…半導体薄膜
521…ソース領域
522…ドレイン領域
53…第二透明絶縁膜
54…第三透明絶縁膜
55…保護膜
56…ゲート電極
57…透明電極
58…第一金属層
59…第二金属層
60…第二基板
61…ガラス基板
Claims (13)
- 第一基板(10)を用意し、第一基板(10)の上面に画素電極(13)及びトランジスタ素子を形成し、そのトランジスタ素子上に光学素子(19)を形成し、光学素子(19)の上面に第二基板(20)を接合し、第一基板(10)を除去して、画素電極(13)を露出させることを特徴とする薄膜トランジスタディスプレイパネルの製造方法。
- 第一基板(10)を用意する工程と、
基板において、ドレイン領域、ソース領域及び能動領域を定義する半導体薄膜(12)と、ゲート絶縁膜(14a)及びゲート電極(15)を順に形成することにより、トランジスタ素子を形成する工程と、
基板上におけるトランジスタ素子の外側に画素電極(13)を形成する工程と、
トランジスタ素子及び画素電極(13)に絶縁膜(16)を被覆する工程と、
リソグラフィーにより絶縁膜(16)及びゲート絶縁膜(14a)における、画素電極(13)と半導体薄膜(12)と対応する位置にコンタクトホールを形成し、画素電極(13)と半導体薄膜(12)を金属化工程により接続する工程と、
絶縁膜(16)上に光学素子(19)を形成する工程と、
光学素子(19)上に第二基板(20)を接合する工程と、
研磨或いはエッチングにより第一基板(10)を除去する工程と
を含むことを特徴とする薄膜トランジスタディスプレイパネルの製造方法。 - 光学素子(19)の形成工程の前に、絶縁膜(16)上に保護膜(17)を形成させる工程を行なうことを特徴とする請求項2に記載の薄膜トランジスタディスプレイパネルの製造方法。
- トランジスタ素子及び画素電極(13)を形成する工程に、更に第一基板(10)上に外部電極(18)を形成する工程を行なうことを特徴とする請求項2又は3に記載の薄膜トランジスタディスプレイパネルの製造方法。
- トランジスタ素子を形成する工程の前に、保護膜(11)を形成する工程を行なうことを特徴とする請求項4に記載の薄膜トランジスタディスプレイパネルの製造方法。
- トランジスタ素子及び画素電極(13)を形成する工程に、更に第一基板(10)上に外部電極(18)を形成する工程を行なうことを特徴とする請求項5に記載の薄膜トランジスタディスプレイパネルの製造方法。
- 前記接合方式は、直接接合、陽極接合、低温接合、間接接合、接着接合或いはレーザー溶融接合であることを特徴とする請求項1に記載の薄膜トランジスタディスプレイパネルの製造方法。
- 基板を有し、その基板上に光学素子(19)が形成されると共に、光学素子(19)上にトランジスタ素子が表面が下を向くように形成され、トランジスタ素子の外側に画素電極(13)が形成されることを特徴とする薄膜トランジスタディスプレイパネル。
- 光学素子(19)とトランジスタ素子及び画素電極(13)との間に少なくとも一つの絶縁膜(16)及び保護膜(17)が介在することを特徴とする請求項8に記載の薄膜トランジスタディスプレイパネル。
- 各トランジスタ素子は絶縁膜(16)上に形成されるゲート電極(15)と、ゲート電極(15)上に形成されるゲート絶縁膜(14a)と、ゲート絶縁膜(14a)上に形成され、ドレイン領域、ソース領域及び能動領域を定義する半導体フィルムと、を有することを特徴とする請求項9に記載の薄膜トランジスタディスプレイパネル。
- 各光学素子(19)は、色変換シート、カラーフィルタ、偏光板、輝度向上シート或いは拡散シートであることを特徴とする請求項10に記載の薄膜トランジスタディスプレイパネル。
- トランジスタ素子における半導体薄膜(12)及び画素電極(13)上に保護膜(11)が被覆されることを特徴とする請求項11に記載の薄膜トランジスタディスプレイパネル。
- 保護膜(11)内に外部電極(18)が形成されることを特徴とする請求項12に記載の薄膜トランジスタディスプレイパネル。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/346,703 US20040140469A1 (en) | 2003-01-17 | 2003-01-17 | Panel of a flat display and method of fabricating the panel |
JP2003044258A JP3696214B2 (ja) | 2003-01-17 | 2003-02-21 | 薄膜トランジスタディスプレイパネル及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/346,703 US20040140469A1 (en) | 2003-01-17 | 2003-01-17 | Panel of a flat display and method of fabricating the panel |
JP2003044258A JP3696214B2 (ja) | 2003-01-17 | 2003-02-21 | 薄膜トランジスタディスプレイパネル及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004252296A JP2004252296A (ja) | 2004-09-09 |
JP3696214B2 true JP3696214B2 (ja) | 2005-09-14 |
Family
ID=33312586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003044258A Expired - Fee Related JP3696214B2 (ja) | 2003-01-17 | 2003-02-21 | 薄膜トランジスタディスプレイパネル及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040140469A1 (ja) |
JP (1) | JP3696214B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050053883A (ko) * | 2003-12-03 | 2005-06-10 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 표시판 |
TWI282969B (en) * | 2004-04-29 | 2007-06-21 | Au Optronics Corp | Thin film transistor array and fabricating method thereof |
US7972910B2 (en) | 2005-06-03 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of integrated circuit device including thin film transistor |
JP5352045B2 (ja) * | 2005-06-03 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 集積回路装置の作製方法 |
JP2009042255A (ja) * | 2007-08-06 | 2009-02-26 | Hitachi Displays Ltd | 液晶表示装置 |
JP5483151B2 (ja) * | 2009-03-05 | 2014-05-07 | カシオ計算機株式会社 | 薄膜素子およびその製造方法 |
CN102655089B (zh) * | 2011-11-18 | 2015-08-12 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜的制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5618739A (en) * | 1990-11-15 | 1997-04-08 | Seiko Instruments Inc. | Method of making light valve device using semiconductive composite substrate |
US6412305B1 (en) * | 1998-12-21 | 2002-07-02 | Corning Incorporated | Method of manufacturing opaque rib structures for display panel |
-
2003
- 2003-01-17 US US10/346,703 patent/US20040140469A1/en not_active Abandoned
- 2003-02-21 JP JP2003044258A patent/JP3696214B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040140469A1 (en) | 2004-07-22 |
JP2004252296A (ja) | 2004-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4855457B2 (ja) | 反射−透過型液晶表示装置の製造方法 | |
EP1751789B1 (en) | Flexible electro-optical apparatus and method for manufacturing the same | |
KR100887702B1 (ko) | 액정 디스플레이 제조 방법 | |
US7098062B2 (en) | Manufacturing method of pixel structure of thin film transistor liquid crystal display | |
US20040218133A1 (en) | Flexible electro-optical apparatus and method for manufacturing the same | |
JP2010135384A (ja) | 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置 | |
US7821587B2 (en) | Display device and manufacturing method of display device | |
US20020050599A1 (en) | Array substrate for liquid crystal display device and method for manufacturing the same | |
WO2011074336A1 (ja) | アクティブマトリクス基板、及び製造方法 | |
US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
US7816193B2 (en) | Method for fabricating a pixel structure of a liquid crystal display | |
US6777309B1 (en) | Method for fabricating thin film transistor display device | |
JP3696214B2 (ja) | 薄膜トランジスタディスプレイパネル及びその製造方法 | |
KR20050029512A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
KR101013625B1 (ko) | 액정표시소자 및 그 제조방법 | |
CN101369095B (zh) | 曝光制程、像素结构的制造方法及其使用的半调式光掩模 | |
KR100569202B1 (ko) | 가요성 전기 광학 장치 및 그 제조 방법 | |
KR100547237B1 (ko) | 단결정 가요성 필름 및 가요성 전기 광학 장치의 제조방법, 이를 제조하는 장치 | |
US20140124785A1 (en) | Semiconductor device and method for manufacturing same | |
WO2012005198A1 (ja) | アクティブマトリクス基板の製造方法 | |
JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
KR100707025B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
TW573147B (en) | TFT display panel and its manufacturing method | |
US20050054146A1 (en) | Photo-mask process and method for manufacturing a thin film transistor using the process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |