KR100547237B1 - 단결정 가요성 필름 및 가요성 전기 광학 장치의 제조방법, 이를 제조하는 장치 - Google Patents

단결정 가요성 필름 및 가요성 전기 광학 장치의 제조방법, 이를 제조하는 장치 Download PDF

Info

Publication number
KR100547237B1
KR100547237B1 KR1020030032841A KR20030032841A KR100547237B1 KR 100547237 B1 KR100547237 B1 KR 100547237B1 KR 1020030032841 A KR1020030032841 A KR 1020030032841A KR 20030032841 A KR20030032841 A KR 20030032841A KR 100547237 B1 KR100547237 B1 KR 100547237B1
Authority
KR
South Korea
Prior art keywords
wafer
single crystal
substrate portion
insulating film
flexible
Prior art date
Application number
KR1020030032841A
Other languages
English (en)
Other versions
KR20040100469A (ko
Inventor
박종완
박재근
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020030032841A priority Critical patent/KR100547237B1/ko
Priority to US10/833,050 priority patent/US7592239B2/en
Priority to US10/833,051 priority patent/US20040218133A1/en
Publication of KR20040100469A publication Critical patent/KR20040100469A/ko
Application granted granted Critical
Publication of KR100547237B1 publication Critical patent/KR100547237B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A21—BAKING; EDIBLE DOUGHS
    • A21C—MACHINES OR EQUIPMENT FOR MAKING OR PROCESSING DOUGHS; HANDLING BAKED ARTICLES MADE FROM DOUGH
    • A21C1/00—Mixing or kneading machines for the preparation of dough
    • A21C1/08—Mixing or kneading machines for the preparation of dough with rollers
    • A—HUMAN NECESSITIES
    • A21—BAKING; EDIBLE DOUGHS
    • A21C—MACHINES OR EQUIPMENT FOR MAKING OR PROCESSING DOUGHS; HANDLING BAKED ARTICLES MADE FROM DOUGH
    • A21C1/00—Mixing or kneading machines for the preparation of dough
    • A21C1/14—Structural elements of mixing or kneading machines; Parts; Accessories
    • A21C1/1405—Tools
    • A—HUMAN NECESSITIES
    • A21—BAKING; EDIBLE DOUGHS
    • A21C—MACHINES OR EQUIPMENT FOR MAKING OR PROCESSING DOUGHS; HANDLING BAKED ARTICLES MADE FROM DOUGH
    • A21C1/00—Mixing or kneading machines for the preparation of dough
    • A21C1/14—Structural elements of mixing or kneading machines; Parts; Accessories
    • A21C1/1465—Drives
    • A—HUMAN NECESSITIES
    • A21—BAKING; EDIBLE DOUGHS
    • A21D—TREATMENT, e.g. PRESERVATION, OF FLOUR OR DOUGH, e.g. BY ADDITION OF MATERIALS; BAKING; BAKERY PRODUCTS; PRESERVATION THEREOF
    • A21D2/00—Treatment of flour or dough by adding materials thereto before or during baking
    • A21D2/08—Treatment of flour or dough by adding materials thereto before or during baking by adding organic substances
    • A21D2/36—Vegetable material

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Food Science & Technology (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체 단결정 웨이퍼로부터 제조된 단결정 가요성 필름 및 이를 제조하는 방법에 관한 것이다. 즉, 베이스 웨이퍼, 매몰 절연막 및 단결정층으로 구성된 SOI 웨이퍼를 여러 가지 웨이퍼 박형화 기술로 박형화하여 원하는 두께의 단결정 가요성 필름으로 제조한다.
본 발명은 반도체 단결정 실리콘을 회로 구동 소자 및 화소 소자의 제조에 사용한 가요성을 갖는 고해상도(high resolution)의 가요성 전기 광학 장치 및 그 제조 방법에 관한 것이다. 즉, 본 발명은 나노 SOI 단결정 웨이퍼를 사용하여 미세한 디자인 룰이 적용될 수 있는 반도체 공정으로 구동 회로 소자부와 화소 어레이부 등을 형성한 후 웨이퍼의 하부면을 식각하여 가요성 기판으로 제조한 가요성 표시 장치와 같은 가요성 전기 광학 장치 및 그의 제조 방법을 제공하는 것이다.
단결정 가요성 필름, SOI 웨이퍼, 웨이퍼 박형화, 식각, 나노 SOI, 단결정, 웨이퍼, 식각, 고해상도, LCD, 가요성 표시 장치, 광학 장치, 그라인딩, 지그

Description

단결정 가요성 필름 및 가요성 전기 광학 장치의 제조 방법, 이를 제조하는 장치{METHOD FOR FABRICATING FLEXIBLE SINGLE-CRYSTAL FILM AND FLEXIBLE ELECTRO-OPTICAL DEVICE, APPERATUS FOR FABRICATING THE SAME}
도1은 본 발명의 지그 구조도.
도2는 실시예 1의 전면 식각에 의한 가요성 필름의 제조 공정도.
도3a 및 도3b는 실시예 1의 일부 식각에 의한 가요성 필름의 제조 공정도.
도4는 실시예 2에 의해 제조되는 가요성 필름의 제조 순서도.
도5a 및 도5b는 실시예 2에 의해 제조되는 가요성 필름의 제조 공정도.
도6은 실시예 3에 의해 제조되는 가요성 필름의 제조 순서도.
도7a 및 도7b는 실시예 3에 의해 제조되는 가요성 필름의 제조 공정도.
도8은 실시예 4에 의해 제조되는 가요성 필름의 제조 공정도.
도9은 실시예 4에 의해 제조된 가요성 필름.
도10는 실시예 5에 의해 제조되는 가요성 필름의 제조 순서도.
도11a 내지 도11c는 실시예 5에 의해 제조되는 가요성 필름의 제조 공정도.
도12는 실시예 6에 의해 제조되는 가요성 필름의 제조 순서도.
도13a 및 도13b는 실시예 6에 의해 제조되는 가요성 필름의 제조 공정도.
도14은 본 발명에 의해 제조된 가요성 필름.
도15은 본 발명에 의해 제조된 가요성 필름의 가요성 측정 개념도.
도16의 (a)는 액정 디스플레이 장치의 간략 구조도이고, 도16의 (b)는 TFT LCD의 단위 셀 구조의 일례를 위에서 내려다 본 간략도.
도17은 나노 SOI 단결정 웨이퍼를 준비하고, 표시 장치의 구동 회로 소자부와 화소 어레이부로 사용하기 위한 액티브 영역을 형성하는 공정도.
도18은 게이트 절연막을 열산화막(thermal oxide)으로 형성하고, 스토리지 커패시터(storage capacitor)의 전극 형성을 위한 도핑과 게이트 전극 형성 및 LDD(lightly doped drain) 형성을 위한 n- 도핑 과정을 나타내는 공정도.
도19는 n+, p+ 도핑시 LDD(lightly doped drain) 영역을 정의하기 위한 오프셋 형성용 사이드월(side-wall) 스페이서를 형성하는 과정을 나타내는 공정도.
도20은 액티브의 소오스(source) 및 드레인(drain) 형성을 위한 도핑 공정을 n+(P), p+(B) 이온주입(implantation)을 통해 형성하는 방법을 설명하는 공정도.
도21은 1차 층간 절연막으로 실리콘 산화막(SiO2)을 증착하고 컨택홀(contact hole)을 형성한 후 데이터 전극을 형성하여 연결하는 과정을 나타내는 공정도.
도22는 데이터 전극과 블랙 매트릭스(black matrix) 사이를 절연하기 위한 2차 층간 절연막(SiO2 또는 SiN, Si3N4)의 증착과 블랙 매트릭스를 형성하는 공정도.
도23은 고해상도 LCD 제작을 위하여 TFT 어레이부에 레드(Red), 그린(Green), 블루(Blue) 각각의 컬러 필터를 일체화시켜 형성하는 공정도.
도24는 투명 ITO(indium tin oxide; 산화티탄인듐) 화소 전극의 형성과, 셀 간격 유지를 위한 패턴화된 컬럼 스페이서(patterned column spacer)의 형성과, 그리고 하부 TFT 어레이 기판 상에 액정 배향을 위한 하부 배향막을 인쇄, 소성, 러빙(rubbing)를 통하여 형성하는 공정도.
도25는 공정시 투명 ITO 공통 전극이 증착된 상부 기판부에 핸들링을 위한 투명 유리 보조 기판을 부착하여, 상부 배향막을 인쇄, 소성, 러빙하여 형성하는 과정을 나타내는 공정도.
도26은 하부 기판부와 상부 기판부를 합착한 후, 이들 사이에 액정을 주입하고 이를 봉지한 것을 도시하는 구조도.
도27a는 나노 SOI 단결정 웨이퍼의 하부면을 식각으로 제거하는 일 실시예로서, 하부면의 전체에 걸쳐 식각을 실시하는 공정도.
도27b1과 도27b2는 하부면의 주변 지지 영역만 남기고 하부면 식각을 실시한 후 주변 지지 영역을 제거하는 실시예의 과정을 설명하는 공정도.
도28은 나노 SOI 단결정 웨이퍼의 하부면이 제거된 후 하부면에 가요성 투명 플라스틱 기판을 부착한 구조도.
도29는 상부 투명 유리 보조 기판의 부착에 사용된 접착 필름에 UV를 조사하여 이를 제거하는 과정을 도시하는 공정도.
도30a는 본 발명에 의하여 제작된 나노 SOI 단결정 웨이퍼를 이용한 고해상도 가요성 TFT LCD의 식각된 하부면에 가요성 투명 플라스틱 기판을 부착하고, 상하부에 가요성 편광판과 하부의 최외부면에 가요성 백라이트를 부착하여 표시장치 를 완성한 구조도.
도30b는 본 발명에 의하여 제작된 나노 SOI 단결정 웨이퍼를 이용한 고해상도 가요성 TFT LCD의 식각된 하부면에 가요성 투명 플라스틱 기판을 부착하지 않고 상하부에 가요성 편광판과 하부의 최외부면에 가요성 백라이트를 부착하여 표시장치를 완성한 구조도.
도31은 투과형 광학 장치의 구조를 간략히 도시한 도면으로서, (b)는 (a)에 도시된 투과형 광학 장치의 하부 기판부에 가요성 투명 플라스틱 기판이 더 포함되어 있는 예를 도시한 도면.
도32은 반사형 광학 장치의 구조를 간략히 도시한 도면으로서, (b)는 (a)에 도시된 반사형 광학 장치의 하부 기판부에 가요성 반사판이 더 포함되어 있는 예를 도시한 도면.
도33a 및 도33b는 도16의 (b)에 도시된 액티브 패턴이 형성된 나노 SOI 단결정 웨이퍼에 STI(shallow trench isolation) 방법을 적용하여 하부 기판부를 형성하는 과정의 다른 실시예.
도34a 및 도34b는 도16의 (b)에 도시된 액티브 패턴이 형성된 나노 SOI 단결정 웨이퍼에 STI(shallow trench isolation) 방법을 적용하여 하부 기판부를 형성하는 과정의 또 다른 실시예.
도35 내지 도36은 나노 SOI 단결정 웨이퍼의 하부면을 식각하는 다른 실시예로서, 하부면의 전체에 걸쳐 소정 두께까지 그라인딩 후 하부면의 전체에 걸쳐 식각을 실시하는 공정도.
도37a 및 도37b는 나노 SOI 단결정 웨이퍼의 하부면을 식각하는 또 다른 실시예로서, 하부면의 전체에 걸쳐 소정 두께까지 그라인딩 후 하부면의 주변 지지 영역만 남기고 하부면 식각을 실시한 후 주변 지지 영역을 제거하는 과정을 설명하는 공정도.
< 도면의 주요부분에 대한 부호의 설명 >
100, 600, 800, 1000 : 베이스 웨이퍼
101, 301, 604, 910 : 실리콘 질화막
102, 300, 603, 9107 : 실리콘 산화막
200 : 결합 웨이퍼
201 : 이온 주입부
202, 602, 802, 1002 : 단결정층
601, 801, 1001 : 절연막
605 : 왁스
606 : 보조지지 웨이퍼
700 : 하부 플레이트
701 : 상부 플레이트
702 : 화학 약품 용기
703 : 고정 수단
704 : 히터
705 : 온도계
900 : KOH 용액
901 : HF 용액
911: 필드 분리 절연막
912: 액티브 영역
919: 트렌치
922, 23: 컨택홀
1003 : 소자형성층
1004 : 소자
1005 : 소자 보호막
9100: 나노 SOI 단결정 웨이퍼
9100a: 단결정층
9100b: 베리드 옥사이드(buried oxide)
9100c: 실리콘 베이스
9101: 액티브 영역
9102: 게이트 절연막
9104: 포토 레지스트
9105: 게이트 전극
9105-1: 스토리지 커패시터 전극
9106: n- 도핑된 드레인
9108: 사이드월 스페이서
9109: 드레인
9110: 소오스
9111: 1차 층간 절연막
9112: 데이터 전극
9113: 2차 층간 절연막
9114: 블랙 매트릭스
9115: 레드 컬러 필터
9116: 그린 컬러 필터
9117: 블루 컬러 필터
9118: 화소 전극
9119: 패턴드 스페이서(patterned spacer)
9120: 배향막
9121: 투명 가요성 플라스틱 기판
9200: 상부 투명 가요성 플라스틱 기판
9201: 공통 전극
9202: 접착 필름
9203: 유리 보조 기판
9204: 배향막
9205: 액정
9206: 봉지제
9300: 하부면 식각용 지그
9301: KOH 용액
9302: 테프론 코팅된 조정 가능한 히터
9303: 테프론 코팅된 온도계
9400: 상부 편광판
9401: 하부 편광판
9402: 가요성 백라이트
9403: 반사판
9500: 소자층
9600: 상부 기판부
9700: 컬러필터
9800: 스토리지 커패시터
9801: 데이터 라인
9802: 게이트 라인
9803: TFT 소자
9804: 화소 전극
본 발명은 반도체 단결정 웨이퍼로부터 가요성을 갖는 재료를 제조하는 제조 방법에 관한 것이다. 특히, 식각 지그를 이용한 단결정 가요성 필름의 제조 방법과 이를 가요성 전기 광학 장치의 제조에 활용한 것에 관한 것이다. 즉, 본 발명은 베이스 웨이퍼, 절연막 및 단결정층으로 구성된 SOI 웨이퍼를 여러 가지 웨이퍼 박형화 기술(thinning)로 박형화하여 원하는 두께의 단결정 가요성 필름으로 제조하기도 하고 상기의 SOI 웨이퍼를 이용하여 전기 광학 장치를 제조하고 이를 가요성 전기 광학 장치로 전이함에 있어 그라인딩 방법과 식각 지그를 이용한 식각방법을 이용한다.
현재 각종 전자 장치는 경량화 및 소형화를 넘어서 가요성을 갖는 장치로 개발되고 있다. 특히 디스플레이 분야를 예로 들면 무선 인터넷/전자 상거래의 성장과 함께 새로운 개념의 가요성 디스플레이에 대한 요구가 커지고 있다. 구체적인 상품의 형태로는 절첩형 휴대폰, PDA 등을 포함하여, 가요성 전자 도서, 전자 신문 등이 예상되며 전자 칠판과 같은 교육/업무용 및 CAD/CAM 화면 등 장시간 작업을 하는 산업용 디스플레이, 네트워크식 매장 전광판, 광고판 등 그 활용 범위가 실로 방대하다.
그러나 이러한 가요성을 갖는 전자 장치의 필요성에도 불구하고 개발이 지연되고 있는 가장 큰 이유 중의 하나는 원하는 특성의 전자 소자가 안정적으로 제조될 수 있는 기판 재료가 없다는 점이다. 예를 들어 가요성 LCD 디스플레이를 제작하는 경우, TFT(thin film transistor) 어레이를 안정적으로 제조할 수 있는 가요성 기판이 필요하게 된다. 종래기술로는 가요성 플라스틱 투명 기판에 저온에서 소자 형성을 위한 비정질 실리콘이나 폴리 실리콘을 형성하고 이로부터 저온 공정 을 이용하여 TFT 어레이를 제조하거나, 유리 기판 위에 폴리 실리콘 TFT 어레이를 제조하고 이를 가요성 플라스틱 기판에 전이하거나, 부드러운 유기물 반도체를 이용하여 유기물 TFT를 제조하는 방법 등이 있다.
그러나 플라스틱 기판을 이용하여 소자를 제조하거나, 유리 기판에 소자를 제조한 후 플라스틱 기판으로 제조하는 경우는 유기물인 기판과 무기물인 소자가 형성된 층 사이에 열팽창계수 차이에 따라 변형이 일어나는 문제점이 있고, 유기물 반도체를 이용하는 경우는 원하는 소자 특성을 얻을 수 없는 문제점이 있다.
또한, 본 발명은 반도체 단결정 필름에 회로 구동 소자 및 화소 소자를 제조하여, 가요성을 갖는 고해상도(high resolution)의 능동형 액정 표시 장치와 같은 가요성 전기 광학 장치를 제조하는 방법에 관한 것이다. 즉, 단결정 실리콘 웨이퍼의 박형화(thinning) 기술을 이용하므로 일반적인 반도체 공정의 디자인 룰(design rule)을 적용하여 단결정 실리콘 위에 소자의 액티브층을 제작하여 원하는 소자의 특성을 얻고 소자의 크기를 줄이며, 이에 가요성을 부여하여 고해상도 가요성 전기 광학 장치(예를 들면 액정 표시 장치)를 제작한다.
현재 개발된 액정 표시 장치의 최대 해상도는 비정질 실리콘 TFT(thin film transistor) 소자를 사용하는 경우 180 ppi(pixel per inch, 인치당 화소수)(삼성전자 15inch QXGA 노트북 제품)이며, 저온 폴리 실리콘(LTPS, low temperature poly silicon) TFT 소자를 사용하는 경우 202 ppi(LG-Philips-LCD 4inch VGA제품) 정도이다. 200 ppi 정도의 해상도인 경우 화소의 크기는 약 120~130 ㎛가 된다.
일반적으로 저온 폴리 실리콘 TFT의 경우 비정질 실리콘 TFT보다 전류 구동 능력이 우수하고 소자의 크기도 쉽게 줄일 수 있어 고해상도의 표시 장치를 제작할 수 있으나 결정화된 실리콘의 결정립 크기(grain size)에 한계가 있어서 TFT의 소자 크기를 4~5 ㎛ 수준 이하로 줄이기 어렵다. 또한 일반적인 TFT LCD 제조 공정에 사용되는 포토 리소그래피 장비의 정렬 정밀도가 반도체 공정 장비에 비해 매우 낮고, 대부분의 패턴 식각 공정에 습식 식각(wet etch)을 사용하고 있어 수 ㎛ 수준의 디자인 룰이 적용되므로 200 ppi 이상의 고해상도를 갖는 표시 장치를 제작하기가 매우 어렵다.
고온 폴리 실리콘(HTPS; high temperature poly silicon) TFT를 사용하는 표시 장치의 경우에는 석영 웨이퍼(quartz wafer)를 기판으로 사용하여 반도체 공정으로 제작하므로 14 ㎛ 정도의 작은 화소 크기를 갖는 고해상도 표시 장치를 제작할 수 있다. 그러나 프로젝터(projector) 등의 제작에 사용하는 고온 폴리 실리콘 TFT LCD의 경우 대부분 R, G, B(red, green, blue) 각각의 단색을 갖는 3가지 패널을 사용하여 컬러를 표시하므로 풀 컬러 표시 장치(full color display)와 비교할 때 엄밀히 말해 14 ㎛의 화소 크기를 달성했다고 보기 어렵다. 또한 고온 폴리 실리콘의 소자 성능에 한계가 있어 복잡한 시스템 회로를 일체화시키거나 화소 소자의 크기를 감소시키기 어렵다.
고해상도 표시 장치를 제작하기 위한 방법으로 폴리 실리콘의 한계를 극복하기 위하여 LCoS(liquid crystal on silicon) 기술에서는 단결정 실리콘 웨이퍼에 반도체 공정을 이용하여 소자를 형성하는 액정 표시 장치를 제조하기도 한다. 이 경우 기판으로 사용되는 실리콘 웨이퍼가 불투명하므로 반사형 LCD로 제작하기도 하며, TFT 공정후 웨이퍼를 제거하여 유리 기판에 옮겨서 투과형 LCD로 제작하기도 한다. 한편, 가요성 표시 장치를 제작하는 방법으로는 일반 유리 기판에 저온 폴리 실리콘 TFT를 형성한 후 H2와 레이저를 이용하여 유리 기판을 제거시키고 가요성 기판에 전이시켜 제작하기도 하나, 저온 폴리 실리콘 TFT의 소자 성능 제한 때문에 고해상도의 달성이 어렵다. 가요성 표시 장치 제작을 위한 또 하나의 방법은 가요성 기판 위에 비정질 실리콘 TFT나 저온 폴리 실리콘 TFT를 형성하여 표시 장치를 제작하는 것이다. 이 경우 가요성 기판 때문에 공정 온도에 한계가 있고 소자 특성이 나빠서 액정 표시 장치의 고해상도를 이루기 어렵다.
본 발명의 목적은 상술한 바와 같은 종래의 문제점을 해소하고, 원하는 특성의 소자를 용이하게 제조할 수 있으면서 가요성을 확보할 수 있는 단결정 가요성 필름을 제조하는 여러 가지 방법과 이를 이용한 활용법으로 전기 광학 장치에 가요성을 부여하는 여러 가지 방법을 제시하는 데 있다. 특히, 본 발명의 목적은 그라인딩 방법과 식각 지그를 이용한 식각방법을 이용하여 단결정 가요성 필름 및 가요성 전기 광학 장치를 용이하게 제조하는 데 있다.
또한 본 발명의 또 다른 목적은 상기의 여러 가지 제조 방법을 이용하여 제조 공정을 단순화시켜 생산성을 향상시키고 제조 단가를 저감시키는 데 있다.
본 발명의 목적은 전술된 종래 기술의 문제점을 해결하기 위하여 나노 SOI(Silicon on insulator) 단결정 웨이퍼를 사용하여 미세한 디자인 룰이 적용될 수 있는 반도체 공정으로 구동 회로 소자부와 화소 어레이부 등을 형성한 후 웨이 퍼의 하부면을 식각하여 가요성을 부여하여 가요성 표시 장치와 같은 가요성 전기 광학 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 TFT 등 소자의 제조에 실리콘 단결정을 사용함으로써 우수한 소자 특성과 높은 개구율(aperture ratio)을 갖는 가요성 전기 광학 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 R, G, B 컬러 필터를 TFT 어레이 상부에 형성시켜 일체화시킴으로써 상부 기판부와 하부 기판부의 합착시에 얼라인 마진을 증가시켜 제조 공정을 용이하게 하며, 매우 작은 화소 크기의 고해상도 가요성 전기 광학 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 다른 추가 목적은 단결정 실리콘 TFT의 우수한 소자 특성 및 신뢰성은 각종 회로 구동용 소자의 일체화를 가능하게 하여 가요성 SOD(system on display)를 제공할 수 있는 가요성 전기 광학 장치 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 가요성 필름의 제조 방법은 베이스 웨이퍼와, 상기 베이스 웨이퍼의 상부면에 형성된 매몰 절연막과, 상기 매몰 절연막 위에 형성된 단결정층을 포함하는 SOI 웨이퍼를 준비하는 단계와, 보조지지 웨이퍼를 상기 SOI 웨이퍼의 상부면에 결합하는 단계와, 베이스 웨이퍼 및 보조지지 웨이퍼를 제거하는 단계를 포함하여 구성될 수 있다. 상기 베이스 웨이퍼를 제거하는 단계는 베이스 웨이퍼 후면을 일정 두께 이하로 그라인딩 하는 단계와, 보조지지 웨이퍼를 제거하는 단계 와, 상기 남은 베이스 웨이퍼의 후면이 노출되도록 지그로 SOI 웨이퍼를 고정하는 단계와, 그라인딩 후 남은 베이스 웨이퍼의 후면을 KOH로 습식 식각하여 제거하는 단계를 포함할 수 있다. 상기 베이스 웨이퍼를 제거하는 또 다른 방법은 베이스 웨이퍼 후면을 일정 두께 이하로 그라인딩 하는 단계와, 상기 남은 베이스 웨이퍼의 후면이 노출되도록 지그로 SOI 웨이퍼를 고정하는 단계와, 그라인딩 후 남은 베이스 웨이퍼의 후면을 KOH로 습식 식각하여 제거하는 단계와, 보조지지 웨이퍼를 제거하는 단계를 포함할 수 있다.
본 발명에 따른 가요성 필름의 다른 제조 방법은 베이스 웨이퍼와, 상기 베이스 웨이퍼의 상부면에 형성된 매몰 절연막과, 상기 매몰 절연막 위에 형성된 단결정층을 포함하는 SOI 웨이퍼를 준비하는 단계와, 베이스 웨이퍼 후면을 일정 두께 이하로 그라인딩하는 단계와, 상기 남은 베이스 웨이퍼의 후면이 노출되도록 지그로 SOI 웨이퍼를 고정하는 단계와, 그라인딩 후 남은 베이스 웨이퍼의 후면을 KOH로 습식 식각하여 제거하는 단계를 포함하여 구성될 수 있다. 또한, 상기 그라인딩 전에 SOI 상부면에 보호절연막을 형성하는 단계를 포함하고 그라인딩 후에 남은 베이스 웨이퍼의 두께는 150 ㎛ 이상으로 하여 제조 할 수 있다. 그리고, 상기 베이스 웨이퍼를 제거한 후 매몰 절연막 및 보호 절연막의 전부 또는 일부를 제거하는 단계를 더 포함하여 가요성 필름을 제조할 수 있다.
상기 방법들에서 지그로 SOI 웨이퍼를 고정하는 단계는 SOI 웨이퍼의 에지를 지그로 잡아서 상기 남은 베이스 웨이퍼 후면 전체가 노출되도록 하거나, SOI 웨이퍼의 주변부를 지그로 잡아서 베이스 웨이퍼 후면의 일부가 노출되도록 하는 방법 을 포함한다. 상기 방법 중 SOI 웨이퍼의 주변부를 지그로 잡아서 베이스 웨이퍼 후면의 일부가 노출되도록 하는 단계는 그 다음 단계로 베이스 웨이퍼 후면의 일부를 KOH로 습식 식각한 후에 지그로 잡았던 남은 베이스 웨이퍼 후면의 주변부를 절단하는 단계를 더 포함할 수 있다. 한편, 베이스 웨이퍼를 제거한 후에는 매몰 절연막 및 보호 절연막을 전부 또는 일부를 제거하는 단계를 더 포함할 수 있다.
또 다른 본 발명에 따른 가요성 필름의 제조 방법은 SOI 웨이퍼에 보조지지 웨이퍼를 결합하기 전에 SOI 웨이퍼의 상부면에 보호 절연막을 형성하는 단계를 더 포함할 수 있다.
상기 방법들에서, 보조지지 웨이퍼를 SOI 웨이퍼의 상부면에 결합하는 단계는 SOI 웨이퍼 최상부 위에 왁스를 코팅하는 단계와, SOI 웨이퍼와 보조지지 웨이퍼를 결합하는 단계를 포함할 수 있다.
상기 본 발명의 목적을 달성하기 위한 가요성 전기 광학 장치의 제조 방법은 상부면에 단결정층을 포함하는 하부 기판부를 제조하는 단계와, 상기 단결정층 위에 전자 소자를 포함하는 소자형성층을 형성하는 단계와, 상부 보조 기판을 포함하는 투명한 상부 기판부를 제조하는 단계와, 상기 하부 기판부와 상부 기판부를 합착하는 단계와, 상기 하부 기판부와 상부 기판부 사이에 전기 광학적 물질을 주입하는 단계와, 상기 합착된 하부 기판부와 상부 기판부에 가요성을 부여하는 단계를 포함하고, 상기 합착된 하부 기판부와 상부 기판부에 가요성을 부여하는 단계는 상기 하부 기판부의 하부면을 소정 두께까지 그라인딩하는 단계와, 상기 상부 보조 기판을 제거하는 단계와, 상기 그라인딩 후 남은 하부 기판부의 잔여 하부 후면을 제거하는 단계를 포함할 수 있다.
상기 본 발명의 목적을 달성하기 위한 가요성 전기 광학 장치의 또 다른 제조 방법은 상부면에 단결정층을 포함하는 하부 기판부를 제조하는 단계와, 상기 단결정층 위에 전자 소자를 포함하는 소자형성층을 형성하는 단계와, 보조 기판을 포함하는 투명한 상부 기판부를 제조하는 단계와, 상기 하부 기판부와 상부 기판부를 합착하는 단계와, 상기 하부 기판부와 상부 기판부 사이에 전기 광학적 물질을 주입하는 단계와, 상기 합착된 하부 기판부와 상부 기판부에 가요성을 부여하는 단계를 포함하고, 상기 합착된 하부 기판부와 상부 기판부에 가요성을 부여하는 단계는 상기 하부 기판부의 하부면을 소정 두께까지 그라인딩하는 단계와, 상기 그라인딩 후 남은 하부 기판부의 잔여 하부 후면을 제거하는 단계와, 상기 보조지지 웨이퍼를 제거하는 단계를 포함할 수 있다.
상기 그라인딩 후 남은 하부 기판부의 잔여 하부 후면을 제거하는 단계는 합착된 하부 기판부와 상부 기판부의 에지를 지그로 잡아서 상기 하부 기판부의 잔여 하부 후면 전체가 노출되도록 하는 단계와 KOH로 잔여 하부 후면을 습식 식각하는 단계를 포함할 수 있다.
상기 그라인딩 후 남은 하부 기판부의 잔여 하부 후면을 제거하는 또 다른 방법은 합착된 하부 기판부와 상부 기판부의 주변부를 지그로 잡아서 상기 하부 기판부의 잔여 하부 후면의 일부가 노출되도록 하는 단계와 KOH로 잔여 하부 후면을 습식 식각하는 단계와 지그로 잡았던 하부 기판부의 하부 후면의 주변부를 절단하는 단계를 포함할 수 있다.
상기 본 발명에서의 지그 장치는 하부 플레이트와, 관통 개구가 형성된 상부 플레이트와, 이들을 합착하기 위한 고정 수단을 포함하고, 기판이 상기 하부 플레이트와 상부 플레이트 사이에 위치될 때, 상기 상부 플레이트의 관통 개구는 기판의 식각 처리될 부분이 상기 관통 개구에 노출되도록 구성되고, 상기 기판과 관통 개구는 밀봉되고, 상기 관통 개구를 통하여 식각 용액이 공급되는 것을 특징으로 한다. 또한, 상기 상부 플레이트에는 식각 용액을 담기 위한 용기를 포함하고, 상기 용기는 관통 개구와 연통하며 상기 용기에는 히터와 온도계를 포함하는 것을 특징으로 한다.
본 발명에서는 상업적으로 판매되는 SOI 웨이퍼를 그대로 사용할 수 있으며, 혹은 다양한 방법으로 SOI 웨이퍼를 제조하여 사용할 수도 있다. SOI 웨이퍼를 제조하는 단계는 베이스 웨이퍼 및 결합 웨이퍼를 준비하는 단계, 베이스 웨이퍼에 절연막을 형성하는 단계, 결합 웨이퍼에 수소이온을 주입하는 단계, 베이스 웨이퍼와 결합 웨이퍼를 접합하는 단계, 결합웨이퍼를 벽개하는 단계, 벽개면을 식각하여 베이스 웨이퍼 위의 절연막 위에 단결정층이 형성되도록 하는 단계를 포함하여 구성되며, 결합 웨이퍼를 벽개하는 단계에서 벽개하는 깊이를 조절하고 남아있는 있는 벽개면을 식각하는 단계에서 식각 두께를 조절하여 단결정층의 두께를 원하는 대로 조절할 수 있다. 이러한 본딩식 SOI 웨이퍼를 제조하는 방법은 본 발명 참여자의 출원 특허인 특허 출원 제2002-47351호를 참조할 수 있다.
본 발명에 따른 가요성 필름의 제조 방법은 실리콘 단결정의 제조방법으로 예를 들어 상세히 살펴본다.
(실시예 1)
본 발명에 따른 지그를 이용한 단결정 가요성 필름의 제조에 관하여 도1 내지 도3b를 참조하여 하기에서 보다 상세하게 살펴본다.
우선, 본 발명에서 사용된 지그를 설명한다. 도1에 표시한 바와 같이 지그는 상부 플레이트(701)와 하부 플레이트(700)로 구성되며 상부 플레이트와 하부 플레이트 사이에 웨이퍼(706)가 설치되도록 한다. 이러한 각 플레이트는 화학약품에 안정한 물질 예를 들면 테프론(Teflon)으로 제조된다. 상부 플레이트는 상부 플레이트와 하부 플레이트가 합착된 경우 화학 물질 용액이 담길 수 있는 화학약품 용기(bath, 702)를 상부에 구비하고 있다. 즉, 특히 웨이퍼의 에지를 지그로 잡아서 고정하는 경우 웨이퍼와 접촉하는 화학 약품 용기는 웨이퍼와 형상이 동일하여야 한다. 또한 상부 플레이트와 하부 플레이트에는 두 플레이트가 합착될 경우 두 플레이트를 고정시키기 위한 고정수단(703)이 구비된다.
이러한 지그를 이용하면 웨이퍼의 한쪽 면만을 습식 식각(single-side etching)할 수 있다. 즉 식각하고자 하는 웨이퍼(706)의 면이 상부 플레이트(701)를 향하도록 하부 플레이트(700) 위에 설치하고, 상부 플레이트와 하부 플레이트를 합착하고 고정한 후 화학 약품 용기(702)에 식각액을 공급하여 노출된 웨이퍼의 한쪽 면만을 식각한다. 이때 식각 조건에 따라 테프론으로 코팅된 히터(704)와 온도계(705)를 화학약품 용기 내에 설치하고 식각 온도를 조절하게 된다.
지그를 이용하여 베이스 웨이퍼의 한쪽 전체면을 식각하여 제조하는 과정을 도2을 참조하여 하기에서 보다 상세하게 살펴본다.
도2의 (a)와 같이 식각할 면이 위로 오게 하여, 베이스 웨이퍼(800), 그 상부면 위에 형성된 절연막(801), 절연막 위에 형성된 실리콘 단결정층(802)으로 형성된 SOI 웨이퍼를 준비한다. 준비된 웨이퍼를 상기에서 설명한 지그를 이용하여 베이스 웨이퍼 후면(800b) 전체가 노출되도록 웨이퍼 에지를 잡아서 고정한다(도2의 (b)).
상기과 같이 고정되어 노출된 베이스 웨이퍼의 후면에 KOH 용액(900)을 공급하여 베이스 웨이퍼를 식각하고(도2의 (c)), KOH 용액을 배출한 후, HF 용액(901)을 공급하여 절연막(801)을 식각하여(도2의 (d)) 순수한 실리콘 단결정 가요성 필름을 제조한다(도2의 (e)). 이때 HF 용액에 의한 절연막의 제거는 지그를 고정한 상태에서 행할 수도 있고, 지그를 풀고 피처리체 전체를 HF 용액에 담가서 행할 수도 있다.
또한 상기의 단계에서 KOH 식각만을 행한 후 지그를 풀면 절연막과 실리콘 단결정층으로 이루어진 가요성 필름으로 제조할 수 있다.
지그를 이용하여 베이스 웨이퍼의 한쪽면의 일부를 식각하여 제조하는 과정을 도3a와 도3b를 참조하여 하기에서 보다 상세하게 살펴본다.
도3a의 (a)와 같이 베이스 웨이퍼(800), 그 위에 형성된 절연막(801), 절연막 위에 형성된 실리콘 단결정층(802)으로 형성된 SOI 웨이퍼를 준비한다. 준비된 웨이퍼를 상기에서 설명한 지그를 이용하여 베이스 웨이퍼 후면의 일부가 노출되도록 웨이퍼 주변부를 상부 플레이트로 눌러 고정한다(도3의 (b)).
상기과 같이 고정되어 노출된 베이스 웨이퍼의 후면에 KOH 용액을 공급하여 베이스 웨이퍼를 식각하고(도3a의 (c)), KOH 용액을 배출한 후, HF 용액을 공급하여 절연막을 식각한다.(도3a의 (d)) 즉, KOH 용액에 의해 베이스 웨이퍼가 식각되며 절연막이 식각 저지층의 역할을 하게 된다. 이후 KOH 용액을 배출 한 후, HF 용액을 공급하면 HF에 의해 절연막이 식각된다. 이때 HF 용액에 의한 절연막의 제거는 지그를 고정한 상태에서 행할 수도 있고(도3a의 (d)), 지그를 풀고 피처리체 전체를 HF 용액에 담가서 행할 수도 있다(도3b의 (e)).
상기과 같이 식각된 피처리체의 주변부를 커팅하여 순수한 실리콘 단결정 가요성 필름을 제조한다(도3b의 (f)).
또한 상기의 단계에서 KOH 식각만을 행한 후 피처리체의 주변부를 커팅하면 절연막과 실리콘 단결정층으로 이루어진 가요성 필름으로 제조할 수 있다.
상기의 지그를 이용하여 웨이퍼의 한 면만을 식각하는 방법은 단순한 과정을 거쳐 용이하게 단결정 가요성 필름을 제조할 수 있다. 즉, 별도의 공정없이 베이스 웨이퍼의 후면을 지그를 이용하여 식각하므로 공정단계를 감소시킨다. 또한, 필요 없는 웨이퍼 주변부를 용이하게 제거할 수 있으며, 상부 플레이트의 화학약품 용기의 형상을 변화시켜 원하는 형상의 가요성 필름으로 제조할 수 있다. 즉, 원형의 웨이퍼를 사각통형 화학약품 용기를 가진 지그를 이용하여 주변부를 잡아서 식각하고 주변부를 커팅하면 사각 형상의 단결정 가요성 필름을 얻을 수 있다.
(실시예 2)
본 발명에 따른 단결정 가요성 필름의 제조에 관하여 도4 내지 도5b를 참조하여 하기에서 보다 상세하게 설명한다.
실리콘 베어 웨이퍼를 베이스 웨이퍼(100) 및 결합 웨이퍼(200)로 준비한다. 도5a의 (a)에 도시된 바와 같이, 베이스 웨이퍼의 한쪽 면에 절연막(101, 102)을 일정한 두께로 형성한다. 이때 절연막은 실리콘 질화막(Si3N4, 101)으로 형성하고 그 위에 실리콘 산화막(102)을 일정 두께로 형성한다. 실리콘 산화막은 화학기상증착 방법으로 제조될 수 있다. 도5a의 (b)에 도시된 바와 같이, 결합 웨이퍼(200)는 표면으로부터 소정의 깊이에 불순물 이온을 주입하여 불순물 이온 주입부(201)를 형성한다. 이때 불순물로 수소 이온을 저전압 이온 주입 방법으로 주입하며, 주입된 수소이온의 투영비정거리(Rp)가 결합 웨이퍼의 표면으로부터 가까운, 예를 들어 100 내지 500 nm 범위 내에서 형성되도록 한다.
상기와 같이 제조된 절연막이 형성된 베이스 웨이퍼(100)와 수소이온이 주입된 결합 웨이퍼(200)를 세정하고 도5a의 (c)와 같이 본딩한다. 이때 세정은 본딩 강도를 좋게 하기 위해 친수성(hydrophilic) 세정을 실시하며, 세정 후 가능한 빠른 시간 내에 도5a의 (c)와 같이 수직 본딩을 행한다. 수직 본딩 시에는 베이스 웨이퍼(100)와 결합 웨이퍼(200)를 서로 마주 보게 한 후 웨이퍼의 한쪽 끝단에서부터 서서히 접착시킨다. 이렇게 본딩하여 도5a의 (d)와 같이 두 장의 웨이퍼가 상하로 포개진 상태로 제조한다.
상기와 같이 본딩된 두 장의 웨이퍼를 저온에서 열처리하여 상기의 결합 웨이퍼의 불순물 이온 주입부를 도5a의 (e)와 같이 벽개시키고, 벽개된 표면을 식각 및 CMP(chemical mechanical polishing) 등의 방법으로 처리하여 원하는 두께만큼 가공하여 실리콘 단결정층(202)을 제조한다.(도5b의 (f)). 이때 실리콘 단결정층은 응용 분야를 고려하여 두께를 적절하게 조절할 수 있다.
상기와 같이 베이스 웨이퍼(100) 상에 제조된 단결정층(202) 위에 도5b의 (g)와 같이 보호 절연막(300, 301)을 형성한다. 이 보호 절연막은 베이스 웨이퍼를 식각 방법으로 제거할 때 식각용액으로부터 실리콘 단결정층을 보호하기 위한 막으로 우선 산화막(300)을 형성하고 그 위에 실리콘 질화막(301)을 형성한다.
상기와 같이 실리콘 단결정층 위에 보호 절연막(300, 301)을 형성한 후 이를 KOH 용액에 디핑하여 습식 식각하면 베이스 웨이퍼가 제거된다. 이때, 식각 온도, 식각 용액의 농도 등을 조절하여 식각 조건을 제어 할 수 있다.
상기와 같이 베이스 웨이퍼가 제거되면 도5b의 (h)와 같이 실리콘 단결정층의 상하부에 절연막이 남아 있게 되며, 이 상태에서 단결정층과 절연막의 두께가 충분히 얇게 되어 가요성이 어느 정도 확보된다. 이러한 필름을 HF 용액에서 습식 식각하여 상하부의 절연막을 실리콘 질화막 및 실리콘 산화막의 순서로 전부 제거하면 실리콘 단결정층만 남아 도5b의 (j)와 같이 순수한 단결정 가요성 필름으로 제조된다. 또한 상부나 하부의 일면의 절연막만 식각에 의해 제거하면 절연막과 실리콘 단결정층으로 이루어진 가요성 필름으로 제조할 수 있다.
(실시예 3)
본 발명에 따른 그라인딩에 의한 단결정 가요성 필름의 제조에 관하여 도6 내지 도7b를 참조하여 하기에서 보다 상세하게 살펴본다.
도7a의 (a)와 같이 베이스 웨이퍼(600), 그 위에 형성된 절연막(601), 그 절 연막 위에 형성된 실리콘 단결정층(602)으로 형성된 SOI 웨이퍼를 준비한다. 이러한 SOI 웨이퍼는 SIMOX(separation by implanted oxygen) 웨이퍼 혹은 본딩(bonding)에 의한 SOI 웨이퍼로 제조될 수 있으며, 상업적으로 판매되는 웨이퍼를 사용할 수도 있다. 이때 절연막의 두께는 가능한 두꺼운 것을 사용하며, 단결정층의 두께는 응용분야에 따라 조절한다.
상기와 같이 준비된 SOI 웨이퍼 위에 보호용 절연막(603, 604)을 형성한다.(도7a의 (b), 도7a의 (c)) 이 보호용 절연막은 베이스 웨이퍼를 제거할 때 실리콘 단결정층을 보호하기 위한 막으로 우선 실리콘 산화막(603)을 형성하고(도7a의 (b)) 그 위에 실리콘 질화막(604)을 형성한다(도7a의 (c)).
상기와 같이 형성된 절연막 위에 접착제로서 왁스(605)를 코팅한 후(도7a의 (d)), 그 위에 보조지지 웨이퍼(606)을 부착한다(도7a의 (e)). 이때 왁스는 물에도 잘 녹은 수용성을 선택할 수 있으며, 보조지지 웨이퍼(606)의 부착은 수직 혹은 수평 본딩에 의해 이루어진다. 보조지지 웨이퍼(606)은 후속의 그라인딩 공정에서 SOI 웨이퍼를 보호하고 공정을 용이하게 하기 위한 것이다. 즉, SOI 웨이퍼를 그라인딩할 때 웨이퍼가 그라인딩되면서 두께가 얇아져서 웨이퍼가 그라인딩용 척 내에서 깨지는 문제점이 발생하는 데, 보조지지 웨이퍼(606)를 부착한 후 SOI 웨이퍼를 그라인딩하게 되면 SOI 웨이퍼의 두께가 얇게 그라인딩 되어도 깨지지 않고 웨이퍼가 척 내에 안전하게 유지될 수 있다.
상기와 같이 보조지지 웨이퍼(606)가 부착된 상태에서 도7b의 (f)와 같이 베이스 웨이퍼를 소정 두께까지 그라인딩한다. 이때 그라인딩 두께는 자유롭게 조절 할 수 있다.
상기와 같이 그라인딩한 후, 수용액 혹은 화학 약품을 이용하여 왁스를 녹임으로서 보조지지 웨이퍼(606)을 분리시킨다(도7b의 (g)).
상기와 같이 보조지지 웨이퍼(606)를 제거한 후 이를 KOH 용액에서 습식 식각하여 그라인딩되고 남아 있는 베이스 웨이퍼의 잔여물(600a)을 제거한다.(도7b의 (h))
상기와 같이 베이스 웨이퍼가 제거되면 7b의 (h)와 같이 실리콘 단결정층(602)의 상하부에 절연막(604, 603, 601)이 남아 있게 되며, 이 상태에서 단결정층과 절연막의 두께가 충분히 얇게 되어 가요성이 어느 정도 확보된다. 이러한 필름을 HF 용액에서 습식 식각하여 상하부의 절연막을 실리콘 질화막 및 실리콘 산화막의 순서로 전부 제거하면 도7b의 (i)와 같이 실리콘 단결정층만 남아 순수한 단결정 가요성 필름으로 제조된다. 또한 상부나 하부의 일면의 절연막만 식각에 의해 제거하면 절연막과 실리콘 단결정층으로 이루어진 가요성 필름이 제조될 수 있다.
이러한 방법에 의해 가요성 필름을 제조하면, KOH 용액에서의 식각 시간을 현저하게 단축시킬 수 있으며, 소정 두께까지 기계적으로 연마하므로 식각 편평도가 양호하다. 또한, 본 실시예의 박형화 방법에 의해 상업적으로 시판되는 SOI 웨이퍼로부터 단결정 가요성 필름을 용이하게 제조할 수 있다.
(실시예 4)
본 발명에 따른 소자가 형성된 단결정 가요성 필름의 제조에 관하여 도8 및 도9을 참조하여 하기에서 보다 상세하게 살펴본다.
도8의 (a)와 같이 베이스 웨이퍼(1000), 그 위에 형성된 절연막(1001), 절연막 위에 형성된 실리콘 단결정층(1002)으로 형성된 SOI 웨이퍼(1006)를 준비한다.
상기와 같이 준비된 SOI 웨이퍼의 단결정층에 일반적인 반도체 제조 공정을 이용하여 각종 전자 소자를 형성한다(도8의 (b)). 이러한 전자 소자(1004)는 원하는 목적에 따라 다양하게 제조될 수 있다. 즉, 각종 트랜지스터 및 TFT 어레이, 로직 회로 등 원하는 특성에 따라 설계되고 반도체 제조 공정을 이용하여 제조될 수 있다.
상기와 같이 각종 소자가 형성된 소자형성층 위에 소자를 보호하기 위한 보호막(1005)(도8의 (c))을 형성한다. 이러한 보호막은 일반적인 패시베이션 막 및 유기물 절연막 등을 사용할 수 있다.
상기와 같이 소자층이 제조된 SOI 웨이퍼에서 베이스 웨이퍼(1000)를 제거하여 가요성 필름을 제조한다(도8의 (d)). 이때 베이스 웨이퍼의 제거는 상기 실시예 1 내지 실시예 3과 동일한 방법으로 실시될 수 있다.
상기와 같이 제조된 가요성 필름은 도9에 나타낸 바와 같이 단결정 실리콘 위에 원하는 소자가 형성된 유연성이 충분한 가요성 필름 상태이다. 도9의 (a)는 가요성이 풍부한 순수한 실리콘 단결정층 위에 소자가 형성된 가요성 필름이며 도9의 (b)는 절연막과 실리콘 단결정층으로 이루어진 가요성 필름 위에 소자가 형성된 형태로 절연막이 핸들링시에 실리콘 단결정층 및 소자를 보호하게 된다.
(실시예 5)
본 발명에 따른 그라인딩과 지그를 이용한 단결정 가요성 필름의 제조에 관하여 도10 내지 도11c를 참조하여 하기에서 보다 상세하게 살펴본다.
도11a의 (a)와 같이 베이스 웨이퍼(600), 그 위에 형성된 매몰 절연막(601), 그 매몰 절연막(601) 위에 형성된 실리콘 단결정층(602)으로 형성된 SOI 웨이퍼를 준비한다. 이때 매몰 절연막(601)의 두께는 가능한 두꺼운 것을 사용하며, 단결정층의 두께는 응용분야에 따라 조절한다.
상기와 같이 준비된 SOI 웨이퍼 위에 접착제로서 왁스(605)를 코팅한 후(도11a의 (b)), 그 위에 보조지지 웨이퍼(606)을 부착한다(도11a의 (c)). 이때 왁스는 물에도 잘 녹은 수용성을 선택할 수 있으며, 보조지지 웨이퍼(606)의 부착은 수직 혹은 수평 본딩에 의해 이루어진다. 보조지지 웨이퍼(606)은 후속의 그라인딩 공정에서 SOI 웨이퍼를 보호하고 공정을 용이하게 하기 위한 것이다. 이때 보조지지 웨이퍼를 부착하기 전에 단결정층(602) 위에 보호 절연막을 형성할 수도 있다.
상기와 같이 보조지지 웨이퍼(606)가 부착된 상태에서 도11a의 (d)와 같이 베이스 웨이퍼를 소정 두께까지 그라인딩한다. 이때 그라인딩 두께는 자유롭게 조절할 수 있다. 보조지지 웨이퍼를 부착한 상태에서는 그라인딩시에도 SOI 웨이퍼가 보호될 수 있으므로 충분히 얇게 그라인딩할 수 있다. 예를 들면 50 ㎛까지 그라인딩할 수 있다.
상기와 같이 그라인딩한 후, 도11b 또는 도11c와 같이 지그를 사용하여 다음과 같이 식각한다. 이때 그라인딩을 하기 위해 지지대로 사용되는 보조지지 웨이 퍼(606)는 상기의 과정에서 식각과정 전에 제거할 수도 있고 식각과정이 끝난 후에 제거할 수도 있다. 우선, 도11b를 참조하여 보조지지 웨이퍼를 식각과정 후에 제거하는 과정을 기준으로 하기에서 보다 상세하게 살펴본다.
도11b의 (a)와 같이 상기에서 소정 두께까지 베이스 웨이퍼를 그라인딩한 웨이퍼를 준비하여 베이스 웨이퍼 후면(소정 두께까지 그라인딩한 면) 전체가 노출되도록 지그로 웨이퍼 에지를 잡아서 고정한다(도11b의 (a)).
상기과 같이 고정되어 노출된 베이스 웨이퍼의 후면에 KOH 용액(900)을 공급하여 베이스 웨이퍼를 식각한다(도11b의 (b)). 이때 KOH 용액에 의해 베이스 웨이퍼가 식각되며 매몰 절연막(601)이 식각 저지층의 역할을 하게 된다. KOH 용액을 배출한 후, HF 용액(901)을 공급하여 매몰 절연막(601)을 식각한다(도11b의 (c)). HF 용액(901)을 배출한 후 왁스(605)와 보조지지 웨이퍼(606)을 제거하여(도11b의 (d)) 순수한 실리콘 단결정 가요성 필름을 제조한다(도11b의 (e)).
또한 상기의 단계에서 KOH 식각만을 행한 후 지그를 풀고 왁스와 보조지지 웨이퍼를 제거하면 매몰 절연막과 실리콘 단결정층으로 이루어진 가요성 필름으로 제조할 수 있다.
도11c는 지그를 이용하여 베이스 웨이퍼의 한쪽면의 일부를 식각하여 제조하는 과정을 나타낸다. 이 방법을 활용하면 피처리체의 불필요한 부분까지 식각하는 것을 피할 수 있는데 즉, 원하는 모양에 따라 식각 지그를 제작하여 피처리체를 식각한 후 불필요한 부분을 절단하여 원하는 형태의 단결정층을 얻을 수 있다. 이때 불필요한 보조지지 웨이퍼(606)까지 절단해야 하는 불필요한 공정을 피하기 위해 식각공정 전에 왁스(605)와 보조지지 웨이퍼(606)를 제거하기도 한다. 하기에서 보다 상세하게 살펴본다.
상기와 동일하게 베이스 웨이퍼를 소정 두께까지 그라인딩한 웨이퍼를 준비하여(도11a의 d 참조)수용액 혹은 화학 약품을 이용하여 왁스를 녹임으로서 보조지지 웨이퍼(606)을 분리시킨 후, 도11c의 (a)와 같이 상기에서 설명한 지그를 이용하여 베이스 웨이퍼 후면의 일부가 노출되도록 웨이퍼 주변부를 상부 플레이트로 눌러 고정한다(도11c의 (a)).
상기와 같이 고정되어 노출된 베이스 웨이퍼의 후면에 KOH 용액(900)을 공급하여 베이스 웨이퍼를 식각하고(도11c의 (b)), KOH 용액(900)을 배출한다. 이때 실리콘 단결정층(602)의 하부에 매몰 절연막(601)이 남아 있게 되며, 이 상태에서 단결정층(602)과 매몰 절연막(601)의 두께가 충분히 얇게 되어 가요성이 확보되고 매몰 절연막(601)과 실리콘 단결정층(602)으로 이루어진 가요성 필름으로 활용할 수 있다. 실리콘 단결정층(602)만을 활용하려면, 그 다음으로 HF 용액(901)을 공급하여 매몰 절연막(601)을 식각하고(도11c의 (c)), HF 용액을 배출한 후(도11c의 (d)) 상기와 같이 식각된 피처리체의 주변부를 절단하여(도11c의 (e)) 순수한 실리콘 단결정 가요성 필름(602)을 제조한다(도11c의 (f)).
(실시예 6)
본 발명에 따른 그라인딩과 지그를 이용한 단결정 가요성 필름의 제조에 관하여 도12 내지 도13b를 참조하여 하기에서 보다 상세하게 살펴본다.
도13a의 (a)와 같이 베이스 웨이퍼(600), 그 위에 형성된 매몰 절연막(601), 그 매몰 절연막(601) 위에 형성된 실리콘 단결정층(602)으로 형성된 SOI 웨이퍼를 준비한다. 이때 매몰 절연막(601)의 두께는 가능한 두꺼운 것을 사용하며, 단결정층의 두께는 응용분야에 따라 조절한다.
상기와 같이 준비된 SOI 웨이퍼 위에 보호용 절연막(603, 604)을 형성한다. 이 보호용 절연막은 베이스 웨이퍼를 제거할 때 실리콘 단결정층을 보호하기 위한 막으로 우선 실리콘 산화막(603)을 형성하고(도13a의 (b)) 그 위에 실리콘 질화막(604)을 형성한다(도13a의 (c)).
상기와 같이 보호 절연막이 형성된 SOI 웨이퍼를 연마기를 이용하여 베이스 웨이퍼의 후면을 소정 두께까지 그라인딩한다.(도13a의 d) 보조지지 웨이퍼를 사용하지 않는 경우는 그라인딩시에 SOI 웨이퍼가 그라인딩용 척에서 깨어지는 문제가 발생할 수 있으므로 그라인딩 후 남은 베이스 웨이퍼의 두께를 비교적 두껍게 한다. 즉, 남는 베이스 웨이퍼의 두께를 적어도 150 ㎛이상 남기면서 원하는 두께로 자유롭게 조절한다.
또한 본 실시예에서는 보조지지 웨이퍼를 사용하지 않는 경우를 설명하고 있으나, 베이스 웨이퍼를 그라인딩하기 전에 상기 실시예5와 동일한 방법으로 상기의 보호 절연막 위에 보조지지 웨이퍼를 부착하고 그라인딩 공정을 진행할 수도 있다.
상기와 같이 그라인딩한 후, 지그를 사용하여 그라인딩 후 남은 베이스 웨이퍼(600b)를 다음과 같이 식각한다.
도13b는 지그를 이용하여 베이스 웨이퍼의 한쪽면의 일부를 식각하여 제조하는 과정을 나타낸다. 이 방법을 활용하면 피처리체의 불필요한 부분까지 식각하는 것을 피할 수 있다. 즉, 원하는 모양에 따라 식각 지그를 제작하여 피처리체의 원하는 부분만을 식각한 후, 식각되지 않은 불필요한 부분을 절단하여 원하는 형태의 단결정층을 얻을 수 있다. 하기에서 보다 상세하게 살펴본다.
도13a의 (g)와 같이 소정 두께까지 베이스 웨이퍼를 그라인딩한 후, 도13b의 (a)와 같이 지그를 이용하여 베이스 웨이퍼 후면의 일부가 노출되도록 웨이퍼 주변부를 상부 플레이트로 눌러 고정한다(도13b의 (a)).
상기와 같이 고정되어 노출된 베이스 웨이퍼의 후면에 KOH 용액(900)을 공급하여 그라인딩 후 남은 베이스 웨이퍼(600b)를 식각하고(도13b의 (b)), KOH 용액을 배출한다. 그 다음으로 도13b의 (c)와 같이 매몰 절연막(601)이 드러난 웨이퍼에 HF 용액(901)을 공급하여 매몰 절연막(601)을 제거한다. 이때 실리콘 단결정층과 매몰 절연막으로 이루어진 가요성 필름을 활용하려면 매몰 절연막(601)은 그대로 두고 대면하는 면의 보호 절연막(603, 604)만 제거할 수 있다. 즉, 웨이퍼를 뒤집어서 웨이퍼의 다른면에 마련된 보호 절연막(603, 604)을 지그로 고정하여 HF 용액을 사용하여 제거한다. 마찬가지로 원하는 형태의 가요성 필름을 얻기 위해 지그를 이용하여 식각할 면의 일부가 노출되도록 웨이퍼 주변부를 상부 플레이트로 눌러 고정한 다음 식각하여 피처리체의 식각되지 않은 부분을 절단하면 용이하게 원하는 형태의 가요성 필름을 제조할 수 있다.
상기의 과정을 도면과 함께 설명하면, 도13b의 (c)에서 HF 용액(901)을 공급하여 절연막을 식각하고(도13b의 (c)), HF 용액을 배출한 후(도13b의 (d)), 식각된 피처리체의 주변부를 절단한다(도13b의 (e)). 다시 웨이퍼를 뒤집어서 보호 절연 막(603, 604)을 제거하는 단계를 실시한다. 즉, 지그로 식각할 보호 절연막이 있는 면이 노출되도록 고정한 후 HF 용액(901)을 공급하여(도13b의 (f)) 순수한 실리콘 단결정 가요성 필름을 제조한다(도13b의 (g)).
상기에서는 지그를 이용하여 매몰 절연막(601) 및 보호 절연막(603, 604)을 제거하는 방법을 설명하였으나, 매몰 절연막과 보호 절연막은 지그를 풀고 베이스 웨이퍼가 제거된 피처리체 전체를 HF 용액에 디핑하여 제거할 수도 있다. 즉 베이스 웨이퍼를 제거한 상태(도13b의 c)에서 지그를 풀고 피처리체를 HF 용액에 디핑한다.
또한 본 실시예에서는 웨이퍼의 주변부를 지그로 잡고 그라인딩한 후 남은 베이스 웨이퍼를 식각하는 방법을 설명하였으나, 상기와 같이 베이스 웨이퍼 후면을 그라인딩한 후 웨이퍼 에지를 지그로 잡아 베이스 웨이퍼 후면 전체를 노출시킨 후 KOH로 식각할 수 있으며, 이후 매몰 절연막 및 보호 절연막은 상기의 방법들을 이용하여 제거될 수 있다.
상기와 같은 실시예들로 제조된 가요성 필름은 두께가 수십 마이크로 미터에서 수십 나노 미터까지 조절이 가능하므로 도14의 (a)의 가요성이 우수한 순수한 실리콘 단결정 필름(202) 및 b의 절연막(102)과 실리콘 단결정층(202)으로 이루어진 가요성 필름(203)으로 제조되어 여러 가지 응용 분야에 이용될 수 있고, 절연막과 실리콘 단결정층으로 이루어진 가요성 필름의 절연막(102)은 핸들링시에 실리콘 단결정층을 보호하게 된다.
특히 제조된 실리콘 단결정 필름의 가요성 정도가 어느 정도 인지 알아보기 위해 재료 파괴 시점까지의 이론적인 곡률 반경을 계산해 보았다. 즉, 도15의 (a)와 같이 두께 d인 실리콘 웨이퍼를 곡률 반경 R로 절곡시킨다면 이때 가해지는 응력은 다음의 식으로 나타낼 수 있다.
σ= (d/2R)E (< σy 및 < σf )
여기에서, σ는 응력, d는 두께, R은 곡률 반경, E는 탄성 계수, σy 는 항복 응력, σf는 파괴 응력을 나타낸다.
통상 E는 190 GPa이고, σy는 6.9 G㎩이며, σf는 2.8 G㎩이다. 실리콘 단결정 필름의 두께가 5 ㎛일때 파괴지점에서 이론적인 곡률 반경은 0.17 mm로 계산되었으며 본 발명에서 제조한 5 ㎛ 두께의 실리콘 단결정 가요성 필름은 적어도 3 mm 이하의 곡률 반경까지 파괴없이 구부릴 수 있었다(도15의 (b)). 그러므로 본 발명에서 제조한 실리콘 단결정 가요성 필름은 원하는 만큼 충분한 유연성을 가짐을 알 수 있다.
(실시예 7)
도16 내지 도30에는 본 발명에 따른 단결정 실리콘을 액티브 층으로 사용한 고해상도 가요성 액정 디스플레이 제조의 일 실시예가 도시되어 있다.
본 발명은 단결정 실리콘을 소자 형성에 사용하므로 도16에서 보여 주듯이 디스플레이용 화소 어레이 뿐만 아니라 이러한 화소 어레이를 구동시키는 각종 구 동 회로 소자도 동일한 패널 내에 일체화시켜 동시에 제조할 수 있다. 그러므로 본 실시예에서는 화소 어레이를 화소 어레이부로 표시하고 구동 회로 소자가 형성되는 영역을 구동 회로 소자부로 표시하여 동시에 제조하는 과정을 설명한다. 또한 도16에 나타낸 바와 같이 대표적인 액정 디스플레이의 단위 화소 셀(A) 구조는 하나의 TFT(thin film transistor, 9803)와 그와 연결된 화소 전극(9804) 및 하나의 스토리지 커패시터(9800)로 이루어지며 스토리지 커패시터는 필요에 따라 위치를 변경할 수 있고, 또한 링 형태로 형성하여 그 자체로 블랙 마스크의 역할도 동시에 할 수 있다. 본 실시예에서는 이러한 단위 화소 셀을 부분별로 절단하여(점선으로 표시) 측부에서 본 측면도로 제조 과정을 설명한다.
도17의 (a)는 본 발명의 하부 기판부로 사용되는 나노 SOI 단결정 웨이퍼(9100)를 도시한다. 나노 SOI 단결정 웨이퍼(9100)에는 단결정 웨이퍼의 하부면인 실리콘 베이스(9100c) 위에 매몰 절연막(베리드 옥사이드)(9100b)와 단결정층(9100a)이 적층되어 있다. 무결함 단결정 실리콘층과 같은 단결정층(9100a)이 액티브 층으로 사용되며, 400 ㎚에서 30 ㎚ 이하까지의 두께로 형성된다. 이때 무결함 단결정층의 두께는 나노 SOI 단결정 웨이퍼의 제조 공정에서 조절된다. 절연층인 베리드 옥사이드(9100b)는 실리콘 베이스(9100c)를 식각으로 제거할 때 에치 스토퍼(etch stopper)로 사용되며, 200 ㎚ 이하의 두께로 형성한다. 이와 같은 나노 SOI 단결정 웨이퍼는 웨이퍼 박형화 기술 및 부착 방법에 의하여 제조될 수 있는데 제조 방법은 본 발명 참여자의 출원특허인 출원번호 제 02-47351을 참조한다.
위와 같이 형성된 도17의 (a)의 나노 SOI 단결정 웨이퍼(9100)를 도17의 (b) 와 같이 포토 및 건식 식각 공정을 거쳐 액티브 영역(9101)을 형성한다. 이때 액티브 영역(소자 형성 영역) 사이는 절연막을 형성하여 전기적 분리하게 된다. 본 실시예에서는 필드 분리 공정을 별도로 진행하지 않고 소자 형성 공정의 진행 중에 반도체 기판의 단위 셀 혹은 기타 소자가 형성될 영역을 평면적으로 분할하는 분리 절연막을 형성하는 방법으로 이루어진다.
또한 필드 분리 공정은 이외에도 일반적으로 알려진 여러 가지 방법을 이용할 수 있다. 특히, 필드 분리를 위해 STI(shallow trench isolation) 방법을 사용하면 소자간의 거리를 가깝게 할 수 있어서 화소의 개구율을 높일 수 있다. 도33a 및 도33b와 도34a 및 도34b에는 도17의 방법 외에 2가지 STI 공정 실시예가 도시되어 있다. 도33a의 (a)와 같이, 액티브 영역(912, 도33b의 (e)에 도시됨)을 패터닝하기 위하여, (도17의 (a)에 도시된) 나노 SOI 단결정 웨이퍼(9100) 위에 실리콘 질화막(910, Si3N4)을 패터닝하고, 도33a의 (b)와 같이 필드 분리 절연막이 채워질 영역을 식각하여 트렌치(919)를 형성한다. 그 다음 도33a의 (c)에 도시된 바와 같이, 화학 증착법(CVD, chemical vapor deposition)을 이용하여 필드 분리 절연막(911)으로 나노 SOI 단결정 웨이퍼(9100)를 덮는다. 상기 필드 분리 절연막(911)은 바람직하게는 실리콘 산화막일 수 있다. 도33b의 (d)에서, CMP(chemical mechanical polishing)를 이용하여 평탄화하는 과정을 통하여 실리콘 질화막(910)이 패터닝 된 영역 상의 필드 분리 절연막(911)은 제거되고, 트렌치(919) 내의 상기 필드 분리 절연막(911)만 남게 된다. 이러한 과정에 의하 여, 필드 분리 절연막(911)에 의한 액티브 영역(912) 사이의 분리가 이루어진다. 액티브 영역(912)이 분리된 상태에서 후속 공정을 진행하기 위해서는 도33b의 (e)에 도시된 바와 같이, 액티브 영역(912) 위에 남아있는 실리콘 질화막(910)을 제거한다. 그 다음, 표면을 평탄화시켜(도33b의 (f)) 다음 단계의 공정을 진행한다.
또 다른 실시예로서, 도34a 및 도34b는 본 발명에서 사용되는 STI의 다른 실시예를 도시한다. 즉, 도34a의 (a)의 나노 SOI 실리콘 기판(9100)은 단결정층(9100a) 및 베리드 옥사이드(9100b)의 일부 영역이 식각되어 트랜치(919)가 형성된다(도34a의 (b)). 그 다음, 도34a의 (c)에 도시된 바와 같이, 필드 분리 절연막(911)으로 나노 SOI 실리콘 기판(9100)을 덮는다. 필드 분리 절연막(911)은 CMP를 이용하여 평탄화된다(도34a의(d)). 도34b의 (e)와 같이 불순물 제거를 위해 액티브 영역(912) 상에 열산화막(921)을 형성하고, 도34b의 (f)와 같이 열산화막(921)을 식각하여 액티브 영역(912)간의 분리를 완료한다.
상기 두 실시예와 같이 STI를 사용하여 나노 SOI 실리콘 기판(9100) 상의 액티브 영역(912)을 분리하고, 그 다음으로 액티브 영역(912)에 소자를 형성하게 된다. 이외에도 기존에 알려져 있는 여러 가지 STI 공정을 이용할 수 있다.
도18의 (a) 내지 (d)는 게이트 절연막을 열산화막(thermal oxide)으로 형성하고, 스토리지 커패시터의 전극 형성을 위한 도핑과 게이트 전극 형성 및 LDD 형성을 위한 n- 도핑 과정을 도시한다.
나노 SOI 단결정 웨이퍼(9100) 상에 도17(또는, 도33a 및 도33b와 도34a 및 도34b)에 의한 공정을 실시한 후 도18의 (a)와 같이 게이트 절연막(9102)을 열산화 막(thermal oxide)으로 형성한다. 도33a 및 도33b와 도34a 및 도34b에 의한 STI 공정을 실시한 후의 공정은 도시하지 않았으나, 이들 이후의 공정은 이와 유사하다.
상기와 같이 액티브 패턴 및 게이트 절연막을 형성한 후 도18의 (b)와 같이 화소 어레이부에 스토리지 커패시터의 하부 전극(9103)을 도핑하기 위해 포토레지스트(9104)로 스토리지 커패시터 이외의 부분을 가리는 스토리지 포토 리소그래피 공정을 행한 후 B(p+) 또는 P(n+)을 이온 주입하여 도핑한다.
도18의 (c)와 같이 게이트 전극(9105)을 증착하고 패터닝하여 구동 회로 소자부 및 화소 어레이부의 게이트 전극(9105) 및 스토리지 커패시터의 하부 전극(9105-1)을 형성한다.
이러한 게이트 전극(9105)을 형성할 때 일반적으로는 고농도 폴리 실리콘(n+)을 사용한다. TFT LCD의 특성상 패널의 크기가 증가함에 따라 전극의 라인 부하가 증가하는 경우가 발생하기 때문에, 전극의 저항을 낮추기 위해 텅스텐과 폴리 실리콘(n+)의 2중층을 폴리 실리콘 대신 게이트 전극으로 사용할 수 있으며, W, W/WN, TiSi2, WSi2, Mo 등의 금속계 전극을 사용할 수도 있다.
상기와 같이 게이트 전극(9105)을 형성한 후 도18의 (d)에 도시된 바와 같이, 상기 게이트 전극 형성 후 포토 공정 없이 자기 정합(self-align) 방법을 이용하여 LDD(lightly doped drain) 구조를 형성을 하기 위해 인(P)을 이온 주입(implantation)하여 n- 도핑된 드레인(9106)을 형성한다.
LDD 구조의 n- 도핑부를 보호하는 도핑차단부로 오프셋을 형성하기 위해 도19의 (a)와 같이 실리콘 산화막(SiO2, 9107)을 전면에 증착하고, 도19의 (b)와 같이 건식 식각 공정을 통해 사이드월 스페이서(9108)를 형성한다. 일반적인 LTPS와 HTPS에서 포토공정을 통해 포토 레지스트 패턴 및 도핑으로 TFT를 형성하는 방법에 비해, 본 발명은 사이트월 스페이서를 형성하고 고농도 도핑을 실시하는 LDD 형성 방법을 이용함으로써, 포토 공정에서의 정렬 에러에 의한 편차 발생도 방지할 수 있다. 따라서, 균일하고 신뢰성 높은 TFT 소자를 제작할 수 있다.
상기와 같이 n- 도핑 및 사이드월 스페이서(9108)를 형성한 후, LDD 구조의 n+ 영역과 트랜지스터의 소오스(9110) 및 드레인(9109) 영역을 형성하기 위해 도20의 (a)와 같이 n+ 도핑을 포스포러스(P) 이온 주입 공정을 통해 실시한다. PMOS의 소오스(9110) 및 드레인(9109) 영역을 형성하기 위해서는, 도20의 (b)와 같이 P+ 도핑을 보론(B) 이온 주입 공정을 통해 실시한다. 그 다음, 상기 형성된 도핑 영역을 800 ℃ 이상의 노 어닐링(furnace annealing) 공정을 통하여 활성화 시켜 LDD 구조의 트랜지스터를 완성한다. 이러한 LDD 구조의 트랜지스터는 소자의 누설 전류를 감소시키고 신뢰성을 향상시킨다. 본 실시예는 LDD 구조의 트랜지스터를 설명하고 있으나, 이 외에도 원하는 소자의 특성에 따라 이미 알려져 있는 여러 가지 구조의 트랜지스터를 반도체 제조 공정을 이용하여 제조할 수 있다.
다음으로 도21의 (a)와 같이 데이터 전극과 게이트 전극의 절연을 위한 1차 층간 절연막(9111)을 형성하기 위해 실리콘 산화막 등의 절연막을 증착한다. 이때 층간 절연막을 무기물로 사용하는 경우에는 구부리기가 어렵게 되는 문제가 있으므로 유기물 절연막을 층간 절연막으로 사용한다. 또한 이러한 층간 절연막은 기판 전면에 도포되므로 각종 소자간의 분리 절연막으로도 기능할 수 있다.
상기와 같이 층간 절연막을 형성한 후 도21의 (b)와 같이 컨택홀(922)을 형성하고 데이터 전극(9112)을 증착 및 패터닝한다. 이때, 데이터 전극(9112)은 Al과 TiN으로 스퍼터링하여 형성된다.
다음으로 컬러 필터 기판을 제작하는데 이는 색상을 구현하는 컬러 필터 패턴과, R, G, B 셀 사이의 구분과 광차단 역할을 하는 블랙 매트릭스와, 그리고 액정 셀에 전압 인가를 위한 공통 전극(ITO)을 포함한다.
도22의 (a)과 같이 데이터 전극이 형성된 위에 CVD를 이용하여 2차 층간 절연막(9113)을 SiO2, SiN, Si3N4, SiON 이나 다른 절연 유기물로 증착하고, 그 위에 도22의 (b)와 같이, 게이트 전극(9105) 및 데이터 전극(9112)과 TFT 어레이부에서의 광 누설을 방지하기 위해 블랙 매트릭스(black matrix)(9114)를 형성한다. 블랙 매트릭스는 통상 Cr 스퍼터링에 의해 박막으로 형성되며, Cr외에 기타 CrOx/Cr, 블랙 포토 레지스트, MoOX 등이 사용될 수 있다.
도23의 (a) 내지 (c)와 같이 레드(9115), 그린(9116), 블루(9117) 각각의 컬러를 가지는 포토 레지스트를 패터닝하여 상기 제작된 TFT 어레이 위에 컬러 필터(9115, 9116, 9117)를 형성시킨다. TFT 어레이부와 컬러 필터(9115, 9116, 9117)를 나중에 별도로 부착해야 하는 기존의 방법에서는 TFT 어레이부와 컬러 필 터(9115, 9116, 9117)의 부착시 얼라인 마진의 정밀도가 요구된다. TFT 어레이부와 컬러 필터(9115, 9116, 9117)의 배열이 마진을 넘어가는 경우, 광의 누설이 발생하여 구동시 원하는 특성을 가질 수 없다. 하지만 본 발명에서는 상기와 같이 직접 TFT 어레이부에 컬러 필터용 포토 레지스트를 패터닝하여 제조함으로 기존 방법의 문제점을 제거하게 된다. 도23의 (c)와 같이 컬러 필터를 완성한 후 각 컬러 필터의 미세한 두께 차이에 의한 셀 간격 차이로 색 재현성의 저하가 일어날 수 있으므로 (도시되지 않은) 두께 보상용 투명 유기물을 컬러 필터의 전면에 코팅하여 두께를 보상할 수도 있다. 상기와 같이 컬러 필터를 TFT 어레이부에 일체화시키면 향후 TFT 어레이부와 컬러 필터(9115, 9116, 9117)의 합착 마진을 고려할 필요가 없어 고해상도의 LCD를 제작할 수 있다.
상기와 같이 컬러 필터를 형성한 후 도24의 (a)와 같이 TFT(NMOS) 소자와 화소 전극의 연결을 위해 컬러 필터(9115, 9116, 9117)와 층간 절연막(9113)을 2중 식각하여 컨택홀(923)을 제조하고, 컨택홀(923) 내 및 컬러 필터(9115) 위에 ITO(indium tin oxide) 등으로 투명 전극을 증착하고 패터닝하여 화소 전극(9118)을 형성한다. 화소 전극(9118)은 반사형 광학 장치에서 반사판으로 사용할 수 있도록 Al 등의 금속으로 제조할 수도 있다. 이때 반사형 액정 디스플레이를 제조하기 위해서는 컬러 필터의 하부에 반사판으로도 기능할 수 있는 금속 화소 전극을 형성하여야 한다. 혹은 컬러 필터 하부에 별도의 금속 반사판을 형성하고 상기와 동일한 공정으로 투명한 화소 전극을 형성할 수도 있다.
그 다음 도24의 (b)와 같이 블랙 매트릭스(9114)의 상부에 패턴화된 컬럼 스페이서(9119)를 형성하여, 하부 기판부인 나노 SOI 단결정 웨이퍼(9100)와 투명 가요성 플라스틱 기판, 전극 및 가요성 편광판을 포함하는 상부 기판부(9600) 사이에 액정 주입을 위한 간격을 마련한다. 상기 컬럼 스페이서(9119)는 포토 레지스트와 같은 유기물이나 실리콘 산화막, 실리콘 질화막 등의 무기물로 만들어질 수 있다. 통상, 액정 디스플레이 장치는 상부 기판부와 하부 기판부 사이의 일정 간격에 주입된 액정 분자에 전압을 인가하여 구동시키기 때문에 두 기판을 일정한 간격으로 유지시키는 것이 중요하다. 셀 간격이 일정하지 않으면 그 부분을 통과하는 빛의 투과도가 달라져 불균형한 밝기를 나타내는 균일성 불량이 발생한다. 이에 본 실시예에서는 정확하게 정의된 컬럼 스페이서를 이용하여 양 기판 사이를 기판 전체에 걸쳐 일정하게 유지하게 된다.
상기와 같이 형성된 TFT 어레이 및 컬러 필터 상에 배향막(9120)을 코팅하고 소성 및 러빙(rubbing)를 통해 액정을 배향시켜 하부 기판부를 제조한다.
다음으로 상부 기판부(9600)를 제조하는 공정이 도25의 (a) 내지 (c)에 도시된다. 도25의 (a)와 같이, 가요성 투명 플라스틱 기판(9200)의 하부에는 공통 전극인 투명 ITO 전극(9201)을 코팅하고, 상부에는 상부 보조 기판으로 투명 유리 보조 기판(9203)을 부착한다. 이때, (도25의 (b)에 도시된 바와 같이) 투명 유리 보조 기판(9203)은 용이한 제거를 위하여 UV 조사시 제거되는 접착 필름(9202)으로 부착될 수 있다. 이러한 유리 보조 기판은 향후 합착 공정과 나노 SOI 단결정 웨이퍼(9100)의 실리콘 베이스(9100c)의 제거시 핸들링을 용이하게 하기 위함이다. 실리콘 베이스(9100c)의 제거는 KOH로 습식 식각을 실시함으로써 달성될 수 있다. 또한, 실리콘 베이스(9100c)의 식각후 소자 어레이가 어떤 응력을 가지고 있을지 모르며, 극한 상황의 경우 실리콘 베이스(9100c)가 제거된 LCD가 절곡 또는 상하부 기판부가 서로 분리될 수 있기 때문에 보조 기판(9203)을 부착하는 것이 바람직하다. 또한 상기 실시예의 과정 중에 1차, 2차 층간 절연막을 무기물인 SiO2나 SiN로 할 경우, 박막이 깨지거나 게이트 전극 또는 데이터 전극이 끊어지는 문제와, 기판 전이 공정시 발생할 수 있는 응력의 영향을 완화시켜줄 수 없기 때문에, 본 실시예에서와 같이 유기물을 사용하는 것이 바람직하다.
나노 SOI 단결정 웨이퍼(9100)에 부착된 상부 기판부(9600)의 투명 공통 전극(9201)에 배향막(9204)을 인쇄, 소성, 러빙(rubbing)하여 배향시킨다. 본 실시예에서는 상하부 기판부의 배향막(9120, 9204)으로 쓰이는 폴리이미드계 고분자 화합물을 소성하기 위해서 약 200 ℃가 요구됨으로, 유리 보조 기판(9203)을 부착하는 접착필름(9202)이 온도에 민감할 수 있으므로, 투명 공통 전극에 배향막을 형성한 후 유리 보조 기판을 부착할 수도 있다.
상기와 같이 각각 형성된 상부 기판부(9600)와 하부 기판부를 도26과 같이 합착한 후 그 사이에 액정(9205)을 주입하고 봉지제(9206)로 봉지하여 합착 공정을 완료한다.
상기와 같이 합착된 상하부 기판부는 식각 지그를 사용하여 도27a 또는 도27b1 및 도27b2와 같이 실리콘 베이스(9100c)를 제거하고 가요성 기판으로 전이하여 가요성 광학 장치를 완성한다. 도27a의 (a)는 실리콘 베이스(9100c)를 식각 하는 일예로서, 합착된 상하부 기판부의 측면에 식각 지그(9300)를 설치하고 KOH(9301) 용액을 실리콘 베이스(9100c)에 접촉시켜 식각한다. 도27a의 (a)와 같이 실리콘 베이스(9100c)가 식각 제거될 때, 상기 형성되어 있는 베리드 옥사이드(9100b)는 식각을 저지하는 역할을 하여 화소 어레이부와 구동 회로 소자부를 보호할 수 있다.
실리콘 베이스(9100c) 식각의 다른 실시예는 도27b1의 (a) 및 (b)와 도27b2의 (c)에서 설명된다. 도27b1의 (a)에 도시된 바와 같이, 식각 지그(9300)를 합착된 상하부 기판부의 불필요한 주변부에 설치하여 KOH(9301) 용액을 실리콘 베이스(9100c)에 접촉시켜 식각한다. 도27b1의 (b)는 실리콘 베이스(9100c)의 일부가 식각으로 제거된 합착된 상하부 기판부를 도시하며, 이는 도27b2의 (c)와 같이 식각 지그(9300)가 설치되었던 합착된 상하부 기판부의 주변부를 절단하여 실리콘 베이스(9100c)의 제거를 완료한다. 이러한 실리콘 베이스의 제거는 상기와 같은 지그를 사용하여 기판부의 일면만을 식각해 내는 방법 외에 여러 가지 제거 방법을 사용하여 실행할 수 있다.
상기와 같이 하부 기판부의 실리콘 베이스(9100c)가 제거된 후, 합착된 상하부 기판부의 오염을 방지하고 편광판 부착시 편광 방향을 적절히 정렬할 수 있도록, 도28과 같이 가요성 투명 플라스틱 기판(9121)을 하부 기판부에 부착할 수 있다. 그러나, 가요성 투명 플라스틱 기판(9121)이 없이 하부 기판부의 실리콘 베이스(9100c)가 제거된 면에 직접 편광판(9401)을 부착할 수도 있다.
상기와 같이 하부 기판부에서 실리콘 베이스가 제거된 후 도29와 같이 UV를 조사하여 상부 투명 유리 보조 기판(9203)을 제거하면 상하위 기판부의 전체를 구부릴 수 있는 가요성이 부여된다.
가요성 기판으로 전이된 상기 상하부 기판부에 상부 가요성 편광판(9400)과 하부 가요성 편광판(9401)을 부착하고 하부에 가요성 백라이트(9402)를 부착하여 도30와 같이 본 발명의 가요성 단결정 실리콘 고해상도 투과형 액정 디스플레이 장치를 완성한다. 도30a는 하부 기판부에 편광판을 부착하기 전에 가요성 투명 플라스틱 기판(9121)을 부착한 구조이며, 도30b는 가요성 투명 플라스틱 기판을 부착하기 않고 직접 편광판을 부착한 구조이다.
액정은 자체가 빛을 내지 못하고 투과광의 양을 변조시키는 역할만 하며 LCD용 백라이트에 요구되는 성능은 액정 패널의 투과율이 10 % 미만이므로 충분한 휘도가 유지되어야 하고 표시면 전체에서 휘도가 균일해야 되는 것이다. 백라이트는 형광 램프, LED 발광소자, 무기EL, 유기EL 등으로 제조될 수 있고, 밝기가 균일한 평면광을 만드는 역할을 하며, 백라이트를 제외한 액정 표시 장치를 얇게 만들수록 광효율을 높이고 소비 전력을 낮출 수 있다.
상기와 같이 제조된 단결정층을 소자로 제조하는 액정 디스플레이 장치는 비정질 실리콘을 결정화하여 사용하는 기존의 저온 폴리 실리콘(LTPS) TFT나 고온 폴리 실리콘(HTPS) TFT가 입계(grain boundary) 등에 의하여 결함 밀도가 매우 높은 단점이 있는 것에 반해, 나노 SOI 단결정 웨이퍼(9100)를 사용하기 때문에 무결함 단결정 실리콘을 액티브층으로 사용할 수 있다. 또한, 본 발명의 액정 디스플레이 장치는 고온에서도 공정 진행이 가능하여 일반적인 반도체 공정을 모두 적용할 수 있으므로, 특성이 가장 우수한 열산화막을 게이트 절연막으로 사용할 수 있고, 소자 특성이 우수하고 높은 신뢰성을 가지는 TFT 소자를 제작할 수 있다. 더욱이, 0.13 내지 0.03 ㎛ (130 내지 30 ㎚)의 극미세 디자인 룰을 적용할 수 있어 액정 디스플레이 장치 제작시 고개구율의 달성과 500 ppi에서 1000 ppi 이상에 이르는 미세 화소를 갖는 고해상도 TFT LCD의 제작이 가능하다. 또한 본 발명에 의해 제조되는 액정 디스플레이 장치는 소자 특성이 우수하면서도 가요성이 우수한 디스플레이 장치로 제작된다.
상기의 실시예에서는 투과형 액정 디스플레이 장치를 제조하는 과정을 설명하였으나, 액정 디스플레이 장치는 컬러 필터 하부에 반사판이 형성하고 백라이트를 부착하지 않는 반사형으로도 제조할 수 있다.
도31 및 도32에서 투과형(도31)과 반사형(도32)의 가요성 액정 디스플레이 장치의 예가 제시된다. 이때 도면 부호 500은 하부 기판부에서 매몰 절연막(베리드 옥사이드)(9100b)의 상부층들을 단순화하여 표시한 것이다. 도31은 투과형 액정 디스플레이 장치로 도31의 (a)는 하부 기판부의 실리콘 베이스(9100c)를 식각한 후 베리드 옥사이드에 직접 하부 편광판(9401)을 부착한 것을 도시하며, 도31의 (b)는 하부 기판부의 실리콘 베이스(9100c)를 식각한 후 가요성 투명 플라스틱 기판(9121)을 부착한 후 편광판(9401)을 부착한 것을 도시한다. 또한 도31은 가요성 백라이트(9402)를 편광판(9401)에 부착한다.
도32는 백라이트가 필요 없는 반사형 액정 디스플레이 장치로 도32의 (a)는 액정 패널의 내부에 반사판(9403)을 형성한 경우로 편광판(9400) 1매를 사용한 표 시 모드로 반사형 STN(Super Twisted Nematic) 모드, ECB(Electrically Controlled Birefringence) 모드, OCB(Optically Compensated Bend) 모드 등을 채용할 수 있다. 이때 전술된 바와 같이 화소 전극(9118)을 Al 등의 금속으로 만들어, 화소 전극(9118)을 반사판으로 이용할 수도 있다. 도32의 (b)는 하부 편광판(9401) 외부에 가요성 반사판(9403)을 설치한 경우로 TN(Twisted Nematic), STN 모드를 채용할 수 있지만, 편광판(9400, 9401)을 2매 사용하고 있으므로 밝기가 떨어진다. 본 발명의 가요성 전기 광학 장치는 상기의 투과형 및 반사형 외에도 여러 가지 유형의 액정 디스플레이 장치에 적용하여 가요성 디스플레이로 제조할 수 있다.
(실시예 8)
본 발명에 따른 단결정층을 포함한 나노 SOI 웨이퍼를 이용하여 제작한 전기 광학 장치를 가요성 전기 광학 장치로 전이하는 과정에 있어 그라인딩과 지그를 이용한 방법에 관해 하기의 다른 실시예에서 상세하게 살펴본다.
실시예 7의 도16 내지 도25의 방법과 동일한 방법으로 상부 기판부(9600)와 하부 기판부를 제조한 후 실시예 7의 도26과 동일한 방법으로 상부 기판부와 하부 기판부를 합착한 후 그 사이에 액정을 주입하고 봉지제로 봉지하여 합착 공정을 완료한다.
상기와 같이 합착된 상하부 기판부의 하부면인 실리콘 베이스(9100c)를 소정 두께까지 그라인딩한다.(도35) 이때, 실리콘 베이스(9100c)의 그라인딩시 지지대 역할을 할 수 있는 상부 기판부의 유리 보조 기판(9203)이 부착되어 있는 상태로 실리콘 베이스(9100c)를 그라인딩한다. 또한, 상기 유리 보조 기판(9203)은 그 다 음 단계인 지그를 이용한 식각과정 전에 제거할 수도 있고 식각과정 후에 제거할 수도 있다. 다음의 실시예에서는 식각과정 전에 상기 유리 보조 기판(9203)을 제거하고 진행한다.
다음으로 도36의 (a)와 같이 합착된 상하부 기판부의 측면에 식각 지그(9300)를 설치하고 KOH(9301) 용액을 그라인딩 후 남은 실리콘 베이스(9100c)에 접촉시켜 식각한다. 도36의 (b)와 같이 실리콘 베이스(9100c)가 식각 제거될 때, 상기 형성되어 있는 베리드 옥사이드(9100b)는 식각을 저지하는 역할을 하여 화소 어레이부와 구동 회로 소자부를 보호할 수 있다.
실리콘 베이스(9100c) 식각의 다른 실시예는 도37a의 (a) 내지 (b), 도37b의 (c)에서 설명된다. 도37a의 (a)에 도시된 바와 같이, 식각 지그(9300)를 합착된 상하부 기판부의 불필요한 주변부에 설치하여, 그라인딩 후 남은 실리콘 베이스(9100c)에, KOH(9301) 용액을 접촉시켜 식각한다. 도37a의 (b)는 실리콘 베이스(9100c)의 일부가 식각으로 제거된 합착된 상하부 기판부를 도시하며, 이는 도37b의 (c)와 같이 식각 지그(9300)가 설치되었던 합착된 상하부 기판부의 주변부를 절단하여 실리콘 베이스(9100c)의 제거를 완료한다.
그 다음 단계는 실시예 7에서와 동일한 방법으로 도31a에서부터 계속 진행하여 제작한다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의해 그 변형이나 개량이 가능하다.
전술된 구성에 의한 본 발명의 단결정 가요성 필름은 원하는 특성을 소자를 용이하게 제조할 수 있으면서 가요성을 확보할 수 있는 효과가 있다. 특히, 단결정 웨이퍼를 이용하여 단결정 가요성 필름을 용이하게 제조할 수 있다.
또한 본 발명은 원하는 단결정 층에 각종 전자 소자가 형성된 가요성 필름을 단순한 방법으로 안정적으로 제조하며, 원하는 소자 특성을 구현할 수 있다. 즉, 단결정층 위에 각종 소자를 제조하므로 단결정층으로 소자용 액티브층을 형성하고, 반도체공정을 적용하기 때문에 전자 모빌리티(mobility)값이 탁월하게 높아서, 매우 우수한 소자특성을 얻을 수 있으며 누설전류(leakage current)도 다른 가요성 재료에 비해 현저하게 감소시킬 수 있다. 또한 각종 전자 소자의 크기를 일반적인 반도체 소자크기 수준으로 줄이는 것이 가능하고, 실리콘 웨이퍼를 통한 반도체 공정을 적용하므로 안정된 고온 공정과 우수한 정렬 정확도(align accuracy)를 확보한 반도체 포토 및 식각 공정으로 현재의 반도체공정에서 가능한 30 ㎚까지의 미세한 디자인 룰(design rule)로 회로 설계가 가능하다.
또한 본 발명은 상황에 따라 적절한 박형화 기술을 이용하여 단결정 가요성 필름을 제조할 수 있으며, 단결정 가요성 필름을 제조하는 제조 공정을 단순화시켜 생산성을 향상시키고 제조 단가를 저감시킬 수 있다.
전술된 구성에 의한 본 발명의 가요성 전기 광학 장치는 단결정 실리콘 웨이퍼의 박형화 기술, 나노 SOI 단결정 웨이퍼 제작 기술, 그리고 실리콘 웨이퍼의 하부면 식각 기술을 이용하여 전기 광학 장치의 회로 및 화소 구동 소자에 단결정 실 리콘으로 액티브층을 형성하고, 반도체공정을 적용하기 때문에 다음 표 1과 같이 전자 모빌리티 값이 1000cm2/Vsec로 다른 실리콘 물질의 전자 모빌리티에 비해 탁월하게 높다. 따라서, 매우 우수한 소자 특성을 얻을 수 있으며, 누설 전류도 기존 폴리 실리콘 TFT에 비해 100배 이하로 감소시킬 수 있다.
Figure 112003018346111-pat00001
본 발명의 가요성 전기 관학 장치는 TFT의 크기를 일반적인 반도체 소자 크기 수준으로 줄이는 것이 가능하다. 즉, 실리콘 웨이퍼를 통한 반도체 공정을 적용하므로 안정된 고온 공정과 우수한 정렬 정확도를 확보한 반도체 포토 및 식각 공정으로 현재의 반도체 공정에서 가능한 30 ㎚까지의 미세한 디자인 룰을 적용할 수 있어 소자 크기를 획기적으로 감소시키는 것이다. 그리하여 하나의 패널에 R, G, B 컬러를 실현할 수 있으면서도 1000 ppi 이상의 매우 높은 해상도를 갖는 전기 광학 장치 제작이 가능하다. 표2에는 실리콘 및 TFT의 종류에 따라 적용 가능한 디자인 룰을 비교한다. 나노 SOI 단결정 실리콘의 경우 0.13 ~ 0.03 ㎛로 매우 미세한 것을 알 수 있다. 표3을 통해서는 현재 상용화된 각 실리콘 종류별 해상도 달성 정도와 화소 크기를 비교하였다. 나노 SOI 단결정 실리콘의 경우 컬러 모드일 때 화소 크기가 25.4 ㎛ x 8.46 ㎛이고 해상도는 1000 ppi 이상으로 다른 실리 콘 물질에 비해 월등히 특성이 좋은 것을 확인할 수 있다.
Figure 112003018346111-pat00002
Figure 112003018346111-pat00003
또한, 본 발명에 의하여 상기와 같은 소자 성능 향상 및 미세 디자인 룰의 적용 등으로 제작된 전기 광학 장치의 화소는 소자 크기의 감소, 패턴 공정시 포토 정렬 정확도 향상으로 설계시 고려해야 할 마진 면적이 감소될 수 있다. 또한, 소자 간격이 좁아짐으로 화소에서의 개구율의 향상도 기대할 수 있어, 밝기 향상, 콘트라스트율의 증가 등 화상 표시 성능의 향상을 기대할 수 있다.
또한, 본 발명은 단결정의 안정된 채널 소자를 사용하므로 모든 구동회로를 일체화시킨 SOP(system on panel) 및 기타 메모리, 시스템 IC, 프로세서 등을 비롯한 특정 용도의 반도체 회로를 일체화할 수 있으며, 상기와 같은 모든 소자를 가요성 기판에서 실현시키는 것을 가능하게 한다.

Claims (25)

  1. 삭제
  2. 베이스 웨이퍼와, 상기 베이스 웨이퍼의 상부면에 형성된 매몰 절연막과, 상기 매몰 절연막 위에 형성된 단결정층을 포함하는 SOI 웨이퍼를 준비하는 단계와,
    보조지지 웨이퍼를 상기 SOI 웨이퍼의 상부면에 결합하는 단계와
    상기 베이스 웨이퍼 후면을 일정 두께 이하로 그라인딩 하는 단계와,
    상기 보조지지 웨이퍼를 제거하는 단계와,
    상기 남은 베이스 웨이퍼의 후면이 노출되도록 지그로 SOI 웨이퍼를 고정하는 단계와,
    그라인딩 후 남은 베이스 웨이퍼의 후면을 습식 식각하여 제거하는 단계를 포함하는 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  3. 베이스 웨이퍼와, 상기 베이스 웨이퍼의 상부면에 형성된 매몰 절연막과, 상기 매몰 절연막 위에 형성된 단결정층을 포함하는 SOI 웨이퍼를 준비하는 단계와,
    보조지지 웨이퍼를 상기 SOI 웨이퍼의 상부면에 결합하는 단계와,
    상기 베이스 웨이퍼 후면을 일정 두께 이하로 그라인딩하는 단계와,
    상기 남은 베이스 웨이퍼의 후면이 노출되도록 지그로 SOI 웨이퍼를 고정하는 단계와,
    그라인딩 후 남은 베이스 웨이퍼의 후면을 습식 식각하여 제거하는 단계와, 상기 보조지지 웨이퍼를 제거하는 단계를 포함하는 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  4. 베이스 웨이퍼와, 상기 베이스 웨이퍼의 상부면에 형성된 매몰 절연막과, 상기 매몰 절연막 위에 형성된 단결정층을 포함하는 SOI 웨이퍼를 준비하는 단계와,
    베이스 웨이퍼 후면을 일정 두께 이하로 그라인딩하는 단계와,
    상기 남은 베이스 웨이퍼의 후면이 노출되도록 지그로 SOI 웨이퍼를 고정하는 단계와,
    그라인딩 후 남은 베이스 웨이퍼의 후면을 습식 식각하여 제거하는 단계를 포함하는 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  5. 제4항에 있어서, 그라인딩 전에 SOI 상부면에 보호절연막을 형성하는 단계를 포함하고 그라인딩 후에 남은 베이스 웨이퍼의 두께는 150 ㎛ 이상인 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  6. 제5항에 있어서, 베이스 웨이퍼를 제거한 후 매몰 절연막 및 보호 절연막의 전부 또는 일부를 제거하는 단계를 더 포함하는 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  7. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 지그로 SOI 웨이퍼를 고정하는 단계는 SOI 웨이퍼의 에지를 지그로 잡아서 상기 남은 베이스 웨이퍼 후면 전체가 노출되도록 하는 단계를 포함하는 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  8. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 지그로 SOI 웨이퍼를 고정하는 단계는 SOI 웨이퍼의 주변부를 지그로 잡아서 베이스 웨이퍼 후면의 일부가 노출되도록 하는 단계를 포함하고, 상기 습식 식각하는 단계 후에 지그로 잡았던 주변부를 절단하는 단계를 더 포함하는 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  9. 제2항 내지 제5항 중 어느 한 항에 있어서, 베이스 웨이퍼를 제거한 후에 매몰 절연막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  10. 제2항 내지 제3항 중 어느 한 항에 있어서, SOI 웨이퍼에 보조지지 웨이퍼를 결합하기 전에 SOI 웨이퍼의 상부면에 보호 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  11. 제2항 내지 제3항 중 어느 한 항에 있어서, 보조지지 웨이퍼를 SOI 웨이퍼의 상부면에 결합하는 단계는 SOI 웨이퍼 최상부 위에 왁스를 코팅하는 단계와, SOI 웨이퍼와 보조지지 웨이퍼를 결합하는 단계를 포함하는 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  12. 제10항에 있어서, 보조지지 웨이퍼를 SOI 웨이퍼의 상부면에 결합하는 단계는 보호 절연막 위에 왁스를 코팅하는 단계와, SOI 웨이퍼와 보조지지 웨이퍼를 결합하는 단계를 포함하고, 베이스 웨이퍼 및 보조지지 웨이퍼를 제거한 후에는 매몰 절연막 및 보호 절연막의 모두 또는 일부를 제거하는 단계를 더 포함하는 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  13. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 습식 식각은 KOH로 수행하는 것을 특징으로 하는 단결정 가요성 필름 제조 방법.
  14. 상부면에 단결정층을 포함하는 하부 기판부를 제조하는 단계와,
    상기 단결정층 위에 전자 소자를 포함하는 소자형성층을 형성하는 단계와,
    상부 보조 기판을 포함하는 투명한 상부 기판부를 제조하는 단계와,
    상기 하부 기판부와 상부 기판부를 합착하는 단계와,
    상기 하부 기판부와 상부 기판부 사이에 전기 광학적 물질을 주입하는 단계와,
    상기 합착된 하부 기판부와 상부 기판부에 가요성을 부여하는 단계를 포함하고,
    상기 합착된 하부 기판부와 상부 기판부에 가요성을 부여하는 단계는
    상기 하부 기판부의 하부면을 소정 두께까지 그라인딩하는 단계와,
    상기 상부 보조 기판을 제거하는 단계와,
    상기 그라인딩 후 남은 하부 기판부의 잔여 하부 후면을 제거하는 단계를 포함하는 것을 특징으로 하는 가요성 전기 광학 장치의 제조 방법.
  15. 상부면에 단결정층을 포함하는 하부 기판부를 제조하는 단계와,
    상기 단결정층 위에 전자 소자를 포함하는 소자형성층을 형성하는 단계와,
    상부 보조 기판을 포함하는 투명한 상부 기판부를 제조하는 단계와,
    상기 하부 기판부와 상부 기판부를 합착하는 단계와,
    상기 하부 기판부와 상부 기판부 사이에 전기 광학적 물질을 주입하는 단계와,
    상기 합착된 하부 기판부와 상부 기판부에 가요성을 부여하는 단계를 포함하고,
    상기 합착된 하부 기판부와 상부 기판부에 가요성을 부여하는 단계는
    상기 하부 기판부의 하부면을 소정 두께까지 그라인딩하는 단계와,
    상기 그라인딩 후 남은 하부 기판부의 잔여 하부 후면을 제거하는 단계와,
    상기 상부 보조 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 가요성 전기 광학 장치의 제조 방법.
  16. 제14항 또는 제15항에 있어서, 상기 그라인딩 후 남은 하부 기판부의 하부 후면을 제거하는 단계는 합착된 하부 기판부와 상부 기판부의 에지를 지그로 잡아서 상기 하부 기판부의 잔여 하부 후면 전체가 노출되도록 하는 단계와 잔여 하부 후면을 습식 식각하는 단계를 포함하는 것을 특징으로 하는 가요성 전기 광학 장치의 제조 방법.
  17. 제14항 또는 제15항에 있어서, 상기 그라인딩 후 남은 하부 기판부의 하부 후면을 제거하는 단계는 합착된 하부 및 상부 기판부의 주변부를 지그로 잡아서 상기 하부 기판부의 잔여 하부 후면의 일부가 노출되도록 하는 단계와, 잔여 하부 후면을 습식 식각하는 단계와, 지그로 잡았던 주변부를 절단하는 단계를 포함하는 것을 특징으로 하는 가요성 전기 광학 장치의 제조 방법.
  18. 제16항에 있어서, 상기 습식 식각은 KOH로 수행하는 것을 특징으로 하는 가요성 전기 광학 장치의 제조 방법.
  19. 제17항에 있어서, 상기 습식 식각은 KOH로 수행하는 것을 특징으로 하는 가요성 전기 광학 장치의 제조 방법.
  20. 상부면에 단결정층을 포함하는 하부 기판부를 제조하는 단계와,
    상기 단결정층 위에 전자 소자를 포함하는 소자형성층을 형성하는 단계와,
    투명한 가요성 상부 기판부를 제조하는 단계와,
    상기 하부 기판부와 상부 기판부를 합착하는 단계와,
    상기 하부 기판부와 상부 기판부 사이에 전기 광학적 물질을 주입하는 단계와,
    상기 하부 기판부의 하부면을 제거하여 상기 합착된 하부 기판부와 상부 기판부에 가요성을 부여하는 단계를 포함하고,
    상기 합착된 하부 기판부와 상부 기판부에 가요성을 부여하는 단계는
    상기 합착된 하부 및 상부 기판부의 주변부를 지그로 잡아서 상기 하부 기판부의 하부면의 일부가 노출되도록 하는 단계와, 상기 하부면의 일부를 식각하는 단계와, 지그로 잡았던 주변부를 절단하는 단계를 포함하는 것을 특징으로 하는 가요성 전기 광학 장치의 제조 방법.
  21. 제20항에 있어서, 상기 하부 기판부 상의 단결정층은 SOI 제조 공정에 의해 제조된 나노 SOI 단결정층을 포함하는 것을 특징으로 하는 가요성 전기 광학 장치의 제조 방법.
  22. 제20항 또는 제21항에 있어서, 상기 소자형성층을 형성하는 단계는 상기 단결정층 위에 TFT 어레이와 주변구동회로소자를 동시에 형성하는 단계와, 상기TFT 어레이와 주변구동회로소자 상부에 컬러필터를 형성하는 단계와, 상기 컬러필터 위에 TFT와 연결되는 화소 전극을 형성하는 단계와, 상기 컬러필터 상부에 패턴된 스페이서를 형성하는 단계와, 상기 화소 전극 및 컬러필터의 상부에 배향막을 형성하는 단계를 더 포함하고, 상기 투명한 가요성 상부 기판부를 제조하는 단계는 가요성 투명 기판의 한 면에 전극을 형성하는 단계와 상기 전극 위에 배향막을 형성하 는 단계와 상기 전극이 형성되지 않은 타면에 접착필름을 사용하여 상부 보조 기판을 부착하는 단계를 포함하고, 상기 합착된 하부 기판부와 상부 기판부에 가요성을 부여하는 단계는 상부 보조 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 가요성 전기 광학 장치의 제조 방법.
  23. 하부 플레이트와,
    관통 개구가 형성된 상부 플레이트와,
    이들을 합착하기 위한 고정 수단을 포함하고,
    기판이 상기 하부 플레이트와 상부 플레이트 사이에 위치될 때, 상기 상부 플레이트의 관통 개구는 기판의 식각 처리될 부분이 상기 관통 개구에 노출되도록 구성되고, 상기 기판과 관통 개구는 밀봉되고, 상기 관통 개구를 통하여 식각 용액이 공급되는 것을 특징으로 하는 식각용 지그.
  24. 제23항에 있어서, 상기 상부 플레이트에는 식각 용액을 담기 위한 용기를 포함하고, 상기 용기는 관통 개구와 연통하는 것을 특징으로 하는 식각용 지그.
  25. 제24항에 있어서, 상기 용기에는 히터와 온도계를 포함하는 것을 특징으로 하는 식각용 지그.
KR1020030032841A 2003-04-30 2003-05-23 단결정 가요성 필름 및 가요성 전기 광학 장치의 제조방법, 이를 제조하는 장치 KR100547237B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030032841A KR100547237B1 (ko) 2003-05-23 2003-05-23 단결정 가요성 필름 및 가요성 전기 광학 장치의 제조방법, 이를 제조하는 장치
US10/833,050 US7592239B2 (en) 2003-04-30 2004-04-28 Flexible single-crystal film and method of manufacturing the same
US10/833,051 US20040218133A1 (en) 2003-04-30 2004-04-28 Flexible electro-optical apparatus and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030032841A KR100547237B1 (ko) 2003-05-23 2003-05-23 단결정 가요성 필름 및 가요성 전기 광학 장치의 제조방법, 이를 제조하는 장치

Publications (2)

Publication Number Publication Date
KR20040100469A KR20040100469A (ko) 2004-12-02
KR100547237B1 true KR100547237B1 (ko) 2006-01-26

Family

ID=37377858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030032841A KR100547237B1 (ko) 2003-04-30 2003-05-23 단결정 가요성 필름 및 가요성 전기 광학 장치의 제조방법, 이를 제조하는 장치

Country Status (1)

Country Link
KR (1) KR100547237B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939457B1 (ko) 2008-04-11 2010-01-29 인하대학교 산학협력단 글래스 내의 패턴을 선택적으로 에칭하는 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592239B2 (en) 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
EP1751789B1 (en) * 2004-04-28 2015-07-22 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Flexible electro-optical apparatus and method for manufacturing the same
CN100481328C (zh) * 2004-04-28 2009-04-22 汉阳大学校产学协力团 柔性单晶膜及其制造方法
KR101722936B1 (ko) * 2010-12-08 2017-04-04 엘지디스플레이 주식회사 플렉서블 표시장치의 제조방법
KR102078679B1 (ko) 2013-05-30 2020-02-20 삼성디스플레이 주식회사 가요성 표시 장치 및 가요성 표시 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939457B1 (ko) 2008-04-11 2010-01-29 인하대학교 산학협력단 글래스 내의 패턴을 선택적으로 에칭하는 방법

Also Published As

Publication number Publication date
KR20040100469A (ko) 2004-12-02

Similar Documents

Publication Publication Date Title
JP4814873B2 (ja) 可撓性電気光学装置及びその製造方法
US7274413B1 (en) Flexible video display apparatus and method
US20040218133A1 (en) Flexible electro-optical apparatus and method for manufacturing the same
US7368755B2 (en) Array substrate of liquid crystal display and fabrication method thereof
JP2005244230A (ja) 異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法
JP3696132B2 (ja) アクティブマトリクス基板及びその製造方法
JP2000111943A (ja) 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
US8163606B2 (en) Method of manufacturing liquid crystal display device
KR100547237B1 (ko) 단결정 가요성 필름 및 가요성 전기 광학 장치의 제조방법, 이를 제조하는 장치
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
US20040147092A1 (en) Method for fabricating thin film transistor display device
KR100569202B1 (ko) 가요성 전기 광학 장치 및 그 제조 방법
JPH09293876A (ja) 半導体素子基板およびその製造法、該基板を用いた半導体装置
JP3696214B2 (ja) 薄膜トランジスタディスプレイパネル及びその製造方法
JP2008009361A (ja) 液晶表示素子及びその製造方法
KR100386003B1 (ko) 반사형 액정 표시장치 및 그 제조방법_
JP2001337348A (ja) アレイ基板およびその製造方法
JP4366953B2 (ja) 複合半導体基板の製造方法
JP4366954B2 (ja) 複合半導体基板の製造方法
JP4792694B2 (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器
KR20040093949A (ko) 가요성 단결정 필름 및 그 제조 방법
US7750349B2 (en) Switching element substrate, for a liquid crystal display device, including an insulating substrate
JP2009064831A (ja) 半導体装置、表示装置及びそれらの製造方法
KR100707025B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
JP2004296487A (ja) トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee