JP5258275B2 - 窒化物半導体装置およびその製造方法 - Google Patents

窒化物半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5258275B2
JP5258275B2 JP2007317070A JP2007317070A JP5258275B2 JP 5258275 B2 JP5258275 B2 JP 5258275B2 JP 2007317070 A JP2007317070 A JP 2007317070A JP 2007317070 A JP2007317070 A JP 2007317070A JP 5258275 B2 JP5258275 B2 JP 5258275B2
Authority
JP
Japan
Prior art keywords
film
electrode
nitride semiconductor
semiconductor device
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007317070A
Other languages
English (en)
Other versions
JP2009141195A (ja
Inventor
勝臣 塩沢
恭三 金本
博志 黒川
安紀 徳田
恭介 蔵本
仁 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007317070A priority Critical patent/JP5258275B2/ja
Priority to TW097141563A priority patent/TWI416602B/zh
Priority to US12/327,874 priority patent/US7795738B2/en
Priority to CN2008101780236A priority patent/CN101452899B/zh
Publication of JP2009141195A publication Critical patent/JP2009141195A/ja
Application granted granted Critical
Publication of JP5258275B2 publication Critical patent/JP5258275B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04252Electrodes, e.g. characterised by the structure characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2059Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2068Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by radiation treatment or annealing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Description

本発明は、窒化物半導体装置およびその製造方法に関する。
従来の技術の窒化物半導体装置は、p型コンタクト層上にp電極を形成して熱処理した後、さらにp電極上にパッド電極を形成して製造される(たとえば特許文献1,2参照)。
特許第3427732号公報 特許第3765246号公報
前述のようにp電極を形成した後、酸素を含む雰囲気中で熱処理すると、p電極が酸化されて酸化膜が形成される。このようなp電極上にパッド電極を形成すると、p電極上に絶縁物である酸化膜が形成された状態でパッド電極が形成されることになるので、酸化膜によって、p電極とその上部に形成されたパッド電極との接触不良が引き起こされる。
このp電極とパッド電極との接触不良によって電極間の抵抗成分が増大し、たとえば窒化物半導体装置がレーザダイオードである場合、レーザダイオードを動作させるための動作電圧の増加、および動作時の発熱による電気的特性のばらつきが生じる。その結果、規定の温度範囲内で安定して動作出力を得ることが難しいという問題が生じる。また前記抵抗成分は、歩留まりが低下する要因ともなる。
したがって、p電極とパッド電極との接続性を向上させ、デバイス特性への影響を低減することが望まれている。
本発明は、上記のような問題点を解決するためになされたものであり、電極間に抵抗成分が生じないp電極を有する窒化物半導体装置およびその製造方法を提供することを目的とする。
本発明の窒化物半導体装置は、窒化物半導体から成るp型コンタクト層と、前記p型コンタクト層上に順に形成される第1のパラジウム(Pd)膜およびタンタル(Ta)膜、ならびに前記Ta膜上部全面に形成される第2のPd膜から成るp電極と、前記p電極上に形成されるパッド電極とを備え、前記p電極を構成する第2のPd膜の膜厚は、50nm以上150nm以下であり、前記パッド電極は、前記p電極を構成する前記第2のPd膜に接して形成されるチタン(Ti)膜を含んで構成され、前記Ti膜、タンタル(Ta)膜、もう一つのチタン(Ti)膜および金(Au)膜がこの順に前記p電極上に形成されて成るTi/Ta/Ti/Auの四層構造、または前記Ti膜、モリブデン(Mo)膜、もう一つのチタン(Ti)膜および金(Au)膜がこの順に前記p電極上に形成されて成るTi/Mo/Ti/Auの四層構造であることを特徴とする。
本発明の窒化物半導体装置の製造方法は、窒化物半導体から成るp型コンタクト層上に、第1のパラジウム(Pd)膜およびタンタル(Ta)膜をこの順に形成し、前記Ta膜上部全面に、前記Ta膜の酸化を防止する酸化防止膜として第2のPd膜を形成することによって、前記第1のPd膜、前記Ta膜および前記第2のPd膜から成るp電極を形成するp電極形成工程と、形成された前記p電極を熱処理する熱処理工程と、前記熱処理工程の後に、前記第2のPd膜の表面部を除去する除去工程と、前記除去工程の後に、前記第2のPd膜上に、パッド電極を形成するパッド電極形成工程とを備え、前記p電極形成工程では、前記第2のPd膜を50nm以上150nm以下の膜厚に形成し、前記パッド電極形成工程では、前記第2のPd膜に接してチタン(Ti)膜を形成し、前記Ti膜、タンタル(Ta)膜、もう一つのチタン(Ti)膜および金(Au)膜がこの順に前記p電極上に形成されて成るTi/Ta/Ti/Auの四層構造、または前記Ti膜、モリブデン(Mo)膜、もう一つのチタン(Ti)膜および金(Au)膜がこの順に前記p電極上に形成されて成るTi/Mo/Ti/Auの四層構造のパッド電極を形成することを特徴とする。
本発明の窒化物半導体装置によれば、p電極とパッド電極との接触不良を防ぐことができ、低抵抗なp電極を実現することができる。したがって、前記従来の技術に比べて、窒化物半導体装置の動作電圧を低減することができ、動作時の発熱も減少させることが可能となるので、高出力で安定した動作が可能となる。
本発明の窒化物半導体装置の製造方法によれば、p電極とパッド電極との接触不良を防ぐことができ、低抵抗なp電極を安定して形成することができる。したがって、前記従来の技術に比べて、窒化物半導体装置の動作電圧を低減することができ、動作時の発熱も減少させることが可能となるので、高出力で安定した動作が可能な窒化物半導体装置を得ることができる。
図1は、本発明の実施の一形態である窒化物半導体装置10の構成を示す断面図である。窒化物半導体装置10は、窒化物半導体基板である窒化ガリウム(GaN)基板を用いて形成されている。
窒化物半導体装置10では、窒化物半導体から成るp型コンタクト層11上に、p電極12が形成されている。p電極12は、第1のパラジウム(Pd)膜13、タンタル(Ta)膜14、およびTa膜14の酸化を防止する酸化防止膜である第2のPd膜15によって構成される。p型コンタクト層11上には、第1のPd膜13およびTa膜14が、この順番に形成され、さらに第2のPd膜15が、Ta膜14の上部全面に形成されている。p型コンタクト層11としては、p型のAlxGa1-xN(0≦x≦1)が用いられる。
p電極12を構成する第1のPd膜13およびTa膜14の膜厚は、それぞれ10nm〜100nm程度あればよい。第1のPd膜13は、p型コンタクト層11とのオーミック性を得るために必要であり、Ta膜14は、後述する熱処理時の第1のPd膜13の凝集抑制およびオーミック性反応促進のために必要となる。たとえば、第1のPd膜13の膜厚は55nm程度であり、Ta膜14の膜厚は15nm程度である。酸化防止膜である第2のPd膜15の膜厚については、後述する。
窒化物半導体装置10では、酸化防止膜である第2のPd膜15上に、パッド電極16が形成される。パッド電極16の材料としては、チタン(Ti)を含む材料であることが望ましい。本実施の形態のパッド電極16の具体的な材料としては、たとえば、Ti、Ta、金(Au)、モリブデン(Mo)が挙げられる。パッド電極16の具体的な構造は、Ti膜17、Ta膜18、もう一つのTi膜19およびAu膜20がこの順にp電極12上に形成されて成るTi/Ta/Ti/Auの四層構造である。パッド電極16は、Ti膜、Mo膜、もう一つのTi膜およびAu膜がこの順にp電極12上に形成されて成るTi/Mo/Ti/Auの四層構造であってもよい。
次に、本発明の第1の実施の形態である窒化物半導体装置10の製造方法について説明する。図2〜図6は、本発明の実施の一形態である窒化物半導体装置10の製造方法を示す断面図である。まず図2〜図4に示すように、p型コンタクト層11上に、リフトオフ法によって選択的にp電極12の材料(以下「p電極材料」という場合がある)を形成する。具体的には、まず図2に示すように、p型コンタクト層11上に、選択的にp電極材料を形成するためのマスク25を形成する。マスク25は、前記p型コンタクト層11上のうち、p電極12を形成する部分(以下「p電極形成部分」という場合がある)を除く残余の部分に形成される。マスク25は、たとえばレジストによって形成される。
マスク25を形成した後は、図3に示すように、電子ビーム(Electron Beam;略称:EB)蒸着法またはスパッタ法などを用いて、p型コンタクト層11上のうちマスク25に覆われていない部分、すなわちp電極形成部分およびマスク25上に、p電極12を構成する第1のPd膜13、Ta膜14および酸化防止膜である第2のPd膜15をこの順番に堆積して形成する。
第1のPd膜13、Ta膜14および第2のPd膜15を堆積した後は、図4に示すように、マスク25を除去することによって、マスク25とともに不要な部分、すなわちp電極形成部分以外の部分のp電極材料を除去する。これによって、p型コンタクト層11上に選択的にp電極材料を形成することができる。p型コンタクト層11上に、第1のPd膜13およびTa膜14をこの順に形成し、Ta膜14の上部全面に、酸化防止膜である第2のPd膜15を形成することによって、第1のPd膜13、Ta膜14および第2のPd膜15から成るp電極12を形成する工程は、p電極形成工程に相当する。
このようにしてp電極12を形成した後に、熱処理工程においてp電極12を熱処理する。所望のコンタクト抵抗を得るためには、このようにp電極12の形成後に熱処理する必要がある。熱処理工程では、酸素原子を含むガスの雰囲気下でp電極12を熱処理することが望ましい。酸素原子を含むガスは、たとえば酸素(O2)、オゾン(O3)、一酸化窒素(NO)、二酸化窒素(NO2)、一酸化炭素(CO)、二酸化炭素(CO2)および水蒸気(H2O)のうちの少なくとも1種を含むガスであればよく、大気であってもよい。熱処理温度としては、材料構造などによって最適な温度を用いる。
前述のような酸素原子を含むガスの雰囲気下で熱処理をすると、第2のPd膜15上にPd酸化膜26が形成されてしまうが、p電極12を構成するTa膜14の上部全面は第2のPd膜15によって覆われているので、p電極12を構成するTa膜14の酸化は抑制される。つまり、p電極12を構成するTa膜14の上部全面に、酸化防止膜である第2のPd膜15を形成することによって、p電極12を構成するTa膜14が酸化されてしまうことが抑制され、熱処理後でも良好な電気的特性を示すパッド電極16を、p電極12上に形成することが可能となる。
熱処理後は、除去工程において、図5に示すように、第2のPd膜15の表面部に形成されたPd酸化膜26を除去する。Pd酸化膜26の除去は、酸系の溶液を用いることによって実現できる。具体的には、塩酸溶液中に10分程度浸すことによって、Pd酸化膜26を除去することができる。塩酸溶液による処理を施した後における第2のPd膜15の表面部は、熱処理前と同様な金属光沢になる。Pd酸化膜26の除去は、熱処理の直後に行ってもよく、後述するパッド電極16の形成のためのパターン形成後でもよい。熱処理をした直後にPd酸化膜26を除去する方が、窒化物半導体装置10の製造工程の自由度が高くなるので好ましい。
Pd酸化膜26を除去するときには、前述のような塩酸溶液を用いたウェットエッチングによる除去法を用いてもよいし、この方法以外に、四フッ化炭素(CF4)および四塩化炭素(CCl4)などのハロゲン化炭素系のガスを用いたドライエッチングによる除去法を用いてもよい。
Pd酸化膜26を除去した後は、パッド電極形成工程において、図6に示すように、p電極12上、さらに具体的には、第2のPd膜15上に、ワイヤーボンディングなどのためのパッド電極16を形成する。パッド電極16は、たとえば、Ti膜17、Ta膜18、もう一つのTi膜19およびAu膜20がこの順にp電極12上に形成されて成るTi/Ta/Ti/Auの四層構造である。パッド電極16は、p電極材料の形成と同様にEB蒸着法またはスパッタ法を用いて形成することが可能である。パッド電極16の膜厚は、パッド形成後の処理に応じて変更が可能である。
またスパッタ法を用いてパッド電極16を形成する場合には、熱処理後に第2のPd膜15の表面部に形成されたPd酸化膜26を除去する工程を別途に設ける必要は無く、パッド電極16を形成する前に、逆スパッタ法によってPd酸化膜26を除去することも可能である。以上のようにして、窒化物半導体装置10が製造される。
次に、p電極12およびパッド電極16間の電気的特性について説明する。図7は、酸化防止膜15を形成せずに熱処理を行った場合の窒化物半導体装置10の構成を示す断面図である。図8は、酸化防止膜15を形成しない場合におけるp電極12およびパッド電極16間の電圧電流特性を示すグラフであり、図9は、本実施の形態、すなわち酸化防止膜15を形成した場合におけるp電極12およびパッド電極16間の電圧電流特性を示すグラフである。図8および図9において、横軸は電流を示し、縦軸は電圧を示す。
p電極12を構成する第1のPd膜13およびTa膜14に対して、酸素原子を含むガスの雰囲気下で熱処理をした場合、この熱処理によってTa膜14が酸化されてTa酸化膜27が形成される。このときのTa膜14の酸化は、Ta膜14の表面部だけでなく、Ta膜14の全体に起こる。つまり、Ta膜14の全てが酸化されてしまい、図7に示すように、第1のPd膜13上にTa酸化膜27が形成され、第1のPd膜13の上部全面がTa酸化膜27で覆われることになる。
この状態でp電極12上、すなわちTa酸化膜27上にパッド電極16を形成して、p電極12とパッド電極16との間に電流を流そうとしても、熱処理によって形成されたTa酸化膜27によって高抵抗となり、図8に示すように、電流は流れない。つまり、良好な電気的特性が得られない。
これに対して本実施の形態では、p電極12を構成するTa膜14の上部全面に、酸化防止膜である第2のPd膜15を形成することによって、第2のPd膜15の表面部のみが酸化されてPd酸化膜26が形成される。
したがって、前述のTa酸化膜27のような高抵抗の膜が形成されることは無く、第2のPd膜15の表面部に形成されたPd酸化膜26を除去した後にパッド電極16を形成することによって、p電極12とパッド電極16との低抵抗な接続を実現することができる。これによって電圧電流特性は、図9に示すように、直線性(オーミック性)を示し、良好な電気的特性が得られる。
酸化防止膜である第2のPd膜15の膜厚としては、Ta膜14の酸化が防止でき、かつ第2のPd膜15の表面部が酸化されて形成されるPd酸化膜26を除去した後でも、Ta膜14上に第2のPd膜15が残存する膜厚であることが望ましい。第2のPd膜15の膜厚が厚くなれば、第2のPd膜15と接しているTa膜14に対する保護効果が大きくなるが、第2のPd膜15の膜厚を厚くし過ぎると、窒化物半導体装置の製造工程上、形状加工などが困難になる。したがって、第2のPd膜15の膜厚の上限は、リフトオフ性、レジスト耐性、熱ダレなどの製造工程上の制約によって決定される。以上のことから、第2のPd膜15の膜厚は、具体的には50nm以上150nm以下であることが好ましい。
第2のPd膜15の膜厚が50nm未満であると、Ta膜14の酸化を充分に防止することができず、p電極12とパッド電極16との低抵抗な接続を実現することができない。また第2のPd膜15全体が酸化されてPd酸化膜26となるので、Pd酸化膜26を除去した後にTa膜14上に第2のPd膜15を残存させることができず、Pd酸化膜26の除去後にTa膜14が酸化されてしまい、p電極12とパッド電極16との低抵抗な接続を実現することができない。第2のPd膜15の膜厚が150nmを超えると、第2のPd膜15を所望の形状に形成することが困難になり、生産性が低下する。
図10は、熱処理前におけるp電極12のプロファイルを示すグラフである。図11は、熱処理後におけるp電極12のプロファイルを示すグラフである。図11に示すグラフは、酸素原子を含むガスの雰囲気下において425℃で熱処理した場合のp電極12のプロファイルを示している。図10および図11に示すp電極12のプロファイルは、オージェ電子分光法(Auger Electron Spectroscopy;略称:AES)によって、p電極12の第2のPd膜15から、p型コンタクト層11に向かって測定した結果である。図10および図11において、横軸はスパッタ時間(min)を示し、縦軸は原子濃度(%)を示す。
図10および図11に示すグラフから、p電極12を形成した後の熱処理によって、p電極12を構成するTa膜14中における酸素原子濃度が増加することが判る。また図10および図11に示すグラフから、p電極12を形成した後の熱処理によって、p電極12を構成する第2のPd膜15の表面が酸化されることが判る。また図11に示すグラフから、p電極材料であるPdおよびTaは、p電極12の熱処理によって全て混ざるわけではなく、ほぼ初期の三層構造、具体的には第1のPd膜13、Ta膜14および第2のPd膜15がこの順に形成されて成るPd/Ta/Pdの三層構造を維持することが判る。
図12は、p電極形成後の熱処理温度と、p型コンタクト層11およびp電極12間のコンタクト抵抗との関係を示すグラフである。図12において、横軸は瞬時熱アニール(Rapid Thermal Anneal;略称:RTA)による熱処理温度(℃)を示し、縦軸はコンタクト抵抗(相対値;略称:A.U)を示す。図12では、第2のPd膜15の膜厚が50nmの場合を記号「△」で示し、第2のPd膜15の膜厚が75nmの場合を記号「□」で示し、第2のPd膜15の膜厚が100nmの場合を記号「○」で示し、第2のPd膜15の膜厚が125nmの場合を記号「◇」で示す。
図12に示すグラフから、p型コンタクト層11およびp電極12間のコンタクト抵抗として比較的低抵抗なコンタクト抵抗を得るためには、熱処理温度が400℃以上500℃以下の範囲でp電極12を熱処理することが好ましいことが判る。また図12に示すグラフから、400℃以上500℃以下の範囲のうちで抵抗変化が小さい範囲、具体的には425℃以上475℃以下の範囲でp電極12を熱処理することがより好ましいことが判る。
図13は、熱処理温度と、p電極12を構成するTa膜14中のTa/O比との関係を示すグラフである。図13において、横軸は熱処理温度(℃)を示し、縦軸はTa/O比を示す。図13に示すTa/O比の値は、オージェ電子分光法(AES)による測定結果から算出した値である。図13では、第2のPd膜15の膜厚が0nmの場合、すなわち第2のPd膜15がない場合を記号「◇」で示し、第2のPd膜15の膜厚が15nmの場合を記号「□」で示し、第2のPd膜15の膜厚が50nmの場合を記号「△」で示し、第2のPd膜15の膜厚が100nmの場合を記号「○」で示す。
図13に示すグラフから、p電極12を構成するTa膜14中のTaの酸化を考慮すると、熱処理温度が400℃以上475℃以下の範囲でp電極12を熱処理することがより好ましいことが判る。
以上の図12および図13の結果から、好ましい範囲のうちで共通の範囲である425℃以上475℃以下が、p電極12を熱処理するときの熱処理温度の範囲として適当であることが判る。
図14は、熱処理時の雰囲気における酸素濃度と、p型コンタクト層11およびp電極12間のコンタクト抵抗との関係を示すグラフである。図15は、熱処理温度と、p型コンタクト層11およびp電極12間のコンタクト抵抗との関係を示すグラフである。図14において、横軸は熱処理時の雰囲気における酸素濃度(%)を示し、縦軸はコンタクト抵抗(相対値;略称:A.U)を示す。また図15において、横軸は熱処理温度(℃)を示し、縦軸はコンタクト抵抗(相対値;略称:A.U)を示す。図15では、窒素ガスの雰囲気下でp電極12の熱処理をした場合を記号「△」で示し、窒素ガスおよび酸素ガスを含むガスの雰囲気下でp電極12の熱処理をした場合を記号「◇」で示す。
図15に示すグラフから、酸素ガスを含むガスの雰囲気下でp電極12の熱処理をした場合は、窒素ガスの雰囲気下でp電極12の熱処理をした場合と異なり、雰囲気に酸素ガスが含まれていることによってp型コンタクト層11およびp電極12間のコンタクト抵抗が減少することが判る。しかし図14に示すグラフから、雰囲気中の酸素濃度が高すぎてもコンタクト抵抗は増加することが判る。また同じ熱処理温度で比較すれば、酸素濃度が低い方が、p電極12を構成するTa膜14の酸化を抑制する効果は大きい。以上のことから、熱処理するときの雰囲気中の酸素濃度は、10%以上50%以下であることが好ましい。
前述のように本実施の形態の窒化物半導体装置10によれば、p電極12は、第1のPd膜13、Ta膜14およびTa膜14の酸化を防止する酸化防止膜である第2のPd膜15から成り、窒化物半導体から成るp型コンタクト層11上に形成される。p電極12上には、パッド電極16が形成される。第2のPd膜15は、その膜厚が50nm以上150nm以下であり、Ta膜14の酸化を防止する酸化防止膜としてTa膜14の上部全面に形成される。この酸化防止膜である第2のPd膜15によって、Ta膜14が酸化されることを防止することができる。
これによって、p電極12とパッド電極16との間に生じる抵抗成分を抑制することができるので、p電極12とパッド電極16との接触不良を防ぐことができ、低抵抗なp電極12を実現することができる。したがって、前記従来の技術に比べて、窒化物半導体装置10の動作電圧を低減することができ、動作時の発熱も減少させることが可能となるので、高出力で安定した動作が可能となる。
また本実施の形態の窒化物半導体装置10によれば、前述の図10および図11に示すように、p電極12には、Ta膜14中に濃度分布がピークを有するように酸素原子が分布する。これによってp電極12とパッド電極16との間に生じる抵抗成分を抑制することができるので、p電極12とパッド電極16との接触不良を防ぐことができ、低抵抗なp電極12をより確実に実現することができる。
また本実施の形態の窒化物半導体装置10によれば、パッド電極16は、Ti膜を含んで構成され、このTi膜は、p電極12を構成する第2のPd膜15に接して形成される。これによって、p電極12とパッド電極16との接触不良を防ぐことができるので、低抵抗なp電極12をより確実に実現することができる。
また本実施の形態の窒化物半導体装置10によれば、パッド電極16は、Ti/Ta/Ti/Auの四層構造である。これによって、p電極12とパッド電極16との接触不良をより確実に防ぐことができるので、低抵抗なp電極12をより確実に実現することができる。パッド電極16は、Ti/Mo/Ti/Auの四層構造であってもよい。このような四層構造によっても、Ti/Ta/Ti/Auの四層構造の場合と同様の効果が得られる。
また本実施の形態の窒化物半導体装置10の製造方法によれば、p電極形成工程において、窒化物半導体から成るp型コンタクト層11上に第1Pd膜13およびTa膜14がこの順に形成され、さらにTa膜14の上部全面に、Ta膜14の酸化防止膜として第2のPd膜15が50nm以上150nm以下の膜厚で形成されて、第1のPd膜13、Ta膜14および第2のPd膜15から成るp電極12が形成される。このp電極12が、熱処理工程において熱処理される。
p電極12において、Ta膜14の上部全面には、酸化防止膜である第2のPd膜15が50nm以上150nm以下の膜厚で形成されているので、p電極12が熱処理工程で熱処理されるときに、Ta膜14が酸化されることを防止することができる。これによって、p電極12とパッド電極16との間に生じる抵抗成分を抑制することができるので、p電極12とパッド電極16との接触不良を防ぐことができ、低抵抗なp電極12を安定して形成することができる。したがって、前記従来の技術に比べて、窒化物半導体装置10の動作電圧を低減することができ、動作時の発熱も減少させることが可能となるので、高出力で安定した動作が可能な窒化物半導体装置10を得ることができる。
また本実施の形態の窒化物半導体装置10の製造方法によれば、熱処理工程において、p電極12は、400℃以上500℃以下の範囲の熱処理温度、より好ましくは425℃以上475℃以下の範囲の熱処理温度で熱処理される。これによって、前述の図12および図13に示すように、p電極12とパッド電極16との間に生じる抵抗成分を抑制することができるので、p電極12とパッド電極16との接触不良を防ぐことができ、低抵抗なp電極12をより確実に実現することができる。
また本実施の形態の窒化物半導体装置10の製造方法によれば、p電極12は、酸素濃度が10%以上50%以下の雰囲気下で熱処理される。これによって、前述の図14および図15に示すように、p電極12とパッド電極16との間に生じる抵抗成分を抑制することができるので、p電極12とパッド電極16との接触不良を防ぐことができ、低抵抗なコンタクト抵抗を有するp電極12をより確実に実現することができる。
熱処理工程は、本実施の形態のようにTa膜14上に酸化防止膜である第2のPd膜15を形成した後に行うようにしてもよいし、第2のPd膜15上にパッド電極16を形成するパッド電極形成工程の後に行うようにしてもよい。第2のPd膜15の形成後に熱処理工程によるp電極12の熱処理を行うことによって、p電極12を構成するTa膜14の酸化を抑制しつつ、コンタクト抵抗の低減を図ることができる。またパッド電極形成工程の後に熱処理工程によるp電極12の熱処理を行うことによって、p電極12を構成するTa膜14の酸化を抑制しつつ、p電極12とパッド電極16との密着性の向上を図ることができる。
また本実施の形態の窒化物半導体装置10の製造方法によれば、p電極形成工程において、前記第1のPd膜13、前記Ta膜14および前記第2のPd膜15のうち、少なくとも1つの成膜は、雰囲気中の酸素濃度をコントロールして行われる。これによって、p電極12中の酸素原子の濃度分布を調整することができるので、低抵抗なp電極12をより確実に形成することができる。
また本実施の形態の窒化物半導体装置10の製造方法によれば、熱処理工程の後には、除去工程において、p電極12を構成する第2のPd膜15の表面部が除去される。これによって、第2のPd膜15上にパッド電極16を形成する場合、第2のPd膜15とパッド電極16との接触不良を防ぎ、p電極12とパッド電極16との接触不良をより確実に防ぐことができる。したがって、低抵抗なp電極12をより安定して形成することができる。
また本実施の形態の窒化物半導体装置10の製造方法によれば、除去工程の後に、パッド電極形成工程において、p電極12を構成する第2のPd膜15上に、パッド電極16が形成される。第2のPd膜15の表面部は、熱処理工程の後に除去工程で除去されるので、パッド電極形成工程では、新たな表面部が露出した第2のPd膜15上にパッド電極16が形成される。これによって、第2のPd膜15とパッド電極16との接触不良を防ぎ、p電極12とパッド電極16との接触不良を防ぐことができる。したがって、低抵抗なp電極12をより安定して形成することができる。
また本実施の形態の窒化物半導体装置10の製造方法によれば、除去工程において、第2のPd膜15の表面部は、エッチングによって除去される。これによって、第2のPd膜15の表面部を容易に除去することができる。
次に、本実施の形態の窒化物半導体装置10を適用した光発光窒化物半導体装置30について説明する。図16は、光発光窒化物半導体装置30の構成を示す断面図である。光発光窒化物半導体装置30は、窒化物半導体基板であるn型の窒化ガリウム(GaN)基板31を用いて形成されている。
n型GaN基板31上には、窒化物半導体から成る層構造が形成されている。具体的には、n型GaN基板31上に、n型AlGaNクラッド層32、n型GaNガイド層33、活性層34、p型GaNガイド層35、p型AlGaNクラッド層36およびp型GaNコンタクト層37が、この順番に形成されている。
n型GaN基板31およびこれらの層構造によってレーザダイオード素子(窒化物半導体素子)が形成される。窒化物半導体装置10のp型コンタクト層11に相当するp型GaNコンタクト層37上には、p電極12が形成され、このp電極12上にパッド電極16が形成される。p型AlGaNクラッド層36、p型GaNコンタクト層37は、エッチングによって所定の形状にパターニングされている。p電極12は、第1のPd膜13、Ta膜14および第2のPd膜15によって構成される。第1のPd膜13、Ta膜14および第2のPd膜15は、この順にp型GaNコンタクト層37上に形成される。第2のPd膜15は、酸化防止膜であり、Ta膜14の上部全面に形成され、Ta膜14の酸化を防止する。また保護膜としてのSiO2膜38は、p型AlGaNクラッド層36の表面部の一部分に形成される。またn型GaN基板31の下部には、金属電極としてのn電極39が設けられる。
光発光窒化物半導体装置30によれば、p電極12を構成するTa膜14の上部全面を覆うように、Ta膜14の酸化を防止する酸化防止膜である第2のPd膜15が形成される。これによってp電極12とパッド電極16との間に生じる抵抗成分を抑制することができるので、p電極12とパッド電極16との接触不良を防ぐことができ、低抵抗なp電極12を実現することができる。したがって、前記従来の技術に比べて、光発光窒化物半導体装置30の動作電圧を低減することができ、動作時の発熱も減少させることが可能となるので、高出力で安定した動作が可能となる。
図1は、本発明の実施の一形態である窒化物半導体装置10の構成を示す断面図である。 本発明の実施の一形態である窒化物半導体装置10の製造方法を示す断面図である。 本発明の実施の一形態である窒化物半導体装置10の製造方法を示す断面図である。 本発明の実施の一形態である窒化物半導体装置10の製造方法を示す断面図である。 本発明の実施の一形態である窒化物半導体装置10の製造方法を示す断面図である。 本発明の実施の一形態である窒化物半導体装置10の製造方法を示す断面図である。 酸化防止膜15を形成せずに熱処理を行った場合の窒化物半導体装置10の構成を示す断面図である。 酸化防止膜15を形成しない場合におけるp電極12およびパッド電極16間の電圧電流特性を示すグラフである。 酸化防止膜15を形成した場合におけるp電極12およびパッド電極16間の電圧電流特性を示すグラフである。 熱処理前におけるp電極12のプロファイルを示すグラフである。 熱処理後におけるp電極12のプロファイルを示すグラフである。 p電極形成後の熱処理温度と、p型コンタクト層11およびp電極12間のコンタクト抵抗との関係を示すグラフである。 熱処理温度と、p電極12を構成するTa膜14中のTa/O比との関係を示すグラフである。 熱処理時の雰囲気における酸素濃度と、p型コンタクト層11およびp電極12間のコンタクト抵抗との関係を示すグラフである。 熱処理温度と、p型コンタクト層11およびp電極12間のコンタクト抵抗との関係を示すグラフである。 光発光窒化物半導体装置30の構成を示す断面図である。
符号の説明
10 窒化物半導体装置、11 p型コンタクト層、12 p電極、13 第1のパラジウム(Pd)膜、14 タンタル(Ta)膜、15 第2のPd膜、16 パッド電極、25 マスク、26 Pd酸化膜。

Claims (7)

  1. 窒化物半導体から成るp型コンタクト層と、
    前記p型コンタクト層上に順に形成される第1のパラジウム(Pd)膜およびタンタル(Ta)膜、ならびに前記Ta膜上部全面に形成される第2のPd膜から成るp電極と、
    前記p電極上に形成されるパッド電極とを備え、
    前記p電極を構成する第2のPd膜の膜厚は、50nm以上150nm以下であり、
    前記パッド電極は、
    前記p電極を構成する前記第2のPd膜に接して形成されるチタン(Ti)膜を含んで構成され、
    前記Ti膜、タンタル(Ta)膜、もう一つのチタン(Ti)膜および金(Au)膜がこの順に前記p電極上に形成されて成るTi/Ta/Ti/Auの四層構造、または前記Ti膜、モリブデン(Mo)膜、もう一つのチタン(Ti)膜および金(Au)膜がこの順に前記p電極上に形成されて成るTi/Mo/Ti/Auの四層構造であることを特徴とする窒化物半導体装置。
  2. 前記p電極は、酸素原子を含み、
    前記酸素原子は、前記p電極を構成するTa膜中に濃度分布がピークを有するように分布することを特徴とする請求項1に記載の窒化物半導体装置。
  3. 窒化物半導体から成るp型コンタクト層上に、第1のパラジウム(Pd)膜およびタンタル(Ta)膜をこの順に形成し、前記Ta膜上部全面に、前記Ta膜の酸化を防止する酸化防止膜として第2のPd膜を形成することによって、前記第1のPd膜、前記Ta膜および前記第2のPd膜から成るp電極を形成するp電極形成工程と、
    形成された前記p電極を熱処理する熱処理工程と、
    前記熱処理工程の後に、前記第2のPd膜の表面部を除去する除去工程と、
    前記除去工程の後に、前記第2のPd膜上に、パッド電極を形成するパッド電極形成工程とを備え、
    前記p電極形成工程では、前記第2のPd膜を50nm以上150nm以下の膜厚に形成し、
    前記パッド電極形成工程では、前記第2のPd膜に接してチタン(Ti)膜を形成し、前記Ti膜、タンタル(Ta)膜、もう一つのチタン(Ti)膜および金(Au)膜がこの順に前記p電極上に形成されて成るTi/Ta/Ti/Auの四層構造、または前記Ti膜、モリブデン(Mo)膜、もう一つのチタン(Ti)膜および金(Au)膜がこの順に前記p電極上に形成されて成るTi/Mo/Ti/Auの四層構造のパッド電極を形成することを特徴とする窒化物半導体装置の製造方法
  4. 前記熱処理工程では、熱処理温度が400℃以上500℃以下の範囲で前記p電極を熱処理することを特徴とする請求項3に記載の窒化物半導体装置の製造方法
  5. 前記熱処理工程では、酸素濃度が10%以上50%以下の雰囲気下で前記p電極を熱処理することを特徴とする請求項3または4に記載の窒化物半導体装置の製造方法。
  6. 前記p電極形成工程では、前記第1のPd膜、前記Ta膜および前記第2のPd膜のうち、少なくとも1つの成膜を、雰囲気中の酸素濃度をコントロールして行うことを特徴とする請求項3〜5のいずれか1つに記載の窒化物半導体装置の製造方法。
  7. 前記除去工程では、前記第2のPd膜の表面部を、エッチングによって除去することを特徴とする請求項3〜6のいずれか1つに記載の窒化物半導体装置の製造方法。
JP2007317070A 2007-12-07 2007-12-07 窒化物半導体装置およびその製造方法 Expired - Fee Related JP5258275B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007317070A JP5258275B2 (ja) 2007-12-07 2007-12-07 窒化物半導体装置およびその製造方法
TW097141563A TWI416602B (zh) 2007-12-07 2008-10-29 Nitride semiconductor device and manufacturing method thereof
US12/327,874 US7795738B2 (en) 2007-12-07 2008-12-04 Nitride semiconductor device
CN2008101780236A CN101452899B (zh) 2007-12-07 2008-12-08 氮化物半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007317070A JP5258275B2 (ja) 2007-12-07 2007-12-07 窒化物半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009141195A JP2009141195A (ja) 2009-06-25
JP5258275B2 true JP5258275B2 (ja) 2013-08-07

Family

ID=40720792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007317070A Expired - Fee Related JP5258275B2 (ja) 2007-12-07 2007-12-07 窒化物半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7795738B2 (ja)
JP (1) JP5258275B2 (ja)
CN (1) CN101452899B (ja)
TW (1) TWI416602B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258272B2 (ja) 2007-11-30 2013-08-07 三菱電機株式会社 窒化物半導体装置およびその製造方法
JP5639626B2 (ja) * 2012-01-13 2014-12-10 シャープ株式会社 半導体発光素子及び電極成膜方法
JP5556830B2 (ja) * 2012-02-21 2014-07-23 住友電気工業株式会社 半導体装置、及び、半導体装置の作製方法
DE102016125857B4 (de) 2016-12-29 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaserdiode
CN107527974B (zh) * 2017-08-16 2019-06-25 天津三安光电有限公司 一种利于焊线的led电极结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3292044B2 (ja) * 1996-05-31 2002-06-17 豊田合成株式会社 p伝導形3族窒化物半導体の電極パッド及びそれを有した素子及び素子の製造方法
JP3557791B2 (ja) * 1996-06-18 2004-08-25 豊田合成株式会社 3族窒化物半導体の電極及びその電極を有した素子
JPH11298040A (ja) * 1998-04-10 1999-10-29 Sharp Corp 半導体発光素子及びその製造方法
JP3427732B2 (ja) * 1998-06-17 2003-07-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP2001015852A (ja) * 1999-04-26 2001-01-19 Sharp Corp p型のIII族窒化物半導体層上の電極構造とその形成方法
JP2003046127A (ja) * 2001-05-23 2003-02-14 Sanyo Electric Co Ltd 窒化物系半導体発光素子
JP3812366B2 (ja) * 2001-06-04 2006-08-23 豊田合成株式会社 Iii族窒化物系化合物半導体素子の製造方法
JP3765246B2 (ja) 2001-06-06 2006-04-12 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
JP2003031895A (ja) * 2001-07-13 2003-01-31 Sharp Corp 半導体発光装置およびその製造方法
CN100502060C (zh) * 2003-02-19 2009-06-17 日亚化学工业株式会社 氮化物半导体元件
US7250631B2 (en) * 2003-10-14 2007-07-31 Nichia Corporation Semiconductor laser having protruding portion
KR100585919B1 (ko) * 2004-01-15 2006-06-01 학교법인 포항공과대학교 질화갈륨계 ⅲ­ⅴ족 화합물 반도체 소자 및 그 제조방법
EP1810351B1 (en) * 2004-10-22 2013-08-07 Seoul Opto Device Co., Ltd. Gan compound semiconductor light emitting element
WO2006120908A1 (ja) * 2005-05-02 2006-11-16 Nichia Corporation 窒化物系半導体素子及びその製造方法
JP4799974B2 (ja) 2005-09-16 2011-10-26 昭和電工株式会社 窒化物系半導体発光素子及びその製造方法
JP4868821B2 (ja) * 2005-10-21 2012-02-01 京セラ株式会社 窒化ガリウム系化合物半導体及び発光素子
JP4952534B2 (ja) * 2007-11-20 2012-06-13 三菱電機株式会社 窒化物半導体発光素子の製造方法
JP5258272B2 (ja) * 2007-11-30 2013-08-07 三菱電機株式会社 窒化物半導体装置およびその製造方法

Also Published As

Publication number Publication date
TWI416602B (zh) 2013-11-21
CN101452899B (zh) 2010-12-08
TW200943396A (en) 2009-10-16
CN101452899A (zh) 2009-06-10
US20090146308A1 (en) 2009-06-11
US7795738B2 (en) 2010-09-14
JP2009141195A (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
JP5258275B2 (ja) 窒化物半導体装置およびその製造方法
JP4812351B2 (ja) 化合物半導体素子の電極の製造方法
JP5258272B2 (ja) 窒化物半導体装置およびその製造方法
JP4952534B2 (ja) 窒化物半導体発光素子の製造方法
TWI401821B (zh) Semiconductor device manufacturing method
JP5728153B2 (ja) 半導体装置の製造方法
CN101471253B (zh) 半导体装置的制造方法
JP4091931B2 (ja) SiC半導体装置およびSiC半導体装置の製造方法
JP5067158B2 (ja) 電極構造、半導体素子、およびそれらの製造方法
JPWO2008081566A1 (ja) 電極構造、半導体素子、およびそれらの製造方法
JPH11298040A (ja) 半導体発光素子及びその製造方法
JP2007134445A (ja) 窒化物半導体レーザ素子
US20090160054A1 (en) Nitride semiconductor device and method of manufacturing the same
JP4789973B2 (ja) Mos電界効果トランジスタおよびその製造方法
JP2006032458A (ja) 半導体装置および半導体装置の製造方法
JP4476105B2 (ja) 窒化物半導体装置およびその製造方法
JP2008130717A (ja) 窒化物半導体装置およびその製造方法
JP5311792B2 (ja) 半導体装置の製造方法
KR20150090702A (ko) 갈륨함유 질화물 반도체 소자의 저항성 금속 접촉 및 이의 제조 방법
JP2736698B2 (ja) 半導体装置の製造方法
JP2008192665A (ja) 窒化物半導体装置及びその製造方法
JP2003174237A (ja) 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
KR20080104449A (ko) 반도체 소자의 게이트 형성 방법
JPH0645276A (ja) 電極形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5258275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees