WO2016038856A1 - 半導体発光素子、半導体発光素子の製造方法、及び負電極の形成方法 - Google Patents

半導体発光素子、半導体発光素子の製造方法、及び負電極の形成方法 Download PDF

Info

Publication number
WO2016038856A1
WO2016038856A1 PCT/JP2015/004471 JP2015004471W WO2016038856A1 WO 2016038856 A1 WO2016038856 A1 WO 2016038856A1 JP 2015004471 W JP2015004471 W JP 2015004471W WO 2016038856 A1 WO2016038856 A1 WO 2016038856A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
light emitting
gallium nitride
layer
nitride compound
Prior art date
Application number
PCT/JP2015/004471
Other languages
English (en)
French (fr)
Inventor
真太郎 林
後藤　浩嗣
卓哉 美濃
安田　正治
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2016038856A1 publication Critical patent/WO2016038856A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Definitions

  • the present invention relates to a semiconductor light emitting device, a method for manufacturing a semiconductor light emitting device, and a method for forming a negative electrode, and in particular, a semiconductor light emitting device in which a negative electrode is formed on the surface of an n-type gallium nitride compound semiconductor layer and the semiconductor light emitting device.
  • the present invention relates to a manufacturing method and a method for forming a negative electrode on the surface of an n-type gallium nitride compound semiconductor layer.
  • gallium nitride-based compound semiconductor light-emitting elements are known as light-emitting elements (for example, Document 1 [Japanese Patent Publication No. 3180871] and Document 2 [Japan]. Patent Publication No. 3482955]].
  • an n-type gallium nitride compound semiconductor layer, an active layer, and a p-type gallium nitride compound semiconductor layer are sequentially stacked on an insulating substrate. Further, in this semiconductor light emitting device, a part of each of the p-type gallium nitride compound semiconductor layer and the active layer is removed by etching. As a result, the n-type gallium nitride compound semiconductor layer is exposed in the semiconductor light emitting device.
  • a negative electrode (n electrode) in contact with the n-type gallium nitride compound semiconductor layer is formed on the exposed surface of the n-type gallium nitride compound semiconductor layer.
  • a multilayer film composed of a laminated film of a lowermost Ti film, an Al film, and an uppermost Au film is formed, and then annealed at 400 ° C. or more and 1200 ° C. or less. It is described to do.
  • Document 1 describes that a preferable ohmic contact between the negative electrode and the n-type gallium nitride compound semiconductor layer can be obtained by the above-described annealing.
  • Documents 1 and 2 describe that the annealing temperature in the above-described annealing is 400 ° C. or higher, more preferably 500 ° C. or higher, and most preferably 600 ° C. or higher.
  • the semiconductor light emitting device described above is directed from the positive electrode to the negative electrode by applying a forward bias voltage between the positive electrode (p electrode) and the negative electrode so that the positive electrode is at a higher potential side than the negative electrode. As a result, current flows and holes and electrons combine in the active layer to emit light of a predetermined wavelength.
  • Document 3 International Publication No. 2012/039442 More, n-type Al x Ga 1-x N layer to form the n electrode (Ti / Al / Ti / Au ) and n-type Al x Ga 1-x N layer The results of measurement of the relationship between the contact resistance and the heat treatment temperature are shown. Reference 3 shows the results of measuring this relationship for four types of AlN molar fraction x of 0, 0.25, 0.4, and 0.6 of the n-type Al x Ga 1-x N layer. ing.
  • Document 3 in the case of an ultraviolet light emitting element having an emission wavelength shorter than 365 nm, in order to form an n electrode on an n-type Al x Ga 1-x N layer with a low contact resistance, it is generally 600 ° C. or higher. It is described that the heat treatment is necessary. Further, Document 3 describes that when the emission wavelength is shortened, that is, when the AlN molar fraction x is increased, heat treatment at a higher temperature is required.
  • the n-type gallium nitride compound semiconductor layer having an Al composition ratio higher than 0.6 is used as the n-type gallium nitride compound semiconductor layer. Is required.
  • the inventors of the present application formed ohmic contact after forming the laminated film of the Ti film, the Al film, and the Au film on the exposed surface of the n-type Al 0.7 Ga 0.3 N layer.
  • the knowledge that it was necessary to perform annealing with an annealing temperature of 750 ° C or more was acquired.
  • the contact resistance is the lowest when the heat treatment temperature is about 950 ° C.
  • the minimum value of this contact resistance is about 1 ⁇ 10 ⁇ 2 ⁇ ⁇ cm 2 .
  • a negative electrode that can be formed at a lower annealing temperature is desired in a semiconductor light emitting device. Further, in the semiconductor light emitting device, a negative electrode having a smaller contact resistance with the n-type gallium nitride compound semiconductor layer is desired.
  • An object of the present invention is to provide a semiconductor light emitting device capable of reducing the contact resistance between the n-type gallium nitride compound semiconductor layer and the negative electrode, a method for manufacturing the semiconductor light emitting device, and a method for forming the negative electrode. It is in.
  • a semiconductor light-emitting element includes a substrate, and an n-type gallium nitride compound semiconductor layer, a light-emitting layer, and a p-type gallium nitride compound semiconductor layer formed in this order from the one surface side.
  • the semiconductor light emitting device of the present invention includes a positive electrode formed on a surface side of the p-type gallium nitride compound semiconductor layer and a negative electrode formed on an exposed surface of the n-type gallium nitride compound semiconductor layer. And comprising.
  • the negative electrode is composed of a solidified structure mainly composed of Ni and Al.
  • a method of manufacturing a semiconductor light emitting device includes a substrate, an n-type gallium nitride-based compound semiconductor layer, a light emitting layer, and p-type nitridation formed in this order from the first surface side of the substrate.
  • the negative electrode In forming the negative electrode on the surface of the n-type gallium nitride compound semiconductor layer, Al films and Ni films are alternately stacked on the surface of the n-type gallium nitride compound semiconductor layer. A multilayer film in which an Au film is laminated on the upper Ni film is formed. Thereafter, in the method for manufacturing a semiconductor light emitting device of the present invention, the negative electrode is formed by melting the multilayer film by annealing at an annealing temperature of 640 ° C. or higher and 700 ° C. or lower and performing slow cooling.
  • Al films and Ni films are alternately stacked on the surface of an n-type gallium nitride compound semiconductor layer, and an Au film is stacked on the uppermost Ni film. Then, the multilayer film is melted by annealing at an annealing temperature of 640 ° C. or more and 700 ° C. or less, and then slowly cooled to form a negative electrode.
  • FIG. 1 is a schematic cross-sectional view of the semiconductor light emitting device of the embodiment.
  • FIG. 2 is a schematic perspective view of the semiconductor light emitting device of the embodiment.
  • FIG. 3 is a schematic cross-sectional view of a main part of the semiconductor light emitting device of the embodiment.
  • FIG. 4 is a schematic diagram of a solidified structure in the semiconductor light emitting device of the embodiment.
  • FIG. 5 is an optical micrograph of the negative electrode of the semiconductor light emitting device of the embodiment observed from the second surface side of the substrate.
  • FIG. 6 is a cross-sectional SEM image of the main part of the semiconductor light emitting device of the embodiment.
  • FIG. 7 is a main process cross-sectional view for explaining the method for manufacturing the semiconductor light emitting device of the embodiment.
  • FIG. 1 is a schematic cross-sectional view of the semiconductor light emitting device of the embodiment.
  • FIG. 2 is a schematic perspective view of the semiconductor light emitting device of the embodiment.
  • FIG. 3 is a schematic cross
  • FIG. 8A is an explanatory diagram of the manufacturing method of the semiconductor light emitting device of the embodiment.
  • FIG. 8B is an explanatory diagram of the method of manufacturing the semiconductor light emitting element according to the embodiment.
  • FIG. 8C is an explanatory diagram of the method of manufacturing the semiconductor light emitting element according to the embodiment.
  • FIG. 9A is an explanatory diagram of the manufacturing method of the semiconductor light emitting device of the embodiment.
  • FIG. 9B is an explanatory diagram of the manufacturing method of the semiconductor light emitting device of the embodiment.
  • FIG. 9C is an explanatory diagram of the manufacturing method of the semiconductor light emitting element of the embodiment.
  • FIG. 10A is an explanatory diagram of the method of manufacturing the semiconductor light emitting element according to the embodiment.
  • FIG. 10B is an explanatory diagram of the method of manufacturing the semiconductor light emitting element according to the embodiment.
  • FIG. 10C is an explanatory diagram of the method of manufacturing the semiconductor light emitting element according to the embodiment.
  • the semiconductor light emitting device 100 is formed on the substrate 1 and the one surface (first surface) 1a side of the substrate 1, and the n-type gallium nitride compound semiconductor layer 3, the light emitting layer 4 and the p-type in order from the one surface (first surface) 1a side.
  • the semiconductor light emitting device 100 includes a positive electrode 8 formed on the surface 6 a side of the p-type gallium nitride compound semiconductor layer 6 and a negative electrode formed on the exposed surface 3 a of the n-type gallium nitride compound semiconductor layer 3.
  • the negative electrode 9 is composed of a solidified structure mainly composed of Ni and Al.
  • the semiconductor light emitting device 100 can reduce the contact resistance between the n-type gallium nitride compound semiconductor layer 3 and the negative electrode 9.
  • the light emitting layer 4 and the p-type gallium nitride compound semiconductor layer 6 are on the opposite side of the n-type gallium nitride compound semiconductor layer 3 from the exposed surface 3a of the n-type gallium nitride compound semiconductor layer 3 on the substrate 1 side.
  • the solidified structure means a crystal structure formed as a result of transformation of the molten metal into a solid.
  • the solidified structure is a molten solidified structure formed by solidification of a molten metal containing Ni and Al.
  • the solidified structure mainly composed of Ni and Al may contain, for example, Au and N as impurities.
  • the solidified structure includes a plurality of Ni primary crystals 9a in contact with the surface 3a of the n-type gallium nitride compound semiconductor layer 3 and AlNi in contact with the surface 3a of the n-type gallium nitride compound semiconductor layer 3.
  • the eutectic 9b is mixed. Therefore, the semiconductor light emitting device 100 can reduce the contact resistance between the n-type gallium nitride compound semiconductor layer 3 and the negative electrode 9 and can reduce the sheet resistance of the negative electrode 9. Since the AlNi eutectic 9b has an Al composition ratio of about 96 to 97 at%, it is an Al-rich structure in which Al is richer than Ni.
  • the plurality of Ni primary crystals 9a mainly contribute to the reduction of contact resistance
  • the AlNi eutectic 9b mainly contributes to the reduction of sheet resistance.
  • the Ni primary crystal 9a may contain, for example, Au and N as impurities.
  • the AlNi eutectic 9b may contain Au as an impurity, for example.
  • the semiconductor light emitting device 100 can reduce the operating voltage of the semiconductor light emitting device 100 by reducing the contact resistance between the n-type gallium nitride-based compound semiconductor layer 3 and the negative electrode 9, and can reduce the emission luminance. It is possible to improve.
  • the contact between the n-type gallium nitride compound semiconductor layer 3 and the negative electrode 9 is preferably ohmic contact.
  • the ohmic contact means a contact having no current rectifying property caused by the direction of the applied voltage among the contact between the n-type gallium nitride compound semiconductor layer 3 and the negative electrode 9.
  • the ohmic contact is preferably substantially linear in current-voltage characteristics, and more preferably linear. Moreover, it is preferable that ohmic contact has a smaller contact resistance.
  • the current passing through the interface between the n-type gallium nitride compound semiconductor layer 3 and the negative electrode 9 is This is thought to be the sum of the tunnel current that passes through the Schottky barrier. For this reason, when the tunnel current is dominant in the contact between the n-type gallium nitride compound semiconductor layer 3 and the negative electrode 9, it is considered that an ohmic contact is approximately realized.
  • the chip size of the semiconductor light emitting device 100 is set to 400 ⁇ m ⁇ (400 ⁇ m ⁇ 400 ⁇ m), but is not limited thereto.
  • the chip size can be appropriately set within a range of, for example, about 200 ⁇ m ⁇ (200 ⁇ m ⁇ 200 ⁇ m) to 1 mm ⁇ (1 mm ⁇ 1 mm).
  • the planar shape of the semiconductor light emitting element 100 is not limited to a square shape, and may be, for example, a rectangular shape. When the planar shape of the semiconductor light emitting device 100 is rectangular, the chip size of the semiconductor light emitting device 100 can be set to, for example, 500 ⁇ m ⁇ 240 ⁇ m.
  • the semiconductor light emitting device 100 can be, for example, an ultraviolet light emitting diode having an emission wavelength (emission peak wavelength) in an ultraviolet wavelength region of 210 nm to 280 nm. Thereby, the semiconductor light emitting device 100 can be used in fields such as high-efficiency white illumination, sterilization, medical treatment, and uses for treating environmental pollutants at high speed.
  • the semiconductor light emitting element 100 preferably has an emission wavelength in the UV-C wavelength region.
  • the wavelength range of UV-C is, for example, 100 nm to 280 nm according to the classification by the wavelength of ultraviolet rays in the International Commission on Illumination (CIE).
  • the substrate 1 can be constituted by, for example, a sapphire substrate whose first surface 1a is a (0001) surface. That is, the substrate 1 can be constituted by a c-plane sapphire substrate ( ⁇ -Al 2 O 3 substrate).
  • the sapphire substrate preferably has an off angle from the (0001) plane of 0 to 0.4 °.
  • the semiconductor light emitting device 100 preferably includes the buffer layer 2 between the substrate 1 and the n-type gallium nitride compound semiconductor layer 3 (hereinafter also referred to as “n-type semiconductor layer 3”).
  • the buffer layer 2 is formed on the first surface 1a of the substrate 1 and the n-type semiconductor layer 3 is formed on the buffer layer 2.
  • the buffer layer 2 is composed of an Al y Ga 1-y N (0 ⁇ y ⁇ 1) layer.
  • the buffer layer 2 is preferably composed of an AlN layer.
  • the buffer layer 2 is a layer provided for the purpose of reducing threading dislocations. If the buffer layer 2 is too thin, the threading dislocations are likely to be insufficiently reduced. If the thickness is too thick, cracks due to lattice mismatch may occur, or a wafer on which a plurality of semiconductor light emitting devices 100 are formed. There is a possibility that the warpage of this will become too large. Therefore, the thickness of the buffer layer 2 is preferably set in the range of, for example, about 500 nm to 10 ⁇ m, and more preferably set in the range of 1 ⁇ m to 5 ⁇ m. As an example, the thickness of the buffer layer 2 is set to 4 ⁇ m.
  • the n-type semiconductor layer 3 is a layer for transporting electrons to the light emitting layer 4.
  • the n-type semiconductor layer 3 can be composed of, for example, an n-type Al z Ga 1-z N (0 ⁇ z ⁇ 1) layer.
  • n-type gallium nitride-based compound constituting the semiconductor layer 3 n-type Al z Ga 1-z N ( 0 ⁇ z ⁇ 1) layer composition ratio of sets so that ultraviolet rays emitted from the light emitting layer 4 efficiently release Is preferred.
  • the Al composition ratio of the well layer is 0.5
  • the Al composition ratio of the barrier layer is 0.7.
  • the Al composition ratio z of the type Al z Ga 1-z N (0 ⁇ z ⁇ 1) can be set to 0.7, which is the same as the Al composition ratio of the barrier layer. That is, when the well layer of the light emitting layer 4 is composed of an Al 0.5 Ga 0.5 N layer and the barrier layer is composed of an Al 0.7 Ga 0.3 N layer, the n-type semiconductor layer 3 is, for example, And an n-type Al 0.7 Ga 0.3 N layer.
  • the Al composition ratio of the n-type semiconductor layer 3 is not limited to being the same as the Al composition ratio of the barrier layer, and may be different.
  • the n-type semiconductor layer 3 is not limited to a single layer film, and may be formed of, for example, a multilayer film in which a plurality of n-type AlGaN layers having different Al composition ratios are stacked.
  • the thickness of the n-type semiconductor layer 3 is set to 2 ⁇ m.
  • the donor impurity of the n-type semiconductor layer 3 for example, Si is preferable.
  • the electron concentration of the n-type semiconductor layer 3 may be set in a range of about 1 ⁇ 10 18 to 1 ⁇ 10 19 cm ⁇ 3 , for example.
  • the light emitting layer 4 is a layer for converting injected carriers (here, electrons and holes) into light.
  • the light emitting layer 4 is a layer that emits ultraviolet rays by recombination of two types of injected carriers (electrons and holes).
  • the light emitting layer 4 preferably has a quantum well structure.
  • the well layer of the quantum well structure is composed of Al a Ga 1-a N (0 ⁇ a ⁇ 1) layer, and the barrier layer of the quantum well structure is Al b Ga 1-b N (0 ⁇ It is preferable that b ⁇ 1 and b> a) layers.
  • the light emitting layer 4 having a well layer composed of Al a Ga 1-a N (0 ⁇ a ⁇ 1) layer has an emission wavelength in the range of 210 nm to 360 nm by changing the Al composition ratio a of the well layer. It is possible to set an arbitrary emission wavelength. For example, when the desired emission wavelength is around 265 nm, the Al composition ratio a may be set to 0.50.
  • the well layer of the quantum well structure may be composed of an InAlGaN layer.
  • the quantum well structure may be a multiple quantum well structure or a single quantum well structure.
  • the light-emitting layer 4 spatially separates electrons and holes injected into the well layer due to a piezoelectric field due to lattice mismatch in the quantum well structure. Therefore, it is assumed that the light emission efficiency is lowered. Further, in the light emitting layer 4, when the thickness of the well layer is too thin, it is presumed that the carrier confinement effect is lowered and the light emission efficiency is lowered.
  • the thickness of the well layer is preferably, for example, about 1 nm to 5 nm, and more preferably about 1.3 nm to 3 nm.
  • the thickness of the barrier layer is preferably set in the range of about 5 nm to 15 nm, for example.
  • the thickness of the well layer is set to 2 nm, and the thickness of the barrier layer is set to 10 nm.
  • the semiconductor light emitting device 100 is not limited to the configuration in which the light emitting layer 4 has a quantum well structure.
  • the light emitting layer 4 includes an n type semiconductor layer 3 and a p type gallium nitride compound semiconductor layer 6 (hereinafter referred to as “p type semiconductor layer”). It may also be a double heterostructure sandwiched between.
  • the semiconductor light emitting device 100 preferably includes an electron blocking layer 5 between the light emitting layer 4 and the p-type semiconductor layer 6.
  • the electron blocking layer 5 suppresses that electrons out of the electrons injected into the light emitting layer 4 that are not recombined with holes in the light emitting layer 4 leak (overflow) to the p-type semiconductor layer 6 side. Further, it can be suitably provided between the light emitting layer 4 and the p-type semiconductor layer 6.
  • the electron block layer 5 is composed of a p-type Al c Ga 1-c N (0 ⁇ c ⁇ 1) layer.
  • the Al composition ratio c of the p-type Al c Ga 1-c N (0 ⁇ c ⁇ 1) layer can be, for example, 0.9.
  • the composition ratio of the p-type Al c Ga 1-c N (0 ⁇ c ⁇ 1) layer is not particularly limited, but the band gap energy of the electron block layer 5 is the band of the p-type semiconductor layer 6 or the barrier layer. It is preferable to set so as to be higher than the gap energy. Moreover, the hole density
  • the p-type semiconductor layer 6 is a layer for transporting holes to the light emitting layer 4.
  • the p-type semiconductor layer 6 is preferably composed of a p-type Al d Ga 1-d N (0 ⁇ d ⁇ 1) layer.
  • the composition ratio of the p-type Al d Ga 1-d N (0 ⁇ d ⁇ 1) layer is preferably set so that absorption of ultraviolet rays emitted from the light emitting layer 4 can be suppressed.
  • the Al composition ratio of the well layer in the light emitting layer 4 is 0.5 and the Al composition ratio b of the barrier layer is 0.7 as described above, p-type Al d Ga 1-d N (0 ⁇ d ⁇ 1)
  • the Al composition ratio d of the layer can be set to 0.7, which is the same as the Al composition ratio b of the barrier layer, for example. That is, when the well layer of the light emitting layer 4 is made of an Al 0.5 Ga 0.5 N layer, the p-type semiconductor layer 6 can be constituted by, for example, a p-type Al 0.7 Ga 0.3 N layer. .
  • the Al composition ratio of the p-type semiconductor layer 6 is not limited to the same as the Al composition ratio b of the barrier layer, and may be different.
  • Mg is preferable.
  • the hole concentration of the p-type semiconductor layer 6 is preferably higher in the range of the hole concentration where the film quality of the p-type semiconductor layer 6 does not deteriorate.
  • the hole concentration of the p-type Al d Ga 1-d N (0 ⁇ d ⁇ 1) layer is the electron concentration of the n-type Al z Ga 1-z N (0 ⁇ z ⁇ 1) layer. Therefore, if the thickness of the p-type semiconductor layer 6 is too thick, the resistance of the semiconductor light emitting device 100 becomes too large. For this reason, the thickness of the p-type semiconductor layer 6 is preferably 200 nm or less, and more preferably 100 nm or less. In the semiconductor light emitting device 100, as an example, the thickness of the p-type semiconductor layer 6 is set to 50 nm.
  • the semiconductor light emitting device 100 can be configured to suitably include the p-type contact layer 7 on the surface 6 a of the p-type semiconductor layer 6.
  • the p-type contact layer 7 is provided in order to reduce the contact resistance with the positive electrode 8 and obtain good ohmic contact with the positive electrode 8.
  • the p-type contact layer 7 is preferably composed of a p-type GaN layer.
  • the hole concentration of the p-type GaN layer constituting the p-type contact layer 7 is preferably higher than that of the p-type semiconductor layer 6. For example, by setting the hole concentration to about 7 ⁇ 10 17 cm ⁇ 3 , the positive electrode Good ohmic contact with 8 can be obtained.
  • the hole concentration of the p-type GaN layer may be changed as appropriate within the range of the hole concentration at which good ohmic contact with the positive electrode 8 is obtained.
  • the thickness of the p-type contact layer 7 is set to 200 nm. However, the thickness is not limited to this, and may be set, for example, in the range of 50 nm to 300 nm.
  • the nitride semiconductor layer 20 includes the buffer layer 2, the n-type semiconductor layer 3, the light emitting layer 4, the electron block layer 5, the p-type semiconductor layer 6, and the p-type contact layer 7. Can be configured.
  • the nitride semiconductor layer 20 may be appropriately provided for the buffer layer 2 other than the n-type semiconductor layer 3, the light emitting layer 4, and the p-type semiconductor layer 6, the electron block layer 5, the p-type contact layer 7, and the like.
  • the nitride semiconductor layer 20 can be formed by an epitaxial growth method.
  • the epitaxial growth method employs, for example, a metal-organic vapor phase (MOVPE) method, a hydride vapor phase (HVPE) method, a molecular beam epitaxy (MBE) method, or the like. It can.
  • MOVPE metal-organic vapor phase
  • HVPE hydride vapor phase
  • MBE molecular beam epitaxy
  • the nitride semiconductor layer 20 may contain impurities such as H, C, O, Si, and Fe that are inevitably mixed when the nitride semiconductor layer 20 is formed.
  • the semiconductor light emitting device 100 is removed by etching a part of the nitride semiconductor layer 20 from the surface 20a side of the nitride semiconductor layer 20 to the middle of the n-type semiconductor layer 3. Thereby, the semiconductor light emitting device 100 exposes the surface 3 a of the n-type semiconductor layer 3.
  • the semiconductor light emitting device 100 has a mesa structure 22 formed by etching a part of the nitride semiconductor layer 20.
  • the positive electrode 8 is formed on the surface 20 a of the nitride semiconductor layer 20, and the negative electrode 9 is formed on the surface 3 a of the n-type semiconductor layer 3.
  • the surface 7 a of the p-type contact layer 7 constitutes the surface 20 a of the nitride semiconductor layer 20.
  • the positive electrode 8 is sometimes referred to as a p-electrode.
  • the negative electrode 9 may also be referred to as an n electrode.
  • the semiconductor light emitting device 100 includes an insulating film straddling a part of the upper surface 22a of the mesa structure 22 (the surface 20a of the nitride semiconductor layer 20), a side surface 22c of the mesa structure 22, and a part of the surface 3a of the n-type semiconductor layer 3. 10 is preferably formed.
  • the insulating film 10 is a film having electrical insulation. As a material of the insulating film 10, for example, SiO 2 or the like can be adopted. The material of the insulating film 10 is not limited to SiO 2 as long as it is an electrically insulating material.
  • the thickness of the insulating film 10 is set to 1 ⁇ m.
  • the insulating film 10 can be formed by, for example, a chemical vapor deposition (CVD) method, a vapor deposition method, a sputtering method, or the like.
  • the insulating film 10 is not limited to a single layer film, and may be a multilayer film.
  • the multilayer film provided as the insulating film 10 may be formed of a dielectric multilayer film for reflecting light (ultraviolet rays) generated in the light emitting layer 4. In FIG. 2, the illustration of the insulating film 10 of FIG. 1 is omitted.
  • the nitride semiconductor layer 20 is formed on the first surface 1a side of the substrate 1 as described above.
  • a surface (second surface) 1b opposite to the one surface (first surface) 1a of the substrate 1 constitutes a light extraction surface.
  • the positive electrode 8 is preferably electrically connected to the p-type semiconductor layer 6 through the p-type contact layer 7.
  • the positive electrode 8 is formed by forming a laminated film of a Ni film and an Au film on the surface 7 a of the p-type contact layer 7 and then performing an annealing process.
  • the thickness of the Ni film is set to 30 nm
  • the thickness of the Au film is set to 200 nm.
  • the positive electrode 8 is a contact electrode formed on the surface 7 a of the p-type contact layer 7 in order to obtain ohmic contact with the p-type contact layer 7.
  • the semiconductor light emitting device 100 preferably includes the first pad electrode 18 on the positive electrode 8.
  • the first pad electrode 18 is an external connection electrode.
  • the first pad electrode 18 is a mounting electrode. More specifically, the first pad electrode 18 is joined to a conductive wire, a conductive bump, or the like when the semiconductor light emitting element 100 is mounted on a package, a wiring board, or the like.
  • the first pad electrode 18 can be constituted by, for example, a laminated film of an Al film, a Ti film, and an Au film. In the first pad electrode 18, the thicknesses of the Al film, the Ti film, and the Au film are 100 nm, 250 nm, and 1250 nm, respectively.
  • the negative electrode 9 is electrically connected to the n-type semiconductor layer 3.
  • the negative electrode 9 includes a multilayer film 90 in which Al films 91 and Ni films 92 are alternately stacked and an Au film 93 is stacked on the uppermost Ni film 92. After forming on the surface 3a of the layer 3, it anneals and it forms by carrying out slow cooling.
  • the thicknesses of the Al film 91, the Ni film 92, and the Au film 93 are set to 200 nm, 30 nm, and 200 nm, respectively.
  • the negative electrode 9 is a contact electrode formed on the surface 3 a of the n-type gallium nitride compound semiconductor layer 3 in order to obtain ohmic contact with the n-type gallium nitride compound semiconductor layer 3.
  • the semiconductor light emitting device 100 preferably includes the second pad electrode 19 on the negative electrode 9.
  • the second pad electrode 19 is an electrode for external connection.
  • the second pad electrode 19 is a mounting electrode. More specifically, the second pad electrode 19 is joined with a conductive wire, a conductive bump, or the like when the semiconductor light emitting device 100 is mounted on a package, a wiring board, or the like. For example, as shown in FIG.
  • the second pad electrode 19 can be composed of a laminated film of an Al film 191, a Ti film 192, and an Au film 193.
  • the thicknesses of the Al film 191, the Ti film 192, and the Au film 193 are 100 nm, 250 nm, and 1250 nm, respectively.
  • the negative electrode 9 will be further described after the manufacturing method of the semiconductor light emitting device 100 is described.
  • the semiconductor light emitting device 100 is formed on the first surface 1a side of the substrate 1 and the n-type gallium nitride compound semiconductor layer 3, the light emitting layer 4, and the p-type gallium nitride compound semiconductor layer in order from the first surface 1a side. And a nitride semiconductor layer 20 having 6.
  • the semiconductor light emitting device 100 includes a positive electrode 8 formed on the surface 6 a side of the p-type gallium nitride compound semiconductor layer 6 and a negative electrode formed on the exposed surface 3 a of the n-type gallium nitride compound semiconductor layer 3. And an electrode 9.
  • the negative electrode 9 In forming the negative electrode 9 on the surface 3 a of the n-type gallium nitride compound semiconductor layer 3, Al films 91 and Ni films 92 are alternately stacked on the surface 3 a of the n-type gallium nitride compound semiconductor layer 3. A multilayer film 90 in which an Au film 93 is laminated on the uppermost Ni film 92 is formed. Thereafter, in the method for manufacturing the semiconductor light emitting device 100, the multilayer film 90 is melted by annealing at an annealing temperature of 640 ° C. or higher and 700 ° C. or lower, and the negative electrode 9 is formed by performing slow cooling.
  • the semiconductor light emitting device 100 it is possible to form the negative electrode 9 composed of a solidified structure mainly composed of Ni and Al. Therefore, in the method for manufacturing the semiconductor light emitting device 100, the semiconductor light emitting device 100 capable of reducing the contact resistance between the n-type gallium nitride compound semiconductor layer 3 and the negative electrode 9 can be manufactured.
  • the number of repetitions of the laminated structure of the Al film 91 and the Ni film 92 in the multilayer film 90 is arbitrary as long as it is 2 or more.
  • the cooling rate when performing slow cooling is 20 to 60 ° C./min.
  • the manufacturing method of the semiconductor light emitting device 100 it is possible to form a solidified structure in which a plurality of Ni primary crystals 9a and AlNi eutectic 9b in contact with the surface 3a of the n-type gallium nitride compound semiconductor layer 3 are mixed.
  • the cooling rate is slower than 20 ° C./min, the size of each Ni primary crystal 9 a becomes small, and each Ni primary crystal 9 a and the surface 3 a of the n-type gallium nitride compound semiconductor layer 3.
  • the cooling rate when performing slow cooling is 20 ° C./min or more from the viewpoint of reducing the contact resistance.
  • the cooling rate when performing slow cooling is preferably 20 ° C./min to 60 ° C./min.
  • the wafer is a disk-shaped substrate.
  • a sapphire wafer can be adopted as the wafer.
  • the wafer is preferably formed with an orientation flat (OF).
  • the thickness of the wafer is, for example, preferably from several hundred ⁇ m to several mm, and more preferably from 200 ⁇ m to 1 mm.
  • the diameter of the wafer is preferably 50.8 mm to 150 mm, for example.
  • the wafer preferably satisfies or complies with standards such as Japan Electronics Industry Promotion Association (JEIDA) and SEMI (Semiconductor Equipment and Materials International).
  • JEIDA Japan Electronics Industry Promotion Association
  • SEMI semiconductor Equipment and Materials International
  • the first surface of the sapphire wafer corresponds to the first surface 1 a of the substrate 1.
  • a c-plane, m-plane, a-plane, R-plane, etc. can be adopted, and the (0001) plane that is the c-plane is preferable.
  • the first surface of the sapphire wafer preferably has an off angle from the (0001) plane of 0 to 0.3 °. More specifically, the first surface of the sapphire wafer preferably has an off angle from the (0001) plane of 0 to 0.4 °, more preferably 0.1 to 0.31 °, The angle is more preferably 0.21 to 0.31 °.
  • Step of laminating nitride semiconductor layer 20 on the first surface of the wafer the nitride semiconductor layer 20 is formed by an epitaxial growth method (see FIG. 8A).
  • the nitride semiconductor layer 20 is a laminated film having an n-type gallium nitride compound semiconductor layer 3, a light emitting layer 4 and a p-type gallium nitride compound semiconductor layer 6.
  • the nitride semiconductor layer 20 is an epitaxial layer having a multilayer structure.
  • the nitride semiconductor layer 20 includes, for example, the buffer layer 2, the electron blocking layer 5, and the p-type contact layer 7 in addition to the n-type gallium nitride compound semiconductor layer 3, the light emitting layer 4, and the p-type gallium nitride compound semiconductor layer 6. Is preferably provided.
  • the buffer layer 2, the electron block layer 5, and the p-type contact layer 7 may be provided as appropriate.
  • the MOVPE method is adopted as an epitaxial growth method of the nitride semiconductor layer 20.
  • Trimethylaluminum is preferably employed as the Al source gas. Further, it is preferable to employ trimethyl gallium (TMGa) as the Ga source gas. As the N source gas, NH 3 is preferably employed. It is preferable to employ tetraethylsilane (TESi) as a source gas of Si that is an impurity imparting n-type conductivity. It is preferable to employ biscyclopentadienyl magnesium (Cp 2 Mg) as a source gas for Mg, which is an impurity contributing to p-type conductivity. For example, H 2 gas is preferably used as the carrier gas of each source gas.
  • Each source gas is not particularly limited.
  • triethylgallium (TEGa) may be used as a Ga source gas
  • a hydrazine derivative may be used as a N source gas
  • monosilane (SiH 4 ) may be used as a Si source gas.
  • the growth conditions of the nitride semiconductor layer 20 may be set as appropriate such as the substrate temperature, the V / III ratio, the supply amount of each source gas, the growth pressure, and the like.
  • the epitaxial growth method of the nitride semiconductor layer 20 is not limited to the MOVPE method, and may be, for example, an MBE method, an HVPE method, or the like.
  • Step of performing annealing for activating the p-type impurity the electron blocking layer 5 and the p-type nitriding are maintained by holding at a predetermined annealing temperature for a predetermined annealing time in an annealing furnace of the annealing apparatus.
  • This is a step of activating p-type impurities in the gallium compound semiconductor layer 6 and the p-type contact layer 7.
  • the annealing conditions are set such that the annealing temperature is set to 750 ° C. and the annealing time is set to 10 minutes, but these values are merely examples and are not particularly limited.
  • the annealing apparatus for example, a lamp annealing apparatus, an electric furnace annealing apparatus, or the like can be employed.
  • Step of forming mesa structure 22 a photolithography technique is used on a region of nitride semiconductor layer 20 corresponding to upper surface 22a of mesa structure 22 (surface 20a of nitride semiconductor layer 20). Thus, a first resist layer is formed.
  • the mesa structure 22 is formed by etching a part of the nitride semiconductor layer 20 from the surface 20a side to the middle of the n-type gallium nitride compound semiconductor layer 3 using the first resist layer as a mask. (See FIG. 8B). Further, in this step, the first resist layer is removed.
  • the nitride semiconductor layer 20 is preferably etched using, for example, a dry etching apparatus. As the dry etching apparatus, for example, an inductively coupled plasma etching system is preferable.
  • an SiO 2 film serving as the basis of the insulating film 10 is formed on the entire first surface side of the wafer by, for example, PECVD (plasma-enhanced chemical vapor deposition).
  • PECVD plasma-enhanced chemical vapor deposition
  • the SiO 2 film is opened so that the portions of the nitride semiconductor layer 20 that overlap with the respective regions where the positive electrode 8 and the negative electrode 9 are to be formed are opened.
  • the insulating film 10 is formed by patterning the two films. Note that the method of forming the SiO 2 film is not limited to the PECVD method, and may be another CVD method, for example. The patterning of the SiO 2 film is performed using a photolithography technique and an etching technique.
  • Step of Forming Negative Electrode 9 first, only the region where the negative electrode 9 is to be formed (that is, the exposed surface 3a of the n-type gallium nitride compound semiconductor layer 3 is formed on the first surface side of the wafer. A first step is performed to form a second resist layer patterned so that a part of the resist layer is exposed. In this step, the Al film 91, the Ni film 92, the Al film 91, and the Ni film 92 are formed on the surface 3a of the n-type gallium nitride compound semiconductor layer 3 in order from the side close to the surface 3a as shown in FIG.
  • a second step of forming a multilayer film 90 on which the Au film 93 is laminated by a vapor deposition method is performed.
  • the vapor deposition method is preferably an electron beam vapor deposition method.
  • the method for forming the laminated film is not limited to the vapor deposition method, and may be a sputtering method, for example.
  • the third step of removing the second resist layer and the unnecessary film on the second resist layer by performing lift-off is performed.
  • a fourth step of forming the negative electrode 9 by performing annealing and performing slow cooling is performed (see FIG. 8C).
  • the annealing treatment is preferably RTA (Rapid Thermal Annealing) in an N 2 gas atmosphere.
  • the RTA treatment conditions may be, for example, an annealing temperature of 650 ° C. and an annealing time of 1 minute.
  • the annealing temperature is preferably a temperature equal to or higher than the eutectic point (640 ° C.) of AlNi, and preferably 700 ° C. or lower.
  • the annealing temperature may be appropriately changed based on the Al composition ratio of the n-type gallium nitride compound semiconductor layer 3.
  • the annealing time may be set in the range of about 30 seconds to 3 minutes, for example.
  • the eutectic point means a temperature at which a liquid eutectic mixture solidifies when it forms a solid phase having the same composition.
  • Slow cooling means gradual cooling.
  • the cooling rate when performing slow cooling may be, for example, 30 ° C./min.
  • the cooling rate is not limited to 30 ° C./min, and may be set as appropriate within a range of, for example, 20 to 60 ° C./min.
  • an annealing process using an infrared annealing apparatus.
  • an infrared annealing apparatus an infrared lamp as a heating source, a quartz furnace into which a workpiece is placed, and a vacuum pump as a pressure adjusting apparatus for adjusting the pressure in the furnace are provided.
  • the infrared annealing apparatus is preferably a halogen lamp annealing apparatus using a halogen lamp as an infrared lamp.
  • the workpiece is a wafer-like structure in which the nitride semiconductor layer 20 having the mesa structure 22 is formed on the wafer and the multilayer film 90 is formed on the exposed surface 3a of the n-type gallium nitride compound semiconductor layer 3. is there.
  • the cooling rate can be changed by adjusting the flow rate of N 2 gas flowing into the furnace.
  • the inventors of the present application considered as follows an estimated mechanism by which the negative electrode 9 is formed by performing annealing treatment and slow cooling in this step.
  • the manufacturing method of the semiconductor light emitting device 100 is within the scope of the present invention even if the estimation mechanism is different.
  • the multilayer film 90 is melted and gradually cooled, so that the Ni primary crystal 9a is first precipitated, and then the eutectic structure of AlNi is solidified (the AlNi eutectic 9b is formed).
  • the negative electrode 9 comprised by the solidification structure
  • the Ni primary crystal 9a contains Au as an impurity.
  • the Ni primary crystal 9a contains a trace amount (ppm level) of Au as an impurity, but 99% or more is Ni. Since the Ni primary crystal 9a does not grow in the same direction (in other words, the growth rate differs depending on the direction), it grows in a dendritic shape. Moreover, the AlNi eutectic 9b contains Au as an impurity.
  • the negative electrode 9 forms an impurity level when N dissociated from the n-type gallium nitride compound semiconductor layer 3 during the annealing process is dissolved in Ni, so that an n-type gallium nitride compound semiconductor is formed by a tunnel effect. It is assumed that the contact resistance with the layer 3 can be reduced.
  • the negative electrode 9 extracts a part of nitrogen from the n-type gallium nitride compound semiconductor layer 3, ohmic contact between the n-type gallium nitride compound semiconductor layer 3 and the negative electrode 9 can be realized. It is inferred. Therefore, the Ni primary crystal 9a contains N as an impurity.
  • the annealing process in the multilayer film 90, the Al film 91 is first melted, and then the Ni film 92 between the Al films 91 is melted, and then the Ni film 92 between the Al film 91 and the Au film 93 is melted. Thereafter, it is assumed that the Au film 93 is melted. Therefore, the Au film 93 has a function as a protective film that suppresses Ni from being oxidized by oxygen in the atmosphere before annealing, or suppresses Ni from being oxidized by residual oxygen in the furnace. Thereby, in the manufacturing method of the semiconductor light emitting device 100, it is possible to prevent the melting point from being increased due to the oxidation of Ni. In short, in the method for manufacturing the semiconductor light emitting device 100, the annealing temperature in the process of forming the negative electrode 9 can be lowered.
  • Step of Forming Positive Electrode 8 the positive electrode 8 is formed on the surface 6a side of the p-type gallium nitride compound semiconductor layer 6 (see FIG. 9A).
  • this step first, patterning is performed so that only a region where the positive electrode 8 is to be formed on the first surface side of the wafer (here, a part of the surface 7a of the p-type contact layer 7) is exposed.
  • a third resist layer is formed.
  • a laminated film of a Ni film having a thickness of 30 nm and an Au film having a thickness of 200 nm is formed by electron beam evaporation, and lift-off is performed, whereby the third resist layer and the third film are formed.
  • the unnecessary film on the resist layer is removed.
  • RTA treatment is performed in an N 2 gas atmosphere so that the contact between the positive electrode 8 and the p-type contact layer 7 is ohmic contact.
  • the RTA treatment conditions may be, for example, an annealing temperature of 500 ° C. and an annealing time of 15 minutes.
  • the first pad electrode 18 is respectively formed on the positive electrode 8 and the negative electrode 9 by using a photolithography technique and a thin film formation technique.
  • the second pad electrode 19 is formed (see FIG. 9B).
  • a vapor deposition method or the like can be employed as the thin film formation technique.
  • the vapor deposition method is preferably an electron beam vapor deposition method.
  • the first pad electrode 18 and the second pad electrode 19 are electrically connected to the positive electrode 8 and the negative electrode 9, respectively.
  • the first pad electrode 18 is preferably formed so as to cover the positive electrode 8.
  • the second pad electrode 19 is preferably formed so as to cover the negative electrode 9.
  • Step of forming a split groove a split groove reaching from the surface 20a side of the nitride semiconductor layer 20 of the wafer to the middle of the thickness direction of the wafer is formed.
  • Ablation processing means laser processing under irradiation conditions that cause ablation.
  • Step 10 Step of polishing wafer
  • the wafer is polished from the second surface side opposite to the first surface, thereby reducing the wafer to a thickness corresponding to a predetermined thickness of sapphire substrate 1 (FIG. 9C).
  • a wafer on which a plurality of semiconductor light emitting devices 100 are formed is completed by completing this process.
  • a wafer on which a plurality of semiconductor light emitting devices 100 are formed is completed by sequentially performing the steps (1) to (10) described above.
  • a process of dividing a plurality of semiconductor light emitting elements 100 into individual semiconductor light emitting elements 100 This process is a dicing process, and a wafer on which a plurality of semiconductor light emitting elements 100 are formed is cut with a dicing saw or the like. Thus, the semiconductor light emitting device 100 is divided into individual semiconductor light emitting devices 100.
  • the semiconductor light emitting device 100 capable of reducing the contact resistance between the n-type gallium nitride compound semiconductor layer 3 and the negative electrode 9 can be manufactured. It becomes possible.
  • the surface 3a of the n-type gallium nitride compound semiconductor layer 3 is rough as shown in FIG. 10A. That is, the surface 3a of the n-type gallium nitride compound semiconductor layer 3 has a random uneven structure. For this reason, by simply forming the multilayer film 90 by vapor deposition or the like, sufficient contact is obtained as shown in FIG. 10B regarding the physical contact between the multilayer film 90 and the surface 3a of the n-type gallium nitride compound semiconductor layer 3. I can't.
  • the multilayer film 90 is annealed at a temperature that does not melt, it is estimated that it is difficult to reduce the contact resistance between the negative electrode 9 and the n-type gallium nitride compound semiconductor layer 3.
  • the multilayer film 90 since the multilayer film 90 is once melted and then the Ni primary crystal 9a is precipitated and the AlNi eutectic is solidified, the negative electrode 9 and the n-type gallium nitride system are solidified.
  • the surface 3a of the compound semiconductor layer 3 can be brought into contact with no gap.
  • Ni easily reacts with N in the n-type gallium nitride compound semiconductor layer 3, so that the contact resistance can be reduced.
  • Ni has a higher work function than Ti, the resistance becomes higher than that of Al only by being in contact with the n-type gallium nitride compound semiconductor layer 3.
  • the multilayer film 90 since the multilayer film 90 is melted, Ni reacts with N in the n-type gallium nitride-based compound semiconductor layer 3 to form a solid solution. Can be reduced. Ni has a higher ability to dissolve N than Ti and Al.
  • the AlNi eutectic has a eutectic point of about 20 ° C. lower than that of the AlTi eutectic, and the amount of change in the melting point when the Al composition ratio deviates from the Al composition ratio in the eutectic composition is small. Therefore, in the method for manufacturing the semiconductor light emitting device 100 according to the present embodiment, it is possible to suppress variation in the electrical characteristics of the negative electrode 9 of the semiconductor light emitting device 100 for each lot, and to reduce costs. Become.
  • the negative electrode 9 having a configuration in which a plurality of Ni primary crystals 9a include Ni primary crystals 9aa (see FIG. 3) that satisfy the following conditions.
  • the negative electrode 9 in the semiconductor light emitting device 100 of the present embodiment described above is constituted by a solidified structure mainly composed of Ni and Al.
  • the semiconductor light emitting device 100 can reduce the contact resistance between the n-type gallium nitride compound semiconductor layer 3 and the negative electrode 9.
  • the contact resistance is, for example, a value measured by a TLM (Transmission Line Model) method.
  • the solidified structure includes a plurality of Ni primary crystals 9a in contact with the surface 3a of the n-type gallium nitride compound semiconductor layer 3, and an AlNi eutectic crystal 9b in contact with the surface 3a of the n-type gallium nitride compound semiconductor layer 3.
  • the Ni primary crystal 9a preferably contains Au and N as impurities.
  • the reason why the Ni primary crystal 9a contains N as an impurity is considered to be an estimated mechanism in which a part of N is extracted from the n-type gallium nitride compound semiconductor layer 3 to form a solid solution when the Ni primary crystal 9a grows. It is done.
  • the semiconductor light emitting device 100 is within the scope of the present invention even if the estimation mechanism is different.
  • the plurality of Ni primary crystals 9a in the negative electrode 9 of the semiconductor light emitting device 100 includes Ni primary crystals 9a that satisfy the following conditions: Condition: The width of the continuous region formed over the entire length of the negative electrode 9 in the thickness direction and in contact with the n-type gallium nitride compound semiconductor layer 3 in the in-plane direction of the negative electrode 9 is larger than the thickness of the negative electrode 9 , Is preferred. As a result, the semiconductor light emitting device 100 can further reduce the contact resistance between the Ni primary crystal 9a and the surface 3a of the n-type gallium nitride compound semiconductor layer 3.
  • the Ni primary crystal 9a is a dendritic crystal, and the cross-sectional shape orthogonal to the thickness direction of the n-type gallium nitride compound semiconductor layer 3 is preferably dendritic.
  • the semiconductor light emitting device 100 can increase the contact area between the Ni primary crystal 9a and the surface 3a of the n-type gallium nitride compound semiconductor layer 3, and can further reduce the contact resistance.
  • the cross-sectional shape of the Ni primary crystal 9a perpendicular to the thickness direction of the n-type gallium nitride compound semiconductor layer 3 is substantially the same as the dendritic shape shown in FIG.
  • the n-type gallium nitride compound semiconductor layer 3 is preferably an n-type AlGaN layer.
  • the semiconductor light emitting device 100 can constitute, for example, an ultraviolet light emitting diode.
  • the semiconductor light emitting element 100 of this embodiment can be a deep ultraviolet light emitting diode having an emission wavelength in the deep ultraviolet as an ultraviolet light emitting diode.
  • the contact resistance is the lowest when the heat treatment temperature is about 950 ° C., and the minimum value of the contact resistance is 1 It is about ⁇ 10 ⁇ 2 ⁇ ⁇ cm 2 .
  • the contact resistance between the negative electrode 9 and the n-type gallium nitride compound semiconductor layer 3 constituted by the n-type Al 0.7 Ga 0.3 N layer having a higher Al composition ratio. Can be about 5 ⁇ 10 ⁇ 3 ⁇ cm 2 .
  • the contact resistance tends to increase as the Al composition ratio increases.
  • the negative electrode 9 is not limited to an n-type AlGaN layer having a low Al composition ratio, but may be Al x1 Ga y1 In 1-x1 as long as an ohmic contact is obtained with respect to an n-type AlGaN layer having a higher Al composition ratio. It can be applied to the n-type semiconductor layer 3 represented by a composition of ⁇ y1 N (0 ⁇ x1, 0 ⁇ y1, x1 + y1 ⁇ 1).
  • the semiconductor light emitting device 100 is not limited to an ultraviolet light emitting diode, but may be an ultraviolet laser diode.
  • the semiconductor light emitting device (100) according to the first aspect of the present invention is formed on the substrate (1) and the one surface (1a) side of the substrate (1).
  • a positive electrode (8) formed on the surface (6a) side of the system compound semiconductor layer (6), and a negative electrode formed on the exposed surface (3a) of the n-type gallium nitride compound semiconductor layer (3) (9), and the negative electrode (9) is formed of a solidified structure mainly composed of Ni and Al.
  • the solidified structure has a plurality of Ni in contact with the surface (3a) of the n-type gallium nitride compound semiconductor layer (3).
  • the primary crystal (9a) and the AlNi eutectic (9b) in contact with the surface (3a) of the n-type gallium nitride compound semiconductor layer (3) are mixed.
  • the plurality of Ni primary crystals (9a) include Ni primary crystals (9aa) satisfying the following conditions: Condition: The width of a continuous region formed over the entire length in the thickness direction of the negative electrode (9) and in contact with the n-type gallium nitride compound semiconductor layer (3) in the in-plane direction of the negative electrode (9) ( W1) is larger than the thickness (H1) of the negative electrode (9).
  • the Ni primary crystal (9a) is a dendritic crystal
  • the n-type gallium nitride compound semiconductor layer ( The cross-sectional shape orthogonal to the thickness direction of 3) is a dendritic shape.
  • the n-type gallium nitride compound semiconductor layer (3) is an n-type AlGaN layer.
  • the semiconductor light emitting device (100) according to the sixth aspect of the present invention is the semiconductor light emitting device (100) according to any one of the first to fifth aspects, wherein the negative electrode (9) is the n-type gallium nitride compound semiconductor layer (3).
  • the film (90) is formed by melting by annealing at an annealing temperature of 640 ° C. or more and 700 ° C. or less and performing slow cooling.
  • the cooling rate when performing the slow cooling is 20 to 60 ° C./min.
  • the annealing time of the annealing treatment is 30 seconds to 3 minutes.
  • the semiconductor light emitting devices (100) of the first to eighth aspects of the present invention it is possible to reduce the contact resistance between the n-type gallium nitride compound semiconductor layer (3) and the negative electrode (9). There is an effect.
  • the manufacturing method of the semiconductor light emitting device (100) according to the ninth aspect of the present invention includes a substrate (1) and an n-type formed in order from the one surface (1a) side formed on the one surface (1a) side of the substrate (1).
  • the surface (3a) of the compound semiconductor layer (3) A multilayer film (90) in which an Al film (91) and a Ni film (92) are alternately stacked and an Au film (93) is stacked on the uppermost Ni film (92) is formed thereon.
  • the negative electrode (9) is formed by melting the multilayer film (90) by annealing at an annealing temperature of 640 ° C. or higher and 700 ° C. or lower and performing slow cooling.
  • the cooling rate when performing the slow cooling is 20 to 60 ° C./min in the ninth aspect.
  • the annealing time of the annealing treatment is 30 seconds to 3 minutes.
  • the contact resistance between the n-type gallium nitride compound semiconductor layer (3) and the negative electrode (9) can be reduced.
  • a possible semiconductor light emitting device (100) can be manufactured.
  • an Al film (91) and a Ni film (92) are formed on the surface (3a) of the n-type gallium nitride compound semiconductor layer (3).
  • a multilayer film (90) in which an Au film (93) is laminated on the uppermost Ni film (92) is formed alternately, and then annealed at an annealing temperature of 640 ° C. to 700 ° C.
  • the negative electrode (9) is formed by melting the multilayer film (90) and performing slow cooling.
  • the cooling rate when performing the slow cooling is 20 to 60 ° C./min in the twelfth aspect.
  • the annealing time of the annealing treatment is 30 seconds to 3 minutes.
  • the contact resistance between the n-type gallium nitride compound semiconductor layer (3) and the negative electrode (9) can be reduced. There is an effect that it becomes possible.

Abstract

　本発明の課題は、ｎ型窒化ガリウム系化合物半導体層と負電極との接触抵抗の低減を図ることである。本発明に係る半導体発光素子（１００）は、基板（１）と、基板（１）の一面（１ａ）側に形成され一面（１ａ）側から順にｎ型窒化ガリウム系化合物半導体層（３）、発光層（４）及びｐ型窒化ガリウム系化合物半導体層（６）を有する窒化物半導体層（２０）と、を備える。また、半導体発光素子（１００）は、ｐ型窒化ガリウム系化合物半導体層（６）の表面（６ａ）側に形成された正電極（８）と、ｎ型窒化ガリウム系化合物半導体層（３）のうち露出した表面（３ａ）に形成された負電極（９）と、を備える。負電極（９）は、ＮｉとＡｌとを主成分とする凝固組織により構成されている。

Description

半導体発光素子、半導体発光素子の製造方法、及び負電極の形成方法
　本発明は、半導体発光素子、半導体発光素子の製造方法、及び負電極の形成方法に関し、特に、ｎ型窒化ガリウム系化合物半導体層の表面に負電極が形成された半導体発光素子及び半導体発光素子の製造方法、及びｎ型窒化ガリウム系化合物半導体層の表面への負電極の形成方法に関する。
　従来、発光素子としては、窒化ガリウム系化合物半導体発光素子（以下、「半導体発光素子」という）が知られている（例えば、文献１［日本国特許公報第３１８０８７１号］、及び文献２［日本国特許公報第３４８２９５５号］）。
　文献１及び文献２に記載された半導体発光素子は、絶縁性基板上にｎ型窒化ガリウム系化合物半導体層と、活性層と、ｐ型窒化ガリウム系化合物半導体層が順に積層されている。また、この半導体発光素子は、ｐ型窒化ガリウム系化合物半導体層及び活性層それぞれの一部がエッチングにより除去されている。これにより、半導体発光素子は、ｎ型窒化ガリウム系化合物半導体層が露出されている。
　半導体発光素子は、露出されたｎ型窒化ガリウム系化合物半導体層の表面に、ｎ型窒化ガリウム系化合物半導体層と接する負電極（ｎ電極）が形成されている。
　文献１及び２には、負電極の形成にあたって、最下層のＴｉ膜とＡｌ膜と最上層のＡｕ膜との積層膜からなる多層膜を形成してから、４００℃以上１２００℃以下でアニーリングを行うことが記載されている。文献１には、上述のアニーリングにより、負電極とｎ型窒化ガリウム系化合物半導体層との好ましいオーミック接触が得られることが記載されている。
　また、文献１及び２には、上述のアニーリングにおけるアニーリング温度について、４００℃以上、更に好ましくは５００℃以上、最も好ましくは６００℃以上である旨が記載されている。
　上述の半導体発光素子は、正電極（ｐ電極）と負電極との間に正電極が負電極に対して高電位側となる順方向バイアス電圧を印加することにより、正電極から負電極に向かって電流が流れ、活性層にてホールと電子が結合し所定の波長の光を発光する。
　文献３（国際公開第２０１２／０３９４４２号）には、ｎ型ＡｌｘＧａ１－ｘＮ層上に形成したｎ電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）とｎ型ＡｌｘＧａ１－ｘＮ層との接触抵抗と熱処理温度の関係を、測定した結果が示されている。文献３には、この関係を、ｎ型ＡｌｘＧａ１－ｘＮ層のＡｌＮモル分率ｘが、０、０．２５、０．４及び０．６の４通りについて測定した結果が示されている。
　また、文献３には、発光波長が３６５ｎｍよりも短波長の紫外線発光素子の場合、低い接触抵抗でｎ電極をｎ型ＡｌｘＧａ１－ｘＮ層上に形成するには、概ね６００℃以上の熱処理が必要である旨が記載されている。また、文献３には、発光波長が短くなると、つまり、ＡｌＮモル分率ｘが大きくなると、更に高温での熱処理が必要となる旨が記載されている。
　上述の半導体発光素子では、例えば、発光波長が３００ｎｍ以下に設定されている場合、ｎ型窒化ガリウム系化合物半導体層として、Ａｌの組成比が０．６よりも高いｎ型窒化ガリウム系化合物半導体層が必要となる。
　本願発明者らは、例えば、ｎ型Ａｌ０．７Ｇａ０．３Ｎ層の露出させた表面上に、上述のＴｉ膜とＡｌ膜とＡｕ膜との積層膜を形成してからオーミック接触を得ようとした場合、７５０℃以上のアニーリング温度でのアニーリングを行う必要であるという知見を得た。
　また、文献３に記載された測定の結果では、ＡｌＮモル分率ｘが、０．６の場合、熱処理温度が９５０℃程度のときに接触抵抗が最低値となっている。この接触抵抗の最低値は、１×１０－２Ω・ｃｍ２程度である。
　しかしながら、半導体発光素子では、アニール温度が高すぎると、ｎ型ＡｌＧａＮ層のＮが脱離してｎ型ＡｌＧａＮ層にダメージが発生する。このような理由から、半導体発光素子では、より低いアニール温度で形成できる負電極が望まれている。また、半導体発光素子では、ｎ型窒化ガリウム系化合物半導体層との接触抵抗のより小さな負電極が望まれている。
　本発明の目的は、ｎ型窒化ガリウム系化合物半導体層と負電極との接触抵抗の低減を図ることが可能な半導体発光素子、半導体発光素子の製造方法、及び負電極の形成方法を提供することにある。
　本発明に係る一態様の半導体発光素子は、基板と、前記基板の一面側に形成され前記一面側から順にｎ型窒化ガリウム系化合物半導体層、発光層及びｐ型窒化ガリウム系化合物半導体層を有する窒化物半導体層と、を備える。また、本発明の半導体発光素子は、前記ｐ型窒化ガリウム系化合物半導体層の表面側に形成された正電極と、前記ｎ型窒化ガリウム系化合物半導体層のうち露出した表面に形成された負電極と、を備える。前記負電極は、ＮｉとＡｌとを主成分とする凝固組織により構成されている。
　本発明に係る一態様の半導体発光素子の製造方法は、基板と、前記基板の第１面側に形成され前記第１面側から順にｎ型窒化ガリウム系化合物半導体層、発光層及びｐ型窒化ガリウム系化合物半導体層を有する窒化物半導体層と、前記ｐ型窒化ガリウム系化合物半導体層の表面側に形成された正電極と、前記ｎ型窒化ガリウム系化合物半導体層のうち露出した表面に形成された負電極と、を備える半導体発光素子の製造方法である。前記ｎ型窒化ガリウム系化合物半導体層の前記表面に前記負電極を形成するにあたっては、前記ｎ型窒化ガリウム系化合物半導体層の前記表面上に、Ａｌ膜とＮｉ膜とが交互に積層され一番上のＮｉ膜上にＡｕ膜が積層された多層膜を形成する。その後、本発明の半導体発光素子の製造方法では、６４０℃以上７００℃以下のアニール温度でのアニール処理により前記多層膜を溶融させ、徐冷を行うことで前記負電極を形成する。
　本発明に係る一態様の負電極の形成方法は、ｎ型窒化ガリウム系化合物半導体層の表面に、Ａｌ膜とＮｉ膜とが交互に積層され一番上のＮｉ膜上にＡｕ膜が積層された多層膜を形成し、その後、６４０℃以上７００℃以下のアニール温度でのアニール処理により前記多層膜を溶融させ、徐冷を行うことで負電極を形成する。
図１は、実施形態の半導体発光素子の概略断面図である。 図２は、実施形態の半導体発光素子の概略斜視図である。 図３は、実施形態の半導体発光素子における要部の模式的な断面図である。 図４は、実施形態の半導体発光素子における凝固組織の模式図である。 図５は、実施形態の半導体発光素子の負電極を基板の第２面側から観察した光学顕微鏡写真である。 図６は、実施形態の半導体発光素子における要部の断面ＳＥＭ像である。 図７は、実施形態の半導体発光素子の製造方法を説明するための主要工程断面図である。 図８Ａは、実施形態の半導体発光素子の製造方法の説明図である。図８Ｂは、実施形態の半導体発光素子の製造方法の説明図である。図８Ｃは、実施形態の半導体発光素子の製造方法の説明図である。 図９Ａは、実施形態の半導体発光素子の製造方法の説明図である。図９Ｂは、実施形態の半導体発光素子の製造方法の説明図である。図９Ｃは、実施形態の半導体発光素子の製造方法の説明図である。 図１０Ａは、実施形態の半導体発光素子の製造方法の説明図である。図１０Ｂは、実施形態の半導体発光素子の製造方法の説明図である。図１０Ｃは、実施形態の半導体発光素子の製造方法の説明図である。
　下記の実施形態において説明する各図は、模式的な図であり、各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。また、実施形態に記載した材料、数値等は、好ましい例を示しているだけであり、それに限定する主旨ではない。更に、本願発明は、その技術的思想の範囲を逸脱しない範囲で、構成に適宜変更を加えることが可能である。
　（実施形態）
　以下では、本実施形態の半導体発光素子１００について図１～１０に基づいて説明する。
　半導体発光素子１００は、基板１と、基板１の一面（第１面）１ａ側に形成され一面（第１面）１ａ側から順にｎ型窒化ガリウム系化合物半導体層３、発光層４及びｐ型窒化ガリウム系化合物半導体層６を有する窒化物半導体層２０と、を備える。また、半導体発光素子１００は、ｐ型窒化ガリウム系化合物半導体層６の表面６ａ側に形成された正電極８と、ｎ型窒化ガリウム系化合物半導体層３のうち露出した表面３ａに形成された負電極９と、を備える。負電極９は、ＮｉとＡｌとを主成分とする凝固組織により構成されている。よって、半導体発光素子１００は、ｎ型窒化ガリウム系化合物半導体層３と負電極９との接触抵抗の低減を図ることが可能となる。ｎ型窒化ガリウム系化合物半導体層３のうち露出した表面３ａとは、ｎ型窒化ガリウム系化合物半導体層３における基板１側とは反対側において発光層４及びｐ型窒化ガリウム系化合物半導体層６が重なっていない表面を意味する。より詳細には、ｎ型窒化ガリウム系化合物半導体層３の露出した表面３ａとは、ｎ型窒化ガリウム系化合物半導体層３のうち、窒化物半導体層２０が深さ方向の途中まで除去されて露出した表面を意味する。凝固組織とは、溶融金属が固体に変態する結果生成した結晶組織を意味する。言い換えれば、凝固組織は、ＮｉとＡｌとを含む溶融金属が凝固することにより形成された溶融凝固組織である。ＮｉとＡｌとを主成分とする凝固組織は、例えば、不純物としてＡｕ及びＮを含んでいてもよい。
　凝固組織は、図３～５に示すように、ｎ型窒化ガリウム系化合物半導体層３の表面３ａに接する複数のＮｉ初晶９ａと、ｎ型窒化ガリウム系化合物半導体層３の表面３ａに接するＡｌＮｉ共晶９ｂと、が混在している。よって、半導体発光素子１００は、ｎ型窒化ガリウム系化合物半導体層３と負電極９との接触抵抗の低減を図れ、且つ、負電極９のシート抵抗の低減を図ることが可能となる。ＡｌＮｉ共晶９ｂは、Ａｌの組成比が９６～９７ａｔ％程度であるから、Ｎｉに比べてＡｌがリッチなＡｌリッチの組織である。負電極９を構成している凝固組織は、複数のＮｉ初晶９ａが主として接触抵抗の低減に寄与し、ＡｌＮｉ共晶９ｂが主としてシート抵抗の低減に寄与している、と推考される。Ｎｉ初晶９ａは、例えば、不純物としてＡｕ及びＮを含んでいてもよい。ＡｌＮｉ共晶９ｂは、例えば、不純物としてＡｕを含んでいてもよい。
　半導体発光素子１００は、ｎ型窒化ガリウム系化合物半導体層３と負電極９との接触抵抗の低減を図ることにより、半導体発光素子１００の動作電圧を低減することが可能となり、また、発光輝度の向上を図ることが可能となる。
　半導体発光素子１００は、ｎ型窒化ガリウム系化合物半導体層３と負電極９との接触が、オーミック接触であるのが好ましい。オーミック接触とは、ｎ型窒化ガリウム系化合物半導体層３と負電極９との接触のなかで、印加電圧の方向により生じる電流の整流性のない接触を意味する。オーミック接触は、電流－電圧特性が略線形であるのが好ましく、線形であるのがより好ましい。また、オーミック接触は、接触抵抗がより小さいのが好ましい。ｎ型窒化ガリウム系化合物半導体層３と負電極９との接触では、ｎ型窒化ガリウム系化合物半導体層３と負電極９との界面を通過する電流が、ショットキー障壁を乗り越える熱電子放出電流とショットキー障壁を透過するトンネル電流との和であると考えられる。このため、ｎ型窒化ガリウム系化合物半導体層３と負電極９との接触では、トンネル電流が支配的な場合、近似的にオーミック接触が実現していると考えられる。
　半導体発光素子１００のチップサイズは、４００μｍ□（４００μｍ×４００μｍ）に設定してあるが、これに限らない。チップサイズは、例えば、２００μｍ□（２００μｍ×２００μｍ）～１ｍｍ□（１ｍｍ×１ｍｍ）程度の範囲で適宜設定することができる。また、半導体発光素子１００の平面形状は、正方形状に限らず、例えば、長方形状等でもよい。半導体発光素子１００の平面形状が、長方形状の場合、半導体発光素子１００のチップサイズは、例えば、５００μｍ×２４０μｍとすることができる。
　半導体発光素子１００の各構成要素については、以下に詳細に説明する。
　半導体発光素子１００は、例えば、２１０ｎｍ～２８０ｎｍの紫外波長域に発光波長（発光ピーク波長）を有する紫外線発光ダイオードとすることができる。これにより、半導体発光素子１００は、例えば、高効率白色照明、殺菌、医療、環境汚染物質を高速で処理する用途等の分野で、利用することができる。半導体発光素子１００は、紫外線発光ダイオードのような紫外線発光素子の場合、ＵＶ－Ｃの波長域に発光波長を有するのが好ましい。ＵＶ－Ｃの波長域は、例えば国際照明委員会（ＣＩＥ）における紫外線の波長による分類によれば、１００ｎｍ～２８０ｎｍである。
　基板１は、例えば、第１面１ａが（０００１）面のサファイア基板により構成することができる。つまり、基板１は、ｃ面サファイア基板（α－Ａｌ２Ｏ３基板）により構成することができる。また、サファイア基板は、（０００１）面からのオフ角が、０～０．４°であるのが好ましい。
　半導体発光素子１００は、基板１とｎ型窒化ガリウム系化合物半導体層３（以下、「ｎ型半導体層３」ともいう。）との間に、バッファ層２を備えているのが好ましい。要するに、半導体発光素子１００は、基板１の第１面１ａ上にバッファ層２が形成されており、ｎ型半導体層３が、バッファ層２上に形成されているのが好ましい。バッファ層２は、ＡｌｙＧａ１－ｙＮ（０≦ｙ≦１）層により構成されている。バッファ層２は、ＡｌＮ層により構成されているのが好ましい。
　バッファ層２は、貫通転位を減少させることを目的として設けた層である。バッファ層２は、厚さが薄すぎると貫通転位の減少が不十分となりやすく、厚さが厚すぎると格子不整合に起因したクラックが発生したり、複数個の半導体発光素子１００を形成するウェハの反りが大きくなり過ぎる要因となる可能性がある。このため、バッファ層２の厚さは、例えば、５００ｎｍ～１０μｍ程度の範囲で設定するのが好ましく、１μｍ～５μｍの範囲で設定するのが、より好ましい。バッファ層２の厚さは、一例として４μｍに設定してある。
　ｎ型半導体層３は、発光層４へ電子を輸送するための層である。ｎ型半導体層３は、例えば、ｎ型ＡｌｚＧａ１－ｚＮ（０＜ｚ＜１）層により構成することができる。ｎ型窒化ガリウム系化合物半導体層３を構成するｎ型ＡｌｚＧａ１－ｚＮ（０＜ｚ＜１）層の組成比は、発光層４で発光する紫外線を効率良く放出できるように設定するのが好ましい。例えば、発光層４が障壁層と井戸層とで構成される量子井戸構造を有し、井戸層のＡｌの組成比が０．５、障壁層のＡｌの組成比が０．７の場合、ｎ型ＡｌｚＧａ１－ｚＮ（０＜ｚ＜１）のＡｌの組成比ｚは、障壁層のＡｌの組成比と同じ０．７とすることができる。すなわち、発光層４の井戸層がＡｌ０．５Ｇａ０．５Ｎ層により構成され、障壁層がＡｌ０．７Ｇａ０．３Ｎ層により構成される場合、ｎ型半導体層３は、例えば、ｎ型Ａｌ０．７Ｇａ０．３Ｎ層により構成することができる。ｎ型半導体層３のＡｌの組成比は、障壁層のＡｌの組成比と同じである場合に限らず、異なっていてもよい。また、ｎ型半導体層３は、単層膜に限らず、例えば、互いにＡｌの組成比の異なる複数のｎ型ＡｌＧａＮ層を積層した多層膜により構成してもよい。ｎ型半導体層３の厚さは、一例として２μｍに設定してある。ｎ型半導体層３のドナー不純物としては、例えば、Ｓｉが好ましい。また、ｎ型半導体層３の電子濃度は、例えば、１×１０１８～１×１０１９ｃｍ－３程度の範囲で設定すればよい。
　発光層４は、注入されたキャリア（ここでは、電子と正孔）を光に変換する層である。言い換えれば、発光層４は、注入された２種類のキャリア（電子、正孔）の再結合により紫外線を放射する層である。発光層４は、量子井戸構造を有しているのが好ましい。発光層４は、量子井戸構造の井戸層が、ＡｌａＧａ１－ａＮ（０＜ａ＜１）層により構成され、量子井戸構造の障壁層が、ＡｌｂＧａ１－ｂＮ（０＜ｂ≦１、ｂ＞ａ）層により構成されているのが好ましい。ＡｌａＧａ１－ａＮ（０＜ａ＜１）層からなる井戸層を備えた発光層４は、井戸層のＡｌの組成比ａを変化させることにより、発光波長を２１０ｎｍ～３６０ｎｍの範囲で任意の発光波長に設定することが可能である。例えば、所望の発光波長が２６５ｎｍ付近である場合には、Ａｌの組成比ａを０．５０に設定すればよい。発光層４は、量子井戸構造の井戸層が、ＩｎＡｌＧａＮ層により構成されていてもよい。
　量子井戸構造は、多重量子井戸構造でもよいし、単一量子井戸構造でもよい。発光層４は、井戸層の厚さが厚すぎると、井戸層に注入された電子及び正孔が、量子井戸構造における格子不整合に起因するピエゾ電界に起因して、空間的に分離してしまい、発光効率が低下してしまうと推考される。また、発光層４は、井戸層の厚さが薄すぎる場合、キャリアの閉じ込め効果が低下し、発光効率が低下してしまうと推考される。このため、井戸層の厚さは、例えば、１ｎｍ～５ｎｍ程度が好ましく、１．３ｎｍ～３ｎｍ程度が、より好ましい。また、障壁層の厚さは、例えば、５ｎｍ～１５ｎｍ程度の範囲で設定することが好ましい。半導体発光素子１００では、一例として、井戸層の厚さを２ｎｍに設定し、障壁層の厚さを１０ｎｍに設定してある。半導体発光素子１００は、発光層４が量子井戸構造を有した構成に限らず、例えば、発光層４がｎ型半導体層３とｐ型窒化ガリウム系化合物半導体層６（以下、「ｐ型半導体層」ともいう。）とで挟まれたダブルヘテロ構造でもよい。
　半導体発光素子１００は、発光層４とｐ型半導体層６との間に電子ブロック層５を備えているのが好ましい。
　電子ブロック層５は、発光層４へ注入された電子のうち、発光層４中で正孔と再結合されなかった電子が、ｐ型半導体層６側へ漏れる（オーバーフローする）のを抑制するために、発光層４とｐ型半導体層６との間に好適に設けることができる。電子ブロック層５は、ｐ型ＡｌｃＧａ１－ｃＮ（０＜ｃ＜１）層により構成してある。ｐ型ＡｌｃＧａ１－ｃＮ（０＜ｃ＜１）層のＡｌの組成比ｃは、例えば、０．９とすることができる。ｐ型ＡｌｃＧａ１－ｃＮ（０＜ｃ＜１）層の組成比は、特に限定するものではないが、電子ブロック層５のバンドギャップエネルギが、ｐ型半導体層６もしくは障壁層のバンドギャップエネルギよりも高くなるように設定することが好ましい。また、電子ブロック層５の正孔濃度は、特に限定するものではない。また、電子ブロック層５の厚さは、一例として３０ｎｍに設定してある。電子ブロック層５の厚さは、薄すぎるとオーバーフローを抑制する効果が減少し、厚すぎると半導体発光素子１００の抵抗が大きくなる要因となる可能性がある。電子ブロック層５の厚さについては、Ａｌの組成比ｃや正孔濃度等の値によって適した厚さが変化するので、一概には言えないが、１ｎｍ～５０ｎｍの範囲で設定することが好ましく、５ｎｍ～２５ｎｍの範囲で設定することが、より好ましい。
　ｐ型半導体層６は、発光層４へ正孔を輸送するための層である。ｐ型半導体層６は、ｐ型ＡｌｄＧａ１－ｄＮ（０＜ｄ＜１）層により構成してあるのが好ましい。ｐ型ＡｌｄＧａ１－ｄＮ（０＜ｄ＜１）層の組成比は、発光層４で発光する紫外線の吸収を抑制できるように設定するのが好ましい。例えば、上述のように発光層４における井戸層のＡｌの組成比が０．５、障壁層のＡｌの組成比ｂが０．７の場合、ｐ型ＡｌｄＧａ１－ｄＮ（０＜ｄ＜１）層のＡｌの組成比ｄは、例えば、障壁層のＡｌの組成比ｂと同じ０．７とすることができる。すなわち、発光層４の井戸層がＡｌ０．５Ｇａ０．５Ｎ層からなる場合、ｐ型半導体層６は、例えば、ｐ型Ａｌ０．７Ｇａ０．３Ｎ層により構成することができる。ｐ型半導体層６のＡｌの組成比は、障壁層のＡｌの組成比ｂと同じである場合に限らず、異なっていてもよい。ｐ型半導体層６のアクセプタ不純物としては、例えば、Ｍｇが好ましい。
　ｐ型半導体層６の正孔濃度は、ｐ型半導体層６の膜質が劣化しない正孔濃度の範囲において、より高い濃度のほうが好ましい。しかしながら、半導体発光素子１００は、ｐ型ＡｌｄＧａ１－ｄＮ（０＜ｄ＜１）層の正孔濃度がｎ型ＡｌｚＧａ１－ｚＮ（０＜ｚ≦１）層の電子濃度よりも低いので、ｐ型半導体層６の厚さが、厚すぎると、半導体発光素子１００の抵抗が大きくなりすぎる。このため、ｐ型半導体層６の厚さは、２００ｎｍ以下が好ましく、１００ｎｍ以下が、より好ましい。なお、半導体発光素子１００では、一例として、ｐ型半導体層６の厚さを５０ｎｍに設定してある。
　半導体発光素子１００は、ｐ型半導体層６の表面６ａ上にｐ型コンタクト層７を好適に備えた構成とすることができる。
　ｐ型コンタクト層７は、正電極８との接触抵抗を下げ、正電極８との良好なオーミック接触を得るために設けてある。ｐ型コンタクト層７は、ｐ型ＧａＮ層により構成してあるのが好ましい。ｐ型コンタクト層７を構成するｐ型ＧａＮ層の正孔濃度は、ｐ型半導体層６よりも高濃度とすることが好ましく、例えば、７×１０１７ｃｍ－３程度とすることにより、正電極８との良好なオーミック接触を得ることが可能である。ただし、ｐ型ＧａＮ層の正孔濃度は、正電極８との良好なオーミック接触が得られる正孔濃度の範囲で適宜変更してもよい。ｐ型コンタクト層７の厚さは、２００ｎｍに設定してあるが、これに限らず、例えば、５０ｎｍ～３００ｎｍの範囲で設定すればよい。
　半導体発光素子１００は、上述のように、窒化物半導体層２０が、バッファ層２、ｎ型半導体層３、発光層４、電子ブロック層５、ｐ型半導体層６及びｐ型コンタクト層７を備えた構成とすることができる。窒化物半導体層２０は、ｎ型半導体層３、発光層４及びｐ型半導体層６以外のバッファ層２、電子ブロック層５及びｐ型コンタクト層７等について、適宜設ければよい。窒化物半導体層２０は、エピタキシャル成長法により形成することができる。エピタキシャル成長法は、例えば、有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法、ハイドライド気相成長（hydride vapor phase epitaxy：ＨＶＰＥ）法、分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法等を採用できる。なお、窒化物半導体層２０は、この窒化物半導体層２０を形成する際に不可避的に混入されるＨ、Ｃ、Ｏ、Ｓｉ、Ｆｅ等の不純物が存在してもよい。
　半導体発光素子１００は、窒化物半導体層２０の一部を、窒化物半導体層２０の表面２０ａ側からｎ型半導体層３の途中までエッチングすることで除去してある。これにより、半導体発光素子１００は、ｎ型半導体層３の表面３ａを露出させている。要するに、半導体発光素子１００は、窒化物半導体層２０の一部をエッチングすることで形成されたメサ構造２２を有している。そして、半導体発光素子１００は、窒化物半導体層２０の表面２０ａ上に正電極８が形成され、ｎ型半導体層３の表面３ａ上に負電極９が形成されている。半導体発光素子１００は、窒化物半導体層２０がｐ型コンタクト層７を備えている場合、ｐ型コンタクト層７の表面７ａが、窒化物半導体層２０の表面２０ａを構成する。正電極８は、ｐ電極と称されることもある。負電極９は、ｎ電極とも称されることもある。
　半導体発光素子１００は、メサ構造２２の上面２２ａ（窒化物半導体層２０の表面２０ａ）の一部とメサ構造２２の側面２２ｃとｎ型半導体層３の表面３ａの一部とに跨って絶縁膜１０が形成されているのが好ましい。絶縁膜１０は、電気絶縁性を有する膜である。絶縁膜１０の材料としては、例えば、ＳｉＯ２等を採用することができる。絶縁膜１０の材料は、電気絶縁性を有する材料であればよく、ＳｉＯ２に限らず、例えば、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＺｒＯ２、Ｙ２Ｏ３、ＣｅＯ２、Ｎｂ２Ｏ５等を採用することができる。絶縁膜１０の厚さは、一例として、１μｍに設定してある。絶縁膜１０は、例えば、ＣＶＤ（chemical vapor deposition）法、蒸着法、スパッタ法等により形成することができる。絶縁膜１０は、単層膜に限らず、多層膜により構成してもよい。絶縁膜１０として設ける多層膜は、発光層４で発生した光（紫外線）を反射させるための誘電体多層膜により構成してもよい。図２では、図１の絶縁膜１０の図示を省略してある。
　半導体発光素子１００は、上述のように、窒化物半導体層２０が、基板１の第１面１ａ側に形成されている。半導体発光素子１００は、基板１の一面（第１面）１ａとは反対側の面（第２面）１ｂが光取り出し面を構成しているのが好ましい。
　正電極８は、ｐ型コンタクト層７を介してｐ型半導体層６と電気的に接続されているのが好ましい。正電極８は、一例として、Ｎｉ膜とＡｕ膜との積層膜をｐ型コンタクト層７の表面７ａ上に形成してから、アニール処理を行うことにより形成されている。積層膜は、一例として、Ｎｉ膜の厚さを３０ｎｍ、Ａｕ膜の厚さを２００ｎｍに設定してある。
　正電極８は、ｐ型コンタクト層７とオーミック接触を得るために、ｐ型コンタクト層７の表面７ａ上に形成されているコンタクト用の電極である。半導体発光素子１００は、正電極８上に第１パッド電極１８を備えているのが好ましい。第１パッド電極１８は、外部接続用の電極である。言い換えれば、第１パッド電極１８は、実装用の電極である。より詳細には、第１パッド電極１８は、半導体発光素子１００をパッケージや配線基板等に実装するときに、導電性のワイヤ、導電性のバンプ等が接合される。第１パッド電極１８は、例えば、Ａｌ膜とＴｉ膜とＡｕ膜との積層膜により構成することができる。第１パッド電極１８は、Ａｌ膜、Ｔｉ膜及びＡｕ膜の厚さを、それぞれ、１００ｎｍ、２５０ｎｍ及び１２５０ｎｍとしてある。
　負電極９は、ｎ型半導体層３と電気的に接続されている。負電極９は、一例として、図７に示すようにＡｌ膜９１とＮｉ膜９２とが交互に積層され一番上のＮｉ膜９２上にＡｕ膜９３が積層された多層膜９０をｎ型半導体層３の表面３ａ上に形成してから、アニール処理を行い、徐冷を行うことにより形成されている。多層膜９０は、Ａｌ膜９１、Ｎｉ膜９２及びＡｕ膜９３の厚さを、それぞれ、２００ｎｍ、３０ｎｍ及び２００ｎｍに設定してある。
　負電極９は、ｎ型窒化ガリウム系化合物半導体層３とオーミック接触を得るために、ｎ型窒化ガリウム系化合物半導体層３の表面３ａ上に形成されているコンタクト用の電極である。半導体発光素子１００は、負電極９上に第２パッド電極１９を備えているのが好ましい。第２パッド電極１９は、外部接続用の電極である。言い換えれば、第２パッド電極１９は、実装用の電極である。より詳細には、第２パッド電極１９は、半導体発光素子１００をパッケージや配線基板等に実装するときに、導電性のワイヤ、導電性のバンプ等が接合される。第２パッド電極１９は、例えば、図６に示すように、Ａｌ膜１９１とＴｉ膜１９２とＡｕ膜１９３との積層膜により構成することができる。第２パッド電極１９は、Ａｌ膜１９１、Ｔｉ膜１９２及びＡｕ膜１９３の厚さを、それぞれ、１００ｎｍ、２５０ｎｍ及び１２５０ｎｍとしてある。
　負電極９については、半導体発光素子１００の製造方法について説明した後で、更に説明する。
　半導体発光素子１００の製造方法については、図８Ａ、８Ｂ、８Ｃ、９Ａ、９Ｂ、９Ｃ、１０Ａ、１０Ｂ及び１０Ｃに基づいて説明する。
　半導体発光素子１００は、基板１と、基板１の第１面１ａ側に形成され第１面１ａ側から順にｎ型窒化ガリウム系化合物半導体層３、発光層４及びｐ型窒化ガリウム系化合物半導体層６を有する窒化物半導体層２０と、を備える。また、半導体発光素子１００は、ｐ型窒化ガリウム系化合物半導体層６の表面６ａ側に形成された正電極８と、ｎ型窒化ガリウム系化合物半導体層３のうち露出した表面３ａに形成された負電極９と、を備える。
　ｎ型窒化ガリウム系化合物半導体層３の表面３ａに負電極９を形成するにあたっては、ｎ型窒化ガリウム系化合物半導体層３の表面３ａ上に、Ａｌ膜９１とＮｉ膜９２とが交互に積層され一番上のＮｉ膜９２上にＡｕ膜９３が積層された多層膜９０を形成する。その後、半導体発光素子１００の製造方法では、６４０℃以上７００℃以下のアニール温度でのアニール処理により多層膜９０を溶融させ、徐冷を行うことで負電極９を形成する。これにより、半導体発光素子１００の製造方法では、ＮｉとＡｌとを主成分とする凝固組織により構成されている負電極９を形成することが可能となる。よって、半導体発光素子１００の製造方法では、ｎ型窒化ガリウム系化合物半導体層３と負電極９との接触抵抗の低減を図ることが可能な半導体発光素子１００を製造することが可能となる。多層膜９０におけるＡｌ膜９１とＮｉ膜９２との積層構造の繰り返し数は、２以上であれば任意である。
　半導体発光素子１００の製造方法では、徐冷を行うときの冷却速度を、２０～６０℃／ｍｉｎとするのが好ましい。これにより、半導体発光素子１００の製造方法では、ｎ型窒化ガリウム系化合物半導体層３の表面３ａに接する複数のＮｉ初晶９ａとＡｌＮｉ共晶９ｂとが混在する凝固組織を形成することが可能となる。半導体発光素子１００の製造方法では、冷却速度を２０℃／ｍｉｎよりも遅くすると、各Ｎｉ初晶９ａのサイズが小さくなり、各Ｎｉ初晶９ａとｎ型窒化ガリウム系化合物半導体層３の表面３ａとの接触面積が減少してしまう。よって、半導体発光素子１００の製造方法では、接触抵抗を低減する観点から、徐冷を行うときの冷却速度を２０℃／ｍｉｎ以上とするのが好ましい。半導体発光素子１００の製造方法では、冷却速度を６０℃／ｍｉｎよりも速くすると、複数のＮｉ初晶９ａとＡｌＮｉ共晶９ｂとが混在する凝固組織が形成されにくくなってアモルファス化する傾向がある。よって、半導体発光素子１００の製造方法では、接触抵抗を低減する観点から、徐冷を行うときの冷却速度を２０℃／ｍｉｎ以上６０℃／ｍｉｎ以下とするのが好ましい。
　以下では、半導体発光素子１００の製造方法について詳述する。
　（１）ウェハの準備
　ウェハは、円板状の基板である。半導体発光素子１００における基板１がサファイア基板の場合、ウェハとしては、サファイアウェハを採用することができる。ウェハは、オリエンテーションフラット（ＯＦ）が形成されているのが好ましい。ウェハの厚みは、例えば、数１００μｍ～数ｍｍであるのが好ましく、２００μｍ～１ｍｍであるのがより好ましい。ウェハの直径は、例えば、５０．８ｍｍ～１５０ｍｍであるのが好ましい。
　ウェハは、例えば、日本電子工業振興協会（ＪＥＩＤＡ）や、ＳＥＭＩ（Semiconductor Equipment and Materials International）等の規格を満たすか準拠しているのが好ましい。サファイアウェハに関しては、例えば、ＳＥＭＩ　Ｍ６５－０３０６で規格化されている化合物半導体エピタキシャルウェハに使用するサファイア基板の仕様を満たすか準じているのが好ましい。また、サファイアウェハは、第１面が、基板１の第１面１ａに対応する。サファイアウェハの第１面としては、例えば、ｃ面、ｍ面、ａ面、Ｒ面等を採用することができ、ｃ面である（０００１）面が好ましい。また、サファイアウェハの第１面は、（０００１）面からのオフ角が、０～０．３°であるのが好ましい。より詳細には、サファイアウェハの第１面は、（０００１）面からのオフ角が、０～０．４°であることが好ましく、０．１～０．３１°であるのが更に好ましく、０．２１～０．３１°であるのが更に好ましい。
　（２）ウェハの第１面上に窒化物半導体層２０を積層する工程
　この工程では、窒化物半導体層２０をエピタキシャル成長法により形成する（図８Ａ参照）。
　窒化物半導体層２０は、ｎ型窒化ガリウム系化合物半導体層３、発光層４及びｐ型窒化ガリウム系化合物半導体層６を有する積層膜である。窒化物半導体層２０は、多層構造のエピタキシャル層である。窒化物半導体層２０は、例えば、ｎ型窒化ガリウム系化合物半導体層３、発光層４及びｐ型窒化ガリウム系化合物半導体層６に加えて、バッファ層２、電子ブロック層５及びｐ型コンタクト層７を備えているのが好ましい。バッファ層２、電子ブロック層５及びｐ型コンタクト層７については、適宜設ければよい。
　この工程では、窒化物半導体層２０のエピタキシャル成長法として、ＭＯＶＰＥ法を採用している。この工程では、ＭＯＶＰＥ法として、減圧ＭＯＶＰＥ法を採用するのが好ましい。
　Ａｌの原料ガスとしては、トリメチルアルミニウム（ＴＭＡｌ）を採用するのが好ましい。また、Ｇａの原料ガスとしては、トリメチルガリウム（ＴＭＧａ）を採用するのが好ましい。Ｎの原料ガスとしては、ＮＨ３を採用するのが好ましい。ｎ型導電性を付与する不純物であるＳｉの原料ガスとしては、テトラエチルシラン（ＴＥＳｉ）を採用するのが好ましい。ｐ型導電性に寄与する不純物であるＭｇの原料ガスとしては、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を採用するのが好ましい。各原料ガスそれぞれのキャリアガスとしては、例えば、Ｈ２ガスを採用することが好ましい。
　各原料ガスは、特に限定するものではなく、例えば、Ｇａの原料ガスとしてトリエチルガリウム（ＴＥＧａ）、Ｎの原料ガスとしてヒドラジン誘導体、Ｓｉの原料ガスとしてモノシラン（ＳｉＨ４）を用いてもよい。
　窒化物半導体層２０の成長条件は、基板温度、Ｖ／III比、各原料ガスの供給量、成長圧力等を適宜設定すればよい。
　窒化物半導体層２０のエピタキシャル成長法は、ＭＯＶＰＥ法に限らず、例えば、ＭＢＥ法、ＨＶＰＥ法等でもよい。
　（３）ｐ型不純物を活性化するためのアニールを行う工程
　この工程は、アニール装置のアニール炉内において所定のアニール温度で所定のアニール時間だけ保持することにより、電子ブロック層５、ｐ型窒化ガリウム系化合物半導体層６及びｐ型コンタクト層７のｐ型不純物を活性化する工程である。アニール条件は、アニール温度を７５０℃、アニール時間を１０分に設定してあるが、これらの値は一例であり、特に限定するものではない。アニール装置としては、例えば、ランプアニール装置、電気炉アニール装置等を採用することができる。
　（４）メサ構造２２を形成する工程
　この工程では、窒化物半導体層２０のうちメサ構造２２の上面２２ａ（窒化物半導体層２０の表面２０ａ）に対応する領域上に、フォトリソグラフィ技術を利用して、第１のレジスト層を形成する。そして、この工程では、第１のレジスト層をマスクとして、窒化物半導体層２０の一部を表面２０ａ側からｎ型窒化ガリウム系化合物半導体層３の途中までエッチングすることによって、メサ構造２２を形成する（図８Ｂ参照）。更に、この工程では、第１のレジスト層を除去する。窒化物半導体層２０のエッチングは、例えば、ドライエッチング装置を用いて行うのが好ましい。ドライエッチング装置としては、例えば、誘導結合プラズマエッチング装置（inductively coupled plasma etching system）が好ましい。
　（５）絶縁膜１０を形成する工程
　この工程では、ウェハの第１面側の全面に絶縁膜１０の基礎となるＳｉＯ２膜を例えばＰＥＣＶＤ（plasma-enhanced Chemical Vapor Deposition）法により形成する。そして、この工程では、ウェハの第１面側において、ＳｉＯ２膜のうち窒化物半導体層２０における正電極８及び負電極９それぞれの形成予定領域に重なっている部位が開口されるように、ＳｉＯ２膜をパターニングすることで絶縁膜１０を形成する。なお、ＳｉＯ２膜の形成方法は、ＰＥＣＶＤ法に限らず、例えば、他のＣＶＤ法等でもよい。ＳｉＯ２膜のパターニングは、フォトリソグラフィ技術及びエッチング技術を利用して行う。
　（６）負電極９を形成する工程
　この工程では、まず、ウェハの第１面側に、負電極９の形成予定領域のみ（つまり、ｎ型窒化ガリウム系化合物半導体層３の露出した表面３ａの一部）が露出するようにパターニングされた第２のレジスト層を形成する第１ステップを行う。そして、この工程では、ｎ型窒化ガリウム系化合物半導体層３の表面３ａ上に、表面３ａに近い側から順に図７に示すようにＡｌ膜９１とＮｉ膜９２とＡｌ膜９１とＮｉ膜９２とＡｕ膜９３とが積層された多層膜９０を蒸着法により成膜する第２ステップを行う。蒸着法は、電子ビーム蒸着法が好ましい。積層膜の成膜方法は、蒸着法に限らず、例えば、スパッタ法等でもよい。そして、この工程では、リフトオフを行うことにより、第２のレジスト層及び第２のレジスト層上の不要膜を除去する第３ステップを行う。更に、この工程では、アニール処理を行い、徐冷を行うことにより負電極９を形成する第４ステップを行う（図８Ｃ参照）。アニール処理は、Ｎ２ガス雰囲気中でのＲＴＡ（Rapid Thermal Annealing）が好ましい。
　ＲＴＡ処理の条件は、例えば、アニール温度を６５０℃、アニール時間を１分とすればよい。アニール温度は、ＡｌＮｉの共晶点（６４０℃）以上の温度が好ましく、７００℃以下の温度が好ましい。アニール温度が７００℃よりも高い場合には、ｎ型窒化ガリウム系化合物半導体層３からＮが脱離しやすくなり、ｎ型窒化ガリウム系化合物半導体層３がダメージを受ける懸念がある。アニール温度は、ｎ型窒化ガリウム系化合物半導体層３のＡｌの組成比に基づいて適宜変更してもよい。アニール時間は、例えば、３０秒～３分程度の範囲で設定すればよい。共晶点とは、液状の共晶混合物が同じ組成の固相を作りだすときの凝固する温度を意味する。
　徐冷を行うとは、徐々に冷却することを意味する。徐冷を行うときの冷却速度は、例えば、３０℃／ｍｉｎとすればよい。冷却速度は、３０℃／ｍｉｎに限らず、例えば、２０～６０℃／ｍｉｎの範囲で適宜設定すればよい。
　この工程では、赤外線アニール装置によりアニール処理を行うのが好ましい。赤外線アニール装置としては、加熱源である赤外線ランプと、ワークを入れる石英製の炉と、炉内の圧力を調整する圧力調整装置である真空ポンプと、を備えている。赤外線アニール装置は、赤外線ランプとしてハロゲンランプを用いたハロゲンランプアニール装置が好ましい。ここで、ワークは、ウェハにメサ構造２２を有する窒化物半導体層２０が形成され、ｎ型窒化ガリウム系化合物半導体層３の露出した表面３ａに多層膜９０が形成されたウェハ状の構造物である。ハロゲンランプアニール装置では、徐冷を行うとき、炉内に流すＮ２ガスの流量を調整することにより冷却速度を変えることができる。
　本願発明者らは、この工程でのアニール処理及び徐冷を行うことで、負電極９が形成される推定メカニズムについて次のように考えた。なお、半導体発光素子１００の製造方法は、仮に推定メカニズムが別であっても、本発明の範囲内である。
　この工程では、アニール処理することで多層膜９０が溶融し、徐冷を行うときに、まずＮｉ初晶９ａが析出し、その後、ＡｌＮｉの共晶組織が凝固する（ＡｌＮｉ共晶９ｂが形成される）。これにより、この工程では、ＮｉとＡｌとを主成分とする凝固組織により構成される負電極９を形成することができる。より詳細には、この工程では、複数のＮｉ初晶９ａとＡｌＮｉ共晶９ｂとを含む凝固組織により構成される負電極９を形成することが可能となる。ここで、Ｎｉ初晶９ａは、不純物としてＡｕを含んでいる。より詳細には、Ｎｉ初晶９ａは、微量（ｐｐｍレベル）のＡｕを不純物として含んでいるが、９９％以上がＮｉである。Ｎｉ初晶９ａは、等方向に成長しない（言い換えれば、方向によって成長速度が異なる）ので、樹枝状に成長する。また、ＡｌＮｉ共晶９ｂは、不純物としてＡｕを含んでいる。負電極９は、アニール処理のときにｎ型窒化ガリウム系化合物半導体層３から解離したＮがＮｉに固溶することで、不純物準位を形成するので、トンネル効果によりｎ型窒化ガリウム系化合物半導体層３との接触抵抗を低減することが可能になると推考される。言い換えれば、負電極９がｎ型窒化ガリウム系化合物半導体層３から一部の窒素を引き抜き抜くことで、ｎ型窒化ガリウム系化合物半導体層３と負電極９とのオーミック接触を実現させることができるものと推考される。よって、Ｎｉ初晶９ａは、不純物としてＮを含んでいる。
　アニール処理では、多層膜９０において、まずＡｌ膜９１が溶融し、その後、Ａｌ膜９１の間のＮｉ膜９２が溶融し、その後、Ａｌ膜９１とＡｕ膜９３との間のＮｉ膜９２が溶融し、その後、Ａｕ膜９３が溶融する、と推考される。よって、Ａｕ膜９３は、アニール処理前にＮｉが大気中の酸素により酸化するのを抑制したり、炉内の残留酸素によりＮｉが酸化するのを抑制する、保護膜としての機能を有する。これにより、半導体発光素子１００の製造方法では、Ｎｉの酸化による高融点化を防ぐことが可能となる。要するに、半導体発光素子１００の製造方法では、負電極９を形成する工程におけるアニール温度の低温化を図ることが可能となる。
　（７）正電極８を形成する工程
　この工程では、ｐ型窒化ガリウム系化合物半導体層６の表面６ａ側に正電極８を形成する（図９Ａ参照）。
　より詳細には、この工程では、まず、ウェハの第１面側における正電極８の形成予定領域のみ（ここでは、ｐ型コンタクト層７の表面７ａの一部）が露出するようにパターニングされた第３のレジスト層を形成する。そして、この工程では、例えば厚さが３０ｎｍのＮｉ膜と厚さが２００ｎｍのＡｕ膜との積層膜を電子ビーム蒸着法により成膜し、リフトオフを行うことにより、第３のレジスト層及び第３のレジスト層上の不要膜を除去する。更に、この工程では、正電極８とｐ型コンタクト層７との接触がオーミック接触となるように、Ｎ２ガス雰囲気中でＲＴＡ処理を行う。ＲＴＡ処理の条件は、例えば、アニール温度を５００℃、アニール時間を１５分とすればよい。
　（８）第１パッド電極１８及び第２パッド電極１９を形成する工程
　この工程では、フォトリソグラフィ技術および薄膜形成技術を利用して正電極８、負電極９上に、それぞれ、第１パッド電極１８、第２パッド電極１９を形成する（図９Ｂ参照）。薄膜形成技術としては、例えば、蒸着法などを採用することができる。蒸着法は、電子ビーム蒸着法が好ましい。第１パッド電極１８、第２パッド電極１９は、正電極８、負電極９にそれぞれ電気的に接続される。第１パッド電極１８は、正電極８を覆うように形成するのが好ましい。第２パッド電極１９は、負電極９を覆うように形成するのが好ましい。
　（９）割溝を形成する工程
　この工程では、ウェハの窒化物半導体層２０の表面２０ａ側からウェハの厚み方向の途中まで到達する割溝を形成する。この工程では、レーザ加工機を用いたアブレーション加工により割溝を形成することが好ましい。アブレーション加工とは、アブレーションが起こるような照射条件でのレーザ加工を意味する。
　（１０）ウェハを研磨する工程
　この工程では、ウェハを第１面とは反対の第２面側から研磨することで、ウェハをサファイア基板１の所定の厚さに相当する厚さまで薄くする（図９Ｃ参照）。ウェハの研磨にあたっては、研削工程、ラッピング工程を順次行うのが好ましい。
　半導体発光素子１００の製造方法では、この工程が終了することにより、半導体発光素子１００が複数形成されたウェハが完成する。要するに、半導体発光素子１００の製造方法では、上述の（１）～（１０）の工程を順次行うことにより、半導体発光素子１００が複数形成されたウェハが完成する。
　（１１）半導体発光素子１００が複数形成されたウェハから個々の半導体発光素子１００に分割する工程
　この工程は、ダイシング工程であり、半導体発光素子１００が複数形成されたウェハをダイシングソーなどによって裁断することで、個々の半導体発光素子１００に分割する。
　以上説明した本実施形態の半導体発光素子１００の製造方法では、ｎ型窒化ガリウム系化合物半導体層３と負電極９との接触抵抗の低減を図ることが可能な半導体発光素子１００を製造することが可能となる。
　ところで、エッチングによりメサ構造２２を形成した場合、ｎ型窒化ガリウム系化合物半導体層３の表面３ａは、図１０Ａのように荒れている。すなわち、ｎ型窒化ガリウム系化合物半導体層３の表面３ａは、ランダムな凹凸構造を有している。このため、多層膜９０を蒸着等により形成しただけでは、多層膜９０とｎ型窒化ガリウム系化合物半導体層３の表面３ａとの物理的な接触に関して、図１０Ｂに示すように十分な接触が得られない。このため、多層膜９０を溶融しない温度でアニールした場合には、負電極９とｎ型窒化ガリウム系化合物半導体層３との接触抵抗の低減を図ることが難しいと推考される。しかし、本実施形態の半導体発光素子１００の製造方法では、多層膜９０を一度溶融させてからＮｉ初晶９ａを析出させＡｌＮｉ共晶を凝固させているので、負電極９とｎ型窒化ガリウム系化合物半導体層３の表面３ａとを隙間なく接触させることが可能となる。これにより、本実施形態の半導体発光素子１００の製造方法では、Ｎｉがｎ型窒化ガリウム系化合物半導体層３内のＮと反応しやすくなるので、接触抵抗の低減を図ることが可能となる。
　また、Ｎｉは、Ｔｉに比べて仕事関数が高いので、ｎ型窒化ガリウム系化合物半導体層３に接しただけではＡｌよりも抵抗が高くなる。しかしながら、本実施形態の半導体発光素子１００の製造方法では、多層膜９０を溶融させるので、Ｎｉがｎ型窒化ガリウム系化合物半導体層３内のＮと反応し、Ｎを固溶するので、接触抵抗を低減することが可能となる。Ｎｉは、Ｎを固溶する能力がＴｉやＡｌよりも高い。
　また、ＡｌＮｉ共晶は、ＡｌＴｉ共晶よりも共晶点が約２０℃低く、Ａｌの組成比が共晶組成におけるＡｌの組成比からずれたときの融点の変化量が少ない。よって、本実施形態の半導体発光素子１００の製造方法では、ロットごとに半導体発光素子１００の負電極９の電気的特性がばらつくのを抑制することが可能となり、低コスト化を図ることが可能となる。
　更に、半導体発光素子１００の製造方法では、複数のＮｉ初晶９ａが、下記の条件を満たすＮｉ初晶９ａａ（図３参照）を含んだ構成の負電極９を実現することが可能となる。
　条件：負電極９の厚さ方向の全長に亘って形成され、負電極９の一面内方向においてｎ型窒化ガリウム系化合物半導体層３に接する連続領域の幅Ｗ１（図３参照）が、負電極９の厚さＨ１（図３参照）よりも大きい。
　以上説明した本実施形態の半導体発光素子１００における負電極９は、上述のようにＮｉとＡｌとを主成分とする凝固組織により構成されている。これにより、半導体発光素子１００は、ｎ型窒化ガリウム系化合物半導体層３と負電極９との接触抵抗の低減を図ることが可能となる。接触抵抗は、例えば、ＴＬＭ（Transmission Line Model）法により測定した値である。
　凝固組織は、上述のように、ｎ型窒化ガリウム系化合物半導体層３の表面３ａに接する複数のＮｉ初晶９ａと、ｎ型窒化ガリウム系化合物半導体層３の表面３ａに接するＡｌＮｉ共晶９ｂと、が混在している。Ｎｉ初晶９ａは、不純物としてＡｕとＮとを含んでいるのが好ましい。Ｎｉ初晶９ａが不純物としてＮを含んでいる理由としては、Ｎｉ初晶９ａが結晶成長するときにｎ型窒化ガリウム系化合物半導体層３から一部のＮを引き抜いて固溶する推定メカニズムが考えられる。なお、半導体発光素子１００は、仮に推定メカニズムが別であっても、本発明の範囲内である。
　半導体発光素子１００の負電極９における複数のＮｉ初晶９ａは、下記の条件を満たすＮｉ初晶９ａを含んでおり、
　条件：負電極９の厚さ方向の全長に亘って形成され、負電極９の一面内方向においてｎ型窒化ガリウム系化合物半導体層３に接する連続領域の幅が、負電極９の厚さよりも大きい、
　であるのが好ましい。これにより、半導体発光素子１００は、Ｎｉ初晶９ａとｎ型窒化ガリウム系化合物半導体層３の表面３ａとの接触抵抗の更なる低減を図ることが可能となる。
　Ｎｉ初晶９ａは、樹枝状結晶であり、ｎ型窒化ガリウム系化合物半導体層３の厚さ方向に直交する断面形状が、樹枝状である、のが好ましい。これにより、半導体発光素子１００は、Ｎｉ初晶９ａとｎ型窒化ガリウム系化合物半導体層３の表面３ａとの接触面積を増加させることが可能となり、接触抵抗の更なる低減することが可能となる。なお、Ｎｉ初晶９ａの、ｎ型窒化ガリウム系化合物半導体層３の厚さ方向に直交する断面形状は、図４に示す樹枝状の形状と略同じである。
　半導体発光素子１００は、ｎ型窒化ガリウム系化合物半導体層３が、ｎ型ＡｌＧａＮ層であるのが好ましい。これにより、半導体発光素子１００は、例えば、紫外線発光ダイオードを構成することが可能となる。本実施形態の半導体発光素子１００は、紫外線発光ダイオードとして、深紫外に発光波長を有する深紫外発光ダイオードとすることができる。
　ところで、文献３に記載された測定の結果では、ＡｌＮモル分率ｘが、０．６の場合、熱処理温度が９５０℃程度のときに接触抵抗が最低値となり、接触抵抗の最低値が、１×１０－２Ω・ｃｍ２程度である。これに対し、半導体発光素子１００は、Ａｌの組成比がより高いｎ型Ａｌ０．７Ｇａ０．３Ｎ層により構成されたｎ型窒化ガリウム系化合物半導体層３と負電極９との接触抵抗を、５×１０－３Ωｃｍ２程度とすることができる。半導体発光素子１００は、Ａｌの組成比が高くなるにつれて接触抵抗が高くなる傾向にある。したがって、負電極９は、Ａｌの組成比がより高いｎ型ＡｌＧａＮ層に対してオーミック接触が得られれば、Ａｌの組成比が低いｎ型ＡｌＧａＮ層に限らず、Ａｌｘ１Ｇａｙ１Ｉｎ１－ｘ１－ｙ１Ｎ（０≦ｘ１、０≦ｙ１、ｘ１＋ｙ１≦１）の組成で表されるｎ型半導体層３に適用できる。
　半導体発光素子１００は、紫外線発光ダイオードに限らず、紫外線レーザダイオードでもよい。
　（本発明に係る態様）
　上述の実施形態から明らかなように、本発明に係る第１の態様の半導体発光素子（１００）は、基板（１）と、前記基板（１）の一面（１ａ）側に形成され前記一面（１ａ）側から順にｎ型窒化ガリウム系化合物半導体層（３）、発光層（４）及びｐ型窒化ガリウム系化合物半導体層（６）を有する窒化物半導体層（２０）と、前記ｐ型窒化ガリウム系化合物半導体層（６）の表面（６ａ）側に形成された正電極（８）と、前記ｎ型窒化ガリウム系化合物半導体層（３）のうち露出した表面（３ａ）に形成された負電極（９）と、を備え、前記負電極（９）は、ＮｉとＡｌとを主成分とする凝固組織により構成されている。
　本発明に係る第２の態様の半導体発光素子（１００）は、第１の態様において、前記凝固組織は、前記ｎ型窒化ガリウム系化合物半導体層（３）の表面（３ａ）に接する複数のＮｉ初晶（９ａ）と、前記ｎ型窒化ガリウム系化合物半導体層（３）の表面（３ａ）に接するＡｌＮｉ共晶（９ｂ）と、が混在している。
　本発明に係る第３の態様の半導体発光素子（１００）は、第２の態様において、前記複数のＮｉ初晶（９ａ）は、下記の条件を満たすＮｉ初晶（９ａａ）を含んでおり、
　条件：前記負電極（９）の厚さ方向の全長に亘って形成され、前記負電極（９）の一面内方向において前記ｎ型窒化ガリウム系化合物半導体層（３）に接する連続領域の幅（Ｗ１）が、前記負電極（９）の厚さ（Ｈ１）よりも大きい。
　本発明に係る第４の態様の半導体発光素子（１００）は、第２又は３の態様において、前記Ｎｉ初晶（９ａ）は、樹枝状結晶であり、前記ｎ型窒化ガリウム系化合物半導体層（３）の厚さ方向に直交する断面形状が、樹枝状である。
　本発明に係る第５の態様の半導体発光素子（１００）は、第１乃至４の態様のいずれか一つにおいて、前記ｎ型窒化ガリウム系化合物半導体層（３）は、ｎ型ＡｌＧａＮ層である。
　本発明に係る第６の態様の半導体発光素子（１００）は、第１乃至５の態様のいずれか一つにおいて、前記負電極（９）は、前記ｎ型窒化ガリウム系化合物半導体層（３）の前記表面（３ａ）上に形成された、Ａｌ膜（９１）とＮｉ膜（９２）とが交互に積層され一番上のＮｉ膜（９２）上にＡｕ膜（９３）が積層された多層膜（９０）を、６４０℃以上７００℃以下のアニール温度でのアニール処理により溶融させ、徐冷を行うことで形成される。
　本発明に係る第７の態様の半導体発光素子（１００）は、第６の態様において、前記徐冷を行うときの冷却速度を、２０～６０℃／ｍｉｎとする。
　本発明に係る第８の態様の半導体発光素子（１００）は、第６又は７の態様において、前記アニール処理のアニール時間は、３０秒～３分である。
　本発明の第１～第８の態様の半導体発光素子（１００）においては、ｎ型窒化ガリウム系化合物半導体層（３）と負電極（９）との接触抵抗の低減を図ることが可能となるという効果がある。
　本発明に係る第９の態様の半導体発光素子（１００）の製造方法は、基板（１）と、前記基板（１）の一面（１ａ）側に形成され前記一面（１ａ）側から順にｎ型窒化ガリウム系化合物半導体層（３）、発光層（４）及びｐ型窒化ガリウム系化合物半導体層（６）を有する窒化物半導体層（２０）と、前記ｐ型窒化ガリウム系化合物半導体層（６）の表面（６ａ）側に形成された正電極（８）と、前記ｎ型窒化ガリウム系化合物半導体層（３）のうち露出した表面（３ａ）に形成された負電極（９）と、を備える半導体発光素子（１００）の製造方法であって、前記ｎ型窒化ガリウム系化合物半導体層（３）の前記表面（３ａ）に前記負電極（９）を形成するにあたっては、前記ｎ型窒化ガリウム系化合物半導体層（３）の前記表面（３ａ）上に、Ａｌ膜（９１）とＮｉ膜（９２）とが交互に積層され一番上のＮｉ膜（９２）上にＡｕ膜（９３）が積層された多層膜（９０）を形成し、その後、６４０℃以上７００℃以下のアニール温度でのアニール処理により前記多層膜（９０）を溶融させ、徐冷を行うことで前記負電極（９）を形成する。
　本発明に係る第１０の態様の半導体発光素子（１００）の製造方法は、第９の態様において、前記徐冷を行うときの冷却速度を、２０～６０℃／ｍｉｎとする。
　本発明に係る第１１の態様の半導体発光素子（１００）の製造方法は、第９又は１０の態様において、前記アニール処理のアニール時間は、３０秒～３分である。
　本発明の第９～第１１の態様の半導体発光素子（１００）の製造方法においては、ｎ型窒化ガリウム系化合物半導体層（３）と負電極（９）との接触抵抗の低減を図ることが可能な半導体発光素子（１００）を製造することが可能となる。
　本発明に係る第１２の態様の負電極（９）の形成方法は、ｎ型窒化ガリウム系化合物半導体層（３）の表面（３ａ）に、Ａｌ膜（９１）とＮｉ膜（９２）とが交互に積層され一番上のＮｉ膜（９２）上にＡｕ膜（９３）が積層された多層膜（９０）を形成し、その後、６４０℃以上７００℃以下のアニール温度でのアニール処理により前記多層膜（９０）を溶融させ、徐冷を行うことで負電極（９）を形成する。
　本発明に係る第１３の態様の負電極（９）の形成方法は、第１２の態様において、前記徐冷を行うときの冷却速度を、２０～６０℃／ｍｉｎとする。
　本発明に係る第１４の態様の負電極（９）の形成方法は、第１２又は１３の態様において、前記アニール処理のアニール時間は、３０秒～３分である。
　本発明に係る第１２～第１４の態様の負電極（９）の形成方法においては、ｎ型窒化ガリウム系化合物半導体層（３）と負電極（９）との接触抵抗の低減を図ることが可能となるという効果がある。

Claims (14)

  1. 　基板と、
    　前記基板の一面側に形成され前記一面側から順にｎ型窒化ガリウム系化合物半導体層、発光層及びｐ型窒化ガリウム系化合物半導体層を有する窒化物半導体層と、
    　前記ｐ型窒化ガリウム系化合物半導体層の表面側に形成された正電極と、
    　前記ｎ型窒化ガリウム系化合物半導体層のうち露出した表面に形成された負電極と、
    　を備え、
    　前記負電極は、ＮｉとＡｌとを主成分とする凝固組織により構成されている、
    　ことを特徴とする半導体発光素子。
  2. 　前記凝固組織は、前記ｎ型窒化ガリウム系化合物半導体層の表面に接する複数のＮｉ初晶と、前記ｎ型窒化ガリウム系化合物半導体層の表面に接するＡｌＮｉ共晶と、が混在している、
    　ことを特徴とする請求項１記載の半導体発光素子。
  3. 　前記複数のＮｉ初晶は、下記の条件を満たすＮｉ初晶を含んでおり、
    　条件：前記負電極の厚さ方向の全長に亘って形成され、前記負電極の一面内方向において前記ｎ型窒化ガリウム系化合物半導体層に接する連続領域の幅が、前記負電極の厚さよりも大きい、
    　ことを特徴とする請求項２記載の半導体発光素子。
  4. 　前記Ｎｉ初晶は、樹枝状結晶であり、前記ｎ型窒化ガリウム系化合物半導体層の厚さ方向に直交する断面形状が、樹枝状である、
    　ことを特徴とする請求項２又は３記載の半導体発光素子。
  5. 　前記ｎ型窒化ガリウム系化合物半導体層は、ｎ型ＡｌＧａＮ層である、
    　ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体発光素子。
  6. 　前記負電極は、前記ｎ型窒化ガリウム系化合物半導体層の前記表面上に形成された、Ａｌ膜とＮｉ膜とが交互に積層され一番上のＮｉ膜上にＡｕ膜が積層された多層膜を、６４０℃以上７００℃以下のアニール温度でのアニール処理により溶融させ、徐冷を行うことで形成される、
    　ことを特徴とする請求項１乃至５のいずれか一項に記載の半導体発光素子。
  7. 　前記徐冷を行うときの冷却速度を、２０～６０℃／ｍｉｎとする、
    　ことを特徴とする請求項６記載の半導体発光素子。
  8. 　前記アニール処理のアニール時間は、３０秒～３分である、
    　ことを特徴とする請求項６又は７記載の半導体発光素子。
  9. 　基板と、
    　前記基板の一面側に形成され前記一面側から順にｎ型窒化ガリウム系化合物半導体層、発光層及びｐ型窒化ガリウム系化合物半導体層を有する窒化物半導体層と、
    　前記ｐ型窒化ガリウム系化合物半導体層の表面側に形成された正電極と、前記ｎ型窒化ガリウム系化合物半導体層のうち露出した表面に形成された負電極と、
    　を備える半導体発光素子の製造方法であって、
    　前記ｎ型窒化ガリウム系化合物半導体層の前記表面に前記負電極を形成するにあたっては、前記ｎ型窒化ガリウム系化合物半導体層の前記表面上に、Ａｌ膜とＮｉ膜とが交互に積層され一番上のＮｉ膜上にＡｕ膜が積層された多層膜を形成し、その後、６４０℃以上７００℃以下のアニール温度でのアニール処理により前記多層膜を溶融させ、徐冷を行うことで前記負電極を形成する
    　ことを特徴とする半導体発光素子の製造方法。
  10. 　前記徐冷を行うときの冷却速度を、２０～６０℃／ｍｉｎとする、
    　ことを特徴とする請求項９記載の半導体発光素子の製造方法。
  11. 　前記アニール処理のアニール時間は、３０秒～３分である、
    　ことを特徴とする請求項９又は１０記載の半導体発光素子の製造方法。
  12. 　ｎ型窒化ガリウム系化合物半導体層の表面に、Ａｌ膜とＮｉ膜とが交互に積層され一番上のＮｉ膜上にＡｕ膜が積層された多層膜を形成し、その後、６４０℃以上７００℃以下のアニール温度でのアニール処理により前記多層膜を溶融させ、徐冷を行うことで電極を形成する、
    　ことを特徴とする負電極の形成方法。
  13. 　前記徐冷を行うときの冷却速度を、２０～６０℃／ｍｉｎとする、
    　ことを特徴とする請求項１２記載の負電極の形成方法。
  14. 　前記アニール処理のアニール時間は、３０秒～３分である、
    　ことを特徴とする請求項１２又は１３記載の負電極の形成方法。
PCT/JP2015/004471 2014-09-09 2015-09-03 半導体発光素子、半導体発光素子の製造方法、及び負電極の形成方法 WO2016038856A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014183394A JP2016058533A (ja) 2014-09-09 2014-09-09 半導体発光素子及び半導体発光素子の製造方法
JP2014-183394 2014-09-09

Publications (1)

Publication Number Publication Date
WO2016038856A1 true WO2016038856A1 (ja) 2016-03-17

Family

ID=55458628

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/004471 WO2016038856A1 (ja) 2014-09-09 2015-09-03 半導体発光素子、半導体発光素子の製造方法、及び負電極の形成方法

Country Status (3)

Country Link
JP (1) JP2016058533A (ja)
TW (1) TW201622175A (ja)
WO (1) WO2016038856A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111316453A (zh) * 2017-11-10 2020-06-19 日机装株式会社 半导体发光元件及半导体发光元件的制造方法
US20230245821A1 (en) * 2022-02-03 2023-08-03 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088301A1 (ja) * 2016-11-11 2018-05-17 スタンレー電気株式会社 紫外発光ダイオード
US10937928B2 (en) * 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
JP6837593B1 (ja) * 2020-08-07 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010581A (ja) * 2006-06-28 2008-01-17 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2009123836A (ja) * 2007-11-13 2009-06-04 Rohm Co Ltd 窒化物半導体発光素子
WO2015029281A1 (ja) * 2013-08-26 2015-03-05 パナソニックＩｐマネジメント株式会社 半導体発光素子及び半導体発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010581A (ja) * 2006-06-28 2008-01-17 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2009123836A (ja) * 2007-11-13 2009-06-04 Rohm Co Ltd 窒化物半導体発光素子
WO2015029281A1 (ja) * 2013-08-26 2015-03-05 パナソニックＩｐマネジメント株式会社 半導体発光素子及び半導体発光素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111316453A (zh) * 2017-11-10 2020-06-19 日机装株式会社 半导体发光元件及半导体发光元件的制造方法
CN111316453B (zh) * 2017-11-10 2023-06-09 日机装株式会社 半导体发光元件及半导体发光元件的制造方法
US20230245821A1 (en) * 2022-02-03 2023-08-03 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US11837406B2 (en) * 2022-02-03 2023-12-05 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component

Also Published As

Publication number Publication date
TW201622175A (zh) 2016-06-16
JP2016058533A (ja) 2016-04-21

Similar Documents

Publication Publication Date Title
US8058639B2 (en) Nitride semiconductor element and method for production thereof
US20090045393A1 (en) Nitride semiconductor device and method for manufacturing the same
US8309984B2 (en) Nitride-based semiconductor device having electrode on m-plane
WO2016038856A1 (ja) 半導体発光素子、半導体発光素子の製造方法、及び負電極の形成方法
WO2006013698A1 (ja) 窒化物半導体素子、及びその製造方法
WO2017134713A1 (ja) 紫外線発光素子
US9209358B2 (en) Semiconductor device and method of fabricating the same
JP2014096460A (ja) 紫外半導体発光素子およびその製造方法
JP2008118049A (ja) ＧａＮ系半導体発光素子
JP6331204B2 (ja) 半導体デバイス及び紫外線発光素子
JP2007207869A (ja) 窒化物半導体発光素子
JP2008288532A (ja) 窒化物系半導体装置
JP6323782B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
WO2010113399A1 (ja) 窒化物系半導体素子およびその製造方法
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
JP2008118048A (ja) ＧａＮ系半導体発光素子
WO2011070760A1 (ja) 半導体素子の製造方法
US8268706B2 (en) Semiconductor device manufacturing method
JP2007019526A (ja) 窒化物半導体素子の製法
JP2007243143A (ja) 半導体素子およびその製造方法
JP6327564B2 (ja) 半導体デバイス
JP2019106494A (ja) 窒化物半導体発光素子
KR20190082913A (ko) 반도체 발광 소자의 제조 방법
JP2018050063A (ja) 半導体発光素子
JP2007149984A (ja) 窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15840475

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15840475

Country of ref document: EP

Kind code of ref document: A1