JP2007161535A - 半導体結晶基板の製造方法 - Google Patents

半導体結晶基板の製造方法 Download PDF

Info

Publication number
JP2007161535A
JP2007161535A JP2005360542A JP2005360542A JP2007161535A JP 2007161535 A JP2007161535 A JP 2007161535A JP 2005360542 A JP2005360542 A JP 2005360542A JP 2005360542 A JP2005360542 A JP 2005360542A JP 2007161535 A JP2007161535 A JP 2007161535A
Authority
JP
Japan
Prior art keywords
semiconductor crystal
crystal
substrate
gan
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005360542A
Other languages
English (en)
Inventor
Koji Uematsu
康二 上松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005360542A priority Critical patent/JP2007161535A/ja
Publication of JP2007161535A publication Critical patent/JP2007161535A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】異種基板上に半導体結晶を気相成長させる工程を利用して得られる半導体結晶基板に生じる結晶軸の湾曲を低減することができる半導体結晶基板の製造方法を提供する。
【解決手段】異種基板上に第1半導体結晶4を気相成長させる工程と、第1半導体結晶4を異種基板から切り離す工程と、切り離された第1半導体結晶4の切り離された側の表面を研削して加工変質層7を形成し、該加工変質層7上に第2半導体結晶8を成長させる工程と、第1半導体結晶4と第2半導体結晶8とを含む積層体をスライスする工程と、を含む。ここで、第1半導体結晶4の厚みをh1とし、第2半導体結晶8の厚みをh2としたとき、h1/h2は、0.01以上100以下であることが好ましく、0.1以上10以下であることがより好ましい。
【選択図】図6

Description

本発明は、半導体結晶基板の製造方法に関し、特に、異種基板上に半導体結晶を気相成長させる工程を利用して得られる半導体結晶基板に生じる結晶軸の湾曲を低減することができる半導体結晶基板の製造方法に関する。
半導体結晶の中でも特に窒化ガリウム(GaN)結晶は、発光デバイスや電子デバイスの材料として注目されている。GaN結晶はバルク成長させるのが非常に難しいため、現在では、GaAs(ガリウムヒ素)基板やサファイア基板などの異種基板上にハイドライド気相成長法(HVPE法)などによりGaN結晶を気相成長させる方法が一般的に用いられている。
しかしながら、GaAs基板やサファイア基板などの異種基板上にGaN結晶を気相成長させた場合には、GaN結晶の成長後に室温まで温度を下げたときに、異種基板とGaN結晶との間の格子定数差および熱膨張係数差によって、GaN結晶に反りが生じるという問題があった。
そこで、特許文献1においては、サファイア基板上にGaN結晶を気相成長させて得られたサファイア基板とGaN結晶との積層体をGaN結晶の成長温度近傍まで加熱するとともに反りを矯正するため平行平面の間に挟み、そのまま室温まで冷却することによって、GaN結晶の反りを解消する方法が開示されている。
しかしながら、この方法においては、サファイア基板とGaN結晶との積層体の状態では反りは解消されているものの、自立基板を得るためにGaN結晶をサファイア基板から切り離した場合には、GaN結晶に凹状の反りが生じるという問題があった。
そこで、特許文献2においては、凹状に反りが生じているGaN結晶の凹型に反った方の表面を研削して加工変質層を形成することにより、GaN結晶の反りを低減する方法が開示されている。
しかしながら、この方法においては、加工変質層が形成されている状態ではGaN結晶の反りは低減されているものの、デバイスなどの作製時においてGaN結晶から加工変質層を除去した場合には、GaN結晶は再び凹状に反って、GaN結晶の結晶軸が凹状に湾曲するという問題があった。
すなわち、異種基板上にGaN結晶を気相成長させた後、GaN結晶を異種基板から切り離すと、たとえば図10の模式的側面図に示すように、GaN結晶1自体が凹状に反るとともに、GaN結晶1の結晶軸2も凹状に湾曲する。
そして、図10に示すGaN結晶1に特許文献2に記載の方法を適用した場合には、GaN結晶1の反りとともに結晶軸2の湾曲も低減することができるが、デバイスの作製時などにおいてGaN結晶から加工変質層を除去した場合には、図10に示す形状にGaN結晶1は再び反るとともに結晶軸2も湾曲する。
このような結晶軸が湾曲しているGaN結晶を種基板として、この種基板上にGaN結晶を成長させた場合には、成長させたGaN結晶にも結晶軸の湾曲が引き継がれてしまい、成長させたGaN結晶をスライスして得られるGaN結晶基板についても結晶軸が湾曲することになる。
したがって、このような結晶軸が湾曲しているGaN結晶基板を用いて光デバイスや電子デバイスなどのデバイスを作製した場合には、デバイスの特性が悪化することがあった。
特開2003−128499号公報 特開2005−136167号公報
本発明の目的は、異種基板上に半導体結晶を気相成長させる工程を利用して得られる半導体結晶基板に生じる結晶軸の湾曲を低減することができる半導体結晶基板の製造方法を提供することにある。
本発明は、異種基板上に第1半導体結晶を気相成長させる工程と、第1半導体結晶を異種基板から切り離す工程と、第1半導体結晶の切り離された側の表面上に第2半導体結晶を成長させる工程と、第1半導体結晶と第2半導体結晶とを含む積層体をスライスする工程と、を含む、半導体結晶基板の製造方法である。
ここで、本発明の半導体結晶基板の製造方法においては、異種基板上に第1低温バッファ層を形成した後に、第1低温バッファ層上に第1半導体結晶を気相成長させることもできる。
また、本発明の半導体結晶基板の製造方法においては、第1半導体結晶を異種基板から切り離した後に第1半導体結晶の切り離された側の表面を研削して加工変質層を形成し、加工変質層上に第2半導体結晶を成長させることもできる。
また、本発明の半導体結晶基板の製造方法においては、加工変質層の一部を除去した後に、加工変質層上に第2半導体結晶を成長させることもできる。
また、本発明の半導体結晶基板の製造方法においては、第1半導体結晶を異種基板から切り離した後に第1半導体結晶の切り離された側の表面上に第2低温バッファ層を形成し、第2低温バッファ層上に第2半導体結晶を成長させることもできる。
また、本発明の半導体結晶基板の製造方法においては、上記の積層体の第1半導体結晶の厚みをh1とし、第2半導体結晶の厚みをh2としたときに、h1/h2が、0.01以上100以下であることが好ましい。
また、本発明の半導体結晶基板の製造方法において、上記のh1は、0.05mm以上5mm以下であることが好ましい。
本発明によれば、異種基板上に半導体結晶を気相成長させる工程を利用して得られる半導体結晶基板に生じる結晶軸の湾曲を低減することができる半導体結晶基板の製造方法を提供することができる。
以下、本発明の半導体結晶基板の製造方法の一例について説明する。ここでは、異種基板としてGaAs基板を用い、第1半導体結晶および第2半導体結晶としてそれぞれGaN結晶を用いる場合について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
まず、図1の模式的側面図に示すように、GaAs基板からなる異種基板3上にGaN結晶からなる第1半導体結晶4を気相成長させる。すると、異種基板3と第1半導体結晶4とは格子定数および熱膨張係数が異なることなどから、第1半導体結晶4の成長後、室温まで異種基板3の表面温度を下げた場合には、図2の模式的側面図に示すように、異種基板3と第1半導体結晶4とを含む積層体は、第1半導体結晶4側に凸状に反りが生じることになる。
ここで、第1半導体結晶4の異種基板3側の表面は窒素面5となり、異種基板3側と反対側の表面はガリウム面6となる。また、本発明において、気相成長は、たとえばHVPE法などの従来から公知の気相成長法によって行なうことができる。また、本発明においては、異種基板3上にAlNまたはGaNなどからなる第1低温バッファ層を形成した後、その第1低温バッファ層上に第1半導体結晶4を気相成長させてもよい。なお、本発明において、「第1低温バッファ層」とは、第1半導体結晶の気相成長時の異種基板の表面温度よりも低い異種基板の表面温度で第1半導体結晶の気相成長前に形成される層のことをいう。
次に、図3の模式的側面図に示すように、異種基板3から第1半導体結晶4を切り離す。ここで、第1半導体結晶4は、異種基板3から受けていた応力が緩和されるため、第1半導体結晶4のガリウム面6側に凹状に反りが生じるとともに、その結晶軸2もガリウム面6側に凹状に湾曲することになる。なお、異種基板3から第1半導体結晶4を切り離す方法は特に限定されず、異種基板3をエッチングにより除去する方法などの従来から公知の方法を用いることができる。
また、異種基板3から第1半導体結晶4を切り離した後には、図4の模式的側面図に示すように、切り離した第1半導体結晶4をたとえば図4に示す破線の箇所でスライスすることによって、凹状の反りを低減した第1半導体結晶4を得る。ただし、この場合には、第1半導体結晶4の凹状の反りは低減されているが、結晶軸2の湾曲は低減されていない。また、ここでは凹状の反りを低減するため第1半導体結晶4をスライスしているが、本発明においては、ここで第1半導体結晶4をスライスしなくてもよい。
次いで、第1半導体結晶4の窒素面を研削して、図5の模式的側面図に示すように、加工変質層7を形成する。ここで、たとえばエッチングなどの方法により加工変質層7の一部を除去することなどによって加工変質層7の厚みを適宜調整することもできる。また、本発明においては、加工変質層7の代わりに、第1半導体結晶4の窒素面上にAlNまたはGaNなどからなる第2低温バッファ層を形成することもできる。なお、本発明において、「第2低温バッファ層」とは、後述する第2半導体結晶の成長時の第1半導体結晶の表面温度よりも低い第1半導体結晶の表面温度で第2半導体結晶の成長前に形成される層のことをいう。
続いて、図6の模式的側面図に示すように、第1半導体結晶4の窒素面側の加工変質層7上にGaN結晶からなる第2半導体結晶8をたとえばHVPE法などの気相成長法などによって成長させる。この第2半導体結晶8の形成によって、第1半導体結晶4と第2半導体結晶8とを含む積層体には、図6に示すように、第2半導体結晶8側に凹状の反りが生じることになるが、第1半導体結晶4および第2半導体結晶8のそれぞれの結晶軸2は非常に湾曲が少ない状態となる。なお、第1半導体結晶4と第2半導体結晶8とを含む積層体において、第1半導体結晶4の異種基板3側の表面は窒素面5となり、異種基板3側と反対側の表面はガリウム面6となる。
ここで、第1半導体結晶4と第2半導体結晶8とを含む積層体において、第1半導体結晶4の厚みをh1とし、第2半導体結晶8の厚みをh2としたとき、h1/h2は、0.01以上100以下であることが好ましく、0.1以上10以下であることがより好ましい。h1/h2が0.01未満である場合には第2半導体結晶8の成長に伴い第1半導体結晶4に発生する応力が大きくなり、第1半導体結晶4の結晶軸2が第2半導体結晶の成長前とは逆の方向に湾曲して、第1半導体結晶4の結晶軸2の湾曲を低減できない傾向にあり、100よりも大きい場合には第2半導体結晶8の成長に伴い第1半導体結晶4に発生する応力が小さくなり、第1半導体結晶4の結晶軸2の湾曲を低減しにくい傾向にある。また、h1/h2が0.1以上10以下である場合には、第2半導体結晶8の成長に伴い、第1半導体結晶4の結晶軸2の湾曲の低減に適した応力が第1半導体結晶4に発生する傾向にある。なお、上記の積層体において、第1半導体結晶4と第2半導体結晶8との間には、加工変質層または第2低温バッファ層が存在し得るが、通常、加工変質層および第2低温バッファ層の厚みはそれぞれ第1半導体結晶4および第2半導体結晶8のそれぞれの厚みと比べて非常に薄いことから、加工変質層の厚みおよび第2低温バッファ層の厚みはそれぞれ、通常、上記の積層体の結晶軸の湾曲にほとんど影響を与えないものと考えられる。
また、第1半導体結晶4と第2半導体結晶8とを含む積層体において、第1半導体結晶4の厚みであるh1は、0.05mm以上5mm以下であることが好ましく、0.1mm以上1mm以下であることがより好ましい。h1が0.05mm未満である場合には第1半導体結晶4を取り扱う際に第1半導体結晶4に亀裂が発生しやすくなる傾向にあり、5mmよりも大きい場合には第2半導体結晶8を成長させた際に第1半導体結晶4の結晶軸の湾曲を解消させるだけの応力を発生させにくい傾向にある。また、h1が0.1mm以上1mm以下である場合には、第1半導体結晶4の厚みに応じて、第2半導体結晶8の成長厚みを調整することによって、第1半導体結晶4の結晶軸の湾曲をどの程度低減するか意図的に制御しやすくなる傾向にある。
そして、結晶軸2がほとんど湾曲していない第1半導体結晶4と第2半導体結晶8とを含む積層体を図7の模式的側面図に示す破線でスライスする。これにより、図8の模式的側面図に示すように、結晶軸2がほとんど湾曲していないGaN結晶からなる半導体結晶基板9を取り出すことができる。このようにして得られた半導体結晶基板9を用いて光デバイスや電子デバイスなどのデバイスを作製した場合には、半導体結晶基板9の結晶軸2はほとんど湾曲していないため、デバイスの特性の悪化を低減することができる。
なお、上記においては、異種基板としてGaAs基板を用いた場合について説明したが、本発明においては、異種基板としてGaAs基板以外にもたとえばSiC(炭化ケイ素)基板またはサファイア基板などを用いることもできる。なお、本発明において、「異種基板」とは、第1半導体結晶とは異なる材料からなる基板のことをいう。
また、上記においては、第1半導体結晶、第2半導体結晶および半導体結晶基板がそれぞれGaN結晶からなる場合について説明したが、本発明においては、第1半導体結晶、第2半導体結晶および半導体結晶基板がそれぞれたとえばAlN結晶、InGaN(窒化インジウムガリウム)結晶またはGaAlN(窒化ガリウムアルミニウム)結晶などのGaN結晶以外の半導体結晶からなっていてもよい。
異種基板として口径が2インチのGaAs基板をHVPE炉にセットした後に、塩化ガリウムとアンモニアとを原料にして、GaAs基板の表面温度が500℃の条件で、GaAs基板上に第1低温バッファ層として50nmの厚みのGaN層を形成した。
続いて、GaAs基板の表面温度を1050℃に上げて、第1低温バッファ層としてのGaN層上に、第1半導体結晶として3mmの厚みのGaN結晶をHVPE法により気相成長させた。
そして、第1半導体結晶としてのGaN結晶の成長後は、王水を用いたエッチングによりGaAs基板を除去して、凹状の反りを有する3mmの厚みの自立したGaN結晶を得た。この自立したGaN結晶の凹状の反りを低減するため、この自立したGaN結晶の表面が平坦になるようにこの自立したGaN結晶をスライスすることによって、一方の表面にガリウム面を有し、他方の表面に窒素面を有する表面が平坦な0.6mmの厚みのGaN結晶ウエハを得た。
このGaN結晶ウエハの結晶軸の湾曲状態を調査するために、図9の模式的平面図に示すように、GaN結晶ウエハ10の任意の直線上に並ぶA〜Gの7点の(004)面のX線回折ピーク角度をX線回折法によりそれぞれ測定した。このA〜Gの7点におけるX線回折ピーク角度のばらつきは、GaN結晶ウエハ10の結晶軸の湾曲状態を反映するものとなる。すなわち、GaN結晶ウエハ10の結晶軸が全く湾曲していない場合には、X線の入射角が同一であれば、上記のA〜Gのいずれの点においてもX線回折ピーク角度は同一になる。一方、GaN結晶ウエハ10の結晶軸が湾曲している場合には、X線の入射角が同一であれば、上記のA〜Gの点におけるX線回折ピーク角度にばらつきが生じ、GaN結晶ウエハ10の結晶軸の湾曲が大きくなるにつれてX線回折ピーク角度のばらつきも大きくなっていく。なお、ここでは、X線の光源としてCu−Kα1が用いられた。
上記のGaN結晶ウエハのA〜Gの7点におけるX線回折ピーク角度は、結晶軸が全く湾曲していないときのX線回折ピーク角度に対して±0.7°の範囲でばらついており、その結果から、GaN結晶ウエハの湾曲している結晶軸の曲率半径は約2mと推定された。
このようなGaN結晶ウエハの窒素面上に気相成長するように、GaN結晶ウエハをHVPE炉にセットした後、塩化ガリウムとアンモニアとを原料にして、GaN結晶ウエハの窒素面の温度が500℃の条件で、GaN結晶ウエハの窒素面上に第2低温バッファ層として50nmの厚みのGaN層を形成した。続いて、GaN結晶ウエハの窒素面の温度を1050℃に上げて、第2低温バッファ層としてのGaN層上に第2半導体結晶として500μmの厚みのGaN結晶をHVPE法により気相成長させた。
上記のようにして得られた第1半導体結晶としてのGaN結晶ウエハと第2半導体結晶としてのGaN結晶とを含む積層体は、第2半導体結晶としてのGaN結晶側に凹状に反りが生じており、その反り量は150μmで、その反りを曲率半径に換算すると約2mであった。
また、この積層体の結晶軸の湾曲状態を、上記のGaN結晶ウエハの場合と同様にしてX線回折法により調査した。その結果、この積層体のX線回折ピーク角度は、結晶軸が全く湾曲していないときのX線回折ピーク角度に対して±0.1°の範囲でばらついており、結晶軸の湾曲が低減されたことが確認された。また、この結果から、この積層体の結晶軸の曲率半径は約15mと推定された。
その後、この積層体について、GaN結晶の成長方向と略垂直にスライスすることによって、反りおよび結晶軸の湾曲が解消された半導体結晶基板としてのGaN結晶基板を作製した。
そして、この半導体結晶基板としてのGaN結晶基板上に、MOCVD法(有機金属化学気相成長法)によって、GaN結晶をエピタキシャル成長させた。その結果、結晶軸の湾曲が解消されていないGaN結晶基板を用いた場合と比べて、エピタキシャル成長したGaN結晶の結晶軸の湾曲が低減できていることが確認された。したがって、結晶軸の湾曲が解消されたGaN結晶基板を用いた場合には、結晶軸の湾曲が解消されていないGaN結晶基板を用いた場合と比べて、MOCVD法によって良好なGaN結晶をエピタキシャル成長することができることが確認された。
また、上記の半導体結晶基板としてのGaN結晶基板上に、HVPE法により、GaN結晶を5mmの厚さまで気相成長させた後、成長したGaN結晶について、GaN結晶の成長方向に対して略垂直にスライスすることによって6枚のGaN結晶を得た。
この6枚のGaN結晶について、上記と同様にして、X線回折法により、結晶軸の湾曲状態をそれぞれ調査したところ、6枚のGaN結晶のX線回折ピーク角度のすべてが結晶軸が全く湾曲していないときのX線回折ピーク角度に対して±0.1°の範囲でばらついており、上記の半導体結晶基板としてのGaN結晶基板と同様の結晶軸の湾曲状態となっていることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明によって製造される半導体結晶基板は、発光素子(発光ダイオード、レーザダイオードなど)、電子デバイス(整流器、バイポーラトランジスタ、電界効果トランジスタまたはHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)など)、半導体センサ(温度センサ、圧力センサ、放射センサまたは可視−紫外光検出器など)、SAWデバイス(Surface Acoustic Wave Device;表面弾性波素子)、加速度センサ、MEMS(Micro Electro Mechanical Systems)部品、圧電振動子、共振器または圧電アクチュエータなどに利用できる可能性がある。
本発明において、異種基板上に第1半導体結晶を気相成長させた後の状態の一例の模式的な側面図である。 本発明において、第1半導体結晶の成長後に室温まで異種基板の表面温度を下げた後の状態の一例の模式的な側面図である。 本発明において、異種基板から切り離された後の第1半導体結晶の一例の模式的な側面図である。 本発明において、異種基板から切り離した第1半導体結晶をスライスする方法の一例を図解する模式的な側面図である。 本発明において、第1半導体結晶上に加工変質層を形成した後の状態の一例の模式的な側面図である。 本発明において、第1半導体結晶に形成された加工変質層上に第2半導体結晶を成長させた後の状態の一例の模式的な側面図である。 本発明において、第1半導体結晶と第2半導体結晶とを含む積層体をスライスする方法の一例を図解する模式的な側面図である。 本発明において、第1半導体結晶と第2半導体結晶とを含む積層体をスライスして得られた半導体結晶基板の一例の模式的な側面図である。 本発明の実施例において、GaN結晶ウエハの表面のX線回折ピーク角度が測定された箇所を示す模式的な平面図である。 従来において、異種基板上にGaN結晶を気相成長させた後に異種基板から切り離されたGaN結晶の一例の模式的な側面図である。
符号の説明
1 GaN結晶、2 結晶軸、3 異種基板、4 第1半導体結晶、5 窒素面、6 ガリウム面、7 加工変質層、8 第2半導体結晶、9 半導体結晶基板、10 GaN結晶ウエハ。

Claims (7)

  1. 異種基板上に第1半導体結晶を気相成長させる工程と、前記第1半導体結晶を前記異種基板から切り離す工程と、前記第1半導体結晶の切り離された側の表面上に第2半導体結晶を成長させる工程と、前記第1半導体結晶と前記第2半導体結晶とを含む積層体をスライスする工程と、を含む、半導体結晶基板の製造方法。
  2. 前記異種基板上に第1低温バッファ層を形成した後に、前記第1低温バッファ層上に前記第1半導体結晶を気相成長させることを特徴とする、請求項1に記載の半導体結晶基板の製造方法。
  3. 前記第1半導体結晶を前記異種基板から切り離した後に前記第1半導体結晶の切り離された側の表面を研削して加工変質層を形成し、前記加工変質層上に前記第2半導体結晶を成長させることを特徴とする、請求項1または2に記載の半導体結晶基板の製造方法。
  4. 前記加工変質層の一部を除去した後に、前記加工変質層上に前記第2半導体結晶を成長させることを特徴とする、請求項3に記載の半導体結晶基板の製造方法。
  5. 前記第1半導体結晶を前記異種基板から切り離した後に前記第1半導体結晶の切り離された側の表面上に第2低温バッファ層を形成し、前記第2低温バッファ層上に前記第2半導体結晶を成長させることを特徴とする、請求項1または2に記載の半導体結晶基板の製造方法。
  6. 前記積層体において、前記第1半導体結晶の厚みをh1とし、前記第2半導体結晶の厚みをh2としたとき、h1/h2は、0.01以上100以下であることを特徴とする、請求項1から5のいずれかに記載の半導体結晶基板の製造方法。
  7. 前記h1は、0.05mm以上5mm以下であることを特徴とする、請求項6に記載の半導体結晶基板の製造方法。
JP2005360542A 2005-12-14 2005-12-14 半導体結晶基板の製造方法 Pending JP2007161535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005360542A JP2007161535A (ja) 2005-12-14 2005-12-14 半導体結晶基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005360542A JP2007161535A (ja) 2005-12-14 2005-12-14 半導体結晶基板の製造方法

Publications (1)

Publication Number Publication Date
JP2007161535A true JP2007161535A (ja) 2007-06-28

Family

ID=38244855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360542A Pending JP2007161535A (ja) 2005-12-14 2005-12-14 半導体結晶基板の製造方法

Country Status (1)

Country Link
JP (1) JP2007161535A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010042958A (ja) * 2008-08-12 2010-02-25 Hitachi Cable Ltd Iii−v族窒化物系半導体基板の製造方法
WO2013061788A1 (ja) * 2011-10-24 2013-05-02 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022212A (ja) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd GaN単結晶基板及びその製造方法
JP2002335052A (ja) * 2001-05-10 2002-11-22 Nichia Chem Ind Ltd 窒化物半導体素子
JP2005136167A (ja) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd 窒化物半導体基板の製造方法と窒化物半導体基板
JP2005322840A (ja) * 2004-05-11 2005-11-17 Hitachi Cable Ltd 窒化物半導体、窒化物半導体ウェハ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022212A (ja) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd GaN単結晶基板及びその製造方法
JP2002335052A (ja) * 2001-05-10 2002-11-22 Nichia Chem Ind Ltd 窒化物半導体素子
JP2005136167A (ja) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd 窒化物半導体基板の製造方法と窒化物半導体基板
JP2005322840A (ja) * 2004-05-11 2005-11-17 Hitachi Cable Ltd 窒化物半導体、窒化物半導体ウェハ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010042958A (ja) * 2008-08-12 2010-02-25 Hitachi Cable Ltd Iii−v族窒化物系半導体基板の製造方法
WO2013061788A1 (ja) * 2011-10-24 2013-05-02 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板

Similar Documents

Publication Publication Date Title
JP4783288B2 (ja) 犠牲層上のヘテロエピタキシによるiii族窒化物の自立基板の実現方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
JP5317398B2 (ja) 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP5332168B2 (ja) Iii族窒化物結晶の製造方法
JP6349298B2 (ja) Iii−n単結晶製造方法およびiii−n単結晶
JP5765037B2 (ja) 複合基板の製造方法
EP2037013B1 (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
JP2009286652A (ja) Iii族窒化物結晶、iii族窒化物結晶基板および半導体デバイスの製造方法
JP5162895B2 (ja) 窒化アルミニウム結晶の製造方法、窒化アルミニウム結晶、窒化アルミニウム結晶基板および半導体デバイス
JP2009152610A (ja) 窒化ガリウム基板の製造方法
JP5765367B2 (ja) GaN結晶
JP4333466B2 (ja) 半導体基板の製造方法及び自立基板の製造方法
JP2013517621A (ja) 基板の熱膨張を補償する層を備える半導体発光装置
JP2007161534A (ja) 窒化物半導体結晶基板の製造方法
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
JP2015018960A (ja) 半導体装置の製造方法
KR101142567B1 (ko) 반도체 소자 제조용 기판 및 반도체 소자 제조방법
JP2007161535A (ja) 半導体結晶基板の製造方法
JP2019052057A (ja) 複合基板、iii族窒化物結晶付複合基板、およびiii族窒化物結晶の製造方法
WO2022038826A1 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
WO2013128892A1 (ja) 自立基板の製造方法
JP2007287771A (ja) ヘテロエピタキシャル膜基板、及びデバイス
JP2016058512A (ja) エピ層付GaN膜複合基板およびその製造方法
JP2013082628A (ja) Iii族窒化物結晶、iii族窒化物結晶基板および半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405