WO2018180673A1 - Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶 - Google Patents

Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶 Download PDF

Info

Publication number
WO2018180673A1
WO2018180673A1 PCT/JP2018/010717 JP2018010717W WO2018180673A1 WO 2018180673 A1 WO2018180673 A1 WO 2018180673A1 JP 2018010717 W JP2018010717 W JP 2018010717W WO 2018180673 A1 WO2018180673 A1 WO 2018180673A1
Authority
WO
WIPO (PCT)
Prior art keywords
group iii
nitride semiconductor
iii nitride
layer
growth
Prior art date
Application number
PCT/JP2018/010717
Other languages
English (en)
French (fr)
Inventor
裕次郎 石原
裕輝 後藤
将一 布田
小林　智浩
斉 佐々木
Original Assignee
古河機械金属株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 古河機械金属株式会社 filed Critical 古河機械金属株式会社
Priority to EP18774304.2A priority Critical patent/EP3604631A4/en
Priority to US16/497,837 priority patent/US11680339B2/en
Priority to CN201880021151.1A priority patent/CN110462114A/zh
Priority to KR1020197025829A priority patent/KR102432065B1/ko
Publication of WO2018180673A1 publication Critical patent/WO2018180673A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/06—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y10T428/219—Edge structure

Definitions

  • the present invention relates to a method for producing a group III nitride semiconductor substrate, a group III nitride semiconductor substrate, and a bulk crystal.
  • a substrate including a group III nitride semiconductor layer having a semipolar plane as a main surface has been developed.
  • a related technique is disclosed in Patent Document 1.
  • Patent Document 1 discloses a layer made of a group III nitride semiconductor and having a normal of the main surface inclined in a range of 5 degrees to 17 degrees in the + c axis direction from the [11-22] axis. A substrate having the same is disclosed.
  • an MOCVD (metal-organic-chemical-vapor-deposition) method, molecular beam epitaxy method, HVPE is performed on a base substrate (sapphire substrate, group III nitride semiconductor substrate, etc.) whose main surface has a predetermined plane orientation.
  • a method of forming a layer as described above by epitaxially growing a group III nitride semiconductor by the (Hydride Vapor Phase Epitaxy) method or the like is disclosed. It is disclosed that the use of the HVPE method is preferable because a thick film can be grown.
  • Patent Document 1 discloses only an example in which a group III nitride semiconductor is grown using the MOCVD method, and does not disclose an example in which a group III nitride semiconductor is grown in a thick film by the HVPE method.
  • An object of the present invention is to provide a new technique for growing a group III nitride semiconductor having a semipolar plane as a main surface.
  • a fixing step of fixing a base substrate including a group III nitride semiconductor layer having a semipolar surface as a main surface to a susceptor With the base substrate fixed to the susceptor, a group III nitride semiconductor is grown on the main surface of the group III nitride semiconductor layer by a HVPE (Hydride Vapor Phase Epitaxy) method, and a first growth layer is formed.
  • HVPE Hydrodride Vapor Phase Epitaxy
  • a first growth step to be formed After the first growth step, a cooling step for cooling the stacked body including the susceptor, the base substrate, and the first growth layer; After the cooling step, with the base substrate fixed to the susceptor, a group III nitride semiconductor is grown on the first growth layer by the HVPE method to form a second growth layer. 2 growth processes; There is provided a method for manufacturing a group III nitride semiconductor substrate having:
  • a bulk crystal including a layer composed of a group III nitride semiconductor single crystal, having a semipolar plane as a main surface, a maximum diameter of ⁇ 50 mm or more, and a thickness of 600 ⁇ m or more is provided.
  • a new technique for growing a group III nitride semiconductor having a semipolar surface as a main surface is realized.
  • the flowchart of FIG. 1 shows an example of the processing flow of the method for manufacturing a group III nitride semiconductor substrate of the present embodiment.
  • the manufacturing method of the group III nitride semiconductor substrate of the present embodiment performs the fixing step S10, the first growth step S11, the cooling step S12, and the second growth step S13 in this order.
  • the flowchart of FIG. 2 shows another example of the processing flow of the method for manufacturing a group III nitride semiconductor substrate of the present embodiment. This example differs from the example of FIG. 1 in that the separation step S14 is performed after the second growth step S13.
  • the base substrate is fixed to the susceptor.
  • the base substrate 10 as shown in FIG. 3A is fixed to the susceptor 20 as shown in FIG.
  • Base substrate 10 includes a group III nitride semiconductor layer 12 having a semipolar surface as a main surface.
  • the group III nitride semiconductor layer 12 is, for example, a GaN layer.
  • the base substrate 10 may be a laminated body including layers other than the group III nitride semiconductor layer 12 or may be a single layer including only the group III nitride semiconductor layer 12.
  • a laminated body for example, as shown in FIG. 3A, a laminated body in which a sapphire substrate 11, a buffer layer (not shown in the figure), and a group III nitride semiconductor layer 12 are laminated in this order.
  • the sapphire substrate 11 may be replaced with another different substrate.
  • the buffer layer may not be included.
  • other layers may be included.
  • the semipolar surface is a surface other than the polar surface and the nonpolar surface.
  • the main surface (exposed surface in the figure) of group III nitride semiconductor layer 12 is represented by a semipolar surface on the + c side (a semipolar surface on the Ga polar side: Miller index (hkml), and l is 0 or more.
  • the manufacturing method of the base substrate 10 is not particularly limited, and any technique can be adopted.
  • the group III nitride semiconductor layer 12 may be formed by epitaxially growing a group III nitride semiconductor on the sapphire substrate 11 having a predetermined plane orientation by a MOCVD method through a buffer layer.
  • a metal-containing gas eg, trimethylaluminum, triethylaluminum
  • a group III nitride semiconductor layer obtained by c-plane growth is processed (eg, sliced), and a group III nitride having a desired semipolar plane as a main surface A semiconductor layer (underlying substrate 10) may be obtained.
  • the technique disclosed in Patent Document 1 may be adopted.
  • the maximum diameter of the group III nitride semiconductor layer 12 is, for example, ⁇ 50 mm or more and ⁇ 6 inches or less.
  • the thickness of the group III nitride semiconductor layer 12 is, for example, not less than 50 nm and not more than 500 ⁇ m.
  • the diameter of the sapphire substrate 11 is, for example, ⁇ 50 mm or more and ⁇ 6 inches or less.
  • the thickness of the sapphire substrate 11 is, for example, 100 ⁇ m or more and 10 mm or less.
  • the susceptor 20 has a characteristic that the base substrate 10 that is warped by heating in the first growth step S11 or the second growth step S13 is not deformed by the warping force.
  • Examples of such a susceptor 20 include, but are not limited to, a carbon susceptor, a silicon carbide coated carbon susceptor, a boron nitride coated carbon susceptor, and a quartz susceptor.
  • the back surface of the base substrate 10 (the back surface of the sapphire substrate 11) is fixed to the surface of the susceptor 20. Thereby, deformation of the base substrate 10 is suppressed.
  • a method of fixing a method that does not peel off due to the heating in the first growth step S11 or the second growth step S13, the warping force of the base substrate 10 that can be warped by the heating, or the like is required.
  • a method of fixing using an adhesive such as alumina, carbon, zirconia, silica, or nitride is exemplified.
  • the group III nitride semiconductor is fixed with the base substrate 10 fixed to the susceptor 20.
  • a group III nitride semiconductor is grown on the main surface of the layer 12 by HVPE.
  • the first growth layer 30 composed of a single crystal group III nitride semiconductor is formed.
  • GaN is epitaxially grown under the following growth conditions to form a GaN layer (first growth layer 30).
  • a polycrystalline group III nitride semiconductor is formed along the side surface of the stacked body including the susceptor 20, the base substrate 10, and the first growth layer 30.
  • the polycrystalline group III nitride semiconductor adheres to all or most of the side surfaces of the stacked body.
  • the attached polycrystalline group III nitride semiconductors are connected to each other to form a ring.
  • the stacked body is held inside an annular polycrystalline group III nitride semiconductor.
  • a polycrystalline group III nitride semiconductor can be formed on the back surface of the susceptor 20 in addition to the side surface of the stacked body.
  • the polycrystalline group III nitride semiconductor adheres to all or most of the side surface of the stacked body and the back surface of the susceptor 20.
  • the attached polycrystalline group III nitride semiconductors are connected to each other to form a cup shape.
  • the stacked body is held inside a cup-shaped polycrystalline group III nitride semiconductor.
  • the stacked body including the susceptor 20, the base substrate 10 and the first growth layer 30 is cooled.
  • the purpose of cooling is to generate cracks in the first growth layer 30 using strain (stress) generated due to the difference in linear expansion coefficient between the first growth layer 30 and the sapphire substrate 11. It is to relieve stress. It is desirable that stress is relaxed before the second growth step S13. If the object can be achieved, the cooling method is not particularly limited. For example, after the first growth step S11, the stacked body may be once taken out of the HVPE apparatus and cooled to room temperature.
  • cracks (fissures, cracks, etc.) 31 exist in the first growth layer 30 after the cooling step S12.
  • the crack 31 may exist on the surface of the first growth layer 30 as illustrated. Note that the crack 31 may be generated during the first growth step S11 or may be generated during the cooling step S12.
  • the first growth layer is formed with the base substrate 10 fixed to the susceptor 20.
  • a group III nitride semiconductor is grown on 30 by HVPE.
  • the second growth layer 40 made of a single crystal group III nitride semiconductor is formed.
  • GaN is epitaxially grown under the following growth conditions to form a GaN layer (second growth layer 40).
  • the growth conditions for forming the first growth layer 30 and the growth conditions for forming the second growth layer 40 may be the same or different.
  • the second growth layer 40 is formed on the first growth layer 30 while leaving the annular polycrystalline group III nitride semiconductor formed in the first growth step S11.
  • the purpose of leaving the annular polycrystalline group III nitride semiconductor is to suppress the separation by holding the first growth layer 30 that can be separated into a plurality of portions due to the crack 31 from the outer periphery. . If the first growth layer 30 is separated into a plurality of portions, the surface orientation deviation, handling properties, workability, etc. for each of the plurality of portions are deteriorated. Moreover, when some parts are lost or shattered, the original shape may not be reproduced. According to the present embodiment, since it is possible to suppress the deviation of plane orientation and separation, the inconvenience can be suppressed.
  • the polycrystalline group III nitride semiconductor formed in the first growth step S11 may be left as it is, it is only necessary to realize the above object, and the polycrystalline group III nitride semiconductor formed in the first growth step S11 is not necessarily required. It is not necessary to leave the entire crystal group III nitride semiconductor. That is, a part of the polycrystalline group III nitride semiconductor may be removed.
  • a polycrystalline group III nitride semiconductor is formed.
  • the polycrystalline group III nitride semiconductor can be formed along the side surface of the stacked body including the susceptor 20, the base substrate 10, the first growth layer 30, and the second growth layer 40, or along the back surface of the susceptor 20.
  • a group III nitride semiconductor is grown on the surface of the first growth layer 30 where the cracks 31 exist by the HVPE method, and the second growth layer 40 is formed.
  • the growth surface (the surface of the first growth layer 30) is discontinuous at the crack 31 portion.
  • the group III nitride semiconductors grown from the first surface region and the second surface region separated from each other with the crack 31 as a boundary are joined and integrated with each other as the growth proceeds.
  • the group III nitride semiconductor substrate having at least one of the first growth layer 30 and the second growth layer 40 is separated from the susceptor 20.
  • a stacked body including the susceptor 20, the base substrate 10, the first growth layer 30, and the second growth layer 40 is sliced to include III having at least one of the first growth layer 30 and the second growth layer 40.
  • the group nitride semiconductor substrate may be taken out.
  • the group III nitride semiconductor substrate may be taken out by a method such as grinding or polishing from the susceptor 20 side, or combustion, decomposition or dissolution of the susceptor 20.
  • the group III nitride semiconductor substrate may consist of only part or all of the first growth layer 30, or may consist of only part or all of the second growth layer 40, or the first growth. It may consist of only part or all of the layer 30 and only part or all of the second growth layer 40.
  • a group III nitride semiconductor substrate having a group III nitride semiconductor layer having a semipolar plane as a main surface can be manufactured.
  • the group III nitride semiconductor substrate may be the group III nitride semiconductor substrate taken out in the separation step S14, or the susceptor 20 and the base substrate after the second growth step S13 and before the separation step S14. 10, a stacked body including the first growth layer 30 and the second growth layer 40 may be used.
  • the second growth layer 40 can be formed by epitaxially growing a semiconductor on the first growth layer 30 whose stress has been relaxed (the second growth layer 40). Growth step S13). For this reason, cracks and cracks are less likely to occur in the second growth layer 40 as compared with the case where the first growth layer 30 is thickened to an equivalent thickness without relaxing the stress.
  • a group III nitride semiconductor having a semipolar surface as a main surface and a sufficient diameter can be grown in a thick film.
  • a bulk crystal including the first growth layer 30 and the second growth layer 40 is obtained.
  • the thickness of the second growth layer 40 is not less than 500 ⁇ m and not more than 20 mm, and the maximum aperture is not less than ⁇ 50 mm and not more than ⁇ 6 inches.
  • the film thickness of the first growth layer 30 is not less than 100 ⁇ m and not more than 10 mm. When the first growth layer 30 and the second growth layer 40 are combined, the film thickness is 600 ⁇ m or more and 30 mm or less.
  • the surface of the second growth layer 40 is uneven, and m-plane facets are present.
  • a part (group III nitride semiconductor layer) is cut out from the bulk crystal (separation step S14).
  • a group III nitride semiconductor substrate having a semipolar surface as a main surface and a sufficient aperture and thickness can be efficiently produced.
  • the maximum diameter of the group III nitride semiconductor layer is ⁇ 50 mm or more and ⁇ 6 inches or less
  • the thickness of the group III nitride semiconductor layer is 100 ⁇ m or more and 10 mm or less.
  • a crack 31 is generated in the first growth layer 30 when stress is relieved.
  • the second growth layer 40 grown on the first growth layer 30 has a first surface region and a second surface region of the first growth layer 30 separated from each other with the crack 31 as a boundary. Crystals grown from each are joined together.
  • dislocations may occur on the interface between the first surface region and the second surface region. If the plane orientations of the first surface region and the second surface region are shifted, dislocations on the interface increase.
  • the first growth layer 30 is held from the outer periphery by an annular polycrystalline group III nitride semiconductor. For this reason, the shift
  • the same can be performed without the constraint.
  • the number of cracks 31 generated in the first growth layer 30 can be reduced as compared with the case where processing is performed.
  • the group III nitride semiconductor substrate manufacturing method of the present embodiment in which the second growth step S13 is performed in a state where the stacked body including the base substrate 10 and the first growth layer 30 is constrained by the susceptor 20, Compared with the case where the same process is performed without any constraint, the number of cracks generated in the first growth layer 30 and the second growth layer 40 can be reduced and the separation can be suppressed.
  • a large-diameter group III nitride semiconductor substrate having a semipolar plane as a main surface is realized.
  • FIGS. 4A and 4B are plan views of the group III nitride semiconductor substrate 50, showing the main surface.
  • the second portion 52 is attached to the outer periphery of the first portion 51.
  • the second portion 52 has an annular shape and holds the first portion 51 therein.
  • the second portion 52 may be left as it is randomly attached as shown in FIG. 4 (1), or may be prepared by polishing or grinding as shown in FIG. 4 (2).
  • the second portion 52 can increase the diameter.
  • handling properties and workability are improved, and when the group III nitride semiconductor substrate 50 is used as a seed substrate, a large growth area of the first portion 51 composed of a single crystal can be secured. it can.
  • the maximum diameter of the first portion 51 is ⁇ 50 mm to ⁇ 6 inches
  • the maximum diameter of the group III nitride semiconductor layer having the first portion 51 and the second portion 52 is ⁇ 51 mm to ⁇ 6.5 inches. is there.
  • the group III nitride semiconductor layer including a group III nitride semiconductor layer including a plurality of portions having different crystal axis directions is used.
  • Group nitride semiconductor substrate 50 is manufactured.
  • 6 is a cross-sectional view taken along the line AA ′ of FIG.
  • Each of the illustrated region A and region B is a portion grown from each of the first surface region and the second surface region of the first growth layer 30 separated from each other with the crack 31 as a boundary.
  • the crystals in the region A and the region B are caused by the crystal axis misalignment between the first surface region and the second surface region of the first growth layer 30 (deviation due to the crack 31), etc.
  • the directions are different from each other.
  • the direction Y of the crystal axis in the region A and the direction Z of the crystal axis in the region B shown in the figure indicate the same crystal axis direction.
  • This feature is a feature that appears in the group III nitride semiconductor substrate 50 manufactured by the method for manufacturing a group III nitride semiconductor substrate of the present embodiment.
  • the deviation of the plane orientation can be suppressed by the presence of the annular polycrystalline group III nitride semiconductor that holds the first growth layer 30 from the outer periphery.
  • the angle formed by the direction Y of the crystal axis in the region A and the direction Z of the crystal axis in the region B can be suppressed to 2 ° or less.
  • the first growth layer 30 formed in the first growth step S11 is adjusted by adjusting the separation method in the separation step S14.
  • the group III nitride semiconductor substrate 50 including part or all and part or all of the second growth layer 40 formed in the second growth step S13 can be manufactured.
  • the group III nitride semiconductor substrate 50 is in a state in which a part or all of the first growth layer 30 and a part or all of the second growth layer 40 are laminated.
  • the interface between the first growth layer 30 and the second growth layer 40 is uneven, and an m-plane facet exists at the interface.
  • This feature is a feature that appears in the group III nitride semiconductor substrate 50 manufactured by the method for manufacturing a group III nitride semiconductor substrate of the present embodiment.
  • the group III nitride semiconductor substrate 50 is cut out while leaving the surface of the second growth layer 40, so that the second A group III nitride semiconductor substrate 50 having surface characteristics of the growth layer 40 can be obtained.
  • the surface of the second growth layer 40 is uneven and has m-plane facets. For this reason, the surface of the group III nitride semiconductor substrate 50 is also uneven, and there is an m-plane facet.
  • the plane orientation of the main surface of the group III nitride semiconductor layer 12 was ( ⁇ 1-12-3), the maximum diameter was ⁇ 4 inches, and the thickness was 15 ⁇ m.
  • the base substrate 10 was fixed to a carbon susceptor (susceptor 20) (adhering step S10). Specifically, the back surface of the sapphire substrate 11 was bonded to the main surface of the carbon susceptor using an alumina adhesive.
  • FIG. 7 shows a state in which the base substrate 10 fixed to the carbon susceptor is observed from the group III nitride semiconductor layer 12 side.
  • a group III nitride semiconductor (GaN) is grown on the main surface of the group III nitride semiconductor layer 12 by the HVPE method (first growth step S11).
  • a first growth layer (GaN layer) 30 composed of a single crystal group III nitride semiconductor was formed.
  • the growth conditions are as follows.
  • FIG. 8 shows a state in which the laminated body after cooling is observed from the first growth layer 30 side. It can be seen that polycrystalline group III nitride semiconductors are attached along the outer periphery, and that these are connected to each other to form an annular shape, and the above-described stacked body is held therein. The white dotted line is added to the image and indicates the position of the base substrate 10. Although it is difficult to understand in the figure, a crack 31 was present on the surface of the first growth layer 30. The presence of the crack 31 is shown separately.
  • the group III group is formed on the main surface of the first growth layer 30 where the crack 31 is present by the HVPE method.
  • a nitride semiconductor (GaN) was grown (second growth step S13).
  • a second growth layer (GaN layer) 40 made of a single crystal group III nitride semiconductor was formed.
  • the growth conditions are as follows.
  • FIG. 9 shows a state in which the laminate including the carbon susceptor, the base substrate 10, the first growth layer 30, and the second growth layer 40 is observed from the second growth layer 40 side.
  • FIG. 12 shows a state in which the laminate is observed obliquely from above.
  • the polycrystalline group III nitride semiconductor is adhered along the outer periphery, and that these are connected to each other to form an annular shape and hold the above-mentioned laminated body therein. Further, it can be seen that the number of polycrystalline group III nitride semiconductors is increased as compared with FIG. Furthermore, it can be seen that the polycrystalline group III nitride semiconductor is connected to the back surface side of the multilayer body to form a cup shape, and that the multilayer body is held inside. Although not shown, even after the first growth step S11, as shown in FIG. 12, the polycrystalline group III nitride semiconductor is in a cup shape, and the stacked body is held therein. .
  • the maximum diameter of the second growth layer 40 was approximately ⁇ 4 inches.
  • the maximum diameter of the surface including the second growth layer 40 and the polycrystalline group III nitride semiconductor along the outer periphery thereof was about 130 mm. Further, no cracks occurred in the second growth layer 40.
  • FIG. 10 shows a state where each of the plurality of group III nitride semiconductor substrates 50 taken out is observed from the main surface (semipolar surface) side.
  • “No. 4” is the group III nitride semiconductor substrate 50 taken out from the first growth layer 30 side. 3, no. 2, no.
  • the first growth layer 30 is separated. It can be seen that the above-described joining line (crack) exists in the vertical direction in the figure. And No. Observing 1 to 4, it can be seen that as the distance from the first growth layer 30 increases, the bonding line decreases or decreases. In addition, No. In 1, in order to clearly indicate a crack, a process of drawing a line along the crack is performed.
  • FIG. 11 shows a state in which the surface of the first growth layer 30 is observed with a stereomicroscope after the cooling step S12.
  • the figure shows a plurality of irregularities extending from bottom to top in the figure.
  • an m-plane facet in which side surfaces extending from bottom to top in the figure mainly include (0-11-2) plane and (-101-2) plane ( This is a facet plane composed of facets having a plane orientation formed in the range of 0 to ⁇ 90 ° in the c-axis direction from the m plane.
  • a fixing step of fixing a base substrate including a group III nitride semiconductor layer having a semipolar surface as a main surface to a susceptor With the base substrate fixed to the susceptor, a group III nitride semiconductor is grown on the main surface of the group III nitride semiconductor layer by a HVPE (Hydride Vapor Phase Epitaxy) method, and a first growth layer is formed.
  • HVPE Hydrodride Vapor Phase Epitaxy
  • a group III nitride semiconductor substrate is formed by growing a group III nitride semiconductor by HVPE on the surface of the first growth layer where cracks are present, thereby forming the second growth layer.
  • Manufacturing method. 4 In the method for producing a group III nitride semiconductor substrate according to any one of 1 to 3, In the fixing step, a group III nitride semiconductor substrate manufacturing method in which the base substrate is fixed to the susceptor using an adhesive. 5).
  • the method for producing a group III nitride semiconductor substrate according to any one of 1 to 4 In the first growth step, an annular polycrystalline group III nitride semiconductor is formed along a side surface of the stacked body including the susceptor, the base substrate, and the first growth layer. In the second growth step, a group III nitride semiconductor substrate that forms the second growth layer on the first growth layer while leaving the annular polycrystalline group III nitride semiconductor remains. Production method. 6). In the method for producing a group III nitride semiconductor substrate according to any one of 1 to 5, The base substrate includes a group III nitride semiconductor substrate including a sapphire substrate and the group III nitride semiconductor layer. 7).
  • a group III nitride semiconductor layer having a semipolar plane as a main surface The group III nitride semiconductor substrate, wherein the group III nitride semiconductor layer has a maximum diameter of ⁇ 50 mm or more, and the group III nitride semiconductor layer has a thickness of 100 ⁇ m or more. 8).
  • the group III nitride semiconductor layer is a group III nitride semiconductor substrate including a plurality of portions having different crystal axis directions. 9.
  • the group III nitride semiconductor layer has a first portion made of single crystal and a second portion made of polycrystal and attached to the outer periphery of the first portion.
  • the group III nitride semiconductor layer is formed by laminating a first group III nitride semiconductor layer and a second group III nitride semiconductor layer, A group III nitride semiconductor substrate in which an interface between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer is uneven, and an m-plane facet exists at the interface. 11.

Abstract

半極性面を主面とするＩＩＩ族窒化物半導体層を含む下地基板をサセプターに固着させる固着工程Ｓ１０と、サセプターに下地基板を固着させた状態で、ＩＩＩ族窒化物半導体層の主面上にＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させ、第１の成長層を形成する第１の成長工程Ｓ１１と、サセプター、下地基板及び第１の成長層を含む積層体を冷却する冷却工程Ｓ１２と、サセプターに下地基板を固着させた状態で、第１の成長層の上に、ＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させ、第２の成長層を形成する第２の成長工程Ｓ１３と、を有するＩＩＩ族窒化物半導体基板の製造方法を提供する。

Description

ＩＩＩ族窒化物半導体基板の製造方法、ＩＩＩ族窒化物半導体基板、及び、バルク結晶
　本発明は、ＩＩＩ族窒化物半導体基板の製造方法、ＩＩＩ族窒化物半導体基板、及び、バルク結晶に関する。
　半極性面を主面とするＩＩＩ族窒化物半導体層を含む基板の開発がなされている。関連する技術が、特許文献１に開示されている。
　特許文献１には、ＩＩＩ族窒化物半導体で構成された層であって、主面の法線が［１１－２２］軸から＋ｃ軸方向に５度以上１７度以下の範囲で傾斜した層を有する基板が開示されている。
　その製造方法としては、主面が所定の面方位となった下地基板（サファイア基板、ＩＩＩ族窒化物半導体基板等）の上に、ＭＯＣＶＤ（metal organic chemical vapor deposition）法、分子線エピタキシー法、ＨＶＰＥ（Hydride Vapor Phase Epitaxy）法等でＩＩＩ族窒化物半導体をエピタキシャル成長させることで、上述のような層を形成する方法が開示されている。そして、ＨＶＰＥ法を用いると厚膜成長できて好ましいことが開示されている。
　しかし、特許文献１は、ＭＯＣＶＤ法を用いてＩＩＩ族窒化物半導体を成長させる実施例のみを開示しており、ＨＶＰＥ法でＩＩＩ族窒化物半導体を厚膜成長させる実施例を開示していない。
特開２０１６－１２７１７号公報
　製造効率向上等のため、半極性面を主面とするＩＩＩ族窒化物半導体を厚膜成長させることが望まれる。成長速度が十分でないＭＯＣＶＤ法の場合、これを実現するのは難しい。さらに、本発明者らは、ＨＶＰＥ法を用いる手段を検討した結果、次のような課題を新たに見出した。
　ＨＶＰＥ法で半極性面を主面とするＩＩＩ族窒化物半導体を連続的に成長させ、厚膜化した場合、成長させたＩＩＩ族窒化物半導体の層が割れ易い。かかる場合、十分な大きさの口径を確保できない等の問題が発生する。
　本発明は、半極性面を主面とするＩＩＩ族窒化物半導体を成長させるための新たな技術を提供することを課題とする。
　本発明によれば、
　半極性面を主面とするＩＩＩ族窒化物半導体層を含む下地基板をサセプターに固着させる固着工程と、
　前記サセプターに前記下地基板を固着させた状態で、前記ＩＩＩ族窒化物半導体層の前記主面上にＨＶＰＥ（Hydride Vapor Phase Epitaxy）法でＩＩＩ族窒化物半導体を成長させ、第１の成長層を形成する第１の成長工程と、
　前記第１の成長工程の後、前記サセプター、前記下地基板及び前記第１の成長層を含む積層体を冷却する冷却工程と、
　前記冷却工程の後、前記サセプターに前記下地基板を固着させた状態で、前記第１の成長層の上に、ＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させ、第２の成長層を形成する第２の成長工程と、
を有するＩＩＩ族窒化物半導体基板の製造方法が提供される。
　また、本発明によれば、
　半極性面を主面とするＩＩＩ族窒化物半導体層を含み、
　前記ＩＩＩ族窒化物半導体層の最大径はΦ５０ｍｍ以上であり、前記ＩＩＩ族窒化物半導体層の厚さは１００μｍ以上であるＩＩＩ族窒化物半導体基板が提供される。
　また、本発明によれば、
　ＩＩＩ族窒化物半導体の単結晶で構成され、半極性面を主面とし、最大径はΦ５０ｍｍ以上であり、厚さが６００μｍ以上である層を含むバルク結晶が提供される。
　本発明によれば、半極性面を主面とするＩＩＩ族窒化物半導体を成長させるための新たな技術が実現される。
　上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示すフローチャートである。 本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの他の一例を示すフローチャートである。 本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示す工程図である。 本実施形態のIII族窒化物半導体基板の特徴を説明するための模式図である。 本実施形態のIII族窒化物半導体基板の特徴を説明するための模式図である。 本実施形態のIII族窒化物半導体基板の特徴を説明するための模式図である。 本実施形態のIII族窒化物半導体基板の製造方法で得られる構造体の一例の画像である。 本実施形態のIII族窒化物半導体基板の製造方法で得られる構造体の一例の画像である。 本実施形態のIII族窒化物半導体基板の製造方法で得られる構造体の一例の画像である。 本実施形態のIII族窒化物半導体基板の製造方法で得られる構造体の一例の画像である。 第１の成長層の表面を実体顕微鏡で観察した画像である。 本実施形態のIII族窒化物半導体基板の製造方法で得られる構造体の一例の画像である。
　以下、本発明のＩＩＩ族窒化物半導体基板、及び、ＩＩＩ族窒化物半導体基板の製造方法の実施形態について図面を用いて説明する。なお、図はあくまで発明の構成を説明するための概略図であり、各部材の大きさ、形状、数、異なる部材の大きさの比率などは図示するものに限定されない。
　図１のフローチャートは、本実施形態のＩＩＩ族窒化物半導体基板の製造方法の処理の流れの一例を示す。図示するように、本実施形態のＩＩＩ族窒化物半導体基板の製造方法は、固着工程Ｓ１０と、第１の成長工程Ｓ１１と、冷却工程Ｓ１２と、第２の成長工程Ｓ１３とをこの順に行う。
　図２のフローチャートは、本実施形態のＩＩＩ族窒化物半導体基板の製造方法の処理の流れの他の一例を示す。当該例は、第２の成長工程Ｓ１３の後に分離工程Ｓ１４を行う点で、図１の例と異なる。
　以下、図１及び図２のフローチャートと、図３の工程図を用いて、各工程を説明する。
　図１及び図２に示す固着工程Ｓ１０では、下地基板をサセプターに固着させる。例えば、図３（１）に示すような下地基板１０を、図３（２）に示すようにサセプター２０に固着させる。
　まず、下地基板１０について説明する。下地基板１０は、半極性面を主面とするＩＩＩ族窒化物半導体層１２を含む。ＩＩＩ族窒化物半導体層１２は、例えばＧａＮ層である。
　下地基板１０は、ＩＩＩ族窒化物半導体層１２以外の層を含む積層体であってもよいし、ＩＩＩ族窒化物半導体層１２のみの単層であってもよい。積層体の例としては、例えば、図３（１）に示すように、サファイア基板１１と、バッファ層（図中、省略）と、ＩＩＩ族窒化物半導体層１２とをこの順に積層した積層体が例示されるが、これに限定されない。例えば、サファイア基板１１を他の異種基板に代えてもよい。また、バッファ層を含まなくてもよい。また、その他の層を含んでもよい。
　半極性面は、極性面及び無極性面以外の面である。ＩＩＩ族窒化物半導体層１２の主面（図中、露出している面）は、＋ｃ側の半極性面（Ｇａ極性側の半極性面：ミラー指数（ｈｋｍｌ）で表され、ｌが０より大の半極性面）であってもよいし、－ｃ側の半極性面（Ｎ極性側の半極性面：ミラー指数（ｈｋｍｌ）で表され、ｌが０未満の半極性面）であってもよい。
　下地基板１０の製造方法は特段制限されず、あらゆる技術を採用できる。例えば、所定の面方位となったサファイア基板１１上に、バッファ層を介してＭＯＣＶＤ法でＩＩＩ族窒化物半導体をエピタキシャル成長させることで、ＩＩＩ族窒化物半導体層１２を形成してもよい。この場合、サファイア基板１１の主面の面方位や、バッファ層を形成する前のサファイア基板１１に対して行う熱処理時の窒化処理の有無や、バッファ層を形成する際の成長条件や、ＩＩＩ族窒化物半導体層１２を形成する際の成長条件や、サファイア基板１１の主面上に金属含有ガス（例：トリメチルアルミニウム、トリエチルアルミニウム）を供給して金属膜及び炭化金属膜を形成する処理や、バッファ層やＩＩＩ族窒化物半導体層１２を形成する際の成長条件等を調整することで、主面がＮ極性側及びＧａ極性側いずれかの所望の半極性面を露出させるかを調整できる。
　下地基板１０の製造方法のその他の例として、ｃ面成長して得られたＩＩＩ族窒化物半導体層を加工し（例：スライス等）、所望の半極性面を主面とするＩＩＩ族窒化物半導体層（下地基板１０）を得てもよい。その他、特許文献１に開示の技術を採用してもよい。
　ＩＩＩ族窒化物半導体層１２の最大径は、例えばΦ５０ｍｍ以上Φ６インチ以下である。ＩＩＩ族窒化物半導体層１２の厚さは、例えば５０ｎｍ以上５００μｍ以下である。サファイア基板１１の径は、例えばΦ５０ｍｍ以上Φ６インチ以下である。サファイア基板１１の厚さは、例えば１００μｍ以上１０ｍｍ以下である。
　次に、サセプター２０について説明する。サセプター２０は、第１の成長工程Ｓ１１や第２の成長工程Ｓ１３での加熱で反り得る下地基板１０の当該反る力で変形しない特性等を有する。このようなサセプター２０の例として、カーボンサセプター、シリコンカーバイドコートカーボンサセプター、ボロンナイトライドコートカーボンサセプター、石英サセプター等が例示されるがこれらに限定されない。
　次に、下地基板１０をサセプター２０に固着させる方法について説明する。本実施形態では、図３（２）に示すように、下地基板１０の裏面（サファイア基板１１の裏面）をサセプター２０の面に固着する。これにより、下地基板１０の変形を抑制する。固着する方法としては、第１の成長工程Ｓ１１や第２の成長工程Ｓ１３での加熱や、当該加熱で反り得る下地基板１０の当該反る力等により剥がれない方法が要求される。例えば、アルミナ系、カーボン系、ジルコニア系、シリカ系、ナイトライド系等の接着剤を用いて固着する方法が例示される。
　図１及び図２に戻り、固着工程Ｓ１０の後の第１の成長工程Ｓ１１では、図３（３）に示すように、サセプター２０に下地基板１０を固着させた状態で、ＩＩＩ族窒化物半導体層１２の主面上にＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させる。これにより、単結晶のＩＩＩ族窒化物半導体で構成された第１の成長層３０を形成する。例えば、以下の成長条件でＧａＮをエピタキシャル成長させ、ＧａＮ層（第１の成長層３０）を形成する。
成長温度：９００℃～１１００℃
成長時間：１ｈ～５０ｈ
Ｖ／ＩＩＩ比：１～２０
成長膜厚：１００μｍ～１０ｍｍ
　第１の成長工程Ｓ１１では、サセプター２０、下地基板１０及び第１の成長層３０を含む積層体の側面に沿って、多結晶のＩＩＩ族窒化物半導体が形成される。多結晶のＩＩＩ族窒化物半導体は、上記積層体の側面の全部又は大部分に付着する。付着した多結晶のＩＩＩ族窒化物半導体は互いに繋がり、環状となる。そして、上記積層体は、環状の多結晶のＩＩＩ族窒化物半導体の内部でホールドされる。
　なお、第１の成長工程Ｓ１１では、上記積層体の側面に加えて、サセプター２０の裏面にも、多結晶のＩＩＩ族窒化物半導体が形成され得る。多結晶のＩＩＩ族窒化物半導体は、上記積層体の側面及びサセプター２０の裏面の全部又は大部分に付着する。付着した多結晶のＩＩＩ族窒化物半導体は互いに繋がり、カップ状の形状となる。そして、上記積層体は、カップ状の多結晶のＩＩＩ族窒化物半導体の内部でホールドされる。
　図１及び図２に戻り、第１の成長工程Ｓ１１の後の冷却工程Ｓ１２では、サセプター２０、下地基板１０及び第１の成長層３０を含む積層体を冷却する。ここでの冷却の目的は、第１の成長層３０とサファイア基板１１との線膨張係数差に起因して発生する歪み（応力）を利用して第１の成長層３０にクラックを発生させることで、応力を緩和することである。第２の成長工程Ｓ１３の前に、応力を緩和していることが望まれる。当該目的を達成できれば、その冷却の方法は特段制限されない。例えば、第１の成長工程Ｓ１１の後、上記積層体をＨＶＰＥ装置の外に一旦取り出し、室温まで冷却してもよい。
　図３（３）に示すように、冷却工程Ｓ１２の後の第１の成長層３０には、クラック（裂け目、ひび割れ等）３１が存在する。クラック３１は、図示するように、第１の成長層３０の表面に存在してもよい。なお、クラック３１は、第１の成長工程Ｓ１１の間に発生したものであってもよいし、冷却工程Ｓ１２の間に発生したものであってもよい。
　図１及び図２に戻り、冷却工程Ｓ１２の後の第２の成長工程Ｓ１３では、図３（４）に示すように、サセプター２０に下地基板１０を固着させた状態で、第１の成長層３０の上に、ＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させる。これにより、単結晶のＩＩＩ族窒化物半導体で構成された第２の成長層４０を形成する。例えば、以下の成長条件でＧａＮをエピタキシャル成長させ、ＧａＮ層（第２の成長層４０）を形成する。第１の成長層３０を形成するための成長条件と第２の成長層４０を形成するための成長条件は、同じであってもよいし、異なってもよい。
成長温度：９００℃～１１００℃
成長時間：１ｈ～５０ｈ
Ｖ／ＩＩＩ比：１～２０
成長膜厚：１００μｍ～１０ｍｍ
　第２の成長工程Ｓ１３では、第１の成長工程Ｓ１１で形成された環状の多結晶のＩＩＩ族窒化物半導体を残した状態で、第１の成長層３０の上に第２の成長層４０を形成する。環状の多結晶のＩＩＩ族窒化物半導体を残す目的は、クラック３１に起因して複数の部分に分離し得る第１の成長層３０を外周からホールドすることで、当該分離を抑制することである。第１の成長層３０が複数の部分に分離してしまうと、複数の部分ごとの面方位ずれや、ハンドリング性、作業性等が悪くなる。また、一部の部品がなくなったり、粉々になったりすることで、元の形状を再現できなくなる恐れもある。本実施形態によれば面方位ずれや分離を抑制できるので、当該不都合を抑制できる。
　なお、第１の成長工程Ｓ１１で形成された多結晶のＩＩＩ族窒化物半導体の全部をそのまま残してもよいが、上記目的を実現できればよく、必ずしも、第１の成長工程Ｓ１１で形成された多結晶のＩＩＩ族窒化物半導体の全部を残さなくてもよい。すなわち、多結晶のＩＩＩ族窒化物半導体の一部を除去してもよい。
　第２の成長工程Ｓ１３においても、多結晶のＩＩＩ族窒化物半導体が形成される。多結晶のＩＩＩ族窒化物半導体は、サセプター２０、下地基板１０、第１の成長層３０及び第２の成長層４０を含む積層体の側面や、サセプター２０の裏面に沿って形成され得る。
　また、第２の成長工程Ｓ１３では、クラック３１が存在する第１の成長層３０の表面上に、ＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させ、第２の成長層４０を形成する。この場合、成長面（第１の成長層３０の表面）は、クラック３１部分において不連続となる。クラック３１を境に互いに分かれた第１の表面領域及び第２の表面領域各々から成長したＩＩＩ族窒化物半導体は、成長が進むと互いに接合し、一体化する。
　図２に戻り、第２の成長工程Ｓ１３の後の分離工程Ｓ１４では、第１の成長層３０及び第２の成長層４０の少なくとも一方を有するＩＩＩ族窒化物半導体基板を、サセプター２０から分離する。例えば、サセプター２０、下地基板１０、第１の成長層３０及び第２の成長層４０を含む積層体をスライスして、第１の成長層３０及び第２の成長層４０の少なくとも一方を有するＩＩＩ族窒化物半導体基板を取り出してもよい。その他、サセプター２０側からの研削、研磨や、サセプター２０の燃焼、分解、溶解などの方法でＩＩＩ族窒化物半導体基板を取り出してもよい。
　ＩＩＩ族窒化物半導体基板は、第１の成長層３０の一部又は全部のみからなってもよいし、第２の成長層４０の一部又は全部のみからなってもよいし、第１の成長層３０の一部又は全部と第２の成長層４０の一部又は全部のみからなってもよい。
　以上説明した本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、半極性面を主面とするＩＩＩ族窒化物半導体層を有するＩＩＩ族窒化物半導体基板を製造することができる。ＩＩＩ族窒化物半導体基板は、分離工程Ｓ１４で取り出されたＩＩＩ族窒化物半導体基板であってもよいし、第２の成長工程Ｓ１３の後、かつ、分離工程Ｓ１４の前のサセプター２０、下地基板１０、第１の成長層３０及び第２の成長層４０を含む積層体であってもよい。
　次に、本実施形態のＩＩＩ族窒化物半導体基板の製造方法の効果、及び、当該製造方法で製造された本実施形態のＩＩＩ族窒化物半導体基板の特徴を説明する。
　本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、応力を緩和した第１の成長層３０の上に半導体をエピタキシャル成長させ、第２の成長層４０を形成することができる（第２の成長工程Ｓ１３）。このため、応力を緩和せずに第１の成長層３０を厚膜化して同等の厚さにした場合に比べて、第２の成長層４０にクラックや割れが生じにくい。
　このため、本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、半極性面を主面とし、かつ、十分な口径のＩＩＩ族窒化物半導体を厚膜成長させることが可能となる。結果、第１の成長層３０及び第２の成長層４０を含むバルク結晶が得られる。例えば、第２の成長層４０の膜厚は５００μｍ以上２０ｍｍ以下であり、その最大口径はΦ５０ｍｍ以上Φ６インチ以下である。また、第１の成長層３０の膜厚は、１００μｍ以上１０ｍｍ以下である。第１の成長層３０と第２の成長層４０をあわせると、その膜厚は６００μｍ以上３０ｍｍ以下となる。第２の成長層４０の表面は凹凸になっており、ｍ面系ファセットが存在する。
　上述のように十分な口径及び十分な膜厚のバルク結晶を製造できる本実施形態によれば、当該バルク結晶から一部（ＩＩＩ族窒化物半導体層）を切り出したりすることで（分離工程Ｓ１４）、半極性面を主面とし、かつ、十分な口径及び厚さを有するＩＩＩ族窒化物半導体基板を効率的に製造することができる。例えば、ＩＩＩ族窒化物半導体層の最大径はΦ５０ｍｍ以上Φ６インチ以下であり、ＩＩＩ族窒化物半導体層の厚さは１００μｍ以上１０ｍｍ以下である。
　なお、応力を緩和する際に第１の成長層３０にはクラック３１が発生する。そして、このような第１の成長層３０の上に成長する第２の成長層４０は、クラック３１を境に互いに分かれた第１の成長層３０の第１の表面領域及び第２の表面領域各々から成長した結晶が互いに接合することで形成される。ここで、第１の表面領域及び第２の表面領域の界面上には、転位が生じ得る。そして、第１の表面領域及び第２の表面領域の面方位がずれていると、上記界面上の転位が増加する。本実施形態では、環状の多結晶のＩＩＩ族窒化物半導体により、第１の成長層３０を外周からホールドする。このため、上記面方位のずれを抑制できる。結果、上記界面上における転位増加を抑制することができる。
　また、下地基板１０をサセプター２０で拘束した状態で第１の成長工程Ｓ１１、冷却工程Ｓ１２を行う本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、当該拘束がない状態で同様の処理を行う場合に比べて、第１の成長層３０に発生するクラック３１の数を減らすことができる。
　また、下地基板１０及び第１の成長層３０を含む積層体をサセプター２０で拘束した状態で第２の成長工程Ｓ１３を行う本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、当該拘束がない状態で同様の処理を行う場合に比べて、第１の成長層３０や第２の成長層４０に発生するクラックの数を減らすこと、分離することを抑制することができる。
　以上より、本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、半極性面を主面とし、大口径のＩＩＩ族窒化物半導体基板が実現される。
　また、本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、図４（１）及び（２）に示すように、単結晶で構成された第１の部分５１と、多結晶で構成された第２の部分５２とで構成されたＩＩＩ族窒化物半導体層を有するＩＩＩ族窒化物半導体基板５０を製造することができる。図４（１）及び（２）は、ＩＩＩ族窒化物半導体基板５０の平面図であり、主面が示されている。
　第２の部分５２は、第１の部分５１の外周に付着している。第２の部分５２は環状となり、その内部に第１の部分５１をホールドする。第２の部分５２は、図４（１）に示すようにランダムに付着した状態そのままであってもよいし、図４（２）に示すように研磨や研削等により整えられてもよい。
　このような本実施形態のＩＩＩ族窒化物半導体基板５０によれば、第２の部分５２により径を稼ぐことができる。結果、ハンドリング性や作業性が向上すること、また、ＩＩＩ族窒化物半導体基板５０を種基板として利用する際に、単結晶で構成された第１の部分５１の成長面積を大きく確保することができる。例えば、第１の部分５１の最大径はΦ５０ｍｍ以上Φ６インチ以下であり、第１の部分５１及び第２の部分５２を有するＩＩＩ族窒化物半導体層の最大径はΦ５１ｍｍ以上Φ６．５インチ以下である。
　また、本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、図５及び図６に示すように、結晶軸の向きが互いに異なる複数の部分を含むＩＩＩ族窒化物半導体層を有するＩＩＩ族窒化物半導体基板５０が製造される。図６は、図５のＡ－Ａ´の断面図である。図示する領域Ａ及び領域Ｂ各々は、クラック３１を境に互いに分かれた第１の成長層３０の第１の表面領域及び第２の表面領域各々から成長した部分である。
　領域Ａ及び領域Ｂの結晶は、第１の成長層３０の第１の表面領域及び第２の表面領域間の結晶軸のずれ（クラック３１に起因するずれ）等に起因して、結晶軸の向きが互いに異なる。図示する領域Ａの結晶軸の向きＹと領域Ｂの結晶軸の向きＺは、同じ結晶軸の向きを示している。当該特徴は、本実施形態のＩＩＩ族窒化物半導体基板の製造方法で製造されたＩＩＩ族窒化物半導体基板５０に現れる特徴である。なお、上述の通り、本実施形態では、第１の成長層３０を外周からホールドする環状の多結晶のＩＩＩ族窒化物半導体の存在により、面方位のずれを抑制できる。結果、領域Ａの結晶軸の向きＹと領域Ｂの結晶軸の向きＺとのなす角を２°以下に抑えることができる。
　また、本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、分離工程Ｓ１４での分離の仕方を調整することで、第１の成長工程Ｓ１１で形成された第１の成長層３０の一部又は全部と、第２の成長工程Ｓ１３で形成された第２の成長層４０の一部又は全部とを含むＩＩＩ族窒化物半導体基板５０を製造することができる。
　当該ＩＩＩ族窒化物半導体基板５０は、第１の成長層３０の一部又は全部と、第２の成長層４０の一部又は全部とが積層した状態となっている。そして、第１の成長層３０と第２の成長層４０との界面は凹凸になっており、界面にはｍ面系ファセットが存在する。当該特徴は、本実施形態のＩＩＩ族窒化物半導体基板の製造方法で製造されたＩＩＩ族窒化物半導体基板５０に現れる特徴である。
　また、本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、分離工程Ｓ１４において、第２の成長層４０の表面を残してＩＩＩ族窒化物半導体基板５０を切り出すことで、第２の成長層４０の表面の特徴を備えるＩＩＩ族窒化物半導体基板５０を得ることができる。上述の通り、第２の成長層４０の表面は凹凸になっており、ｍ面系ファセットが存在する。このため、当該ＩＩＩ族窒化物半導体基板５０の表面も凹凸になっており、ｍ面系ファセットが存在する。
＜実施例＞
　次に、実施例を示す。まず、径がΦ４インチで、主面の面方位がｍ面のサファイア基板１１の上に、バッファ層を介して、ＭＯＣＶＤ法でＩＩＩ族窒化物半導体層（ＧａＮ層）１２を形成した下地基板１０を準備した。ＩＩＩ族窒化物半導体層１２の主面の面方位は（－１－１２－３）、最大径はΦ４インチ、厚さは１５μｍであった。
　次に、当該下地基板１０をカーボンサセプター（サセプター２０）に固着した（固着工程Ｓ１０）。具体的には、アルミナ系の接着剤を用いて、サファイア基板１１の裏面をカーボンサセプターの主面に貼りあわせた。カーボンサセプターに固着した下地基板１０をＩＩＩ族窒化物半導体層１２の側から観察した様子を図７に示す。
　次に、カーボンサセプターに下地基板１０を固着させた状態で、ＩＩＩ族窒化物半導体層１２の主面上にＨＶＰＥ法でＩＩＩ族窒化物半導体（ＧａＮ）を成長させた（第１の成長工程Ｓ１１）。これにより、単結晶のＩＩＩ族窒化物半導体で構成された第１の成長層（ＧａＮ層）３０を形成した。成長条件は以下の通りである。
成長温度：１０４０℃
成長時間：１５時間
Ｖ／ＩＩＩ比：１０
成長膜厚：４．４ｍｍ
　次に、カーボンサセプター、下地基板１０及び第１の成長層３０を含む積層体を、ＨＶＰＥ装置から取り出し、室温まで冷却した（冷却工程Ｓ１２）。冷却後の積層体を第１の成長層３０の側から観察した様子を図８に示す。外周沿いに多結晶のＩＩＩ族窒化物半導体が付着していること、また、これらが互いに繋がって環状になり、その内部に上記積層体をホールドしていることが分かる。白の点線は画像に追記したものであり、下地基板１０の位置を示している。なお、図では分かりにくいが、第１の成長層３０の表面にはクラック３１が存在した。クラック３１の存在は、別途示す。
　次に、カーボンサセプターに下地基板１０を固着させ、かつ、多結晶のＩＩＩ族窒化物半導体を残した状態で、クラック３１が存在する第１の成長層３０の主面上にＨＶＰＥ法でＩＩＩ族窒化物半導体（ＧａＮ）を成長させた（第２の成長工程Ｓ１３）。これにより、単結晶のＩＩＩ族窒化物半導体で構成された第２の成長層（ＧａＮ層）４０を形成した。成長条件は以下の通りである。
成長温度：１０４０℃
成長時間：１４時間
Ｖ／ＩＩＩ比：１０
成長膜厚：３．０ｍｍ（第１の成長層３０と第２の成長層４０との合計膜厚は７．４ｍｍ）
　カーボンサセプター、下地基板１０、第１の成長層３０及び第２の成長層４０を含む積層体を、第２の成長層４０の側から観察した様子を図９に示す。また、図１２に、当該積層体を斜め上方向から観察した様子を示す。
　外周沿いに多結晶のＩＩＩ族窒化物半導体が付着していること、また、これらが互いに繋がって環状になり、その内部に上記積層体をホールドしていることが分かる。また、図８と比較すると、多結晶のＩＩＩ族窒化物半導体が増えていることが分かる。さらに、多結晶のＩＩＩ族窒化物半導体が当該積層体の裏面側まで繋がり、カップ状になっていること、また、その内部に上記積層体をホールドしていることが分かる。なお、図示していないが、第１の成長工程Ｓ１１の後においても、図１２のように、多結晶のＩＩＩ族窒化物半導体はカップ状になり、その内部に上記積層体をホールドしていた。
　第２の成長層４０の最大径はおよそΦ４インチであった。また、第２の成長層４０と、その外周沿いの多結晶のＩＩＩ族窒化物半導体とを含む面の最大径はおよそ１３０ｍｍであった。また、第２の成長層４０に割れは生じていなかった。
　次に、第２の成長層４０をスライスし、複数のＩＩＩ族窒化物半導体基板５０を取り出した。図１０に、取り出した複数のＩＩＩ族窒化物半導体基板５０各々を、主面（半極性面）側から観察した様子を示す。「Ｎｏ．４」が最も第１の成長層３０側から取り出したＩＩＩ族窒化物半導体基板５０であり、Ｎｏ．３、Ｎｏ．２、Ｎｏ．１の順に、第１の成長層３０から離れる。図中縦方向に、上述した接合線（クラック）が存在することが分かる。そして、Ｎｏ．１乃至４を観察すると、第１の成長層３０から離れるに従い、当該接合線が減少する、また、小さくなることが分かる。なお、Ｎｏ．１においては、クラックを明示するため、クラックに沿って線を引く加工を行っている。
　次に、図１１に、冷却工程Ｓ１２の後に、第１の成長層３０の表面を実体顕微鏡で観察した様子を示す。図には、図中下から上に向かって伸びる複数の凹凸状物が示されている。凹凸状物が有する複数の露出面のうち、図中下から上に向かって伸びる側面が、主に（０－１１－２）面および（－１０１－２）面を含む、ｍ面系ファセット（ｍ面からｃ軸方向に０から±９０°の範囲で形成される面方位のファセット）で構成されるファセット面である。当該画像より、第１の成長層３０の表面にはｍ面系ファセット面が存在すること、すなわち第１の成長層３０と第２の成長層４０との界面にｍ面系ファセット面が存在することを確認できた。
　以下、参考形態の例を付記する。
１．　半極性面を主面とするＩＩＩ族窒化物半導体層を含む下地基板をサセプターに固着させる固着工程と、
　前記サセプターに前記下地基板を固着させた状態で、前記ＩＩＩ族窒化物半導体層の前記主面上にＨＶＰＥ（Hydride Vapor Phase Epitaxy）法でＩＩＩ族窒化物半導体を成長させ、第１の成長層を形成する第１の成長工程と、
　前記第１の成長工程の後、前記サセプター、前記下地基板及び前記第１の成長層を含む積層体を冷却する冷却工程と、
　前記冷却工程の後、前記サセプターに前記下地基板を固着させた状態で、前記第１の成長層の上に、ＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させ、第２の成長層を形成する第２の成長工程と、
を有するＩＩＩ族窒化物半導体基板の製造方法。
２．　１に記載のＩＩＩ族窒化物半導体基板層の製造方法において、
　前記第２の成長工程の後、前記第１の成長層及び前記第２の成長層の少なくとも一方を有するＩＩＩ族窒化物半導体基板を、前記サセプターから分離する分離工程をさらに有するＩＩＩ族窒化物半導体基板の製造方法。
３．　１又は２に記載のＩＩＩ族窒化物半導体基板層の製造方法において、
　前記冷却工程の後の前記第１の成長層にはクラックが存在し、
　前記第２の成長工程では、クラックが存在する前記第１の成長層の表面上に、ＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させ、前記第２の成長層を形成するＩＩＩ族窒化物半導体基板の製造方法。
４．　１から３のいずれかに記載のＩＩＩ族窒化物半導体基板の製造方法において、
　前記固着工程では、接着剤を用いて、前記下地基板を前記サセプターに固着させるＩＩＩ族窒化物半導体基板の製造方法。
５．　１から４のいずれかに記載のＩＩＩ族窒化物半導体基板の製造方法において、
　前記第１の成長工程では、前記サセプター、前記下地基板及び前記第１の成長層を含む積層体の側面に沿って環状の多結晶のＩＩＩ族窒化物半導体が形成され、
　前記第２の成長工程では、前記環状の多結晶のＩＩＩ族窒化物半導体を残した状態で、前記第１の成長層の上に前記第２の成長層を形成するＩＩＩ族窒化物半導体基板の製造方法。
６．　１から５のいずれかに記載のＩＩＩ族窒化物半導体基板の製造方法において、
　前記下地基板は、サファイア基板と前記ＩＩＩ族窒化物半導体層とを含むＩＩＩ族窒化物半導体基板の製造方法。
７．　半極性面を主面とするＩＩＩ族窒化物半導体層を含み、
　前記ＩＩＩ族窒化物半導体層の最大径はΦ５０ｍｍ以上であり、前記ＩＩＩ族窒化物半導体層の厚さは１００μｍ以上であるＩＩＩ族窒化物半導体基板。
８．　７に記載のＩＩＩ族窒化物半導体基板において、
　前記ＩＩＩ族窒化物半導体層は、結晶軸の向きが互いに異なる複数の部分を含むＩＩＩ族窒化物半導体基板。
９．　７又は８に記載のＩＩＩ族窒化物半導体基板において、
　前記ＩＩＩ族窒化物半導体層は、単結晶で構成された第１の部分と、多結晶で構成され、前記第１の部分の外周に付着している第２の部分と、を有するＩＩＩ族窒化物半導体基板。
１０．　７から９のいずれかに記載のＩＩＩ族窒化物半導体基板において、
　前記ＩＩＩ族窒化物半導体層は、第１のＩＩＩ族窒化物半導体層と第２のＩＩＩ族窒化物半導体層とが積層しており、
　前記第１のＩＩＩ族窒化物半導体層と前記第２のＩＩＩ族窒化物半導体層との界面は凹凸になっており、前記界面にｍ面系ファセットが存在するＩＩＩ族窒化物半導体基板。
１１．　７から９のいずれかに記載のＩＩＩ族窒化物半導体基板において、
　前記ＩＩＩ族窒化物半導体層の表面は凹凸になっており、前記表面にｍ面系ファセットが存在するＩＩＩ族窒化物半導体基板。
１２．　ＩＩＩ族窒化物半導体の単結晶で構成され、半極性面を主面とし、最大径はΦ５０ｍｍ以上であり、厚さが６００μｍ以上である層を含むバルク結晶。
　この出願は、２０１７年３月２８日に出願された日本出願特願２０１７－０６２３６１号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (12)

  1. 　半極性面を主面とするＩＩＩ族窒化物半導体層を含む下地基板をサセプターに固着させる固着工程と、
    　前記サセプターに前記下地基板を固着させた状態で、前記ＩＩＩ族窒化物半導体層の前記主面上にＨＶＰＥ（Hydride Vapor Phase Epitaxy）法でＩＩＩ族窒化物半導体を成長させ、第１の成長層を形成する第１の成長工程と、
    　前記第１の成長工程の後、前記サセプター、前記下地基板及び前記第１の成長層を含む積層体を冷却する冷却工程と、
    　前記冷却工程の後、前記サセプターに前記下地基板を固着させた状態で、前記第１の成長層の上に、ＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させ、第２の成長層を形成する第２の成長工程と、
    を有するＩＩＩ族窒化物半導体基板の製造方法。
  2. 　請求項１に記載のＩＩＩ族窒化物半導体基板層の製造方法において、
    　前記第２の成長工程の後、前記第１の成長層及び前記第２の成長層の少なくとも一方を有するＩＩＩ族窒化物半導体基板を、前記サセプターから分離する分離工程をさらに有するＩＩＩ族窒化物半導体基板の製造方法。
  3. 　請求項１又は２に記載のＩＩＩ族窒化物半導体基板層の製造方法において、
    　前記冷却工程の後の前記第１の成長層にはクラックが存在し、
    　前記第２の成長工程では、クラックが存在する前記第１の成長層の表面上に、ＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させ、前記第２の成長層を形成するＩＩＩ族窒化物半導体基板の製造方法。
  4. 　請求項１から３のいずれか１項に記載のＩＩＩ族窒化物半導体基板の製造方法において、
    　前記固着工程では、接着剤を用いて、前記下地基板を前記サセプターに固着させるＩＩＩ族窒化物半導体基板の製造方法。
  5. 　請求項１から４のいずれか１項に記載のＩＩＩ族窒化物半導体基板の製造方法において、
    　前記第１の成長工程では、前記サセプター、前記下地基板及び前記第１の成長層を含む積層体の側面に沿って環状の多結晶のＩＩＩ族窒化物半導体が形成され、
    　前記第２の成長工程では、前記環状の多結晶のＩＩＩ族窒化物半導体を残した状態で、前記第１の成長層の上に前記第２の成長層を形成するＩＩＩ族窒化物半導体基板の製造方法。
  6. 　請求項１から５のいずれか１項に記載のＩＩＩ族窒化物半導体基板の製造方法において、
    　前記下地基板は、サファイア基板と前記ＩＩＩ族窒化物半導体層とを含むＩＩＩ族窒化物半導体基板の製造方法。
  7. 　半極性面を主面とするＩＩＩ族窒化物半導体層を含み、
    　前記ＩＩＩ族窒化物半導体層の最大径はΦ５０ｍｍ以上であり、前記ＩＩＩ族窒化物半導体層の厚さは１００μｍ以上であるＩＩＩ族窒化物半導体基板。
  8. 　請求項７に記載のＩＩＩ族窒化物半導体基板において、
    　前記ＩＩＩ族窒化物半導体層は、結晶軸の向きが互いに異なる複数の部分を含むＩＩＩ族窒化物半導体基板。
  9. 　請求項７又は８に記載のＩＩＩ族窒化物半導体基板において、
    　前記ＩＩＩ族窒化物半導体層は、単結晶で構成された第１の部分と、多結晶で構成され、前記第１の部分の外周に付着している第２の部分と、を有するＩＩＩ族窒化物半導体基板。
  10. 　請求項７から９のいずれか１項に記載のＩＩＩ族窒化物半導体基板において、
    　前記ＩＩＩ族窒化物半導体層は、第１のＩＩＩ族窒化物半導体層と第２のＩＩＩ族窒化物半導体層とが積層しており、
    　前記第１のＩＩＩ族窒化物半導体層と前記第２のＩＩＩ族窒化物半導体層との界面は凹凸になっており、前記界面にｍ面系ファセットが存在するＩＩＩ族窒化物半導体基板。
  11. 　請求項７から９のいずれか１項に記載のＩＩＩ族窒化物半導体基板において、
    　前記ＩＩＩ族窒化物半導体層の表面は凹凸になっており、前記表面にｍ面系ファセットが存在するＩＩＩ族窒化物半導体基板。
  12. 　ＩＩＩ族窒化物半導体の単結晶で構成され、半極性面を主面とし、最大径はΦ５０ｍｍ以上であり、厚さが６００μｍ以上である層を含むバルク結晶。
PCT/JP2018/010717 2017-03-28 2018-03-19 Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶 WO2018180673A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP18774304.2A EP3604631A4 (en) 2017-03-28 2018-03-19 METHOD OF MANUFACTURING A SEMICONDUCTOR SUBSTRATE BASED ON NITRIDE OF GROUP III, SEMICONDUCTOR SUBSTRATE BASED ON NITRIDE OF GROUP III, AND SOLID CRYSTAL
US16/497,837 US11680339B2 (en) 2017-03-28 2018-03-19 Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal
CN201880021151.1A CN110462114A (zh) 2017-03-28 2018-03-19 Iii族氮化物半导体基板的制造方法、iii族氮化物半导体基板及块状晶体
KR1020197025829A KR102432065B1 (ko) 2017-03-28 2018-03-19 Ⅲ족 질화물 반도체 기판의 제조방법, ⅲ족 질화물 반도체 기판 및 벌크 결정

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-062361 2017-03-28
JP2017062361A JP7046496B2 (ja) 2017-03-28 2017-03-28 Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶

Publications (1)

Publication Number Publication Date
WO2018180673A1 true WO2018180673A1 (ja) 2018-10-04

Family

ID=63677321

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/010717 WO2018180673A1 (ja) 2017-03-28 2018-03-19 Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶

Country Status (7)

Country Link
US (1) US11680339B2 (ja)
EP (1) EP3604631A4 (ja)
JP (1) JP7046496B2 (ja)
KR (1) KR102432065B1 (ja)
CN (1) CN110462114A (ja)
TW (1) TWI755507B (ja)
WO (1) WO2018180673A1 (ja)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119807A (ja) * 2002-09-27 2004-04-15 Nichia Chem Ind Ltd 窒化物半導体結晶の成長方法及びそれを用いた素子
JP2006143581A (ja) * 2004-11-23 2006-06-08 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜およびその製造方法
JP2007197276A (ja) * 2006-01-27 2007-08-09 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系発光素子
JP2008069067A (ja) * 2006-09-14 2008-03-27 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜の製造方法
JP2009143796A (ja) * 2007-12-12 2009-07-02 Siltron Inc 自己分離を用いた窒化ガリウム単結晶基板の製造方法
JP2012015545A (ja) * 2011-09-16 2012-01-19 Sumitomo Electric Ind Ltd 窒化物半導体基板
JP2012136414A (ja) * 2010-12-01 2012-07-19 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体基板、半導体発光デバイスおよびその製造方法
JP2013035696A (ja) * 2011-08-03 2013-02-21 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体単結晶の製造方法
JP2013040059A (ja) * 2011-08-11 2013-02-28 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体結晶の製造方法、及び該製造方法により製造されるｉｉｉ族窒化物半導体結晶
JP2013049621A (ja) * 2007-07-20 2013-03-14 Mitsubishi Chemicals Corp 窒化物半導体結晶とその成長方法、材料、および窒化ガリウム単結晶基板
JP2014520748A (ja) * 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び製造方法
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
JP2017062361A (ja) 2015-09-25 2017-03-30 大日本印刷株式会社 調光フィルム及び調光フィルムの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269251B2 (en) 2007-05-17 2012-09-18 Mitsubishi Chemical Corporation Method for producing group III nitride semiconductor crystal, group III nitride semiconductor substrate, and semiconductor light-emitting device
JP5560528B2 (ja) * 2008-01-28 2014-07-30 住友電気工業株式会社 Ｉｉｉ族窒化物単結晶インゴットの製造方法、及びｉｉｉ族窒化物単結晶基板の製造方法
US10145026B2 (en) * 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
JP6831276B2 (ja) * 2017-03-17 2021-02-17 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119807A (ja) * 2002-09-27 2004-04-15 Nichia Chem Ind Ltd 窒化物半導体結晶の成長方法及びそれを用いた素子
JP2006143581A (ja) * 2004-11-23 2006-06-08 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜およびその製造方法
JP2007197276A (ja) * 2006-01-27 2007-08-09 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系発光素子
JP2008069067A (ja) * 2006-09-14 2008-03-27 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜の製造方法
JP2013049621A (ja) * 2007-07-20 2013-03-14 Mitsubishi Chemicals Corp 窒化物半導体結晶とその成長方法、材料、および窒化ガリウム単結晶基板
JP2009143796A (ja) * 2007-12-12 2009-07-02 Siltron Inc 自己分離を用いた窒化ガリウム単結晶基板の製造方法
JP2012136414A (ja) * 2010-12-01 2012-07-19 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体基板、半導体発光デバイスおよびその製造方法
JP2014520748A (ja) * 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び製造方法
JP2013035696A (ja) * 2011-08-03 2013-02-21 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体単結晶の製造方法
JP2013040059A (ja) * 2011-08-11 2013-02-28 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体結晶の製造方法、及び該製造方法により製造されるｉｉｉ族窒化物半導体結晶
JP2012015545A (ja) * 2011-09-16 2012-01-19 Sumitomo Electric Ind Ltd 窒化物半導体基板
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
JP2017062361A (ja) 2015-09-25 2017-03-30 大日本印刷株式会社 調光フィルム及び調光フィルムの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3604631A4

Also Published As

Publication number Publication date
TW201903189A (zh) 2019-01-16
KR20190126076A (ko) 2019-11-08
TWI755507B (zh) 2022-02-21
EP3604631A4 (en) 2020-12-23
JP2018165226A (ja) 2018-10-25
KR102432065B1 (ko) 2022-08-11
US20200024770A1 (en) 2020-01-23
CN110462114A (zh) 2019-11-15
US11680339B2 (en) 2023-06-20
EP3604631A1 (en) 2020-02-05
JP7046496B2 (ja) 2022-04-04

Similar Documents

Publication Publication Date Title
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
CN113206003B (zh) 一种在任意自支撑衬底上生长单晶氮化镓薄膜的方法
CN107881557B (zh) 氮化物晶体衬底的制造方法及氮化物晶体层叠体
WO2019240113A1 (ja) ＧａＮ積層基板の製造方法
TW201607662A (zh) Ｉｉｉ族氮化物基板之製造方法
JP2015018960A (ja) 半導体装置の製造方法
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
JP5845730B2 (ja) 結晶基板の製造方法及び基板保持具
WO2018180673A1 (ja) Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶
JP2011093803A (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
KR102262063B1 (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판
JP2005064336A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
WO2013128892A1 (ja) 自立基板の製造方法
WO2020162346A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP7328230B2 (ja) 半極性自立基板の製造方法
JP5729221B2 (ja) 結晶基板の製造方法
WO2018117051A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP2020050573A (ja) Ｉｉｉ族窒化物半導体基板の製造方法、及び、ｉｉｉ族窒化物半導体基板
JP6982469B2 (ja) Ｉｉｉ族窒化物半導体基板及びｉｉｉ族窒化物半導体基板の製造方法
US20220235489A1 (en) Method for manufacturing group iii compound substrate, and group iii compound substrate
US10947641B2 (en) Group III nitride semiconductor substrate and method of manufacturing group III nitride semiconductor substrate
WO2020066544A1 (ja) エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
JP2007161535A (ja) 半導体結晶基板の製造方法
KR101360627B1 (ko) 반도체 소자용 기판의 제조방법
JP5831763B2 (ja) 窒化物半導体自立基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18774304

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197025829

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018774304

Country of ref document: EP

Effective date: 20191028