WO2018117051A1 - Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 Download PDF

Info

Publication number
WO2018117051A1
WO2018117051A1 PCT/JP2017/045392 JP2017045392W WO2018117051A1 WO 2018117051 A1 WO2018117051 A1 WO 2018117051A1 JP 2017045392 W JP2017045392 W JP 2017045392W WO 2018117051 A1 WO2018117051 A1 WO 2018117051A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
group iii
iii nitride
semiconductor substrate
semiconductor layer
Prior art date
Application number
PCT/JP2017/045392
Other languages
English (en)
French (fr)
Inventor
行常 住田
泰治 藤山
裕輝 後藤
拓哉 中川
裕次郎 石原
Original Assignee
古河機械金属株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 古河機械金属株式会社 filed Critical 古河機械金属株式会社
Priority to US16/470,545 priority Critical patent/US10910474B2/en
Priority to CN201780078733.9A priority patent/CN110088364B/zh
Priority to EP17885108.5A priority patent/EP3556912B1/en
Priority to KR1020197018810A priority patent/KR102535767B1/ko
Publication of WO2018117051A1 publication Critical patent/WO2018117051A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Definitions

  • the present invention relates to a group III nitride semiconductor substrate and a method for manufacturing a group III nitride semiconductor substrate.
  • Patent Document 1 and Patent Document 2 Related techniques are disclosed in Patent Document 1 and Patent Document 2.
  • a device eg, an optical device, an electronic device, etc.
  • the internal quantum is caused by the piezoelectric field. Efficiency is reduced. Therefore, an attempt has been made to form a device on a so-called semipolar surface (a surface different from a polar surface and a nonpolar surface).
  • JP 2012-160755 A Japanese Unexamined Patent Publication No. 2016-12717
  • a Group III nitride semiconductor is grown on the exposed surface of a substrate in which a sapphire substrate and a Group III nitride semiconductor layer having a semipolar surface as an exposed surface are stacked, a Group III nitride is formed. It has been newly found that cracks are generated in the physical semiconductor layer, which may cause peeling from the sapphire substrate. In some cases, cracks may also occur on the sapphire substrate side.
  • the present invention provides a new technique for growing a group III nitride semiconductor on a exposed surface of a substrate in which a sapphire substrate and a group III nitride semiconductor layer having a semipolar surface as an exposed surface are stacked.
  • the task is to do.
  • a sapphire substrate having a semipolar plane as a main surface, a group III nitride semiconductor layer located on the main surface, and ⁇ 0002> of the sapphire substrate in plan view in a direction perpendicular to the main surface A preparation step of preparing a group III nitride semiconductor substrate that is not orthogonal to the direction and the ⁇ 10-10> direction of the group III nitride semiconductor layer; A growth step of epitaxially growing a group III nitride semiconductor on the group III nitride semiconductor layer; There is provided a method for producing a group III nitride semiconductor substrate having:
  • Sapphire providing a sapphire substrate in which the main surface is inclined by any angle in the direction parallel to the a-plane with the ⁇ 10-10 ⁇ plane being greater than 0.0 ° and less than 10.5 °
  • Substrate preparation process A heating step of heating the sapphire substrate while performing nitriding treatment; After the heating step, before the NH 3 is not supplied onto the sapphire substrate, a pre-step of supplying a gas containing any of Al, Ti, Cu, and V, After the previous step, a buffer layer forming step of forming a buffer layer on the main surface; A group III nitride semiconductor layer forming step of forming a group III nitride semiconductor layer on the buffer layer; and There is provided a method for producing a group III nitride semiconductor substrate having:
  • FIG. 3 is a schematic side view of an example of a group III nitride semiconductor substrate of this embodiment obtained by forming a group III nitride semiconductor layer 40 on a template group III nitride semiconductor substrate 1 of the present embodiment.
  • FIG. 2 is a flowchart showing an example of a processing flow of a method for manufacturing a template group III nitride semiconductor substrate 1 of the present embodiment.
  • FIG. 4 is a process diagram showing an example of a processing flow of a method for manufacturing a template group III nitride semiconductor substrate 1 of the present embodiment.
  • the group III nitride semiconductor substrate of Example 1 the ⁇ 0002> direction of the sapphire substrate in plan view in the direction perpendicular to the main surface of the sapphire substrate and the ⁇ 10-10> direction of the group III nitride semiconductor layer It is a figure which shows a relationship.
  • the ⁇ 0002> direction of the sapphire substrate in plan view in the direction perpendicular to the main surface of the sapphire substrate and the ⁇ 10-10> direction of the group III nitride semiconductor layer It is a figure which shows a relationship.
  • the group III nitride semiconductor substrate of Comparative Example 2 the ⁇ 0002> direction of the sapphire substrate in plan view in the direction perpendicular to the main surface of the sapphire substrate and the ⁇ 10-10> direction of the group III nitride semiconductor layer It is a figure which shows a relationship.
  • FIG. 1 the group III nitride semiconductor substrate of Comparative Example 1
  • the ⁇ 0002> direction of the sapphire substrate in plan view in the direction perpendicular to the main surface of the sapphire substrate and the ⁇ 10-10> direction of the group III nitride semiconductor layer It is a figure which shows a relationship.
  • FIG. 3 is a diagram illustrating a state after a thick group III nitride semiconductor layer is grown on the group III nitride semiconductor substrate of Example 1.
  • 6 is a diagram illustrating a state after a thick group III nitride semiconductor layer is grown on a group III nitride semiconductor substrate of Comparative Example 1.
  • FIG. 6 is a view showing a state after a group III nitride semiconductor layer is grown on a group III nitride semiconductor substrate of Comparative Example 2 in a thick film.
  • the flowchart of FIG. 1 shows an example of the processing flow of the method for manufacturing a group III nitride semiconductor substrate of the present embodiment.
  • the method for manufacturing a group III nitride semiconductor substrate of this embodiment includes a preparation step S10 and a growth step S20.
  • a group III nitride semiconductor substrate (template substrate) in which a sapphire substrate having a semipolar surface as a main surface and a group III nitride semiconductor layer positioned on the main surface is stacked is prepared.
  • the ⁇ 0002> direction of the sapphire substrate and the ⁇ 10-10> direction of the group III nitride semiconductor layer are not orthogonal in a plan view in a direction perpendicular to the main surface of the sapphire substrate. It has the characteristics.
  • the semipolar plane is a plane different from the polar plane (c plane) and the nonpolar plane (a plane and m plane).
  • template group III nitride semiconductor substrate (hereinafter referred to as “template group III nitride semiconductor substrate”) prepared in the preparation step S10 will be described in detail.
  • FIG. 2 shows a schematic side view of an example of the template group III nitride semiconductor substrate 1.
  • the template group III nitride semiconductor substrate 1 includes a sapphire substrate 10 and a group III nitride semiconductor layer 30.
  • the template group III nitride semiconductor substrate 1 may include other layers in addition to the sapphire substrate 10 and the group III nitride semiconductor layer 30.
  • the sapphire substrate 10, the buffer layer 20, and the group III nitride semiconductor layer 30 are stacked in this order.
  • the Al, Ti, Cu, V the Al, Ti, Cu, V
  • an aluminum carbide or carbonized carbon that is a reaction film with a film of these metals or a hydrocarbon compound such as methane, ethylene, or ethane generated from an organometallic raw material.
  • a metal carbide film of titanium, copper carbide, vanadium carbide, or the like may or may not be formed. When the metal film is formed, the metal film may spread uniformly over the main surface 11 of the sapphire substrate 10 or may be scattered on the main surface 11.
  • the main surface 11 of the sapphire substrate 10 is a semipolar surface.
  • the main surface 11 is a surface inclined at any angle of greater than 0.0 ° and less than 10.5 ° in the direction parallel to the a-plane with respect to the ⁇ 10-10 ⁇ plane.
  • the thickness of the sapphire substrate 10 is 250 ⁇ m or more.
  • the diameter of the sapphire substrate 10 is 1 inch or more.
  • the buffer layer 20 is, for example, an AlN layer or a TiN layer.
  • the thickness of the buffer layer 20 is 20 nm or more and 300 nm or less, for example.
  • the group III nitride semiconductor layer 30 is located on the main surface 11 of the sapphire substrate 10 via the buffer layer 20.
  • the group III nitride semiconductor layer 30 is composed of a group III nitride semiconductor crystal (eg, GaN crystal).
  • the thickness of the group III nitride semiconductor layer 30 is, for example, not less than 1 ⁇ m and not more than 20 ⁇ m.
  • the growth surface 31 (exposed surface) of the group III nitride semiconductor layer 30 is 38.0 ° to 53.0 ° in the ⁇ a plane direction from the ⁇ C plane and ⁇ 16.0 ° to 16.6 in the m plane direction. It is a semipolar surface inclined at 0 ° or less.
  • the growth surface 31 has a ⁇ 11-23 ⁇ plane (for example, a (-1-12-3) plane) in a direction parallel to the m-plane, and any one of -16.0 ° to 16.0 °. It is a surface inclined at such an angle.
  • FIG. 3 shows a schematic plan view of an example of the group III nitride semiconductor substrate 1.
  • the figure shows a state in which the template group III nitride semiconductor substrate 1 is observed from the group III nitride semiconductor layer 30 side in a plan view in a direction perpendicular to the main surface 11 of the sapphire substrate 10.
  • the figure shows the ⁇ 0002> direction of the sapphire substrate 10 and the ⁇ 10-10> direction of the group III nitride semiconductor layer 30 observed in plan view.
  • the illustrated arrows indicate the directions in which the ⁇ 0002> direction of the sapphire substrate 10 and the ⁇ 10-10> direction of the group III nitride semiconductor layer 30 are projected on a plane parallel to the main surface 11.
  • the template group III nitride semiconductor substrate 1 has a ⁇ 0002> direction ( ⁇ 0002> direction parallel to the main surface 11 of the sapphire substrate 10 in a plan view in a direction perpendicular to the main surface 11. And a ⁇ 10-10> direction of the group III nitride semiconductor layer 30 (a direction in which the ⁇ 10-10> direction is projected onto a plane parallel to the principal surface 11) is not perpendicular .
  • the angle formed between the ⁇ 0002> direction of the sapphire substrate 10 and the ⁇ 10-10> direction of the group III nitride semiconductor layer 30 in plan view in a direction perpendicular to the main surface 11 may not be orthogonal, As shown in the following examples, it can be set to 44.5 ° or more and 45.5 ° or less.
  • a group III nitride semiconductor eg, GaN crystal
  • the group III nitride semiconductor substrate in which the group III nitride semiconductor layer 40 is formed on the group III nitride semiconductor layer 30 of the template group III nitride semiconductor substrate 1 can be obtained.
  • the growth method of the group III nitride semiconductor in the growth step S20 is a design matter.
  • the growth method of the group III nitride semiconductor includes, for example, vapor phase epitaxial growth (e.g., HVPE (Hydride Vapor Phase Epitaxy), MOCVD (Metal Organic Chemical Vapor Deposition), MBE (Molecular BeamtaxEpitaxy)), liquid phase epitaxial growth, solid phase epitaxial growth. Etc. can be selected.
  • the growth conditions can be the same as those in the prior art.
  • the group III nitride semiconductor can be grown thick.
  • the thickness of the group III nitride semiconductor layer 40 can be, for example, 50 ⁇ m or more and 1000 ⁇ m or less, preferably 100 ⁇ m or more and 1000 ⁇ m or less, and more preferably 500 ⁇ m or more and 1000 ⁇ m or less.
  • the growth surface 41 is similarly a semipolar surface.
  • the growth surface 41 is any of the ⁇ 11-23 ⁇ plane (for example, the (-1-12-3) plane) in a direction parallel to the m-plane and greater than 0 ° and less than 10.0 °. The surface is inclined at an angle.
  • the template group III nitride semiconductor substrate 1 in which the sapphire substrate 10 and the group III nitride semiconductor layer 30 are stacked (further, A group III nitride semiconductor substrate (see FIG. 4) in which the group III nitride semiconductor layer 40 is formed on the buffer layer 20 or the like may be manufactured.
  • the relative orientation relationship between the ⁇ 0002> direction of the sapphire substrate 10 and the ⁇ 10-10> direction of the group III nitride semiconductor layer 30 is a characteristic relationship (main surface 11
  • the group III nitride semiconductor layer 40 is formed on the template group III nitride semiconductor substrate 1 which is not orthogonal to each other in a plan view perpendicular to the direction.
  • the ⁇ 0002> direction of the sapphire substrate 10 and the ⁇ 10-10> direction of the group III nitride semiconductor layer 30 are orthogonal to each other in plan view in a direction perpendicular to the main surface 11. If the group III nitride semiconductor layer 40 is grown to a thickness of 50 ⁇ m or more, the group III nitride semiconductor layer 30 and the group III nitride semiconductor layer 40 are likely to crack. Then, due to the crack, the group III nitride semiconductor layer 30 and the group III nitride semiconductor layer 40 are separated, and an inconvenience of unintentional peeling from the sapphire substrate 10 is likely to occur.
  • the group III nitride is formed on the template group III nitride semiconductor substrate 1 in which the ⁇ 0002> direction of the sapphire substrate 10 and the ⁇ 10-10> direction of the group III nitride semiconductor layer 30 have the above characteristic relationship.
  • the group III nitride semiconductor layer 30 and the group III nitride semiconductor layer 40 are cracked even if the group III nitride semiconductor layer 40 is grown to a thickness of 50 ⁇ m or more and 1000 ⁇ m or less. Is unlikely to occur.
  • the exposed surface of the template group III nitride semiconductor substrate 1 in which the sapphire substrate 10 and the group III nitride semiconductor layer 30 having a semipolar surface as an exposed surface (growth surface 31) are stacked. It is possible to grow a group III nitride semiconductor on the (growth surface 31).
  • the group III nitride semiconductor substrate obtained by the manufacturing method of the present embodiment can be used as a substrate for forming devices such as optical devices and electronic devices, for example.
  • the group III nitride semiconductor substrate obtained by the manufacturing method of the present embodiment for example, by separating the group III nitride semiconductor layer 40 from the sapphire substrate 10 or the like by any means, the group III nitride semiconductor layer 40 is self-supporting. It can be used as a substrate.
  • the method for producing the template group III nitride semiconductor substrate 1 of this embodiment includes a sapphire substrate preparation step S11, a heating step S12, a pre-step S13, a buffer layer forming step S14, and a group III nitride.
  • a semiconductor layer forming step S15 for example, the preparation step S10 shown in FIG. 1 may include these steps.
  • the manufacturing method of the template group III nitride semiconductor substrate 1 demonstrated below is an example to the last.
  • the template group III nitride semiconductor substrate 1 prepared in the preparation step S10 only needs to have the above-described requirements, and is not limited to the one obtained by the manufacturing method.
  • a sapphire substrate 10 whose main surface 11 is a semipolar surface is prepared.
  • the main surface 11 is inclined at any angle of greater than 0.0 ° and less than 10.5 ° in a direction in which the ⁇ 10-10 ⁇ plane is parallel to the a-plane.
  • the sapphire substrate 10 which is the finished surface is prepared.
  • the diameter of the sapphire substrate 10 is, for example, 1 inch or more. Moreover, the thickness of the sapphire substrate 10 is, for example, 250 ⁇ m or more.
  • the sapphire substrate 10 is heated while performing nitriding.
  • the sapphire substrate 10 is heated under the following conditions.
  • pre-process gas a gas containing any of Al, Ti, Cu, and V (pre-process gas) is supplied.
  • the pretreatment gas is, for example, trimethylaluminum.
  • the gas is supplied under the following conditions.
  • the buffer layer 20 is formed on the main surface 11 of the sapphire substrate 10, as shown in FIG.
  • the buffer layer 20 is an AlN layer, for example, an AlN crystal is epitaxially grown under the following conditions to form the buffer layer 20.
  • the buffer layer 20 having a thickness of 20 nm to 300 nm is formed.
  • group III nitride semiconductor layer forming step S15 group III nitride semiconductor layer 30 is formed on buffer layer 20, as shown in FIG.
  • a group III nitride semiconductor crystal eg, GaN
  • group III nitride semiconductor layer 30 having a thickness of 10 ⁇ m to 15 ⁇ m is formed.
  • MOCVD method MOCVD method Growth temperature: 800 ° C. to 1025 ° C. Pressure: 30 to 200 torr V / III ratio: 200 to 500 TMGa supply amount: 50 ccm to 1000 ccm NH 3 supply amount: 9.0 slm to 11.0 slm carrier gas: H 2, N 2 H 2 (carrier gas) supply amount: 13.0 slm to 14.0 slm N 2 (carrier gas) supply amount: 1.0 slm to 2.0 slm
  • the template group III nitride semiconductor substrate 1 of the present embodiment having the above-described characteristics is obtained.
  • a substrate (template III) in which a sapphire substrate 10 and a group III nitride semiconductor layer 30 having a semipolar surface as an exposed surface (growth surface 31) are stacked.
  • a group III nitride semiconductor (group III nitride semiconductor layer 40) can be grown on the exposed surface (growth surface 31) of the group nitride semiconductor substrate 1).
  • a template group III nitride semiconductor substrate was prepared in which the direction and the ⁇ 10-10> direction of the group III nitride semiconductor layer were not orthogonal.
  • a group III nitride semiconductor substrate was manufactured as follows.
  • sapphire substrate was prepared (sapphire substrate preparation step S11).
  • Main surface (exposed surface): (10-10) surface inclined by 2.0 ° in a direction parallel to the a-thickness Thickness: 430 ⁇ m Diameter: 2 inches
  • the prepared sapphire substrate was heated under the following conditions (heating step S12).
  • the pre-process S13 was performed on the sapphire substrate after the heating process S12 under the following conditions.
  • an AlN layer (buffer layer) having a thickness of 150 nm was formed on the main surface (exposed surface) of the sapphire substrate under the following conditions.
  • GaN layer group III nitride semiconductor layer having a thickness of 15 ⁇ m was formed on the buffer layer 20 under the following conditions.
  • the template group III nitride semiconductor substrate of Example 1 was manufactured.
  • FIG. 7 shows the relationship between the ⁇ 0002> direction of the sapphire substrate and the ⁇ 10-10> direction of the group III nitride semiconductor layer (GaN) (planar coordinates) in a plan view in a direction perpendicular to the main surface of the sapphire substrate. Measurement results). As shown in the figure, in Example 1, the relationship is “not orthogonal to each other”. The angle formed by these was 44.5 ° or more and 45.5 ° or less.
  • a template group III nitride semiconductor substrate was prepared which was “orthogonal” with the direction and the ⁇ 10-10> direction of the group III nitride semiconductor layer.
  • a sapphire substrate whose principal surface (exposed surface) is a surface inclined by 2.0 ° in a direction parallel to the first surface with respect to the (10-10) surface is used to form the buffer layers S14 and III.
  • a template group III nitride semiconductor substrate was manufactured using the group nitride semiconductor layer forming step S15 as the following growth conditions.
  • the heating step S12 and the previous step S13 were the same as those in Example 1.
  • Buffer layer forming step S14 Growth method: MOCVD method Growth temperature: 1050-1075 ° C Pressure: 100 torr V / III ratio: 5184 TMAl supply amount: 90ccm NH 3 supply amount: 5 slm Carrier gas: H 2 , N 2 H 2 (carrier gas) supply amount: 9 slm N 2 (carrier gas) supply amount: 1.5 slm
  • Group III nitride semiconductor layer forming step S15 Growth method: MOCVD method Growth temperature: 1075 to 1100 ° C. (continuous change) Pressure: 100 torr V / III ratio: 321 TMGa supply amount: 50 to 500 sccm (continuous change) NH 3 supply amount: 5-10 slm (continuous change) Carrier gas: H 2 , N 2 H 2 (carrier gas) supply amount: 13.5 slm N 2 (carrier gas) supply amount: 1.5 slm
  • FIG. 8 shows the relationship between the ⁇ 0002> direction of the sapphire substrate and the ⁇ 10-10> direction of the group III nitride semiconductor layer (GaN) (planar coordinates) in a plan view in a direction perpendicular to the main surface of the sapphire substrate. Measurement results). As illustrated, in Comparative Example 1, the relationship is “perpendicular to each other”.
  • ⁇ Comparative example 2> A sapphire substrate having a semipolar surface as a main surface and a group III nitride semiconductor layer located on the main surface, and in a plan view perpendicular to the main surface, the sapphire substrate ⁇ 0002> A template group III nitride semiconductor substrate was prepared which was “orthogonal” with the direction and the ⁇ 10-10> direction of the group III nitride semiconductor layer.
  • FIG. 9 shows the relationship between the ⁇ 0002> direction of the sapphire substrate and the ⁇ 10-10> direction of the group III nitride semiconductor layer (GaN) (planar coordinates) in a plan view in a direction perpendicular to the main surface of the sapphire substrate. Measurement results). As shown in the figure, in Comparative Example 2, the relationship is “perpendicular to each other”.
  • HVPE method Growth temperature: 1040 ° C Pressure: 985 hPa V / III ratio: 10 GaCl supply amount: 200 sccm NH 3 supply amount: 2 slm
  • 10 to 12 show the appearance of a group III nitride semiconductor substrate in which a GaN layer is grown on a template group III nitride semiconductor substrate.
  • 10 shows a Group III nitride semiconductor substrate of Example 1
  • FIG. 11 shows Comparative Example 1
  • FIG. 12 shows Comparative Example 2.
  • Example 1 in Example 1, no cracks are generated in the group III nitride semiconductor substrate.
  • Comparative Example 1 and Comparative Example 2 cracks were generated in the group III nitride semiconductor layer, and due to this, a portion peeled from the sapphire substrate was confirmed. Note that cracks occurred in the group III nitride semiconductor layer starting from the m-plane, which is a cleavage plane of GaN.
  • Comparative Example 1 and Comparative Example 2 cracks were also generated in a part of the sapphire substrate.
  • sapphire has a sapphire substrate having a semipolar surface as a main surface, and a group III nitride semiconductor layer located on the main surface, and in plan view in a direction perpendicular to the main surface.
  • the ⁇ 0002> direction of the substrate and the ⁇ 10-10> direction of the group III nitride semiconductor layer are orthogonal to the case where a group III nitride semiconductor is grown on a template group III nitride semiconductor substrate that is not orthogonal
  • the group III nitride semiconductor substrate is thickly grown on the template group III nitride semiconductor substrate, it is better to grow the group III nitride semiconductor thickly on the non-orthogonal template group III nitride semiconductor substrate. It can be seen that inconveniences such as peeling are unlikely to occur.
  • the sapphire substrate having a semipolar surface as a main surface, and a group III nitride semiconductor layer positioned on the main surface, and in a direction perpendicular to the main surface
  • a template group III nitride semiconductor substrate in which the ⁇ 0002> direction of the sapphire substrate and the ⁇ 10-10> direction of the group III nitride semiconductor layer are not orthogonal can be manufactured.
  • the main surface is a surface inclined at any angle of greater than 0.0 ° and less than or equal to 10.5 ° in the direction parallel to the a-plane of the ⁇ 10-10 ⁇ plane
  • the group III nitride semiconductor layer is a semipolar plane inclined from 38.0 ° to 53.0 ° in the -a plane direction from the -C plane and from -16.0 ° to 16.0 ° in the m plane direction.
  • a group III nitride semiconductor substrate further comprising a group III nitride semiconductor layer having a thickness of 50 ⁇ m or more and 1000 ⁇ m or less on the group III nitride semiconductor layer. 4).
  • a Group III nitride semiconductor substrate manufacturing method is provided in which a Group III nitride semiconductor layer having a thickness of 50 ⁇ m or more and 1000 ⁇ m or less is formed on the Group III nitride semiconductor layer. 6).
  • the preparation step includes A sapphire substrate is prepared in which the main surface is a surface that is inclined at any angle of greater than 0.0 ° and less than 10.5 ° in the direction parallel to the a-plane of the ⁇ 10-10 ⁇ plane.
  • a sapphire substrate preparation process A heating step of heating the sapphire substrate while performing nitriding treatment; After the heating step, on the sapphire substrate, NH 3 is not supplied, a step before supplying Al, Ti, Cu, a gas containing one inside and V, After the previous step, a buffer layer forming step of forming a buffer layer on the main surface; A group III nitride semiconductor layer forming step of forming a group III nitride semiconductor layer on the buffer layer; and A method for producing a group III nitride semiconductor substrate having: 7).
  • the group III nitride semiconductor substrate is formed by forming the buffer layer at a growth temperature of 800 ° C. or higher and 950 ° C. or lower. 8).
  • Sapphire providing a sapphire substrate in which the main surface is inclined by any angle in the direction parallel to the a-plane with the ⁇ 10-10 ⁇ plane being greater than 0.0 ° and less than 10.5 °
  • Substrate preparation process A heating step of heating the sapphire substrate while performing nitriding treatment; After the heating step, before the NH 3 is not supplied onto the sapphire substrate, a pre-step of supplying a gas containing any of Al, Ti, Cu, and V, After the previous step, a buffer layer forming step of forming a buffer layer on the main surface; A group III nitride semiconductor layer forming step of forming a group III nitride semiconductor layer on the buffer layer; and A method for producing a group III nitride semiconductor substrate having: 9.
  • the group III nitride semiconductor substrate is formed by forming the buffer layer at a growth temperature of 800 ° C. or higher and 950 ° C. or lower.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半極性面を主面として有するサファイア基板と、当該主面上に位置するIII族窒化物半導体層と、を有し、当該主面に垂直な方向での平面視において、サファイア基板の＜０００２＞方向と、III族窒化物半導体層の＜１０－１０＞方向とは直交しないIII族窒化物半導体基板を準備する準備工程Ｓ１０と、III族窒化物半導体層の上に、III族窒化物半導体をエピタキシャル成長する成長工程Ｓ２０と、を有するIII族窒化物半導体基板の製造方法。

Description

ＩＩＩ族窒化物半導体基板、及び、ＩＩＩ族窒化物半導体基板の製造方法
　本発明は、III族窒化物半導体基板、及び、III族窒化物半導体基板の製造方法に関する。
　関連する技術が特許文献１と特許文献２に開示されている。特許文献１と特許文献２に開示されているように、III族窒化物半導体結晶のｃ面上にデバイス（例：光デバイス、電子デバイス等）を形成した場合、ピエゾ電界に起因して内部量子効率が低下する。そこで、いわゆる半極性面（極性面及び無極性面と異なる面）上にデバイスを形成する試みがなされている。
特開２０１２－１６０７５５号公報 特開２０１６－１２７１７号公報
　本発明者らは、サファイア基板と、半極性面を露出面として有するIII族窒化物半導体層とが積層した基板の当該露出面上にIII族窒化物半導体を厚膜成長した場合、III族窒化物半導体層にクラックが生じ、それに起因してサファイア基板から剥離する場合があることを新たに見出した。場合によっては、サファイア基板側にもクラックが発生し得る。
　本発明は、サファイア基板と、半極性面を露出面として有するIII族窒化物半導体層とが積層した基板の当該露出面上にIII族窒化物半導体を厚膜成長するための新たな技術を提供することを課題とする。
　本発明によれば、
半極性面を主面として有するサファイア基板と、
　前記主面上に位置するIII族窒化物半導体層と、
を有し、
　前記主面に垂直な方向での平面視において、前記サファイア基板の＜０００２＞方向と、前記III族窒化物半導体層の＜１０－１０＞方向とは直交しないIII族窒化物半導体基板が提供される。
　また、本発明によれば、
　半極性面を主面として有するサファイア基板と、前記主面上に位置するIII族窒化物半導体層と、有し、前記主面に垂直な方向での平面視において、前記サファイア基板の＜０００２＞方向と、前記III族窒化物半導体層の＜１０－１０＞方向とは直交しないIII族窒化物半導体基板を準備する準備工程と、
　前記III族窒化物半導体層の上に、III族窒化物半導体をエピタキシャル成長する成長工程と、
を有するIII族窒化物半導体基板の製造方法が提供される。
　また、本発明によれば、
　主面が、｛１０－１０｝面をａ面と平行になる方向に０．０°より大、１０．５°以下の中のいずれかの角度で傾斜した面であるサファイア基板を準備するサファイア基板準備工程と、
　窒化処理を行いながら、前記サファイア基板を加熱する加熱工程と、
　前記加熱工程の後、前記サファイア基板上に、ＮＨ３は供給せず、Ａｌ、Ｔｉ、Ｃｕ、Ｖの中の何れかを含むガスを供給する前工程と、
　前記前工程の後、前記主面上にバッファ層を形成するバッファ層形成工程と、
　前記バッファ層の上に、III族窒化物半導体層を形成するIII族窒化物半導体層形成工程と、
を有するIII族窒化物半導体基板の製造方法が提供される。
　本発明によれば、サファイア基板と、半極性面を露出面として有するIII族窒化物半導体層とが積層した基板の当該露出面上にIII族窒化物半導体を厚膜成長するための新たな技術が実現される。
　上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示すフローチャートである。 本実施形態のテンプレートIII族窒化物半導体基板１の一例の側面模式図である。 本実施形態のテンプレートIII族窒化物半導体基板１の一例の平面模式図である。 本実施形態のテンプレートIII族窒化物半導体基板１の上にIII族窒化物半導体層４０を形成して得られた本実施形態のIII族窒化物半導体基板の一例の側面模式図である。 本実施形態のテンプレートIII族窒化物半導体基板１の製造方法の処理の流れの一例を示すフローチャートである。 本実施形態のテンプレートIII族窒化物半導体基板１の製造方法の処理の流れの一例を示す工程図である。 実施例１のIII族窒化物半導体基板において、サファイア基板の主面に垂直な方向での平面視におけるサファイア基板の＜０００２＞方向と、III族窒化物半導体層の＜１０－１０＞方向との関係を示す図である。 比較例１のIII族窒化物半導体基板において、サファイア基板の主面に垂直な方向での平面視におけるサファイア基板の＜０００２＞方向と、III族窒化物半導体層の＜１０－１０＞方向との関係を示す図である。 比較例２のIII族窒化物半導体基板において、サファイア基板の主面に垂直な方向での平面視におけるサファイア基板の＜０００２＞方向と、III族窒化物半導体層の＜１０－１０＞方向との関係を示す図である。 実施例１のIII族窒化物半導体基板上にIII族窒化物半導体層を厚膜成長した後の状態を示す図である。 比較例１のIII族窒化物半導体基板上にIII族窒化物半導体層を厚膜成長した後の状態を示す図である。 比較例２のIII族窒化物半導体基板上にIII族窒化物半導体層を厚膜成長した後の状態を示す図である。
　以下、本発明のIII族窒化物半導体基板、及び、III族窒化物半導体基板の製造方法の実施形態について図面を用いて説明する。なお、図はあくまで発明の構成を説明するための概略図であり、各部材の大きさ、形状、数、異なる部材の大きさの比率などは図示するものに限定されない。
　図１のフローチャートは、本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示す。図示するように、本実施形態のIII族窒化物半導体基板の製造方法は、準備工程Ｓ１０と、成長工程Ｓ２０とを有する。
　準備工程Ｓ１０では、半極性面を主面として有するサファイア基板と、当該主面上に位置するIII族窒化物半導体層と、が積層したIII族窒化物半導体基板（テンプレート基板）を準備する。当該III族窒化物半導体基板は、サファイア基板の主面に垂直な方向での平面視において、サファイア基板の＜０００２＞方向と、III族窒化物半導体層の＜１０－１０＞方向とが直交しないという特徴を有する。半極性面は、極性面（ｃ面）、及び、無極性面（ａ面及びｍ面）と異なる面である。
　以下、準備工程Ｓ１０で準備するIII族窒化物半導体基板（以下、「テンプレートIII族窒化物半導体基板」という）について詳細に説明する。
　図２に、テンプレートIII族窒化物半導体基板１の一例の側面模式図を示す。図２に示すように、テンプレートIII族窒化物半導体基板１は、サファイア基板１０及びIII族窒化物半導体層３０を有する。テンプレートIII族窒化物半導体基板１は、サファイア基板１０及びIII族窒化物半導体層３０に加えて、その他の層を含んでもよい。図示する例では、サファイア基板１０と、バッファ層２０と、III族窒化物半導体層３０とがこの順に積層している。
　なお、サファイア基板１０とIII族窒化物半導体層３０との間に、バッファ層２０以外のその他の層が介在してもよい。以下で詳細を説明するが、図２に示すテンプレートIII族窒化物半導体基板１の製造方法の一例において、サファイア基板１０上にバッファ層２０を形成する前に、Ａｌ、Ｔｉ、Ｃｕ、Ｖの中の何れかを含むガスを、サファイア基板１０の主面１１上に供給する工程を含むことができる。当該工程の結果、サファイア基板１０とバッファ層２０との間に、これら金属の膜、または、有機金属原料から生成するメタン、エチレン、エタン等の炭化水素化合物との反応膜である炭化アルミニウム、炭化チタン、炭化銅や炭化バナジウムの炭化金属膜等が形成されてもよいし、されなくてもよい。当該金属の膜が形成される場合、当該金属の膜はサファイア基板１０の主面１１全体に一様に広がっていてもよいし、主面１１上に点在してもよい。
　サファイア基板１０の主面１１は、半極性面である。例えば、主面１１は、｛１０－１０｝面をａ面と平行になる方向に０．０°より大、１０．５°以下の中のいずれかの角度で傾斜した面である。サファイア基板１０の厚さは２５０μｍ以上である。また、サファイア基板１０の直径は、１インチ以上である。
　バッファ層２０は、例えばＡｌＮ層、ＴｉＮ層である。バッファ層２０の厚さは、例えば、２０ｎｍ以上３００ｎｍ以下である。
　III族窒化物半導体層３０は、サファイア基板１０の主面１１上に、バッファ層２０を介して位置する。III族窒化物半導体層３０は、III族窒化物半導体結晶（例：ＧａＮ結晶）で構成される。III族窒化物半導体層３０の厚さは、例えば、１μｍ以上２０μｍ以下である。
　III族窒化物半導体層３０の成長面３１（露出面）は、－Ｃ面から－ａ面方向に３８．０°以上５３．０°以下かつ、ｍ面方向に－１６．０°以上１６．０°以下傾いた半極性面である。例えば、成長面３１は、｛１１－２３｝面（例：（－１－１２－３）面）をｍ面と平行になる方向に－１６．０°以上１６．０°以下の中のいずれかの角度で傾斜した面である。
　図３に、テンプレートIII族窒化物半導体基板１の一例の平面模式図を示す。当該図は、サファイア基板１０の主面１１に垂直な方向での平面視で、テンプレートIII族窒化物半導体基板１をIII族窒化物半導体層３０側から観察した様子を示す。図には、当該平面視で観察されるサファイア基板１０の＜０００２＞方向と、III族窒化物半導体層３０の＜１０－１０＞方向とが示されている。図示する矢印は、サファイア基板１０の＜０００２＞方向、及び、III族窒化物半導体層３０の＜１０－１０＞方向各々を、主面１１に平行な面上に投影した方向を示している。
　図示するように、テンプレートIII族窒化物半導体基板１は、主面１１に垂直な方向での平面視において、サファイア基板１０の＜０００２＞方向（＜０００２＞方向を主面１１に平行な面上に投影した方向）と、III族窒化物半導体層３０の＜１０－１０＞方向（＜１０－１０＞方向を主面１１に平行な面上に投影した方向）とが直交しないという特徴を有する。
　主面１１に垂直な方向での平面視におけるサファイア基板１０の＜０００２＞方向と、III族窒化物半導体層３０の＜１０－１０＞方向とのなす角は、直交でなければよいが、例えば、以下の実施例で示すように、４４．５°以上４５．５°以下にすることができる。
　図１に戻り、成長工程Ｓ２０では、III族窒化物半導体層３０の成長面３１上に、III族窒化物半導体（例：ＧａＮ結晶）をエピタキシャル成長する。結果、図４に示すように、テンプレートIII族窒化物半導体基板１のIII族窒化物半導体層３０上にIII族窒化物半導体層４０が形成されたIII族窒化物半導体基板を得ることができる。
　成長工程Ｓ２０におけるIII族窒化物半導体の成長方法は設計的事項である。III族窒化物半導体の成長方法は、例えば、気相エピタキシャル成長（例：ＨＶＰＥ（Hydride Vapor Phase Epitaxy）、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）、ＭＢＥ（Molecular Beam Epitaxy））、液相エピタキシャル成長、固相エピタキシャル成長等を選択することができる。成長条件は、従来技術に準じたものとすることができる。
　なお、以下の実施例で示すように、本実施形態のテンプレートIII族窒化物半導体基板１上にIII族窒化物半導体を厚膜成長しても、クラックや剥がれ等の不都合が発生しにくい。このため、成長工程Ｓ２０では、III族窒化物半導体を厚膜成長することができる。III族窒化物半導体層４０の厚さは、例えば５０μｍ以上１０００μｍ以下、好ましくは１００μ、以上１０００μｍ以下、さらに好ましくは５００μｍ以上１０００μｍ以下とすることができる。
　半極性面であるIII族窒化物半導体層３０の成長面３１上にエピタキシャル成長して得られたIII族窒化物半導体層４０は、成長面４１が同様に半極性面となっている。例えば、成長面４１は、｛１１－２３｝面（例：（－１－１２－３）面）をｍ面と平行になる方向に０°より大１０．０°以下の中のいずれかの角度で傾斜した面である。
　以上説明したように、本実施形態のIII族窒化物半導体基板の製造方法によれば、サファイア基板１０と、III族窒化物半導体層３０とが積層したテンプレートIII族窒化物半導体基板１（さらに、バッファ層２０等が積層してもよい）上に、III族窒化物半導体層４０を形成したIII族窒化物半導体基板（図４参照）を製造することができる。
　また、本実施形態の製造方法では、サファイア基板１０の＜０００２＞方向と、III族窒化物半導体層３０の＜１０－１０＞方向との相対的な向き関係が特徴的な関係（主面１１に垂直な方向での平面視で、互いに直交しない）となっているテンプレートIII族窒化物半導体基板１上に、III族窒化物半導体層４０を形成する。
　以下の実施例で示すように、サファイア基板１０の＜０００２＞方向と、III族窒化物半導体層３０の＜１０－１０＞方向とが、主面１１に垂直な方向での平面視で直交している場合、III族窒化物半導体層４０を５０μｍ以上の厚膜に成長すると、III族窒化物半導体層３０及びIII族窒化物半導体層４０にクラックが入りやすい。そして、当該クラックに起因して、III族窒化物半導体層３０及びIII族窒化物半導体層４０がバラバラになり、意図せずサファイア基板１０から剥離するという不都合が発生しやすくなる。
　サファイア基板１０の＜０００２＞方向と、III族窒化物半導体層３０の＜１０－１０＞方向とが、上記特徴的な関係となっているテンプレートIII族窒化物半導体基板１上にIII族窒化物半導体層４０を形成する本実施形態の場合、III族窒化物半導体層４０を５０μｍ以上１０００μｍ以下と厚膜に成長しても、III族窒化物半導体層３０及びIII族窒化物半導体層４０にクラックが発生しにくい。
　すなわち、本実施形態によれば、サファイア基板１０と、半極性面を露出面（成長面３１）として有するIII族窒化物半導体層３０とが積層したテンプレートIII族窒化物半導体基板１の当該露出面（成長面３１）上に、III族窒化物半導体を厚膜成長することが可能となる。
　本実施形態の製造方法で得られたIII族窒化物半導体基板は、例えば、光デバイスや電子デバイス等のデバイスを形成するための基板として利用することができる。また、本実施形態の製造方法で得られたIII族窒化物半導体基板は、例えば、任意の手段でIII族窒化物半導体層４０をサファイア基板１０等から切り離し、III族窒化物半導体層４０を自立基板として利用することができる。
　次に、本実施形態のテンプレートIII族窒化物半導体基板１の製造方法の一例を説明する。図５のフローチャートは、本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示す。図示するように、本実施形態のテンプレートIII族窒化物半導体基板１の製造方法は、サファイア基板準備工程Ｓ１１と、加熱工程Ｓ１２と、前工程Ｓ１３と、バッファ層形成工程Ｓ１４と、III族窒化物半導体層形成工程Ｓ１５とを有する。例えば、図１に示す準備工程Ｓ１０が、これらの工程を含んでもよい。
　なお、以下で説明するテンプレートIII族窒化物半導体基板１の製造方法はあくまで一例である。準備工程Ｓ１０で準備するテンプレートIII族窒化物半導体基板１は、上述した要件を備えていればよく、当該製造方法で得られたものに限定されない。
　サファイア基板準備工程Ｓ１１では、図６（１）に示すように、主面１１が半極性面であるサファイア基板１０を準備する。例えば、サファイア基板準備工程Ｓ１１では、主面１１が、｛１０－１０｝面をａ面と平行になる方向に０．０°より大、１０．５°以下の中のいずれかの角度で傾斜した面であるサファイア基板１０を準備する。
　サファイア基板１０の直径は、例えば、１インチ以上である。また、サファイア基板１０の厚さは、例えば、２５０μｍ以上である。
　加熱工程Ｓ１２では、窒化処理を行いながら、サファイア基板１０を加熱する。例えば、以下の条件で、サファイア基板１０を加熱する。
　温度：８００℃以上１２００℃以下
　圧力：５０ｔｏｒｒ以上２５０ｔｏｒｒ以下
　熱処理時間：１５分
　キャリアガス：Ｈ２、Ｎ２
　Ｈ２（キャリアガス）供給量：８．５ｓｌｍ以上９．５ｓｌｍ以下
　Ｎ２（キャリアガス）供給量：１．０ｓｌｍ以上２．０ｓｌｍ以下
　ＮＨ３供給量：１５ｓｌｍ以上２０ｓｌｍ以下
　前工程Ｓ１３では、加熱工程Ｓ１２の後、サファイア基板１０上に、ＮＨ３は供給せず、Ａｌ、Ｔｉ、Ｃｕ、Ｖの中の何れかを含むガス（前処理ガス）を供給する。前処理ガスは、例えば、トリメチルアルミニウム等である。例えば、以下の条件で、当該ガスを供給する。
　温度：５００℃以上１０００℃以下
　圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
　処理時間：１０秒
　キャリアガス：Ｈ２、Ｎ２
　Ｈ２（キャリアガス）供給量：８．５ｓｌｍ以上９．５ｓｌｍ以下
　Ｎ２（キャリアガス）供給量：１．０ｓｌｍ以上２．０ｓｌｍ以下
　ＮＨ３供給量：０ｓｌｍ
　前処理ガス（例：トリメチルアルミニウム）供給量：８５ｃｃｍ以上９５ｃｃｍ以下
　バッファ層形成工程Ｓ１４では、前処理工程Ｓ１３の後、図６（２）に示すように、サファイア基板１０の主面１１上にバッファ層２０を形成する。バッファ層２０をＡｌＮ層とする場合、例えば、以下の条件でＡｌＮ結晶をエピタキシャル成長させ、バッファ層２０を形成する。結果、膜厚２０ｎｍ以上３００ｎｍ以下のバッファ層２０が形成される。
　成長方法：ＭＯＣＶＤ法
　成長温度：８００℃以上９５０℃以下
　圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
　Ｖ／III比：４０００以上６０００以下
　ＴＭＡｌ供給量：２０ｃｃｍ以上５００ｃｃｍ以下
　ＮＨ３供給量：２．５ｓｌｍ以上７．５ｓｌｍ以下
　キャリアガス：Ｈ２、Ｎ２
　Ｈ２（キャリアガス）供給量：８．５ｓｌｍ以上９．５ｓｌｍ以下
　Ｎ２（キャリアガス）供給量：１．０ｓｌｍ以上２．０ｓｌｍ以下
　III族窒化物半導体層形成工程Ｓ１５では、図６（３）に示すように、バッファ層２０の上に、III族窒化物半導体層３０を形成する。例えば、以下の成長条件でIII族窒化物半導体結晶（例：ＧａＮ）をエピタキシャル成長させ、III族窒化物半導体層３０を形成する。結果、膜厚１０μｍ以上１５μｍ以下のIII族窒化物半導体層３０が形成される。
　成長方法：ＭＯＣＶＤ法
　成長温度：８００℃以上１０２５℃以下
　圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
　Ｖ／III比：２００以上５００以下
　ＴＭＧａ供給量：５０ｃｃｍ以上１０００ｃｃｍ以下
　ＮＨ３供給量：９．０ｓｌｍ以上１１．０ｓｌｍ以下
　キャリアガス：Ｈ２、Ｎ２
　Ｈ２（キャリアガス）供給量：１３．０ｓｌｍ以上１４．０ｓｌｍ以下
　Ｎ２（キャリアガス）供給量：１．０ｓｌｍ以上２．０ｓｌｍ以下
　以上により、上述した特徴を有する本実施形態のテンプレートIII族窒化物半導体基板１が得られる。このようなテンプレートIII族窒化物半導体基板１を利用することで、サファイア基板１０と、半極性面を露出面（成長面３１）として有するIII族窒化物半導体層３０とが積層した基板（テンプレートIII族窒化物半導体基板１）の当該露出面（成長面３１）上にIII族窒化物半導体（III族窒化物半導体層４０）を厚膜成長することが可能となる。
（１）「III族窒化物半導体基板の準備」
　実施例１、比較例１及び比較例２各々に対応するテンプレートIII族窒化物半導体基板を準備した。
＜実施例１＞
　半極性面を主面として有するサファイア基板と、当該主面上に位置するIII族窒化物半導体層と、を有し、当該主面に垂直な方向での平面視において、サファイア基板の＜０００２＞方向と、III族窒化物半導体層の＜１０－１０＞方向とは「直交しない」テンプレートIII族窒化物半導体基板を準備した。具体的には、以下のようにして、III族窒化物半導体基板を製造した。
　まず、以下のサファイア基板を用意した（サファイア基板準備工程Ｓ１１）。
　主面（露出面）：（１０－１０）面をａ面と平行になる方向に２．０°傾斜した面
　厚さ：４３０μｍ
　直径：２インチ
　用意したサファイア基板を、以下の条件で加熱した（加熱工程Ｓ１２）。
　温度：１０００℃～１０５０℃
　圧力：２００ｔｏｒｒ
　熱処理時間：１５分
　キャリアガス：Ｈ２、Ｎ２
　Ｈ２（キャリアガス）供給量：９ｓｌｍ
　Ｎ２（キャリアガス）供給量：１．５ｓｌｍ
　ＮＨ３供給量：２０ｓｌｍ
　加熱工程Ｓ１２後のサファイア基板に、以下の条件で、前工程Ｓ１３を行った。
　温度：９００～９３０℃
　圧力：１００ｔｏｒｒ
　処理時間：１０秒
　キャリアガス：Ｈ２、Ｎ２
　Ｈ２（キャリアガス）供給量：９ｓｌｍ
　Ｎ２（キャリアガス）供給量：１．５ｓｌｍ
　ＮＨ３供給量：０ｓｌｍ
　前処理ガス（トリメチルアルミニウム）供給量：９０ｓｃｃｍ
　熱処理後、サファイア基板の主面（露出面）上に、以下の条件で、膜厚１５０ｎｍのＡｌＮ層（バッファ層）を形成した。
　成長方法：ＭＯＣＶＤ法
　成長温度：９００～９３０℃
　圧力：１００ｔｏｒｒ
　Ｖ／III比：５１８４
　ＴＭＡｌ供給量：９０ｃｃｍ
　ＮＨ３供給量：５ｓｌｍ
　キャリアガス：Ｈ２、Ｎ２
　Ｈ２（キャリアガス）供給量：９ｓｌｍ
　Ｎ２（キャリアガス）供給量：１．５ｓｌｍ
　その後、バッファ層２０の上に、以下の条件で、膜厚１５μｍのＧａＮ層（III族窒化物半導体層）を形成した。
　成長方法：ＭＯＣＶＤ法
　成長温度：９００～１０２０℃（連続変化）
　圧力：１００ｔｏｒｒ
　Ｖ／III比：３２１
　ＴＭＧａ供給量：５０～５００ｓｃｃｍ（連続変化）
　ＮＨ３供給量：５～１０ｓｌｍ（連続変化）
　キャリアガス：Ｈ２、Ｎ２
　Ｈ２（キャリアガス）供給量：１３．５ｓｌｍ
　Ｎ２（キャリアガス）供給量：１．５ｓｌｍ
　以上のようにして、実施例１のテンプレートIII族窒化物半導体基板を製造した。
　図７に、サファイア基板の主面に垂直な方向での平面視における、サファイア基板の＜０００２＞方向と、III族窒化物半導体層（ＧａＮ）の＜１０－１０＞方向との関係（極点座標測定結果）を示す。図示するように、実施例１では、「互いに直交しない」関係となっている。これらのなす角は、４４．５°以上４５．５°以下であった。
＜比較例１＞
　半極性面を主面として有するサファイア基板と、当該主面上に位置するIII族窒化物半導体層と、を有し、当該主面に垂直な方向での平面視において、サファイア基板の＜０００２＞方向と、III族窒化物半導体層の＜１０－１０＞方向とは「直交する」テンプレートIII族窒化物半導体基板を準備した。
　具体的には、主面（露出面）が（１０－１０）面を第１の面と平行になる方向に２．０°傾斜した面であるサファイア基板を用い、バッファ層形成工程Ｓ１４及びIII族窒化物半導体層形成工程Ｓ１５を下記成長条件として、テンプレートIII族窒化物半導体基板を製造した。なお、加熱工程Ｓ１２と前工程Ｓ１３は実施例１と同じとした。
「バッファ層形成工程Ｓ１４」
　成長方法：ＭＯＣＶＤ法
　成長温度：１０５０～１０７５℃
　圧力：１００ｔｏｒｒ
　Ｖ／III比：５１８４
　ＴＭＡｌ供給量：９０ｃｃｍ
　ＮＨ３供給量：５ｓｌｍ
　キャリアガス：Ｈ２、Ｎ２
　Ｈ２（キャリアガス）供給量：９ｓｌｍ
　Ｎ２（キャリアガス）供給量：１．５ｓｌｍ
「III族窒化物半導体層形成工程Ｓ１５」
　成長方法：ＭＯＣＶＤ法
　成長温度：１０７５～１１００℃（連続変化）
　圧力：１００ｔｏｒｒ
　Ｖ／III比：３２１
　ＴＭＧａ供給量：５０～５００ｓｃｃｍ（連続変化）
　ＮＨ３供給量：５～１０ｓｌｍ（連続変化）
　キャリアガス：Ｈ２、Ｎ２
　Ｈ２（キャリアガス）供給量：１３．５ｓｌｍ
　Ｎ２（キャリアガス）供給量：１．５ｓｌｍ
　図８に、サファイア基板の主面に垂直な方向での平面視における、サファイア基板の＜０００２＞方向と、III族窒化物半導体層（ＧａＮ）の＜１０－１０＞方向との関係（極点座標測定結果）を示す。図示するように、比較例１では、「互いに直交する」関係となっている。
＜比較例２＞
　半極性面を主面として有するサファイア基板と、当該主面上に位置するIII族窒化物半導体層と、を有し、当該主面に垂直な方向での平面視において、サファイア基板の＜０００２＞方向と、III族窒化物半導体層の＜１０－１０＞方向とは「直交する」テンプレートIII族窒化物半導体基板を準備した。
　具体的には、主面（露出面）が（１０－１０）面をａ面と平行になる方向に５．０°傾斜した面であるサファイア基板を用いて、比較例1と同等な製造方法でテンプレートIII族窒化物半導体基板を製造した。
　図９に、サファイア基板の主面に垂直な方向での平面視における、サファイア基板の＜０００２＞方向と、III族窒化物半導体層（ＧａＮ）の＜１０－１０＞方向との関係（極点座標測定結果）を示す。図示するように、比較例２では、「互いに直交する」関係となっている。
（２）「III族窒化物半導体層を厚膜成長」
　（１）で準備した実施例１、比較例１及び比較例２各々のテンプレートIII族窒化物半導体基板上に、以下の条件で、膜厚２００μｍのＧａＮ層を形成した。
　成長方法：ＨＶＰＥ法
　成長温度：１０４０℃
　圧力：９８５ｈＰａ
　Ｖ／III比：１０
　ＧａＣｌ供給量：２００ｓｃｃｍ
　ＮＨ３供給量：２ｓｌｍ
　キャリアガス：Ｈ２
　Ｈ２（キャリアガス）供給量：８ｓｌｍ
　図１０乃至図１２に、テンプレートIII族窒化物半導体基板上にＧａＮ層を厚膜成長したIII族窒化物半導体基板の外観を示す。図１０が実施例１、図１１が比較例１、図１２が比較例２のIII族窒化物半導体基板を示す。
　図１０乃至図１２より、実施例１はIII族窒化物半導体基板に全くクラックが発生していない。これに対し、比較例１及び比較例２は、III族窒化物半導体層にクラックが発生し、これに起因して、サファイア基板から剥離した箇所が確認された。なお、ＧａＮの劈開面であるｍ面を起点として、III族窒化物半導体層にクラックが発生していた。
　また、比較例１及び比較例２は、サファイア基板の一部にもクラックが発生していた。
　以上の結果より、半極性面を主面として有するサファイア基板と、当該主面上に位置するIII族窒化物半導体層と、を有し、当該主面に垂直な方向での平面視において、サファイア基板の＜０００２＞方向と、III族窒化物半導体層の＜１０－１０＞方向とは直交しないテンプレートIII族窒化物半導体基板上にIII族窒化物半導体を厚膜成長する場合と、これらが直交するテンプレートIII族窒化物半導体基板上にIII族窒化物半導体を厚膜成長する場合とでは、直交しないテンプレートIII族窒化物半導体基板上にIII族窒化物半導体を厚膜成長する方が、クラックや剥がれ等の不都合が発生しにくいことが分かる。
　また、実施例１の製造方法により、半極性面を主面として有するサファイア基板と、当該主面上に位置するIII族窒化物半導体層と、を有し、当該主面に垂直な方向での平面視において、サファイア基板の＜０００２＞方向と、III族窒化物半導体層の＜１０－１０＞方向とは直交しないテンプレートIII族窒化物半導体基板を製造できることが分かる。
　以下、参考形態の例を付記する。
１．　半極性面を主面として有するサファイア基板と、
　前記主面上に位置するIII族窒化物半導体層と、
を有し、
　前記主面に垂直な方向での平面視において、前記サファイア基板の＜０００２＞方向と、前記III族窒化物半導体層の＜１０－１０＞方向とは直交しないIII族窒化物半導体基板。
２．　１に記載のIII族窒化物半導体基板において、
　前記主面は、｛１０－１０｝面をａ面と平行になる方向に０．０°より大、１０．５°以下の中のいずれかの角度で傾斜した面であり、
　前記III族窒化物半導体層は、－Ｃ面から－ａ面方向に３８．０°以上５３．０°以下かつ、ｍ面方向に－１６．０°以上１６．０°以下傾いた半極性面を露出面として有するIII族窒化物半導体基板。
３．　１又は２に記載のIII族窒化物半導体基板において、
　前記III族窒化物半導体層の上に、膜厚５０μｍ以上１０００μｍ以下のIII族窒化物半導体層をさらに有するIII族窒化物半導体基板。
４．　半極性面を主面として有するサファイア基板と、前記主面上に位置するIII族窒化物半導体層と、を有し、前記主面に垂直な方向での平面視において、前記サファイア基板の＜０００２＞方向と、前記III族窒化物半導体層の＜１０－１０＞方向とは直交しないIII族窒化物半導体基板を準備する準備工程と、
　前記III族窒化物半導体層の上に、III族窒化物半導体をエピタキシャル成長する成長工程と、
を有するIII族窒化物半導体基板の製造方法。
５．　４に記載のIII族窒化物半導体基板の製造方法において、
　前記成長工程では、前記III族窒化物半導体層の上に、膜厚５０μｍ以上１０００μｍ以下のIII族窒化物半導体層を形成するIII族窒化物半導体基板の製造方法。
６．　４又は５に記載のIII族窒化物半導体基板の製造方法において、
　前記準備工程は、
　前記主面が、｛１０－１０｝面をａ面と平行になる方向に０．０°より大、１０．５°以下の中のいずれかの角度で傾斜した面であるサファイア基板を準備するサファイア基板準備工程と、
　窒化処理を行いながら、前記サファイア基板を加熱する加熱工程と、
　前記加熱工程の後、前記サファイア基板上に、ＮＨ３は供給せず、Ａｌ、Ｔｉ、Ｃｕ、Ｖの中の何れかを含むガスを供給する前工程と、
　前記前工程の後、前記主面上にバッファ層を形成するバッファ層形成工程と、
　前記バッファ層の上に、III族窒化物半導体層を形成するIII族窒化物半導体層形成工程と、
を有するIII族窒化物半導体基板の製造方法。
７．　６に記載のIII族窒化物半導体基板の製造方法において、
　前記バッファ層形成工程では、８００℃以上９５０℃以下の成長温度で、前記バッファ層を形成するIII族窒化物半導体基板の製造方法。
８．　主面が、｛１０－１０｝面をａ面と平行になる方向に０．０°より大、１０．５°以下の中のいずれかの角度で傾斜した面であるサファイア基板を準備するサファイア基板準備工程と、
　窒化処理を行いながら、前記サファイア基板を加熱する加熱工程と、
　前記加熱工程の後、前記サファイア基板上に、ＮＨ３は供給せず、Ａｌ、Ｔｉ、Ｃｕ、Ｖの中の何れかを含むガスを供給する前工程と、
　前記前工程の後、前記主面上にバッファ層を形成するバッファ層形成工程と、
　前記バッファ層の上に、III族窒化物半導体層を形成するIII族窒化物半導体層形成工程と、
を有するIII族窒化物半導体基板の製造方法。
９．　８に記載のIII族窒化物半導体基板の製造方法において、
　前記バッファ層形成工程では、８００℃以上９５０℃以下の成長温度で、前記バッファ層を形成するIII族窒化物半導体基板の製造方法。
　この出願は、２０１６年１２月１９日に出願された日本出願特願２０１６－２４５３５７号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (9)

  1. 　半極性面を主面として有するサファイア基板と、
    　前記主面上に位置するIII族窒化物半導体層と、
    を有し、
    　前記主面に垂直な方向での平面視において、前記サファイア基板の＜０００２＞方向と、前記III族窒化物半導体層の＜１０－１０＞方向とは直交しないIII族窒化物半導体基板。
  2. 　請求項１に記載のIII族窒化物半導体基板において、
    　前記主面は、｛１０－１０｝面をａ面と平行になる方向に０．０°より大、１０．５°以下の中のいずれかの角度で傾斜した面であり、
    　前記III族窒化物半導体層は、－Ｃ面から－ａ面方向に３８．０°以上５３．０°以下かつ、ｍ面方向に－１６．０°以上１６．０°以下傾いた半極性面を露出面として有するIII族窒化物半導体基板。
  3. 　請求項１又は２に記載のIII族窒化物半導体基板において、
    　前記III族窒化物半導体層の上に、膜厚５０μｍ以上１０００μｍ以下のIII族窒化物半導体層をさらに有するIII族窒化物半導体基板。
  4. 　半極性面を主面として有するサファイア基板と、前記主面上に位置するIII族窒化物半導体層と、を有し、前記主面に垂直な方向での平面視において、前記サファイア基板の＜０００２＞方向と、前記III族窒化物半導体層の＜１０－１０＞方向とは直交しないIII族窒化物半導体基板を準備する準備工程と、
    　前記III族窒化物半導体層の上に、III族窒化物半導体をエピタキシャル成長する成長工程と、
    を有するIII族窒化物半導体基板の製造方法。
  5. 　請求項４に記載のIII族窒化物半導体基板の製造方法において、
    　前記成長工程では、前記III族窒化物半導体層の上に、膜厚５０μｍ以上１０００μｍ以下のIII族窒化物半導体層を形成するIII族窒化物半導体基板の製造方法。
  6. 　請求項４又は５に記載のIII族窒化物半導体基板の製造方法において、
    　前記準備工程は、
    　前記主面が、｛１０－１０｝面をａ面と平行になる方向に０．０°より大、１０．５°以下の中のいずれかの角度で傾斜した面であるサファイア基板を準備するサファイア基板準備工程と、
    　窒化処理を行いながら、前記サファイア基板を加熱する加熱工程と、
    　前記加熱工程の後、前記サファイア基板上に、ＮＨ３は供給せず、Ａｌ、Ｔｉ、Ｃｕ、Ｖの中の何れかを含むガスを供給する前工程と、
    　前記前工程の後、前記主面上にバッファ層を形成するバッファ層形成工程と、
    　前記バッファ層の上に、III族窒化物半導体層を形成するIII族窒化物半導体層形成工程と、
    を有するIII族窒化物半導体基板の製造方法。
  7. 　請求項６に記載のIII族窒化物半導体基板の製造方法において、
    　前記バッファ層形成工程では、８００℃以上９５０℃以下の成長温度で、前記バッファ層を形成するIII族窒化物半導体基板の製造方法。
  8. 　主面が、｛１０－１０｝面をａ面と平行になる方向に０．０°より大、１０．５°以下の中のいずれかの角度で傾斜した面であるサファイア基板を準備するサファイア基板準備工程と、
    　窒化処理を行いながら、前記サファイア基板を加熱する加熱工程と、
    　前記加熱工程の後、前記サファイア基板上に、ＮＨ３は供給せず、Ａｌ、Ｔｉ、Ｃｕ、Ｖの中の何れかを含むガスを供給する前工程と、
    　前記前工程の後、前記主面上にバッファ層を形成するバッファ層形成工程と、
    　前記バッファ層の上に、III族窒化物半導体層を形成するIII族窒化物半導体層形成工程と、
    を有するIII族窒化物半導体基板の製造方法。
  9. 　請求項８に記載のIII族窒化物半導体基板の製造方法において、
    　前記バッファ層形成工程では、８００℃以上９５０℃以下の成長温度で、前記バッファ層を形成するIII族窒化物半導体基板の製造方法。
PCT/JP2017/045392 2016-12-19 2017-12-18 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 WO2018117051A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/470,545 US10910474B2 (en) 2016-12-19 2017-12-18 Group III nitride semiconductor substrate and method for manufacturing group III nitride semiconductor substrate
CN201780078733.9A CN110088364B (zh) 2016-12-19 2017-12-18 Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
EP17885108.5A EP3556912B1 (en) 2016-12-19 2017-12-18 Group iii nitride semiconductor substrate and production method for group iii nitride semiconductor substrate
KR1020197018810A KR102535767B1 (ko) 2016-12-19 2017-12-18 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016245357A JP6306677B1 (ja) 2016-12-19 2016-12-19 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP2016-245357 2016-12-19

Publications (1)

Publication Number Publication Date
WO2018117051A1 true WO2018117051A1 (ja) 2018-06-28

Family

ID=61828571

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/045392 WO2018117051A1 (ja) 2016-12-19 2017-12-18 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Country Status (7)

Country Link
US (1) US10910474B2 (ja)
EP (1) EP3556912B1 (ja)
JP (1) JP6306677B1 (ja)
KR (1) KR102535767B1 (ja)
CN (1) CN110088364B (ja)
TW (1) TWI738944B (ja)
WO (1) WO2018117051A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7084784B2 (ja) 2018-05-25 2022-06-15 株式会社アルファ インサイドハンドル装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160755A (ja) 2010-08-09 2012-08-23 Panasonic Corp 半導体発光デバイス
JP2014196230A (ja) * 2013-03-08 2014-10-16 株式会社トクヤマ 窒化ガリウム結晶自立基板の製造方法
JP2015032730A (ja) * 2013-08-05 2015-02-16 パナソニック株式会社 窒化物半導体構造およびそれを製造する方法
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586819B2 (en) 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
JP2008297138A (ja) * 2007-05-30 2008-12-11 Sumitomo Metal Mining Co Ltd Ｉｉｉ族窒化物系化合物半導体製造用基板とその製造方法
JP4935700B2 (ja) * 2008-02-01 2012-05-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8878345B2 (en) 2010-02-10 2014-11-04 Aetech Corporation Structural body and method for manufacturing semiconductor substrate
JP5573632B2 (ja) * 2010-11-25 2014-08-20 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
KR102062327B1 (ko) * 2012-09-11 2020-01-03 가부시키가이샤 도쿠야마 질화 알루미늄 기판 및 iii족 질화물 적층체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160755A (ja) 2010-08-09 2012-08-23 Panasonic Corp 半導体発光デバイス
JP2014196230A (ja) * 2013-03-08 2014-10-16 株式会社トクヤマ 窒化ガリウム結晶自立基板の製造方法
JP2015032730A (ja) * 2013-08-05 2015-02-16 パナソニック株式会社 窒化物半導体構造およびそれを製造する方法
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3556912A4

Also Published As

Publication number Publication date
TW201839188A (zh) 2018-11-01
TWI738944B (zh) 2021-09-11
US10910474B2 (en) 2021-02-02
JP6306677B1 (ja) 2018-04-04
EP3556912A4 (en) 2020-09-09
US20190348504A1 (en) 2019-11-14
KR102535767B1 (ko) 2023-05-22
EP3556912A1 (en) 2019-10-23
CN110088364B (zh) 2021-07-30
CN110088364A (zh) 2019-08-02
EP3556912B1 (en) 2024-03-06
JP2018100189A (ja) 2018-06-28
KR20190098986A (ko) 2019-08-23

Similar Documents

Publication Publication Date Title
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP6871878B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
CN110100304B (zh) Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
CN110168701B (zh) Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
WO2018117051A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP2018154523A (ja) Ｉｉｉ族窒化物半導体基板
JP2018065711A (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP7396614B2 (ja) 半導体基板及びその製造方法
JP6934802B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
WO2020162346A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
US11680339B2 (en) Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal
JP6865669B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP7055595B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP2006222360A (ja) Ｉｉｉ−ｖ族窒化物半導体及びその製造方法
WO2013128893A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17885108

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197018810

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2017885108

Country of ref document: EP