KR20190098986A - Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 - Google Patents

Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 Download PDF

Info

Publication number
KR20190098986A
KR20190098986A KR1020197018810A KR20197018810A KR20190098986A KR 20190098986 A KR20190098986 A KR 20190098986A KR 1020197018810 A KR1020197018810 A KR 1020197018810A KR 20197018810 A KR20197018810 A KR 20197018810A KR 20190098986 A KR20190098986 A KR 20190098986A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
group iii
iii nitride
semiconductor layer
sapphire substrate
Prior art date
Application number
KR1020197018810A
Other languages
English (en)
Other versions
KR102535767B1 (ko
Inventor
야스노부 스미다
야스하루 후지야마
히로키 고토
다쿠야 나카가와
유지로 이시하라
Original Assignee
후루카와 기카이 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 기카이 긴조쿠 가부시키가이샤 filed Critical 후루카와 기카이 긴조쿠 가부시키가이샤
Publication of KR20190098986A publication Critical patent/KR20190098986A/ko
Application granted granted Critical
Publication of KR102535767B1 publication Critical patent/KR102535767B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

반극성면을 주면으로서 갖는 사파이어 기판과, 당해 주면 상에 위치하는 Ⅲ족 질화물 반도체층을 갖고, 당해 주면에 수직인 방향에서의 평면시에 있어서 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 직교하지 않는 Ⅲ족 질화물 반도체 기판을 준비하는 준비공정(S10)과, Ⅲ족 질화물 반도체층 위에 Ⅲ족 질화물 반도체를 에피택셜 성장시키는 성장공정(S20)을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.

Description

Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법{GROUP Ⅲ NITRIDE SEMICONDUCTOR SUBSTRATE AND PRODUCTION METHOD FOR GROUP Ⅲ NITRIDE SEMICONDUCTOR SUBSTRATE}
본 발명은 Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법에 관한 것이다.
관련된 기술이 특허문헌 1과 특허문헌 2에 개시되어 있다. 특허문헌 1과 특허문헌 2에 개시되어 있는 바와 같이, Ⅲ족 질화물 반도체 결정의 c면 상에 디바이스(예：광 디바이스, 전자 디바이스 등)을 형성한 경우, 피에조 전계에 기인하여 내부 양자 효율이 저하된다. 이에, 소위 반극성면(극성면 및 무극성면과 상이한 면) 상에 디바이스를 형성하는 시도가 이루어지고 있다.
일본국 특허공개 제2012-160755호 공보 일본국 특허공개 제2016-12717호 공보
본 발명자들은 사파이어 기판과, 반극성면을 노출면으로서 갖는 Ⅲ족 질화물 반도체층이 적층된 기판의 당해 노출면 상에 Ⅲ족 질화물 반도체를 후막 성장시킨 경우, Ⅲ족 질화물 반도체층에 크랙이 발생하고, 그것에 기인하여 사파이어 기판으로부터 박리되는 경우가 있는 것을 새롭게 발견하였다. 경우에 따라서는, 사파이어 기판 측에도 크랙이 발생할 수 있다.
본 발명은 사파이어 기판과, 반극성면을 노출면으로서 갖는 Ⅲ족 질화물 반도체층이 적층된 기판의 당해 노출면 상에 Ⅲ족 질화물 반도체를 후막 성장시키기 위한 새로운 기술을 제공하는 것을 과제로 한다.
본 발명에 의하면,
반극성면을 주면(主面)으로서 갖는 사파이어 기판과,
상기 주면 상에 위치하는 Ⅲ족 질화물 반도체층
을 갖고,
상기 주면에 수직인 방향에서의 평면시(planar view)에 있어서, 상기 사파이어 기판의 ＜0002＞방향과 상기 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 직교하지 않는 Ⅲ족 질화물 반도체 기판이 제공된다.
또한, 본 발명에 의하면,
반극성면을 주면으로서 갖는 사파이어 기판과, 상기 주면 상에 위치하는 Ⅲ족 질화물 반도체층을 갖고, 상기 주면에 수직인 방향에서의 평면시에 있어서, 상기 사파이어 기판의 ＜0002＞방향과 상기 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 직교하지 않는 Ⅲ족 질화물 반도체 기판을 준비하는 준비공정과,
상기 Ⅲ족 질화물 반도체층 위에 Ⅲ족 질화물 반도체를 에피택셜 성장시키는 성장공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법이 제공된다.
또한, 본 발명에 의하면,
주면이 {10-10}면을 a면과 평행이 되는 방향으로 0.0°보다 크고, 10.5°이하 중 어느 하나의 각도로 경사지게 한 면인 사파이어 기판을 준비하는 사파이어 기판 준비공정,
질화처리를 행하면서 상기 사파이어 기판을 가열하는 가열공정,
상기 가열공정 후, 상기 사파이어 기판 상에 NH3는 공급하지 않고, Al, Ti, Cu, V 중 어느 하나를 포함하는 가스를 공급하는 전(前)공정,
상기 전공정 후, 상기 주면 상에 버퍼층을 형성하는 버퍼층 형성공정, 및
상기 버퍼층 위에 Ⅲ족 질화물 반도체층을 형성하는 Ⅲ족 질화물 반도체층 형성공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법이 제공된다.
본 발명에 의하면, 사파이어 기판과, 반극성면을 노출면으로서 갖는 Ⅲ족 질화물 반도체층이 적층된 기판의 당해 노출면 상에 Ⅲ족 질화물 반도체를 후막(厚膜) 성장시키기 위한 새로운 기술이 실현된다.
전술한 목적 및 기타 목적, 특징 및 이점은 아래에 기술하는 바람직한 실시형태, 및 그것에 부수되는 아래의 도면에 의해 더욱 명확해진다.
도 1은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타내는 플로 차트이다.
도 2는 본 실시형태의 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 일례의 측면 모식도이다.
도 3은 본 실시형태의 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 일례의 평면 모식도이다.
도 4는 본 실시형태의 템플레이트 Ⅲ족 질화물 반도체 기판(1) 위에 Ⅲ족 질화물 반도체층(40)을 형성하여 얻어진 본 실시형태의 Ⅲ족 질화물 반도체 기판의 일례의 측면 모식도이다.
도 5는 본 실시형태의 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 제조방법의 처리 흐름의 일례를 나타내는 플로 차트이다.
도 6은 본 실시형태의 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 제조방법의 처리 흐름의 일례를 나타내는 공정도이다.
도 7은 실시예 1의 Ⅲ족 질화물 반도체 기판에 있어서, 사파이어 기판의 주면에 수직인 방향에서의 평면시에 있어서 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층의 ＜10-10＞방향의 관계를 나타내는 도면이다.
도 8은 비교예 1의 Ⅲ족 질화물 반도체 기판에 있어서, 사파이어 기판의 주면에 수직인 방향에서의 평면시에 있어서 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층의 ＜10-10＞방향의 관계를 나타내는 도면이다.
도 9는 비교예 2의 Ⅲ족 질화물 반도체 기판에 있어서, 사파이어 기판의 주면에 수직인 방향에서의 평면시에 있어서 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층의 ＜10-10＞방향의 관계를 나타내는 도면이다.
도 10은 실시예 1의 Ⅲ족 질화물 반도체 기판 상에 Ⅲ족 질화물 반도체층을 후막 성장시킨 후의 상태를 나타내는 도면이다.
도 11은 비교예 1의 Ⅲ족 질화물 반도체 기판 상에 Ⅲ족 질화물 반도체층을 후막 성장시킨 후의 상태를 나타내는 도면이다.
도 12는 비교예 2의 Ⅲ족 질화물 반도체 기판 상에 Ⅲ족 질화물 반도체층을 후막 성장시킨 후의 상태를 나타내는 도면이다.
아래에 본 발명의 Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법의 실시형태에 대해서 도면을 사용해서 설명한다. 또한, 도면은 어디까지나 발명의 구성을 설명하기 위한 개략도로, 각 부재의 크기, 형상, 수, 상이한 부재의 크기의 비율 등은 도시하는 것에 한정되지 않는다.
도 1의 플로 차트는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타낸다. 도시하는 바와 같이, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법은 준비공정(S10)과 성장공정(S20)을 갖는다.
준비공정(S10)에서는, 반극성면을 주면으로서 갖는 사파이어 기판과, 당해 주면 상에 위치하는 Ⅲ족 질화물 반도체층이 적층된 Ⅲ족 질화물 반도체 기판(템플레이트 기판)을 준비한다. 당해 Ⅲ족 질화물 반도체 기판은 사파이어 기판의 주면에 수직인 방향에서의 평면시에 있어서, 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층의 ＜10-10＞방향이 직교하지 않는다고 하는 특징을 갖는다. 반극성면은 극성면(c면) 및 무극성면(a면 및 m면)과 상이한 면이다.
아래에, 준비공정(S10)에서 준비하는 Ⅲ족 질화물 반도체 기판(이하, 「템플레이트 Ⅲ족 질화물 반도체 기판」이라 함)에 대해서 상세하게 설명한다.
도 2에 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 일례의 측면 모식도를 나타낸다. 도 2에 나타내는 바와 같이, 템플레이트 Ⅲ족 질화물 반도체 기판(1)은 사파이어 기판(10) 및 Ⅲ족 질화물 반도체층(30)을 갖는다. 템플레이트 Ⅲ족 질화물 반도체 기판(1)은 사파이어 기판(10) 및 Ⅲ족 질화물 반도체층(30)에 더하여, 기타 층을 포함해도 된다. 도시하는 예에서는, 사파이어 기판(10), 버퍼층(20) 및 Ⅲ족 질화물 반도체층(30)이 이 순서로 적층되어 있다.
또한, 사파이어 기판(10)과 Ⅲ족 질화물 반도체층(30) 사이에, 버퍼층(20) 이외의 기타 층이 개재되어도 된다. 아래에서 상세를 설명하는데, 도 2에 나타내는 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 제조방법의 일례에 있어서, 사파이어 기판(10) 상에 버퍼층(20)을 형성하기 전에, Al, Ti, Cu, V 중 어느 하나를 포함하는 가스를 사파이어 기판(10)의 주면(11) 상에 공급하는 공정을 포함할 수 있다. 당해 공정의 결과, 사파이어 기판(10)과 버퍼층(20) 사이에, 이들 금속의 막, 또는 유기 금속 원료로부터 생성되는 메탄, 에틸렌, 에탄 등의 탄화수소 화합물과의 반응막인 탄화알루미늄, 탄화티탄, 탄화구리나 탄화바나듐의 탄화 금속막 등이 형성되어도 되고, 형성되지 않아도 된다. 당해 금속의 막이 형성되는 경우, 당해 금속의 막은 사파이어 기판(10)의 주면(11) 전체에 일률적으로 퍼져 있어도 되고, 주면(11) 상에 점재해도 된다.
사파이어 기판(10)의 주면(11)은 반극성면이다. 예를 들면 주면(11)은 {10-10}면을 a면과 평행이 되는 방향으로 0.0°보다 크고, 10.5°이하 중 어느 하나의 각도로 경사지게 한 면이다. 사파이어 기판(10)의 두께는 250 ㎛ 이상이다. 또한, 사파이어 기판(10)의 직경은 1 인치 이상이다.
버퍼층(20)은 예를 들면 AlN층, TiN층이다. 버퍼층(20)의 두께는 예를 들면 20 ㎚ 이상 300 ㎚ 이하이다.
Ⅲ족 질화물 반도체층(30)은 사파이어 기판(10)의 주면(11) 상에 버퍼층(20)을 사이에 두고 위치한다. Ⅲ족 질화물 반도체층(30)은 Ⅲ족 질화물 반도체 결정(예：GaN 결정)으로 구성된다. Ⅲ족 질화물 반도체층(30)의 두께는 예를 들면 1 ㎛ 이상 20 ㎛ 이하이다.
Ⅲ족 질화물 반도체층(30)의 성장면(31)(노출면)은 -C면에서 -a면방향으로 38.0°이상 53.0°이하, m면방향으로 -16.0°이상 16.0°이하 경사진 반극성면이다. 예를 들면 성장면(31)은 {11-23}면(예：(-1-12-3)면)을 m면과 평행이 되는 방향으로 -16.0°이상 16.0°이하 중 어느 하나의 각도로 경사지게 한 면이다.
도 3에 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 일례의 평면 모식도를 나타낸다. 당해 도면은 사파이어 기판(10)의 주면(11)에 수직인 방향에서의 평면시에서, 템플레이트 Ⅲ족 질화물 반도체 기판(1)을 Ⅲ족 질화물 반도체층(30) 측에서 관찰한 모습을 나타낸다. 도면에는 당해 평면시에서 관찰되는 사파이어 기판(10)의 ＜0002＞방향과 Ⅲ족 질화물 반도체층(30)의 ＜10-10＞방향이 나타내어져 있다. 도시하는 화살표는 사파이어 기판(10)의 ＜0002＞방향 및 Ⅲ족 질화물 반도체층(30)의 ＜10-10＞방향 각각을 주면(11)에 평행한 면 상에 투영한 방향을 나타내고 있다.
도시하는 바와 같이, 템플레이트 Ⅲ족 질화물 반도체 기판(1)은 주면(11)에 수직인 방향에서의 평면시에 있어서, 사파이어 기판(10)의 ＜0002＞방향(＜0002＞방향을 주면(11)에 평행인 면 상에 투영한 방향)과 Ⅲ족 질화물 반도체층(30)의 ＜10-10＞방향(＜10-10＞방향을 주면(11)에 평행인 면 상에 투영한 방향)이 직교하지 않는다고 하는 특징을 갖는다.
주면(11)에 수직인 방향에서의 평면시에 있어서 사파이어 기판(10)의 ＜0002＞방향과 Ⅲ족 질화물 반도체층(30)의 ＜10-10＞방향이 이루는 각은 직교가 아니면 되나, 예를 들면 아래의 실시예에서 나타내는 바와 같이, 44.5°이상 45.5°이하로 할 수 있다.
도 1로 돌아가서, 성장공정(S20)에서는 Ⅲ족 질화물 반도체층(30)의 성장면(31) 상에 Ⅲ족 질화물 반도체(예：GaN 결정)를 에피택셜 성장시킨다. 결과, 도 4에 나타내는 바와 같이, 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 Ⅲ족 질화물 반도체층(30) 상에 Ⅲ족 질화물 반도체층(40)이 형성된 Ⅲ족 질화물 반도체 기판을 얻을 수 있다.
성장공정(S20)에 있어서의 Ⅲ족 질화물 반도체의 성장방법은 설계적 사항이다. Ⅲ족 질화물 반도체의 성장방법은 예를 들면 기상 에피택셜 성장(예：HVPE(Hydride Vapor Phase Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy)), 액상 에피택셜 성장, 고체상 에피택셜 성장 등을 선택할 수 있다. 성장 조건은 종래 기술에 준한 것으로 할 수 있다.
또한, 아래의 실시예에서 나타내는 바와 같이, 본 실시형태의 템플레이트 Ⅲ족 질화물 반도체 기판(1) 상에 Ⅲ족 질화물 반도체를 후막 성장시키더라도, 크랙이나 박리 등의 문제가 발생하기 어렵다. 이 때문에 성장공정(S20)에서는 Ⅲ족 질화물 반도체를 후막 성장시킬 수 있다. Ⅲ족 질화물 반도체층(40)의 두께는, 예를 들면 50 ㎛ 이상 1000 ㎛ 이하, 바람직하게는 100 ㎛ 이상 1000 ㎛ 이하, 더욱 바람직하게는 500 ㎛ 이상 1000 ㎛ 이하로 할 수 있다.
반극성면인 Ⅲ족 질화물 반도체층(30)의 성장면(31) 상에 에피택셜 성장시켜 얻어진 Ⅲ족 질화물 반도체층(40)은 성장면(41)이 동일하게 반극성면으로 되어 있다. 예를 들면 성장면(41)은 {11-23}면(예：(-1-12-3)면)을 m면과 평행이 되는 방향으로 0°보다 크고 10.0°이하 중 어느 하나의 각도로 경사지게 한 면이다.
이상 설명한 바와 같이, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 사파이어 기판(10)과 Ⅲ족 질화물 반도체층(30)이 적층된 템플레이트 Ⅲ족 질화물 반도체 기판(1)(추가로, 버퍼층(20) 등이 적층되어도 됨) 상에 Ⅲ족 질화물 반도체층(40)을 형성한 Ⅲ족 질화물 반도체 기판(도 4 참조)을 제조할 수 있다.
또한, 본 실시형태의 제조방법에서는 사파이어 기판(10)의 ＜0002＞방향과 Ⅲ족 질화물 반도체층(30)의 ＜10-10＞방향의 상대적인 방향 관계가 특징적인 관계(주면(11)에 수직인 방향에서의 평면시에서 서료 직교하지 않음)로 되어 있는 템플레이트 Ⅲ족 질화물 반도체 기판(1) 상에 Ⅲ족 질화물 반도체층(40)을 형성한다.
아래의 실시예에서 나타내는 바와 같이, 사파이어 기판(10)의 ＜0002＞방향과 Ⅲ족 질화물 반도체층(30)의 ＜10-10＞방향이 주면(11)에 수직인 방향에서의 평면시에서 직교하고 있는 경우, Ⅲ족 질화물 반도체층(40)을 50 ㎛ 이상의 후막으로 성장시키면, Ⅲ족 질화물 반도체층(30) 및 Ⅲ족 질화물 반도체층(40)에 크랙이 생기기 쉽다. 그리고, 당해 크랙에 기인하여 Ⅲ족 질화물 반도체층(30) 및 Ⅲ족 질화물 반도체층(40)이 제각각이 되어, 의도하지 않게 사파이어 기판(10)으로부터 박리된다고 하는 문제가 발생하기 쉬워진다.
사파이어 기판(10)의 ＜0002＞방향과 Ⅲ족 질화물 반도체층(30)의 ＜10-10＞방향이 상기 특징적인 관계로 되어 있는 템플레이트 Ⅲ족 질화물 반도체 기판(1) 상에 Ⅲ족 질화물 반도체층(40)을 형성하는 본 실시형태의 경우, Ⅲ족 질화물 반도체층(40)을 50 ㎛ 이상 1000 ㎛ 이하로 후막으로 성장시키더라도, Ⅲ족 질화물 반도체층(30) 및 Ⅲ족 질화물 반도체층(40)에 크랙이 발생하기 어렵다.
즉, 본 실시형태에 의하면, 사파이어 기판(10)과, 반극성면을 노출면(성장면(31))으로서 갖는 Ⅲ족 질화물 반도체층(30)이 적층된 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 당해 노출면(성장면(31)) 상에 Ⅲ족 질화물 반도체를 후막 성장시키는 것이 가능해진다.
본 실시형태의 제조방법으로 얻어진 Ⅲ족 질화물 반도체 기판은, 예를 들면 광 디바이스나 전자 디바이스 등의 디바이스를 형성하기 위한 기판으로서 이용할 수 있다. 또한, 본 실시형태의 제조방법으로 얻어진 Ⅲ족 질화물 반도체 기판은, 예를 들면 임의의 수단으로 Ⅲ족 질화물 반도체층(40)을 사파이어 기판(10) 등으로부터 떼어, Ⅲ족 질화물 반도체층(40)을 자립 기판으로서 이용할 수 있다.
다음으로, 본 실시형태의 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 제조방법의 일례를 설명한다. 도 5의 플로 차트는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타낸다. 도시하는 바와 같이, 본 실시형태의 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 제조방법은, 사파이어 기판 준비공정(S11), 가열공정(S12), 전공정(S13), 버퍼층 형성공정(S14) 및 Ⅲ족 질화물 반도체층 형성공정(S15)을 갖는다. 예를 들면 도 1에 나타내는 준비공정(S10)이 이들 공정을 포함해도 된다.
또한, 아래에서 설명하는 템플레이트 Ⅲ족 질화물 반도체 기판(1)의 제조방법은 어디까지나 일례이다. 준비공정(S10)에서 준비하는 템플레이트 Ⅲ족 질화물 반도체 기판(1)은 전술한 요건을 구비하고 있으면 되고, 당해 제조방법으로 얻어진 것에 한정되지 않는다.
사파이어 기판 준비공정(S11)에서는 도 6(1)에 나타내는 바와 같이, 주면(11)이 반극성면인 사파이어 기판(10)을 준비한다. 예를 들면 사파이어 기판 준비공정(S11)에서는, 주면(11)이 {10-10}면을 a면과 평행이 되는 방향으로 0.0°보다 크고, 10.5°이하 중 어느 하나의 각도로 경사지게 한 면인 사파이어 기판(10)을 준비한다.
사파이어 기판(10)의 직경은 예를 들면 1 인치 이상이다. 또한, 사파이어 기판(10)의 두께는 예를 들면 250 ㎛ 이상이다.
가열공정(S12)에서는 질화처리를 행하면서 사파이어 기판(10)을 가열한다. 예를 들면 아래의 조건에서 사파이어 기판(10)을 가열한다.
온도：800℃ 이상 1200℃ 이하
압력：50 torr 이상 250 torr 이하
열처리시간：15분
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：8.5 slm 이상 9.5 slm 이하
N2(캐리어 가스) 공급량：1.0 slm 이상 2.0 slm 이하
NH3 공급량：15 slm 이상 20 slm 이하
전공정(S13)에서는 가열공정(S12) 후, 사파이어 기판(10) 상에 NH3는 공급하지 않고, Al, Ti, Cu, V 중 어느 하나를 포함하는 가스(전처리 가스)를 공급한다. 전처리 가스는 예를 들면 트리메틸알루미늄 등이다. 예를 들면 아래의 조건에서 당해 가스를 공급한다.
온도：500℃ 이상 1000℃ 이하
압력：30 torr 이상 200 torr 이하
처리시간：10초
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：8.5 slm 이상 9.5 slm 이하
N2(캐리어 가스) 공급량：1.0 slm 이상 2.0 slm 이하
NH3 공급량：0 slm
전처리 가스(예：트리메틸알루미늄) 공급량：85 ccm 이상 95 ccm 이하
버퍼층 형성공정(S14)에서는 전공정(S13) 후, 도 6(2)에 나타내는 바와 같이, 사파이어 기판(10)의 주면(11) 상에 버퍼층(20)을 형성한다. 버퍼층(20)을 AlN층으로 하는 경우, 예를 들면 아래의 조건에서 AlN 결정을 에피택셜 성장시켜 버퍼층(20)을 형성한다. 결과, 막두께 20 ㎚ 이상 300 ㎚ 이하의 버퍼층(20)이 형성된다.
성장방법：MOCVD법
성장온도：800℃ 이상 950℃ 이하
압력：30 torr 이상 200 torr 이하
V／Ⅲ비：4000 이상 6000 이하
TMAl 공급량：20 ccm 이상 500 ccm 이하
NH3 공급량：2.5 slm 이상 7.5 slm 이하
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：8.5 slm 이상 9.5 slm 이하
N2(캐리어 가스) 공급량：1.0 slm 이상 2.0 slm 이하
Ⅲ족 질화물 반도체층 형성공정(S15)에서는, 도 6(3)에 나타내는 바와 같이, 버퍼층(20) 위에 Ⅲ족 질화물 반도체층(30)을 형성한다. 예를 들면 아래의 성장 조건에서 Ⅲ족 질화물 반도체 결정(예：GaN)을 에피택셜 성장시켜서 Ⅲ족 질화물 반도체층(30)을 형성한다. 결과, 막두께 10 ㎛ 이상 15 ㎛ 이하의 Ⅲ족 질화물 반도체층(30)이 형성된다.
성장방법：MOCVD법
성장온도：800℃ 이상 1025℃ 이하
압력：30 torr 이상 200 torr 이하
V／Ⅲ비：200 이상 500 이하
TMGa 공급량：50 ccm 이상 1000 ccm 이하
NH3 공급량：9.0 slm 이상 11.0 slm 이하
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：13.0 slm 이상 14.0 slm 이하
N2(캐리어 가스) 공급량：1.0 slm 이상 2.0 slm 이하
이상에 의해, 전술한 특징을 갖는 본 실시형태의 템플레이트 Ⅲ족 질화물 반도체 기판(1)이 얻어진다. 이러한 템플레이트 Ⅲ족 질화물 반도체 기판(1)을 이용함으로써, 사파이어 기판(10)과, 반극성면을 노출면(성장면(31))으로서 갖는 Ⅲ족 질화물 반도체층(30)이 적층된 기판(템플레이트 Ⅲ족 질화물 반도체 기판(1))의 당해 노출면(성장면(31)) 상에 Ⅲ족 질화물 반도체(Ⅲ족 질화물 반도체층(40))를 후막 성장시키는 것이 가능해진다.
실시예
(1) 「Ⅲ족 질화물 반도체 기판의 준비」
실시예 1, 비교예 1 및 비교예 2 각각에 대응하는 템플레이트 Ⅲ족 질화물 반도체 기판을 준비하였다.
＜실시예 1＞
반극성면을 주면으로서 갖는 사파이어 기판과, 당해 주면 상에 위치하는 Ⅲ족 질화물 반도체층을 갖고, 당해 주면에 수직인 방향에서의 평면시에 있어서, 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 「직교하지 않는」 템플레이트 Ⅲ족 질화물 반도체 기판을 준비하였다. 구체적으로는, 아래와 같이 하여 Ⅲ족 질화물 반도체 기판을 제조하였다.
먼저, 아래의 사파이어 기판을 준비하였다(사파이어 기판 준비공정(S11)).
주면(노출면)：(10-10)면을 a면과 평행이 되는 방향으로 2.0°경사지게 한 면
두께：430 ㎛
직경：2 인치
준비한 사파이어 기판을 아래의 조건에서 가열하였다(가열공정(S12)).
온도：1000℃~1050℃
압력：200 torr
열처리시간：15분
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：9 slm
N2(캐리어 가스) 공급량：1.5 slm
NH3 공급량：20 slm
가열공정(S12) 후의 사파이어 기판에 아래의 조건에서 전공정(S13)을 행하였다.
온도：900~930℃
압력：100 torr
처리시간：10초
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：9 slm
N2(캐리어 가스) 공급량：1.5 slm
NH3 공급량：0 slm
전처리 가스(트리메틸알루미늄) 공급량：90 sccm
열처리 후, 사파이어 기판의 주면(노출면) 상에 아래의 조건에서 막두께 150 ㎚의 AlN층(버퍼층)을 형성하였다.
성장방법：MOCVD법
성장온도：900~930℃
압력：100 torr
V／Ⅲ비：5184
TMAl 공급량：90 ccm
NH3 공급량：5 slm
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：9 slm
N2(캐리어 가스) 공급량：1.5 slm
그 후, 버퍼층(20) 위에 아래의 조건에서 막두께 15 ㎛의 GaN층(Ⅲ족 질화물 반도체층)을 형성하였다.
성장방법：MOCVD법
성장온도：900~1020℃(연속 변화)
압력：100 torr
V／Ⅲ비：321
TMGa 공급량：50~500 sccm(연속 변화)
NH3 공급량：5~10 slm(연속 변화)
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：13.5 slm
N2(캐리어 가스) 공급량：1.5 slm
이상과 같이 하여, 실시예 1의 템플레이트 Ⅲ족 질화물 반도체 기판을 제조하였다.
도 7에 사파이어 기판의 주면에 수직인 방향에서의 평면시에 있어서 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층(GaN)의 ＜10-10＞방향의 관계(극점 좌표 측정결과)를 나타낸다. 도시하는 바와 같이, 실시예 1에서는 「서로 직교하지 않는」 관계로 되어 있다. 이들이 이루는 각은 44.5°이상 45.5°이하였다.
＜비교예 1＞
반극성면을 주면으로서 갖는 사파이어 기판과, 당해 주면 상에 위치하는 Ⅲ족 질화물 반도체층을 갖고, 당해 주면에 수직인 방향에서의 평면시에 있어서 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 「직교하는」 템플레이트 Ⅲ족 질화물 반도체 기판을 준비하였다.
구체적으로는, 주면(노출면)이 (10-10)면을 제1 면과 평행이 되는 방향으로 2.0°경사지게 한 면인 사파이어 기판을 사용하여, 버퍼층 형성공정(S14) 및 Ⅲ족 질화물 반도체층 형성공정(S15)을 아래 성장 조건으로 하여 템플레이트 Ⅲ족 질화물 반도체 기판을 제조하였다. 또한, 가열공정(S12)과 전공정(S13)은 실시예 1과 동일하게 하였다.
「버퍼층 형성공정(S14)」
성장방법：MOCVD법
성장온도：1050~1075℃
압력：100 torr
V／Ⅲ비：5184
TMAl 공급량：90 ccm
NH3 공급량：5 slm
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：9 slm
N2(캐리어 가스) 공급량：1.5 slm
「Ⅲ족 질화물 반도체층 형성공정(S15)」
성장방법：MOCVD법
성장온도：1075~1100℃(연속 변화)
압력：100 torr
V／Ⅲ비：321
TMGa 공급량：50~500 sccm(연속 변화)
NH3 공급량：5~10 slm(연속 변화)
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：13.5 slm
N2(캐리어 가스) 공급량：1.5 slm
도 8에 사파이어 기판의 주면에 수직인 방향에서의 평면시에 있어서 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층(GaN)의 ＜10-10＞방향의 관계(극점 좌표 측정결과)를 나타낸다. 도시하는 바와 같이, 비교예 1에서는 「서로 직교하는」 관계로 되어 있다.
＜비교예 2＞
반극성면을 주면으로서 갖는 사파이어 기판과, 당해 주면 상에 위치하는 Ⅲ족 질화물 반도체층을 갖고, 당해 주면에 수직인 방향에서의 평면시에 있어서 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 「직교하는」 템플레이트 Ⅲ족 질화물 반도체 기판을 준비하였다.
구체적으론느, 주면(노출면)이 (10-10)면을 a면과 평행이 되는 방향으로 5.0°경사지게 한 면인 사파이어 기판을 사용하여, 비교예 1과 동등한 제조방법으로 템플레이트 Ⅲ족 질화물 반도체 기판을 제조하였다.
도 9에 사파이어 기판의 주면에 수직인 방향에서의 평면시에 있어서 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층(GaN)의 ＜10-10＞방향의 관계(극점 좌표 측정결과)를 나타낸다. 도시하는 바와 같이, 비교예 2에서는 「서로 직교하는」 관계로 되어 있다.
(2) 「Ⅲ족 질화물 반도체층을 후막 성장」
(1)에서 준비한 실시예 1, 비교예 1 및 비교예 2 각각의 템플레이트 Ⅲ족 질화물 반도체 기판 상에 아래의 조건에서 막두께 200 ㎛의 GaN층을 형성하였다.
성장방법：HVPE법
성장온도：1040℃
압력：985 hPa
V／Ⅲ비：10
GaCl 공급량：200 sccm
NH3 공급량：2 slm
캐리어 가스：H2
H2(캐리어 가스) 공급량：8 slm
도 10 내지 도 12에 템플레이트 Ⅲ족 질화물 반도체 기판 상에 GaN층을 후막 성장시킨 Ⅲ족 질화물 반도체 기판의 외관을 나타낸다. 도 10이 실시예 1, 도 11이 비교예 1, 도 12가 비교예 2의 Ⅲ족 질화물 반도체 기판을 나타낸다.
도 10 내지 도 12로부터, 실시예 1은 Ⅲ족 질화물 반도체 기판에 전혀 크랙이 발생하지 않았다. 이에 대해 비교예 1 및 비교예 2는 Ⅲ족 질화물 반도체층에 크랙이 발생하고, 이것에 기인하여 사파이어 기판으로부터 박리된 개소가 확인되었다. 또한, GaN의 벽개면(劈開面)인 m면을 기점으로 하여 Ⅲ족 질화물 반도체층에 크랙이 발생하였다.
또한, 비교예 1 및 비교예 2는 사파이어 기판의 일부에도 크랙이 발생하였다.
이상의 결과로부터, 반극성면을 주면으로서 갖는 사파이어 기판과, 당해 주면 상에 위치하는 Ⅲ족 질화물 반도체층을 갖고, 당해 주면에 수직인 방향에서의 평면시에 있어서 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 직교하지 않는 템플레이트 Ⅲ족 질화물 반도체 기판 상에 Ⅲ족 질화물 반도체를 후막 성장시키는 경우와, 이들이 직교하는 템플레이트 Ⅲ족 질화물 반도체 기판 상에 Ⅲ족 질화물 반도체를 후막 성장시키는 경우에서는, 직교하지 않는 템플레이트 Ⅲ족 질화물 반도체 기판 상에 Ⅲ족 질화물 반도체를 후막 성장시키는 쪽이, 크랙이나 박리 등의 문제가 발생하기 어려운 것을 알 수 있다.
또한, 실시예 1의 제조방법에 의해, 반극성면을 주면으로서 갖는 사파이어 기판과, 당해 주면 상에 위치하는 Ⅲ족 질화물 반도체층을 갖고, 당해 주면에 수직인 방향에서의 평면시에 있어서, 사파이어 기판의 ＜0002＞방향과 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 직교하지 않는 템플레이트 Ⅲ족 질화물 반도체 기판을 제조할 수 있는 것을 알 수 있다.
아래에 참고형태의 예를 부기한다.
1. 반극성면을 주면으로서 갖는 사파이어 기판과,
상기 주면 상에 위치하는 Ⅲ족 질화물 반도체층을
갖고,
상기 주면에 수직인 방향에서의 평면시에 있어서, 상기 사파이어 기판의 ＜0002＞방향과 상기 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 직교하지 않는 Ⅲ족 질화물 반도체 기판.
2. 1에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 주면은 {10-10}면을 a면과 평행이 되는 방향으로 0.0°보다 크고, 10.5°이하 중 어느 하나의 각도로 경사지게 한 면이고,
상기 Ⅲ족 질화물 반도체층은 -C면에서 -a면방향으로 38.0°이상 53.0°이하, m면방향으로 -16.0°이상 16.0°이하 경사진 반극성면을 노출면으로서 갖는 Ⅲ족 질화물 반도체 기판.
3. 1 또는 2에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 Ⅲ족 질화물 반도체층 위에, 막두께 50 ㎛ 이상 1000 ㎛ 이하의 Ⅲ족 질화물 반도체층을 추가로 갖는 Ⅲ족 질화물 반도체 기판.
4. 반극성면을 주면으로서 갖는 사파이어 기판과, 상기 주면 상에 위치하는 Ⅲ족 질화물 반도체층을 갖고, 상기 주면에 수직인 방향에서의 평면시에 있어서, 상기 사파이어 기판의 ＜0002＞방향과 상기 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 직교하지 않는 Ⅲ족 질화물 반도체 기판을 준비하는 준비공정과,
상기 Ⅲ족 질화물 반도체층 위에 Ⅲ족 질화물 반도체를 에피택셜 성장시키는 성장공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
5. 4에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 성장공정에서는 상기 Ⅲ족 질화물 반도체층 위에 막두께 50 ㎛ 이상 1000 ㎛ 이하의 Ⅲ족 질화물 반도체층을 형성하는 Ⅲ족 질화물 반도체 기판의 제조방법.
6. 4 또는 5에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 준비공정은
상기 주면이 {10-10}면을 a면과 평행이 되는 방향으로 0.0°보다 크고, 10.5°이하 중 어느 하나의 각도로 경사지게 한 면인 사파이어 기판을 준비하는 사파이어 기판 준비공정,
질화처리를 행하면서 상기 사파이어 기판을 가열하는 가열공정,
상기 가열공정 후, 상기 사파이어 기판 상에 NH3는 공급하지 않고, Al, Ti, Cu, V 중 어느 하나를 포함하는 가스를 공급하는 전공정,
상기 전공정 후, 상기 주면 상에 버퍼층을 형성하는 버퍼층 형성공정, 및
상기 버퍼층 위에 Ⅲ족 질화물 반도체층을 형성하는 Ⅲ족 질화물 반도체층 형성공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
7. 6에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 버퍼층 형성공정에서는 800℃ 이상 950℃ 이하의 성장온도에서 상기 버퍼층을 형성하는 Ⅲ족 질화물 반도체 기판의 제조방법.
8. 주면이 {10-10}면을 a면과 평행이 되는 방향으로 0.0°보다 크고, 10.5°이하 중 어느 하나의 각도로 경사지게 한 면인 사파이어 기판을 준비하는 사파이어 기판 준비공정,
질화처리를 행하면서 상기 사파이어 기판을 가열하는 가열공정,
상기 가열공정 후, 상기 사파이어 기판 상에 NH3는 공급하지 않고, Al, Ti, Cu, V 중 어느 하나를 포함하는 가스를 공급하는 전공정,
상기 전공정 후, 상기 주면 상에 버퍼층을 형성하는 버퍼층 형성공정, 및
상기 버퍼층 위에 Ⅲ족 질화물 반도체층을 형성하는 Ⅲ족 질화물 반도체층 형성공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
9. 8에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 버퍼층 형성공정에서는 800℃ 이상 950℃ 이하의 성장온도에서 상기 버퍼층을 형성하는 Ⅲ족 질화물 반도체 기판의 제조방법.
이 출원은 2016년 12월 19일에 출원된 일본 특허출원 제2016-245357호를 기초로 하는 우선권을 주장하고, 그 개시 전부를 여기에 포함시킨다.

Claims (9)

  1. 반극성면을 주면으로서 갖는 사파이어 기판과,
    상기 주면 상에 위치하는 Ⅲ족 질화물 반도체층을
    갖고,
    상기 주면에 수직인 방향에서의 평면시에 있어서, 상기 사파이어 기판의 ＜0002＞방향과 상기 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 직교하지 않는 Ⅲ족 질화물 반도체 기판.
  2. 제1항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 주면은 {10-10}면을 a면과 평행이 되는 방향으로 0.0°보다 크고, 10.5°이하 중 어느 하나의 각도로 경사지게 한 면이고,
    상기 Ⅲ족 질화물 반도체층은 -C면에서 -a면방향으로 38.0°이상 53.0°이하, m면방향으로 -16.0°이상 16.0°이하 경사진 반극성면을 노출면으로서 갖는 Ⅲ족 질화물 반도체 기판.
  3. 제1항 또는 제2항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 Ⅲ족 질화물 반도체층 위에, 막두께 50 ㎛ 이상 1000 ㎛ 이하의 Ⅲ족 질화물 반도체층을 추가로 갖는 Ⅲ족 질화물 반도체 기판.
  4. 반극성면을 주면으로서 갖는 사파이어 기판과, 상기 주면 상에 위치하는 Ⅲ족 질화물 반도체층을 갖고, 상기 주면에 수직인 방향에서의 평면시에 있어서, 상기 사파이어 기판의 ＜0002＞방향과 상기 Ⅲ족 질화물 반도체층의 ＜10-10＞방향은 직교하지 않는 Ⅲ족 질화물 반도체 기판을 준비하는 준비공정과,
    상기 Ⅲ족 질화물 반도체층 위에 Ⅲ족 질화물 반도체를 에피택셜 성장시키는 성장공정
    을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
  5. 제4항에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
    상기 성장공정에서는 상기 Ⅲ족 질화물 반도체층 위에 막두께 50 ㎛ 이상 1000 ㎛ 이하의 Ⅲ족 질화물 반도체층을 형성하는 Ⅲ족 질화물 반도체 기판의 제조방법.
  6. 제4항 또는 제5항에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
    상기 준비공정은
    상기 주면이 {10-10}면을 a면과 평행이 되는 방향으로 0.0°보다 크고, 10.5°이하 중 어느 하나의 각도로 경사지게 한 면인 사파이어 기판을 준비하는 사파이어 기판 준비공정,
    질화처리를 행하면서 상기 사파이어 기판을 가열하는 가열공정,
    상기 가열공정 후, 상기 사파이어 기판 상에 NH3는 공급하지 않고, Al, Ti, Cu, V 중 어느 하나를 포함하는 가스를 공급하는 전공정,
    상기 전공정 후, 상기 주면 상에 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 위에 Ⅲ족 질화물 반도체층을 형성하는 Ⅲ족 질화물 반도체층 형성공정
    을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
  7. 제6항에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
    상기 버퍼층 형성공정에서는 800℃ 이상 950℃ 이하의 성장온도에서 상기 버퍼층을 형성하는 Ⅲ족 질화물 반도체 기판의 제조방법.
  8. 주면이 {10-10}면을 a면과 평행이 되는 방향으로 0.0°보다 크고, 10.5°이하 중 어느 하나의 각도로 경사지게 한 면인 사파이어 기판을 준비하는 사파이어 기판 준비공정,
    질화처리를 행하면서 상기 사파이어 기판을 가열하는 가열공정,
    상기 가열공정 후, 상기 사파이어 기판 상에 NH3는 공급하지 않고, Al, Ti, Cu, V 중 어느 하나를 포함하는 가스를 공급하는 전공정,
    상기 전공정 후, 상기 주면 상에 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 위에 Ⅲ족 질화물 반도체층을 형성하는 Ⅲ족 질화물 반도체층 형성공정
    을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
  9. 제8항에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
    상기 버퍼층 형성공정에서는 800℃ 이상 950℃ 이하의 성장온도에서 상기 버퍼층을 형성하는 Ⅲ족 질화물 반도체 기판의 제조방법.
KR1020197018810A 2016-12-19 2017-12-18 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 KR102535767B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016245357A JP6306677B1 (ja) 2016-12-19 2016-12-19 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JPJP-P-2016-245357 2016-12-19
PCT/JP2017/045392 WO2018117051A1 (ja) 2016-12-19 2017-12-18 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
KR20190098986A true KR20190098986A (ko) 2019-08-23
KR102535767B1 KR102535767B1 (ko) 2023-05-22

Family

ID=61828571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197018810A KR102535767B1 (ko) 2016-12-19 2017-12-18 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Country Status (7)

Country Link
US (1) US10910474B2 (ko)
EP (1) EP3556912B1 (ko)
JP (1) JP6306677B1 (ko)
KR (1) KR102535767B1 (ko)
CN (1) CN110088364B (ko)
TW (1) TWI738944B (ko)
WO (1) WO2018117051A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7084784B2 (ja) 2018-05-25 2022-06-15 株式会社アルファ インサイドハンドル装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1182697A2 (en) * 2000-08-14 2002-02-27 Nippon Telegraph and Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
JP2008297138A (ja) * 2007-05-30 2008-12-11 Sumitomo Metal Mining Co Ltd Ｉｉｉ族窒化物系化合物半導体製造用基板とその製造方法
JP2009184842A (ja) * 2008-02-01 2009-08-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子
JP2012160755A (ja) 2010-08-09 2012-08-23 Panasonic Corp 半導体発光デバイス
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
CN102893374A (zh) * 2010-02-10 2013-01-23 八百隆文 结构体、及半导体基板的制造方法
JP5573632B2 (ja) 2010-11-25 2014-08-20 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
CN104583470A (zh) * 2012-09-11 2015-04-29 株式会社德山 氮化铝基板及iii族氮化物层叠体
JP6346457B2 (ja) * 2013-03-08 2018-06-20 国立大学法人山口大学 窒化ガリウム結晶自立基板の製造方法
JP2015032730A (ja) * 2013-08-05 2015-02-16 パナソニック株式会社 窒化物半導体構造およびそれを製造する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1182697A2 (en) * 2000-08-14 2002-02-27 Nippon Telegraph and Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
JP2008297138A (ja) * 2007-05-30 2008-12-11 Sumitomo Metal Mining Co Ltd Ｉｉｉ族窒化物系化合物半導体製造用基板とその製造方法
JP2009184842A (ja) * 2008-02-01 2009-08-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子
JP2012160755A (ja) 2010-08-09 2012-08-23 Panasonic Corp 半導体発光デバイス
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法

Also Published As

Publication number Publication date
WO2018117051A1 (ja) 2018-06-28
EP3556912B1 (en) 2024-03-06
EP3556912A1 (en) 2019-10-23
CN110088364A (zh) 2019-08-02
JP2018100189A (ja) 2018-06-28
TWI738944B (zh) 2021-09-11
KR102535767B1 (ko) 2023-05-22
US20190348504A1 (en) 2019-11-14
JP6306677B1 (ja) 2018-04-04
US10910474B2 (en) 2021-02-02
CN110088364B (zh) 2021-07-30
EP3556912A4 (en) 2020-09-09
TW201839188A (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
US7250360B2 (en) Single step, high temperature nucleation process for a lattice mismatched substrate
EP2037013B1 (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
JP2006512748A (ja) Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法
TWI531081B (zh) 半導體裝置的製造方法
JP6871878B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
CN110100304B (zh) Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
KR102535767B1 (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
JP2015216311A (ja) 半導体基板、半導体基板の製造方法および半導体装置
CN110168701B (zh) Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
JP2009076914A (ja) Ｉｉｉ族窒化物化合物半導体装置
JP7396614B2 (ja) 半導体基板及びその製造方法
JP6934802B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6894825B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6865669B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP5831763B2 (ja) 窒化物半導体自立基板の製造方法
TW201923840A (zh) 基底及其製備方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant