JP2009184842A - Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子 - Google Patents

Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子 Download PDF

Info

Publication number
JP2009184842A
JP2009184842A JP2008023347A JP2008023347A JP2009184842A JP 2009184842 A JP2009184842 A JP 2009184842A JP 2008023347 A JP2008023347 A JP 2008023347A JP 2008023347 A JP2008023347 A JP 2008023347A JP 2009184842 A JP2009184842 A JP 2009184842A
Authority
JP
Japan
Prior art keywords
group iii
compound semiconductor
iii nitride
nitride compound
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008023347A
Other languages
English (en)
Other versions
JP4935700B2 (ja
Inventor
Seiji Nagai
誠二 永井
Shiro Yamazaki
史郎 山崎
Shinyuki Sato
峻之 佐藤
Yasuhide Yakushi
康英 薬師
Koji Okuno
浩司 奥野
Koichi Goshonoo
浩一 五所野尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2008023347A priority Critical patent/JP4935700B2/ja
Priority to US12/320,642 priority patent/US9263258B2/en
Priority to CN2009100051430A priority patent/CN101499415B/zh
Publication of JP2009184842A publication Critical patent/JP2009184842A/ja
Application granted granted Critical
Publication of JP4935700B2 publication Critical patent/JP4935700B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】Ｍ面を主面とするIII族窒化物系化合物半導体を得る方法を提供する。
【解決手段】Ｒ面１０Ｒとそれに垂直なＡ面との交線Ｌsapph-AMの回りにＲ面１０Ｒを３０度回転させた面を主面１０ｓとするサファイア基板１０を用いる(２．Ａ)。Ｒ面１０Ｒを露出させ（２．Ｂ）、主面１０ｓに二酸化ケイ素から成るマスク２０ｍを形成する（２．Ｃ）。Ｒ面１０ＲにＡｌＮバッファ層３０ｂを形成する（２．Ｄ）。ＡｌＮバッファ層３０ｂ上にＧａＮ層４０を形成する（２．Ｅ及び２．Ｆ）。ＧａＮの成長は初期段階では横方向成長によりサファイア基板１０の上方全面が覆われる。ＧａＮ層４０は、サファイア基板１０の露出したＲ面に対してはａ軸が垂直、サファイア基板１０の軸方向Ｌsapph-AMに対してはｃ軸が平行、サファイア基板１０の露出したＲ面と３０度を成す主面１０ｓに対しては、ａ軸と３０度を成すｍ軸が垂直となるように成長する。
【選択図】図２

Description

本発明はいわゆるウルツァイト構造のIII族窒化物系化合物半導体の製造方法に関する。本発明は特にエピタキシャル成長によりＭ面を主面とするIII族窒化物系化合物半導体を得る方法に関する。更に本発明は、Ｍ面を主面とするウエハ、及びＭ面を主面とする層を有するIII族窒化物系化合物半導体素子に関する。Ｍ面とは六方晶であるウルツァイト構造においてミラー指数で（１−１００）と表記されるものである。尚、本願においてはミラー指数の各指数の上に付すべき棒線は、当該指数の直前にマイナスを付して示すこととする。
尚、本願においてIII族窒化物系化合物半導体とは、ＡｌxＧａyＩｎ1-x-yＮ（ｘ、ｙ、ｘ＋ｙはいずれも０以上１以下）で示される半導体、及び、ｎ型化／ｐ型化等のために任意の元素を添加したものを含む。更には、III族元素及びＶ族元素の組成の一部を、Ｂ、Ｔｌ；Ｐ、Ａｓ、Ｓｂ、Ｂｉで置換したものをも含むものとする。
III族窒化物系化合物半導体発光素子が広く使用される様になり、その特性改良が幅広く行われている。ここで、III族窒化物系化合物半導体発光素子の製造方法は、サファイアその他の異種基板にIII族窒化物系化合物半導体をエピタキシャル成長させるものが一般的である。その際、III族窒化物系化合物半導体の膜厚方向はｃ軸となり、主面はＣ面となるエピタキシャル成長方法が最も普及している。
一方、例えば多重量子井戸等がｃ軸方向に積層されている場合（積層された各層の境界がＣ面に平行である場合）には、III族窒化物系化合物半導体発光素子内部の歪によりピエゾ電界が発生し、量子効率の低下が生じることが知られている。また、発光素子以外のＨＥＭＴ等の素子を形成する場合も、内部歪によるピエゾ電界の発生は好ましくない。
そこで、エピタキシャル成長させるIII族窒化物系化合物半導体の膜厚方向を、ｃ軸以外の方向にする技術が検討されている。本願出願人による特許文献１はマスクを形成して、好まざる成長軸方向の結晶が混在することを避けるものである。
特開２００６−０３６５６１号公報
良く知られているように、異種基板をIII族窒化物系化合物半導体のエピタキシャル成長基板として用いる場合、結晶性の良いIII族窒化物系化合物半導体が得られる異種基板の主面は限定的である。そこで本発明者らは、全く新しい観点から異種基板の主面からは通常得られない結晶軸方向のIII族窒化物系化合物半導体を形成する方法を着想し、本願発明を完成させた。
請求項１に係る発明は、サファイア上にＭ面を主面とするIII族窒化物系化合物半導体をエピタキシャル成長させる、III族窒化物系化合物半導体の製造方法において、サファイア基板は、その主面が、Ｒ面とそれに垂直なＡ面との交線の回りに当該Ｒ面を３０度回転させたものであり、サファイア基板の主面を加工して、当該主面と３０度の角度を成すＲ面を露出させる工程と、主としてサファイア基板の加工により露出したＲ面から、バッファ層を介して所望のIII族窒化物系化合物半導体をエピタキシャル成長させる工程とを有し、サファイア基板の加工により露出したＲ面に平行なＡ面を有するIII族窒化物系化合物半導体を得ることで、サファイア基板の主面に平行なＭ面を主面とするIII族窒化物系化合物半導体層を得ることを特徴とするIII族窒化物系化合物半導体の製造方法である。
請求項２に係る発明は、サファイア基板の加工により露出したＲ面以外の面を、III族窒化物系化合物半導体がその上にエピタキシャル成長しないようなマスク材料により覆う工程を更に有し、サファイア基板のＲ面以外の面を覆ったのち、バッファ層を介して所望のIII族窒化物系化合物半導体をエピタキシャル成長させることを特徴とする。
請求項３に係る発明は、マスク材料は、二酸化ケイ素であることを特徴とする。
請求項４に係る発明は、所望のIII族窒化物系化合物半導体のエピタキシャル成長を、窒素を主体とするキャリアガス雰囲気下で行うことを特徴とする。
請求項５に係る発明は、所望のIII族窒化物系化合物半導体のエピタキシャル成長を、窒素を主体とするキャリアガス雰囲気下で始め、途中で水素を主体とするキャリアガス雰囲気下で継続することを特徴とする。
請求項６に係る発明は、少なくともＲ面の露出した部分を有するサファイア基板と、Ｍ面を主面とするIII族窒化物系化合物半導体とが積層されていることを特徴とするIII族窒化物系化合物半導体の形成されたウエハである。ここでサファイア基板のＲ面の露出した部分とは、ウエハとして露出した部分を意味するものでなく、III族窒化物系化合物半導体との境界面を意味するものとする。
請求項７に係る発明は、少なくともＲ面の露出した部分を有するサファイア基板と、少なくとも１層のＭ面を主面とするIII族窒化物系化合物半導体とを有することを特徴とするIII族窒化物系化合物半導体素子である。ここでサファイア基板のＲ面の露出した部分とは、素子として露出した部分を意味するものでなく、III族窒化物系化合物半導体との境界面を意味するものとする。
請求項８に係る発明は、請求項１乃至請求項５のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法において、所望のIII族窒化物系化合物半導体を、総膜厚５００μｍ以上までエピタキシャル成長させ、その後、室温まで冷却する際に、サファイア基板と所望のIII族窒化物系化合物半導体との熱膨張係数の差に基づく応力により、所望のIII族窒化物系化合物半導体内部のＭ面で断裂を生ぜしめることにより、少なくともサファイア基板を分離することを特徴とする。
良く知られているように、六方晶系のサファイア基板には（０００１）面、いわゆるＣ面と、（１１−２０）面、いわゆるＡ面と、（１−１００）面、いわゆるＭ面と、（１−１０２）面、いわゆるＲ面等がある。各Ｒ面は１つのＡ面と垂直であり、それらの交線を今、Ｌsapph-AMとおく。サファイア基板のＲ面上にIII族窒化物系化合物半導体をエピタキシャル成長により形成すると、サファイア基板の当該Ｒ面に平行にIII族窒化物系化合物半導体のＡ面が配置することが知られている。この際、III族窒化物系化合物半導体のｃ軸は、上記交線Ｌsapph-AMに平行である。
そこで、主面が、Ｒ面と３０度の角度を成すサファイア基板を用意し、当該Ｒ面を基板加工により露出させてIII族窒化物系化合物半導体をエピタキシャル成長させると、サファイア基板の当該Ｒ面にＡ面が平行となるようにIII族窒化物系化合物半導体が成長する。この際、サファイア基板の主面が、Ｒ面とそれに垂直なＡ面との交線Ｌsapph-AMの回りに当該Ｒ面を３０度回転させたものであれば、交線Ｌsapph-AMに平行にIII族窒化物系化合物半導体のｃ軸が形成されているので、サファイア基板の当該Ｒ面と３０度を成すサファイア基板の主面に平行なものは、III族窒化物系化合物半導体のＭ面となる。
この製造方法により得られたIII族窒化物系化合物半導体層上に所望のIII族窒化物系化合物半導体をを積層すると、各層の界面がＭ面であるIII族窒化物系化合物半導体の積層構造体を形成できるので、内部歪によるピエゾ電界の発生しない、III族窒化物系化合物半導体素子、特にIII族窒化物系化合物半導体発光素子を容易に形成することが可能となる（請求項１）。
特許文献１では、いわゆる±Ｃ面の反転（混在）、＋ｃ軸方向、−ｃ軸方向の成長速度の違いによる平面平坦性の悪化が問題となるが、本願は、横方向成長面がＣ面ではないため、結晶性及び平坦性が良好となる。
このような、サファイア基板のＲ面とそれに垂直なＡ面との交線Ｌsapph-AMの回りに当該Ｒ面を３０度回転させた面上には、結晶性の良いIII族窒化物系化合物半導体はバッファ層を介しても形成できないことがわかったが、III族窒化物系化合物半導体がその上にはエピタキシャル成長しないようなマスク材料で当該Ｒ面以外を覆った方が、雑晶の形成を抑制できるのでより好ましい（請求項２）。
このマスク材料としては、二酸化ケイ素が好ましいが（請求項３）、窒化ケイ素その他の任意のマスク材料を用いても良い。
サファイア基板の露出したＲ面に垂直方向のみのエピタキシャル成長では、サファイア基板の元の主面に平行な面が十分には形成されない。そこでいわゆる横方向成長条件で、サファイア基板の上方の全面が覆われる迄エピタキシャル成長を実施すると良い。この場合、キャリアガスとしては窒素が好ましいが、水素が全く入っていないことは条件とはならない（請求項４）。横方向成長のみで本願発明の本質は完成されるが、その後、Ｍ面を主面とするIII族窒化物系化合物半導体の、速く、結晶性の良い成長を促すために、キャリアガスを水素を主体とするものに切り替えることが好ましい（請求項５）。
このような、一部にＲ面が露出したサファイア基板と、その上に形成された主面がＭ面であるIII族窒化物系化合物半導体とが積層したウエハは、本発明前には存在しなかったものである（請求項６）。
また、一部にＲ面が露出したサファイア基板と、その上に形成された少なくとも１層のＭ面を主面とするIII族窒化物系化合物半導体とを有するIII族窒化物系化合物半導体素子は、本発明前には存在しなかったものである（請求項７）。
また、III族窒化物系化合物半導体を、総膜厚２００μｍ以上までエピタキシャル成長させれば、その後、室温まで冷却する際に、サファイア基板と所望のIII族窒化物系化合物半導体との熱膨張係数の差に基づく応力により、所望のIII族窒化物系化合物半導体内部のＭ面で断裂が生ずる。これにより、少なくともサファイア基板を分離することが可能となる（請求項８）。総膜厚５０μｍ未満であると、分離後の独立したIII族窒化物系化合物半導体が例えばエピタキシャル成長用基板としてハンドリング可能な厚さを確保できない。当該総膜厚は、１００μｍ以上が好ましく、２００μｍ以上がより好ましい。
冷却温度は、急冷過ぎてはIII族窒化物系化合物半導体内部に温度差が生じてクラックの原因となる。冷却温度は−１００℃／分〜−０．５℃／分が好ましく、−５０℃／分〜−２℃／分がより好ましい。
本発明における、Ｒ面とそれに垂直なＡ面との交線の回りに当該Ｒ面を３０度回転させた面を主面とするサファイア基板の加工により、当該主面と３０度の角度を成すＲ面を露出させる工程においては、ＩＣＰ等のドライエッチングや熱リン酸／熱硫酸によるウエットエッチングを用いることができる。
III族窒化物系化合物半導体のエピタキシャル成長時に、Ｒ面以外の面をマスクする際は、酸化ケイ素や窒化ケイ素をマスクとして用いると良い。マスク形成に際しては周知のフォトリソグラフ技術を用いることができる。
バッファ層としては、典型的にはＡｌＮ又はＧａＮをいわゆるＭＯＣＶＤ法により６００度以下の低温成長で形成すると良いが、他のＡｌＧａＮ三元系の組成としてもよく、また、Ｉｎを含む層を用いても良く、或いは組成の異なる層の多重層から成る多重バッファとしても良い。また、その形成方法も任意の公知の技術を用いて良い。
III族窒化物系化合物半導体のエピタキシャル成長方法としては、アンモニアとIII族元素のトリメチル化合物等を用いたいわゆるＭＯＣＶＤ法や、III族元素をハロゲン化物として供給するＨＶＰＥ法を用いることができる。例えば初期段階をＭＯＣＶＤ法とし、サファイア基板の上方全面が覆われた後にＨＶＰＥ法に切り替えても良い。
その他、本願発明の主旨を逸脱しない範囲で、任意の公知の技術を用いて良い。
下記実施例では、Ｍ面を主面とするIII族窒化物系化合物半導体としてＧａＮ層を形成する例を示すが、本願発明は任意の組成のIII族窒化物系化合物半導体の製造方法として採用できる。
図１は本発明に用いる、Ｒ面１０Ｒとそれに垂直なＡ面１０Ａとの交線Ｌsapph-AMの回りに当該Ｒ面１０Ｒを３０度回転させた面を主面１０ｓとするサファイア基板１０の説明のための２枚の模式図である。
図１．Ａは、六方晶の通常の説明図であって、太線矢印により示した３つの格子ベクトルａ1、ａ2、ａ3及びｃを有する六方晶を示している。図１．Ａにおいては、更に、１つのＲ面１０Ｒを左上から右下方向のハッチングを付して示し、それに垂直なＡ面１０Ａを右上から左下方向のハッチングを付して示し、交線Ｌsapph-AMを太線で示した。この際、Ｒ面１０ＲとＡ面１０Ａを示す４つの線分を実線で示した他は、六方晶の単位格子を示す辺は破線で示した。
図１．Ａにおいて、Ｒ面である１０Ｒは、格子ベクトルａ1、ａ2、ａ3及びｃとの交点の逆数により、（１−１０２）と示される。Ａ面である１０Ａは、格子ベクトルａ1、ａ2、ａ3及びｃとの交点の逆数により、ミラー指数で（１１−２０）と示される。交線Ｌsapph-AMは、格子ベクトルの和−ａ1＋ａ2＋ｃに平行であり、〔−１１０１〕と示される。
図１．Ｂは図１．Ａの、Ｒ面１０Ｒを交線Ｌsapph-AMの回りに３０度回転させた面を主面１０ｓとするサファイア基板１０を示したものである。図１．Ｂにおいては、サファイア基板１０のＲ面１０Ｒは露出していないので、破線の四角形の枠取りにハッチングを付して示した。図１．Ｂで示していない、主面１０ｓを交線Ｌsapph-AMの回りに３０度回転させた、Ｒ面１０Ｒではないもう一つの面は、サファイア基板のＲ面では無く、また、本願発明には関係が無い。
図１．Ｂに示したような、Ｒ面１０Ｒとそれに垂直なＡ面１０Ａとの交線Ｌsapph-AMの回りに当該Ｒ面１０Ｒを３０度回転させた面を主面１０ｓとするサファイア基板１０を用いた本願発明を図２に６枚の工程図（断面図）として示す。
図２．Ａに示される通り、図１．Ｂで示した交線Ｌsapph-AMが、図２の各図の面に垂直方向で示される。
まず、公知の方法で、図１．Ｂで示したＲ面１０Ｒを露出させる。このＲ面１０Ｒは、サファイア基板１０の主面１０ｓと３０度を成すものである（図２．Ｂ）。尚、正確なＲ面１０Ｒでなくても、例えば正確なＲ面１０Ｒと±２度までの範囲の角を成す面でも以下に示すエピタキシャル成長が可能である。正確なＲ面１０Ｒと±０．５度までの範囲の角を成す面でエピタキシャル成長させることが好ましい。
この際、Ｒ面１０Ｒの露出箇所は、平行なストライプ状とすると効率的である。サファイア基板１０が有する他の５つのＲ面は図２．Ａ乃至図２．Ｆで示す交線Ｌsapph-AMと平行でないので、それら５つの面を露出させ、図１．Ｂで示したＲ面１０Ｒを露出させないことは、配置及び加工が複雑となるので好ましくない。
ストライプ状の露出は、例えば露出面の幅３μｍ、非加工部の幅３μｍ程度とすることが好ましい。尚、これらの２つの幅は、各々、０．５〜２０μｍの範囲で所望に設計しても良い。
次に、加工されたサファイア基板１０の主面１０ｓに二酸化ケイ素から成るマスク２０ｍを形成する（図２．Ｃ）。この際、任意のフォトリソグラフ技術を用いることができる。
次に、サファイア基板１０の露出したＲ面１０ＲにＡｌＮバッファ層３０ｂを６００℃以下で形成する。これは例えばＭＯＣＶＤ法により形成可能である。この際、ＡｌＮバッファ層３０ｂは二酸化ケイ素から成るマスク２０ｍ上には形成されない（図２．Ｄ）。
次に、ＡｌＮバッファ層３０ｂ上にＧａＮ層４０を形成する（図２．Ｅ及び図２．Ｆ）。ＧａＮの成長方法は、ＭＯＣＶＤ法により、初期段階ではキャリアガスを窒素として装置内部５０〜２５０ｔｏｒｒの減圧として横方向成長を促すと良い。横方向成長によりサファイア基板１０の上方全面が覆われた後は、キャリアガスを水素として常圧（減圧しない）とするものが良い。
この際、サファイア基板１０の露出したＲ面に対して、ＧａＮ層４０のａ軸（図２．Ｅ及び図２．ＦでＧａＮ−ａ−ａｘ）が垂直となるようにＧａＮ層４０がエピタキシャル成長する。また、サファイア基板１０の軸方向Ｌsapph-AMに対して、ＧａＮ層４０のｃ軸（図２．Ｅ及び図２．ＦでＧａＮ−ｃ−ａｘ）が平行となるようにＧａＮ層４０がエピタキシャル成長する。こうして、サファイア基板１０の露出したＲ面と３０度を成す主面１０ｓに対しては、ＧａＮ層４０のａ軸と３０度を成すｍ軸（図２．ＦでＧａＮ−ｍ−ａｘ）が垂直となるように、ＧａＮ層４０が成長した。即ち、図２．Ｆのように得られたＧａＮ層４０は、主面がＭ面である。また、図２．Ｆは、少なくともＲ面の露出した部分１０Ｒを有するサファイア基板１０と、Ｍ面を主面とするIII族窒化物系化合物半導体（ＧａＮ層４０）とが積層されていることを特徴とするIII族窒化物系化合物半導体の形成されたウエハ５０である。ウエハ５０上にさらに所望の組成のIII族窒化物系化合物半導体を積層すれば、各層の界面がＭ面となり、膜厚方向にピエゾ電界の発生しないIII族窒化物系化合物半導体素子を形成可能である。
〔変形例〕
上記実施例１で、二酸化ケイ素から成るマスク２０ｍを形成しない他は同様にして窒化ガリウムを形成した。断面を観察したところ、サファイア基板１０の主面１０ｓからは縦方向成長が検出されず、マスクが無いままでも横方向成長によりサファイア基板１０の主面１０ｓの上方が埋められることが確認された。
実施例１で得られた、少なくともＲ面の露出した部分１０Ｒを有するサファイア基板１０と、平坦なＭ面を主面とするＧａＮ層４０とが積層されたウエハ５０を用い、その上にさらに厚膜の窒化ガリウム（ＧａＮ）を形成した。
即ち、ＨＶＰＥ法により、基板温度を１０５０度とし、水素キャリアで塩化水素を５０ｓｃｃｍ、アンモニアを２ＳＬＭ供給して、ウエハ５０の平坦なＭ面を主面とするＧａＮ層４０の上にＧａＮ層を３００μｍ厚までエピタキシャル成長させた。こののち、−１０℃／分の冷却速度で室温まで冷却すると、少なくともＲ面の露出した部分１０Ｒを有するサファイア基板１０が、ＡｌＮバッファ層３０ｂ及び薄いＧａＮ層と共に分離した。この際、分離面は、ＧａＮ層４０内部のＭ面であり、分離面は極めて平坦であった。また、得られた厚膜のＧａＮ基板に、クラックは見られなかった。
尚、ＧａＮ基板を得る際には、ＭＯＣＶＤ法、ＨＶＰＥ法を混在させるにせよ、ＧａＮ層として合計５０μｍ以上の厚さがあれば、クラックの無いＧａＮ基板が得られる。ハンドリングの容易性からは２００μｍ以上、より好ましくは３００μｍ以上の膜厚が必要である。
他の組成のIII族窒化物系化合物半導体を厚膜に形成した場合も同様である。
Ｒ面１０Ｒとそれに垂直なＡ面１０Ａとの交線Ｌsapph-AMの回りに当該Ｒ面１０Ｒを３０度回転させた面を主面１０ｓとするサファイア基板１０の説明のための２枚の模式図。 本発明の具体的な一実施例に係るIII族窒化物系化合物半導体４０の製造方法を示す工程図（断面図）。
符号の説明
１０：Ｒ面とそれに垂直なＡ面との交線の回りに当該Ｒ面を３０度回転させた面を主面とするサファイア基板
１０ｓ：サファイア基板１０の主面
１０Ｒ：サファイア基板１０の主面１０ｓと３０度を成すＲ面
１０Ａ：サファイア基板１０のＲ面１０Ｒと垂直なＡ面
Ｌsapph-AM：サファイア基板１０のＲ面１０ＲとＡ面１０Ａの交線
２０ｍ：二酸化ケイ素から成るマスク
３０ｂ：ＡｌＮから成るバッファ層
４０：ＧａＮ層
５０：Ｒ面の露出したサファイア基板にＭ面を主面とするIII族窒化物系化合物半導体形成されたウエハ
ＧａＮ−ａ−ａｘ：ＧａＮ層４０のａ軸
ＧａＮ−ｃ−ａｘ：ＧａＮ層４０のｃ軸
ＧａＮ−ｍ−ａｘ：ＧａＮ層４０のｍ軸

Claims (8)

  1. サファイア上にＭ面を主面とするIII族窒化物系化合物半導体をエピタキシャル成長させる、III族窒化物系化合物半導体の製造方法において、
    前記サファイア基板は、その主面が、Ｒ面とそれに垂直なＡ面との交線の回りに当該Ｒ面を３０度回転させたものであり、
    前記サファイア基板の前記主面を加工して、当該主面と３０度の角度を成すＲ面を露出させる工程と、
    主として前記サファイア基板の加工により露出した前記Ｒ面から、バッファ層を介して所望のIII族窒化物系化合物半導体をエピタキシャル成長させる工程とを有し、
    前記サファイア基板の加工により露出した前記Ｒ面に平行なＡ面を有するIII族窒化物系化合物半導体を得ることで、前記サファイア基板の主面に平行なＭ面を主面とするIII族窒化物系化合物半導体層を得ることを特徴とするIII族窒化物系化合物半導体の製造方法。
  2. 前記サファイア基板の加工により露出した前記Ｒ面以外の面を、III族窒化物系化合物半導体がその上にエピタキシャル成長しないようなマスク材料により覆う工程を更に有し、
    前記サファイア基板の前記Ｒ面以外の面を覆ったのち、バッファ層を介して所望のIII族窒化物系化合物半導体をエピタキシャル成長させることを特徴とする請求項１に記載のIII族窒化物系化合物半導体の製造方法。
  3. 前記マスク材料は、二酸化ケイ素であることを特徴とする請求項２に記載のIII族窒化物系化合物半導体の製造方法。
  4. 前記所望のIII族窒化物系化合物半導体のエピタキシャル成長を、窒素を主体とするキャリアガス雰囲気下で行うことを特徴とする請求項１乃至請求項３の何れか１項に記載のIII族窒化物系化合物半導体の製造方法。
  5. 前記所望のIII族窒化物系化合物半導体のエピタキシャル成長を、窒素を主体とするキャリアガス雰囲気下で始め、途中で水素を主体とするキャリアガス雰囲気下で継続することを特徴とする請求項１乃至請求項３の何れか１項に記載のIII族窒化物系化合物半導体の製造方法。
  6. 少なくともＲ面の露出した部分を有するサファイア基板と、Ｍ面を主面とするIII族窒化物系化合物半導体とが積層されていることを特徴とするIII族窒化物系化合物半導体の形成されたウエハ。
  7. 少なくともＲ面の露出した部分を有するサファイア基板と、少なくとも１層のＭ面を主面とするIII族窒化物系化合物半導体とを有することを特徴とするIII族窒化物系化合物半導体素子。
  8. 前記所望のIII族窒化物系化合物半導体を、総膜厚５０μｍ以上までエピタキシャル成長させ、
    その後、室温まで冷却する際に、前記サファイア基板と前記所望のIII族窒化物系化合物半導体との熱膨張係数の差に基づく応力により、前記所望のIII族窒化物系化合物半導体内部のＭ面で断裂を生ぜしめることにより、少なくとも前記サファイア基板を分離することを特徴とする請求項１乃至請求項５のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法。
JP2008023347A 2008-02-01 2008-02-01 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子 Expired - Fee Related JP4935700B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008023347A JP4935700B2 (ja) 2008-02-01 2008-02-01 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子
US12/320,642 US9263258B2 (en) 2008-02-01 2009-01-30 Method for producing group III nitride-based compound semiconductor, wafer, and group III nitride-based compound semiconductor device
CN2009100051430A CN101499415B (zh) 2008-02-01 2009-02-01 制造iii族氮化物基化合物半导体的方法、晶片和器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008023347A JP4935700B2 (ja) 2008-02-01 2008-02-01 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子

Publications (2)

Publication Number Publication Date
JP2009184842A true JP2009184842A (ja) 2009-08-20
JP4935700B2 JP4935700B2 (ja) 2012-05-23

Family

ID=40931994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008023347A Expired - Fee Related JP4935700B2 (ja) 2008-02-01 2008-02-01 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子

Country Status (3)

Country Link
US (1) US9263258B2 (ja)
JP (1) JP4935700B2 (ja)
CN (1) CN101499415B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023846A1 (ja) * 2008-08-25 2010-03-04 国立大学法人山口大学 半導体基板及びその製造方法
JP2011077265A (ja) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
WO2011099469A1 (ja) * 2010-02-10 2011-08-18 Yao Takafumi 構造体、及び半導体基板の製造方法
JP2011175997A (ja) * 2010-02-23 2011-09-08 Yamaguchi Univ 半導体基板及びその製造方法
WO2013141099A1 (ja) * 2012-03-19 2013-09-26 国立大学法人山口大学 窒化ガリウム結晶自立基板及びその製造方法
WO2014084667A1 (ko) * 2012-11-30 2014-06-05 주식회사 소프트에피 3족 질화물 반도체 적층체
KR20190098986A (ko) * 2016-12-19 2019-08-23 후루카와 기카이 긴조쿠 가부시키가이샤 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673074B2 (en) * 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
US8629065B2 (en) * 2009-11-06 2014-01-14 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)
US8445890B2 (en) 2010-03-09 2013-05-21 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
TWI433231B (zh) * 2010-12-02 2014-04-01 Epistar Corp 一種半導體元件的製作方法
JP5811009B2 (ja) * 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
GB2502818A (en) * 2012-06-08 2013-12-11 Nanogan Ltd Epitaxial growth of semiconductor material such as Gallium Nitride on oblique angled nano or micro-structures
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
JP6004550B2 (ja) 2012-12-20 2016-10-12 日本碍子株式会社 種結晶基板、複合基板および機能素子
JP6020357B2 (ja) 2013-05-31 2016-11-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
FR3021454B1 (fr) * 2014-05-20 2019-12-13 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'un materiau semi-conducteur incluant une couche de nitrure d'element iii semi-polaire
JP6232150B1 (ja) * 2017-01-10 2017-11-15 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6712405B2 (ja) * 2017-03-29 2020-06-24 豊田合成株式会社 半導体素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006036561A (ja) * 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板
JP2007103774A (ja) * 2005-10-06 2007-04-19 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
KR100718188B1 (ko) * 2004-05-07 2007-05-15 삼성코닝 주식회사 비극성 ａ면 질화물 반도체 단결정 기판 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006036561A (ja) * 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板
JP2007103774A (ja) * 2005-10-06 2007-04-19 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023846A1 (ja) * 2008-08-25 2010-03-04 国立大学法人山口大学 半導体基板及びその製造方法
JP5392855B2 (ja) * 2008-08-25 2014-01-22 国立大学法人山口大学 半導体基板及びその製造方法
JP2011077265A (ja) * 2009-09-30 2011-04-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
WO2011099469A1 (ja) * 2010-02-10 2011-08-18 Yao Takafumi 構造体、及び半導体基板の製造方法
US8878345B2 (en) 2010-02-10 2014-11-04 Aetech Corporation Structural body and method for manufacturing semiconductor substrate
JP2011175997A (ja) * 2010-02-23 2011-09-08 Yamaguchi Univ 半導体基板及びその製造方法
WO2013141099A1 (ja) * 2012-03-19 2013-09-26 国立大学法人山口大学 窒化ガリウム結晶自立基板及びその製造方法
JP2013193918A (ja) * 2012-03-19 2013-09-30 Tokuyama Corp 窒化ガリウム結晶自立基板及びその製造方法
WO2014084667A1 (ko) * 2012-11-30 2014-06-05 주식회사 소프트에피 3족 질화물 반도체 적층체
KR20190098986A (ko) * 2016-12-19 2019-08-23 후루카와 기카이 긴조쿠 가부시키가이샤 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
KR102535767B1 (ko) * 2016-12-19 2023-05-22 후루카와 기카이 긴조쿠 가부시키가이샤 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Also Published As

Publication number Publication date
CN101499415A (zh) 2009-08-05
US20090197118A1 (en) 2009-08-06
JP4935700B2 (ja) 2012-05-23
US9263258B2 (en) 2016-02-16
CN101499415B (zh) 2012-06-13

Similar Documents

Publication Publication Date Title
JP4935700B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子
JP5706601B2 (ja) 平坦な半極性窒化ガリウムの成長技術
KR101105868B1 (ko) 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
JP5645887B2 (ja) 半極性窒化物を備え、窒化物核生成層又はバッファ層に特徴を有するデバイス構造
JP2009501843A (ja) 半極性窒化物薄膜の欠陥低減のための横方向成長方法
JP2011084469A (ja) ＧａＮ単結晶基板の製造方法及びインゴット
JP4883931B2 (ja) 半導体積層基板の製造方法
JP5347835B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法
JP5065625B2 (ja) ＧａＮ単結晶基板の製造方法
US20050224824A1 (en) Gallium nitride-based semiconductor light-emitting device
JP2010168273A (ja) Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板
JP4749583B2 (ja) 半導体基板の製造方法
JP2011046544A5 (ja)
JP2010168274A (ja) Ｉｉｉ族窒化物半導体の製造方法およびテンプレート基板
JP4985579B2 (ja) Ｉｉｉ族窒化物系化合物半導体及び窒化ガリウム自立基板の製造方法
JP4482490B2 (ja) Ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体基板の製造方法
JP6004550B2 (ja) 種結晶基板、複合基板および機能素子
JP2018070415A (ja) ＧａＮウエハの製造方法
JP2014156388A (ja) 窒化物半導体積層構造およびそれを製造する方法
JP2009184860A (ja) 基板およびエピタキシャルウェハ
KR101393624B1 (ko) 적층결함이 제거된 반분극 질화물 소자의 제조방법
JP7221431B2 (ja) 複数の半導体素子の製造方法
JP5570625B2 (ja) ＧａＮ系化合物半導体の成長方法及び成長層付き基板
JP5225133B2 (ja) ＧａＮ系化合物半導体の成長方法及び成長層付き基板
US20160013275A1 (en) Iii-nitride semiconductor stacked structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees