JP6712405B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP6712405B2
JP6712405B2 JP2017066405A JP2017066405A JP6712405B2 JP 6712405 B2 JP6712405 B2 JP 6712405B2 JP 2017066405 A JP2017066405 A JP 2017066405A JP 2017066405 A JP2017066405 A JP 2017066405A JP 6712405 B2 JP6712405 B2 JP 6712405B2
Authority
JP
Japan
Prior art keywords
layer
forming
bridge portion
decomposition
decomposition layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017066405A
Other languages
English (en)
Other versions
JP2018170391A (ja
Inventor
浩司 奥野
浩司 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2017066405A priority Critical patent/JP6712405B2/ja
Priority to US15/922,714 priority patent/US10573515B2/en
Publication of JP2018170391A publication Critical patent/JP2018170391A/ja
Application granted granted Critical
Publication of JP6712405B2 publication Critical patent/JP6712405B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本明細書の技術分野は、半導体素子の製造方法に関する。
一般に、半導体素子を製造する際には、成長基板の上に半導体層を成長させる。成長基板の材料と半導体層の材料とが異なる場合には、成長基板と半導体層との界面には格子不整合に起因する歪や格子欠陥が発生する。歪が発生すると、半導体層の結晶性が悪くなるおそれがある。また、この歪は半導体層の内部応力の原因となる。半導体層の内部応力はピエゾ電界を発生させる。ピエゾ電界は、半導体素子の電子の振る舞いに影響を与える。したがって、半導体層の歪を緩和することが好ましい。
そのため、半導体を成長させた後に成長基板を除去する技術が開発されてきている。例えば、特許文献１には、Ｔ字状断面を有する第１の窒化物半導体を形成する工程と、Ｔ字の柱部分の両側では保護膜を残しつつそれ以外の箇所では保護膜を除去する工程と、を有する半導体基板の製造方法が開示されている。
特開２００３−０５５０９７号公報
しかし、半導体層と基板との間の結合部分の面積がより狭いことが好ましい。半導体層と基板とを剥離させることがより容易であるためである。また、剥離による衝撃が半導体層に加わることを抑制できるからである。
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。本明細書の技術が解決しようとする課題は、半導体層から成長基板を容易に剥離することのできる半導体素子の製造方法を提供することである。
第１の態様における半導体素子の製造方法は、基板より上層に分解層を形成する分解層形成工程と、分解層の上に橋梁部を形成する橋梁部形成工程と、分解層を分解する分解工程と、橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、ピットを有するピット層を形成するピット層形成工程と、ピット層の上にピットの形状に対応する形状を有する保護層を形成する保護層形成工程と、を有する。分解層形成工程では、保護層の上に分解層を形成し、分解層を成長させるとともに複数の貫通転位を伸長させる。橋梁部形成工程では、複数の貫通転位を橋梁部の表面に表出させる。分解工程では、橋梁部の表面に表出している複数の貫通転位を広げることにより橋梁部を貫通する複数の貫通孔を形成し、複数の貫通孔の内部に露出するとともに橋梁部と保護層との間に挟まれている分解層の少なくとも一部を分解し、分解層を分解した後に生じる分解生成物を複数の貫通孔から橋梁部の外部に排出し、分解層が存在していた領域の少なくとも一部に第１の空隙を形成する。
この半導体素子の製造方法においては、橋梁部における分解されやすい貫通転位の箇所を広げることにより、複数の貫通孔を形成する。そして、複数の貫通孔の奥に露出する分解層を分解する。そのため、橋梁部は除去されることなく、分解層の少なくとも一部が除去される。これにより第１の空隙が生じるため、橋梁部と基板とを容易に分離することができる。なお、基板にわずかな半導体層が形成されていても問題ない。ここで、基板とは、テンプレート基板ではなく、単一組成の基板をいう。また、分解生成物とは、ＧａガスもしくはＧａの液滴、またはＧａＮのガスもしくはその副生成物のガスを含む。
第２の態様における半導体素子の製造方法は、基板より上層に分解層を形成する分解層形成工程と、分解層の上に橋梁部を形成する橋梁部形成工程と、分解層を分解する分解工程と、橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、保護層を形成する保護層形成工程と、分解層に凹部を形成する凹部形成工程と、を有する。分解層形成工程では、保護層の上に分解層を形成し、分解層を成長させるとともに複数の貫通転位を伸長させる。凹部形成工程では、側面部と底面部とを有する凹部を分解層に形成する。橋梁部形成工程では、凹部の形状に対応する形状を有する橋梁部を形成し、複数の貫通転位を橋梁部の表面に表出させる。分解工程では、橋梁部の表面に表出している複数の貫通転位を広げることにより橋梁部を貫通する複数の貫通孔を形成し、複数の貫通孔の内部に露出する分解層の少なくとも一部を分解し、分解層を分解した後に生じる分解生成物を複数の貫通孔から橋梁部の外部に排出し、分解層が存在していた領域の少なくとも一部に第１の空隙を形成する。
第３の態様における半導体素子の製造方法は、基板より上層に分解層を形成する分解層形成工程と、分解層の上に橋梁部を形成する橋梁部形成工程と、分解層を分解する分解工程と、橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、ピットを有するピット層を形成するピット層形成工程と、ピット層の上にピットの形状に対応する形状を有する保護層を形成する保護層形成工程と、を有する。分解層形成工程では、保護層の上に表面の平坦な分解層を形成し、分解層を成長させるとともに複数の貫通転位を伸長させる。橋梁部形成工程では、分解層の上に平坦な橋梁部を形成し、複数の貫通転位を橋梁部の表面に表出させる。分解工程では、橋梁部の表面に表出している複数の貫通転位を広げることにより橋梁部を貫通する複数の貫通孔を形成し、複数の貫通孔の内部に露出する分解層の少なくとも一部を分解し、分解層を分解した後に生じる分解生成物を複数の貫通孔から橋梁部の外部に排出し、分解層が存在していた領域の少なくとも一部に第１の空隙を形成する。
第４の態様における半導体素子の製造方法は、基板より上層に分解層を形成する分解層形成工程と、分解層の上に橋梁部を形成する橋梁部形成工程と、分解層を分解する分解工程と、橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、ピットを有するピット層を形成するピット層形成工程と、ピット層の上にピットの形状に対応する形状を有する保護層を形成する保護層形成工程と、を有する。分解層形成工程では、保護層の上に保護層の形状に対応する形状を有する分解層を形成し、分解層を成長させるとともに複数の貫通転位を伸長させる。橋梁部形成工程では、分解層の上に分解層の形状に対応する形状を有する橋梁部を形成し、複数の貫通転位を橋梁部の表面に表出させる。分解工程では、橋梁部の表面に表出している複数の貫通転位を広げることにより橋梁部を貫通する複数の貫通孔を形成し、複数の貫通孔の内部に露出する分解層の少なくとも一部を分解し、分解層を分解した後に生じる分解生成物を複数の貫通孔から橋梁部の外部に排出し、分解層が存在していた領域の少なくとも一部に第１の空隙を形成する。
第５の態様における半導体素子の製造方法は、基板より上層に分解層を形成する分解層形成工程と、分解層の上に橋梁部を形成する橋梁部形成工程と、分解層を分解する分解工程と、橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、平坦な保護層を形成する保護層形成工程と、を有する。分解層形成工程では、分解層を成長させるとともに複数の貫通転位を伸長させ、保護層の上にピットを有する分解層を形成する。橋梁部形成工程では、分解層の上に分解層の形状に対応する形状を有する橋梁部を形成し、複数の貫通転位を橋梁部の表面に表出させる。分解工程では、橋梁部の表面に表出している複数の貫通転位を広げることにより橋梁部を貫通する複数の貫通孔を形成し、複数の貫通孔の内部に露出する分解層の少なくとも一部を分解し、分解層を分解した後に生じる分解生成物を複数の貫通孔から橋梁部の外部に排出し、分解層が存在していた領域の少なくとも一部に第１の空隙を形成する。
第６の態様における半導体素子の製造方法は、基板より上層に分解層を形成する分解層形成工程と、分解層の上に橋梁部を形成する橋梁部形成工程と、分解層を分解する分解工程と、橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、を有する。分解層形成工程では、分解層を成長させるとともに複数の貫通転位を伸長させ、ピットを有する分解層を形成する。橋梁部形成工程では、分解層の上に分解層の形状に対応する形状を有する橋梁部を形成し、複数の貫通転位を橋梁部の表面に表出させる。分解工程では、橋梁部の表面に表出している複数の貫通転位を広げることにより橋梁部を貫通する複数の貫通孔を形成し、複数の貫通孔の内部に露出する分解層の少なくとも一部を分解し、分解層を分解した後に生じる分解生成物を複数の貫通孔から橋梁部の外部に排出し、分解層が存在していた領域の少なくとも一部に第１の空隙を形成する。
第７の態様における半導体素子の製造方法は、基板より上層に分解層を形成する分解層形成工程と、分解層の上に橋梁部を形成する橋梁部形成工程と、分解層を分解する分解工程と、橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、平坦な保護層を形成する保護層形成工程と、分解層に凹部を形成する凹部形成工程と、を有する。分解層形成工程では、保護層の上に分解層を形成し、分解層を成長させるとともに複数の貫通転位を伸長させる。凹部形成工程では、側面部と底面部とを有する凹部を分解層に形成するとともに底面部に保護層を露出させない。橋梁部形成工程では、凹部に対応する形状を有する橋梁部を形成し、複数の貫通転位を橋梁部の表面に表出させる。分解工程では、橋梁部の表面に表出している複数の貫通転位を広げることにより橋梁部を貫通する複数の貫通孔を形成し、複数の貫通孔の内部に露出する分解層の少なくとも一部を分解し、分解層を分解した後に生じる分解生成物を複数の貫通孔から橋梁部の外部に排出し、分解層が存在していた領域の少なくとも一部に第１の空隙を形成する。
第８の態様における半導体素子の製造方法は、基板より上層に分解層を形成する分解層形成工程と、分解層の上に橋梁部を形成する橋梁部形成工程と、分解層を分解する分解工程と、橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、平坦な保護層を形成する保護層形成工程と、分解層に凹部を形成する凹部形成工程と、を有する。分解層形成工程では、保護層の上に分解層を形成し、分解層を成長させるとともに複数の貫通転位を伸長させる。凹部形成工程では、側面部と底面部とを有する凹部を分解層に形成するとともに底面部に保護層を露出させる。橋梁部形成工程では、凹部に対応する形状を有する橋梁部を形成し、複数の貫通転位を橋梁部の表面に表出させる。分解工程では、橋梁部の表面に表出している複数の貫通転位を広げることにより橋梁部を貫通する複数の貫通孔を形成し、複数の貫通孔の内部に露出する分解層の少なくとも一部を分解し、分解層を分解した後に生じる分解生成物を複数の貫通孔から橋梁部の外部に排出し、分解層が存在していた領域の少なくとも一部に第１の空隙を形成する。
第９の態様における半導体素子の製造方法は、基板より上層に分解層を形成する分解層形成工程と、分解層の上に橋梁部を形成する橋梁部形成工程と、分解層を分解する分解工程と、橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、分解層に凹部を形成する凹部形成工程と、を有する。分解層形成工程では、分解層を成長させるとともに複数の貫通転位を伸長させる。凹部形成工程では、側面部と底面部とを有する凹部を分解層に形成する。橋梁部形成工程では、凹部に対応する形状を有する橋梁部を形成し、複数の貫通転位を橋梁部の表面に表出させる。分解工程では、橋梁部の表面に表出している複数の貫通転位を広げることにより橋梁部を貫通する複数の貫通孔を形成し、複数の貫通孔の内部に露出する分解層の少なくとも一部を分解し、分解層を分解した後に生じる分解生成物を複数の貫通孔から橋梁部の外部に排出し、分解層が存在していた領域の少なくとも一部に第１の空隙を形成する。
第１０の態様における半導体素子の製造方法は、基板より上層に分解層を形成する分解層形成工程と、分解層の上に橋梁部を形成する橋梁部形成工程と、分解層を分解する分解工程と、橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、側面部と底面部とを有する凹部を分解層に形成する凹部形成工程と、凹部の側面部に損傷を与える損傷付与工程と、を有する。分解層形成工程では、分解層を成長させるとともに複数の貫通転位を伸長させる。橋梁部形成工程では、複数の貫通転位を橋梁部の表面に表出させる。分解工程では、橋梁部の表面に表出している複数の貫通転位を広げることにより橋梁部を貫通する複数の貫通孔を形成し、複数の貫通孔の内部に露出する分解層の少なくとも一部を分解し、分解層を分解した後に生じる分解生成物を複数の貫通孔から橋梁部の外部に排出し、分解層が存在していた領域の少なくとも一部に第１の空隙を形成する。
第１１の態様における半導体素子の製造方法においては、分解層は、ＧａＮ層またはＩｎＧａＮ層である。橋梁部は、Ａｌを含有するIII 族窒化物半導体層である。
第１２の態様における半導体素子の製造方法は、半導体層から基板を分離する基板分離工程を有する。
本明細書では、半導体層から成長基板を容易に剥離することのできる半導体素子の製造方法が提供されている。
第１の実施形態における第１の半導体素子（発光素子）の概略構成を示す図である。 第１の実施形態における第２の半導体素子（ＨＥＭＴ）の概略構成を示す図である。 第１の実施形態の半導体素子の製造方法を説明するための図（その１）である。 第１の実施形態の半導体素子の製造方法を説明するための図（その２）である。 第１の実施形態の半導体素子の製造方法を説明するための図（その３）である。 第１の実施形態の半導体素子の製造方法を説明するための図（その４）である。 第１の実施形態の半導体素子の製造方法を説明するための図（その５）である。 第１の実施形態の半導体素子の製造方法を説明するための図（その６）である。 第１の実施形態の半導体素子の製造方法を説明するための図（その７）である。 第１の実施形態の半導体素子の製造方法を説明するための図（その８）である。 第１の実施形態の変形例における半導体素子の製造方法を説明するための図（その１）である。 第１の実施形態の変形例における半導体素子の製造方法を説明するための図（その２）である。 第２の実施形態の半導体素子の製造方法を説明するための図（その１）である。 第２の実施形態の半導体素子の製造方法を説明するための図（その２）である。 第２の実施形態の半導体素子の製造方法を説明するための図（その３）である。 第２の実施形態の半導体素子の製造方法を説明するための図（その４）である。 第２の実施形態の半導体素子の製造方法を説明するための図（その５）である。 第２の実施形態の変形例における半導体素子の製造方法を説明するための図（その１）である。 第２の実施形態の変形例における半導体素子の製造方法を説明するための図（その２）である。 第２の実施形態の変形例における半導体素子の製造方法を説明するための図（その３）である。 第３の実施形態の半導体素子の製造方法を説明するための図（その１）である。 第３の実施形態の半導体素子の製造方法を説明するための図（その２）である。 第３の実施形態の半導体素子の製造方法を説明するための図（その３）である。 第３の実施形態の半導体素子の製造方法を説明するための図（その４）である。 第３の実施形態の半導体素子の製造方法を説明するための図（その５）である。 第３の実施形態の半導体素子の製造方法を説明するための図（その６）である。 第３の実施形態の変形例における半導体素子の製造方法を説明するための図（その１）である。 第３の実施形態の変形例における半導体素子の製造方法を説明するための図（その２）である。 第３の実施形態の変形例における半導体素子の製造方法を説明するための図（その３）である。 第３の実施形態の変形例における半導体素子の製造方法を説明するための図（その４）である。 第３の実施形態の変形例における半導体素子の製造方法を説明するための図（その５）である。 実験Ａ−Ｃで用いる凹凸加工したサファイア基板の表面を示す走査型顕微鏡写真である。 図３２のＸＸＸＩＩＩ−ＸＸＸＩＩＩ断面に相当する断面を示す断面図である。 実験Ａにおいてサファイア基板にバッファ層と分解層と橋梁部とを形成したものの表面を示す走査型顕微鏡写真である。 図３４のＸＸＸＶ−ＸＸＸＶ断面に相当する断面を示す断面図である。 実験Ａにおいて分解層の分解をした後の橋梁部等の表面を示す走査型顕微鏡写真である。 図３６のＸＸＸＶＩＩ−ＸＸＸＶＩＩ断面に相当する断面を示す断面図である。 実験Ｂにおいて橋梁部としてＡｌＧａＮ層を形成した場合の断面を示す走査型顕微鏡写真である。 実験Ｃにおいて橋梁部として低温ＡｌＮ層を形成した場合の断面を示す走査型顕微鏡写真である。
以下、具体的な実施形態について、半導体素子の製造方法を例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。また、後述する半導体素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。
（第１の実施形態）
１．半導体素子
１−１．第１の半導体素子（半導体発光素子）
図１は、第１の半導体素子の構造を示す概略構成図である。第１の半導体素子は、発光素子１００である。発光素子１００は、ＧａＮ基板１１０と、ｎ型コンタクト層１２０と、ｎ側静電耐圧層１３０と、ｎ側超格子層１４０と、発光層１５０と、ｐ側クラッド層１６０と、ｐ型コンタクト層１７０と、透明電極ＴＥ１と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、を有する。
ｎ型コンタクト層１２０と、ｎ側静電耐圧層１３０と、ｎ側超格子層１４０とは、ｎ型半導体層である。ｎ型半導体層は、ドナーをドープしていないｕｄ−ＧａＮ層等を有していてもよい。ｐ側クラッド層１６０と、ｐ型コンタクト層１７０とは、ｐ型半導体層である。ｐ型半導体層は、アクセプターをドープしていないｕｄ−ＧａＮ層等を有していてもよい。
ｎ型コンタクト層１２０は、ｎ電極Ｎ１に直接接触する層である。ｎ側静電耐圧層１３０は、各半導体層の静電破壊を防止するための静電耐圧層である。ｎ側超格子層１４０は、発光層１５０に加わる応力を緩和するための歪緩和層である。発光層１５０は、電子と正孔とが再結合することにより発光する層である。ｐ側クラッド層１６０は、キャリアを発光層１５０に閉じ込めるための層である。ｐ型コンタクト層１７０は、透明電極ＴＥ１とオーミック接触するためのものである。透明電極ＴＥ１は、電流を発光面内に拡散するためのものである。
ｎ型コンタクト層１２０は、例えば、ｎ型ＧａＮである。ｎ側静電耐圧層１３０は、例えば、ｕｄ−ＧａＮ層（ｕｎｉｎｔｅｎｔｉｏｎａｌｌｙ ｄｏｐｅｄ ＧａＮ）と、ｎ型ＧａＮ層と、を有する。ｎ側超格子層１４０は、例えば、ＩｎＧａＮ層とＧａＮ層とを繰り返し積層したものである。発光層１５０は、井戸層と障壁層とを有する。井戸層および障壁層として、ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ等のＡｌＩｎＧａＮを用いることができる。ｐ側クラッド層１６０は、例えば、ｐ型ＡｌＧａＮとｐ型ＩｎＧａＮとを繰り返し積層したものである。ｐ型コンタクト層１７０は、例えば、ｐ型ＧａＮである。透明電極ＴＥ１の材質は、例えば、ＩＴＯ、ＩＺＯ、ＩＣＯ、ＺｎＯ、ＴｉＯ2 、ＮｂＴｉＯ2 、ＴａＴｉＯ2 、ＳｎＯ2 のいずれかである。
１−２．第２の半導体素子（ＨＥＭＴ）
図２は、第２の半導体素子の構造を示す概略構成図である。第２の半導体素子は、ＨＥＭＴ２００である。ＨＥＭＴ２００は、ＧａＮ基板２１０と、下地層２２０と、キャリア走行層２３０と、キャリア供給層２４０と、ゲート電極ＧＥと、ソース電極ＳＥと、ドレイン電極ＤＥと、を有する。ソース電極ＳＥおよびドレイン電極ＤＥは、キャリア供給層２４０の上に形成されている。
下地層２２０は、例えば、ＧａＮ層である。キャリア走行層２３０は、例えば、ＧａＮである。キャリア供給層２４０は、例えば、ＡｌＧａＮである。
１−３．その他の半導体素子
上記の第１の半導体素子および第２の半導体素子の積層構造および材質は例示である。そのため、半導体素子は上記以外の構成であってもよい。半導体素子は、例えば、フリップチップ型や上下導通型の発光素子であってもよい。また、半導体素子は、ＩＧＢＴ、ＭＯＳＦＥＴ等その他の素子であってもよい。
２．半導体素子の製造方法
ここでは、第１の半導体素子（発光素子１００）の製造方法について説明する。第２の半導体素子（ＨＥＭＴ２００）の製造方法にも同様に適用することができる。半導体層の成膜方法として例えばＭＯＣＶＤ法を用いるとよい。また、ＨＶＰＥ法等その他の気相成長法を用いてもよい。また、半導体層によっては液相成長法を用いてもよい場合がある。また、後述する橋梁部Ｄ１０等についてスパッタリングにより成膜してもよい。
２−１．基板準備工程
まず、図３に示すように、基板Ａ１０を準備する。基板Ａ１０は、テンプレート基板である。基板Ａ１０は、サファイア基板Ａ１１と低温バッファ層Ａ１２とＧａＮ層Ａ１３とを有する。図３に示すように、ＧａＮ層Ａ１３では、転位Ｑ２が適宜合流して消失している。そのため、ＧａＮ層Ａ１３では、サファイア基板Ａ１１から遠ざかるほど転位密度が低い。つまり、サファイア基板Ａ１１に近い側のＧａＮ層Ａ１３は、高転位領域である。サファイア基板Ａ１１から遠い側のＧａＮ層Ａ１３は、低転位領域である。そのため、ＧａＮ層Ａ１３における低転位領域では、半導体の結晶性はよい。
２−２．保護層形成工程
次に、図４に示すように、ＧａＮ層Ａ１３の上に保護層Ｂ１０を形成する。保護層Ｂ１０は、後述する分解が保護層Ｂ１０の下層に進行しないようにするための層である。保護層Ｂ１０は、平坦な半導体層である。保護層Ｂ１０は、例えば、ＡｌＧａＮ層である。ＡｌＧａＮ層の熱分解温度は、後述する分解層Ｃ１０の熱分解温度よりも十分に高い。このとき、貫通転位Ｑ１も保護層Ｂ１０を貫通するように伸びる。
２−３．分解層形成工程
次に、図５に示すように、基板Ａ１０より上層の保護層Ｂ１０の上に分解層Ｃ１０を形成する。分解層Ｃ１０は平坦である。分解層Ｃ１０は、ＩｎＧａＮ層である。ＩｎＧａＮ層は、比較的低い温度で熱分解する。分解層Ｃ１０は、一旦は成膜されるが、後述する分解工程により部分的に除去される半導体層である。このとき、貫通転位Ｑ１も分解層Ｃ１０を貫通するように伸びる。
２−４．橋梁部形成工程
次に、図６に示すように、分解層Ｃ１０の上に橋梁部Ｄ１０を形成する。橋梁部Ｄ１０は平坦である。橋梁部Ｄ１０は、ＡｌＧａＮ層である。このとき、貫通転位Ｑ１も橋梁部Ｄ１０を貫通するように伸びる。そして、貫通転位Ｑ１を橋梁部Ｄ１０の表面に表出させる。
橋梁部Ｄ１０における最も厚い箇所の膜厚は、０．２５ｎｍ以上１００ｎｍ以下である。好ましくは、０．５ｎｍ以上６０ｎｍ以下である。さらに好ましくは、１ｎｍ以上３０ｎｍ以下である。橋梁部Ｄ１０の膜厚は、後述する半導体層Ｅ１０を支持できる程度の厚み以上であればよい。橋梁部Ｄ１０の膜厚が厚いと、後述する分解工程の処理時間が長くなってしまう。また、好ましい膜厚は、橋梁部Ｄ１０の材質にも依存する場合がある。橋梁部Ｄ１０がＡｌを含有する場合には、橋梁部Ｄ１０と後述する分解層との間の格子不整合が大きいことがある。ここで、橋梁部Ｄ１０の熱分解温度は、分解層Ｃ１０の熱分解温度よりも高い。橋梁部Ｄ１０の膜厚は、保護層Ｂ１０の膜厚より薄いことが好ましい。橋梁部Ｄ１０の膜厚が厚いと、後述する分解工程において貫通孔が形成されにくくなるからである。また、橋梁部Ｄ１０のＡｌ組成は、保護層Ｂ１０のＡｌ組成よりも小さいことが好ましい。橋梁部Ｄ１０のＡｌ組成が大きいと、後述する分解工程において貫通孔が形成されにくくなるからである。
２−５．分解工程
次に、図７に示すように、分解層Ｃ１０を分解する。そのために、Ｎ2 ガスとＮＨ3 ガスとの少なくとも一方と、Ｈ2 ガスとの混合ガスを供給する。また、基板温度を分解層Ｃ１０の熱分解温度以上橋梁部Ｄ１０の熱分解温度未満とする。貫通転位Ｑ１は、原子間の結合が切れている格子欠陥である。そのため、貫通転位Ｑ１を起点にして半導体が分解されやすい。そのため、熱分解温度が高い材料であっても貫通転位Ｑ１の箇所から半導体が分解される。したがって、橋梁部Ｄ１０の表面が貫通転位Ｑ１の箇所を起点としてエッチングされる。そして、橋梁部Ｄ１０には貫通孔Ｄ１０ｈが形成される。混合ガスは、橋梁部Ｄ１０の表面に表出している貫通転位Ｑ１を広げることにより、橋梁部Ｄ１０を貫通する貫通孔Ｄ１０ｈを形成する。これにより、貫通孔Ｄ１０ｈの内部に分解層Ｃ１０が露出する。
そして、図８に示すように、この混合ガスは、貫通孔Ｄ１０ｈの内部に露出している分解層Ｃ１０の少なくとも一部を分解する。分解層Ｃ１０は、熱により熱分解されるとともにＨ2 ガスによりエッチングされる。分解層Ｃ１０を分解した後に生じる分解生成物は、貫通孔Ｄ１０ｈから橋梁部Ｄ１０の外部に排出される。なお、分解層Ｃ１０は、保護層Ｂ１０の貫通転位Ｑ１よりも分解されやすい。そのため、分解層Ｃ１０は比較的速く分解されるが、保護層Ｂ１０の貫通転位Ｑ１はほとんど分解されない。このようにして、橋梁部Ｄ１０と保護層Ｂ１０との間に挟まれている分解層Ｃ１０の少なくとも一部が分解される。
そして、図９に示すように、分解層Ｃ１０がさらにエッチングされる。一方、橋梁部Ｄ１０は熱分解しない。そのため、橋梁部Ｄ１０は、貫通孔Ｄ１０ｈを形成されるのみで、橋梁部Ｄ１０自体は残留する。これにより、分解層Ｃ１０が存在していた領域の少なくとも一部に第１の空隙Ｘ１が形成される。第１の空隙Ｘ１は、分解されずに残留している分解層Ｃ１０と橋梁部Ｄ１０とにより囲まれている。この段階では、分解層Ｃ１０と橋梁部Ｄ１０との間の連結部分の幅は十分に小さい。
ここで、混合ガスのうち主にＨ2 ガスが、分解層Ｃ１０をエッチングする。そのため、Ｈ2 ガスの分圧が高いことが好ましい。ただし、Ｈ2 ガスのみを供給すると、Ｇａ金属がドロップレットとして表出するおそれがある。そのため、Ｈ2 ガスに加えてＮ2 ガスとＮＨ3 ガスとの少なくとも一方を供給することが好ましい。より好ましくは、Ｈ2 とＮＨ3 の混合ガスを供給する。全てのガスの流量に対するＮ2 およびＮＨ3 の合計の流量の比（体積比）は、０．１％以上１０％以下であることが好ましい。好ましくは０．１％以上５．０％以下である。さらに好ましくは０．１％以上２．５％以下である。
２−６．半導体層形成工程
次に、図１０に示すように、橋梁部Ｄ１０の上に半導体層Ｅ１０を成長させる。半導体層Ｅ１０は、１以上の半導体層を有する。半導体層Ｅ１０は、橋梁部Ｄ１０の上面部Ｄ１０ａを起点として成長する。そのため、橋梁部Ｄ１０の貫通孔Ｄ１０ｈを好適に埋める。つまり、橋梁部Ｄ１０に形成された貫通孔Ｄ１０ｈを塞ぐ。そして、橋梁部Ｄ１０の貫通孔Ｄ１０ｈの箇所から新たな貫通転位Ｑ３が発生する場合もある。また、橋梁部Ｄ１０の貫通孔Ｄ１０ｈの箇所から新たな貫通転位が発生しない場合もある。
ここで、半導体層Ｅ１０は、図１のＧａＮ基板１１０に相当する。そのため、半導体層Ｅ１０は、ＧａＮから成っている。この後、半導体層Ｅ１０の上に、ｎ型コンタクト層１２０と、ｎ側静電耐圧層１３０と、ｎ側超格子層１４０と、発光層１５０と、ｐ側クラッド層１６０と、ｐ型コンタクト層１７０と、を形成する。
２−７．電極形成工程
次に、ｐ型コンタクト層１７０の一部の上に透明電極ＴＥ１を形成する。そして、透明電極ＴＥ１を形成しないｐ型コンタクト層１７０の残部に凹部を形成する。この凹部の底にはｎ型コンタクト層１２０が露出している。そこで、ｎ型コンタクト層１２０の上にｎ電極Ｎ１を形成する。また、透明電極ＴＥ１の上にｐ電極Ｐ１を形成する。
２−８．基板分離工程
次に、半導体層から基板Ａ１０を分離する。この工程を実施する前には、橋梁部Ｄ１０は、分解層Ｃ１０とわずかに接触している。そのため、橋梁部Ｄ１０を分解層Ｃ１０から分離することは容易である。作業者が手で剥離させることもできる。また、自然剥離も容易である。エッチング、テープリフトオフ、超音波を用いることにより剥離させてもよいが、これらの工程は必要ないことが多い。
２−９．研磨工程
この段階では、発光素子１００におけるＧａＮ基板１１０の裏には橋梁部Ｄ１０が残留している。そのため、橋梁部Ｄ１０を研磨する。以上により、発光素子１００が得られる。
３．本実施形態の効果
半導体層から基板Ａ１０を容易に分離することができる。橋梁部Ｄ１０と分解層Ｃ１０との間の連結領域が非常に狭いからである。また、基板Ａ１０の結晶性はよい。そのため、その結晶性を引き継いだ発光素子１００の結晶性もよい。また、基板分離工程で分離した基板Ａ１０については後で再利用することができる。つまり、一旦結晶性のよい基板Ａ１０が得られれば、その基板Ａ１０をもとに何度でも高品質な発光素子１００を製造することができる。そして、基板Ａ１０については何度でも再利用することができる。
４．変形例
４−１．基板剥離工程の不実施
図１１に示すように、分解層Ｃ１０がそれほど分解されていない段階で、橋梁部Ｄ１０から半導体層Ｅ１０を形成してもよい。その場合には、基板剥離工程を実施しなくてもよい。つまり、この発光素子には基板Ａ１０が残留している。そのため、この発光素子は第１の空隙Ｘ１を有する。発光層１５０から発せられる光は、第１の空隙Ｘ１で反射もしくは散乱される。半導体層と空気との間で屈折率に差があるためである。この反射または散乱により、この発光素子の光の取り出し効率が向上する。
４−２．基板剥離工程の順序
本実施形態では、ＧａＮ基板１１０の上に発光素子１００を製造した後に発光素子１００から基板Ａ１０を分離する。しかし、ＧａＮ基板１１０を基板Ａ１０から分離した後にＧａＮ基板１１０の上に各半導体層を積層してもよい。
４−３．保護層
図１２に示すように、保護層Ｂ１０を形成しなくてもよい。この場合には、基板Ａ１０のＧａＮ層Ａ１３が分解層を兼ねている。そのため、ＧａＮ層Ａ１３がやや深く分解される。この場合には、橋梁部形成工程では、分解層であるＧａＮ層Ａ１３の上に平坦な橋梁部Ｄ１１を形成する。また、基板Ａ１０から半導体層Ｅ１０を分離することも容易である。しかし、基板Ａ１０のＧａＮ層Ａ１３の表面近傍が抉られてしまうため、基板Ａ１０を再利用する場合には適さない。
４−４．橋梁部の材質
本実施形態の橋梁部Ｄ１０は高温で成膜したＡｌＧａＮ層である。橋梁部Ｄ１０の熱分解温度は、分解層Ｃ１０の熱分解温度よりも高い。橋梁部Ｄ１０は、低温で形成したＡｌＧａＮ層であってもよい。また、橋梁部Ｄ１０は、ＡｌＮ層またはＡｌＧａＩｎＮ層であってもよい。橋梁部Ｄ１０は、Ａｌを含有するIII 族窒化物を有するとよい。例えば、橋梁部Ｄ１０は、Ａｌを含有するIII 族窒化物半導体層である。また、分解層Ｃ１０の材質との兼ね合いになるが、橋梁部Ｄ１０の材質は、ＧａＮ、ＩｎＧａＮであってもよい。
４−５．複数層の橋梁部
本実施形態では、橋梁部Ｄ１０は単一層である。橋梁部Ｄ１０は、複数層を有していてもよい。また、橋梁部Ｄ１０は、超格子構造であってもよい。例えば、ＡｌＧａＮ層とＧａＮ層との超格子構造が挙げられる。ただし、橋梁部Ｄ１０の全体の膜厚は、厚すぎないことが好ましい。
４−６．分解層の材質
本実施形態の分解層Ｃ１０はＧａＮ層である。分解層Ｃ１０はＩｎＧａＮ層であってもよい。また、分解層Ｃ１０は、ＳｉやＭｇをドープされていてもよい。もちろん、分解層Ｃ１０の熱分解温度は低いほうが好ましい。そのため、分解層Ｃ１０は、Ｉｎを含有するとよい。なお、Ａｌを含有すると、熱分解温度は上昇する傾向がある。分解層Ｃ１０としてＡｌを含有する層を形成する際には、分解層Ｃ１０のＡｌ組成は、橋梁部Ｄ１０のＡｌ組成よりも小さいほうが好ましい。また、橋梁部Ｄ１０の熱分解温度よりも低ければ、ＢＮ、ＴｉＮ、またはＳｉＮｘのようなIII 族窒化物以外の材料を用いてもよい。ただし、分解層Ｃ１０は、後に形成する半導体層の組成に近いIII 族窒化物半導体が好ましい。後に形成する半導体層への不純物の混入を防止できるからである。そのため、分解層Ｃ１０はＧａＮまたはＩｎＧａＮであるとよい。
４−７．テンプレート基板
基板Ａ１０は、サファイア基板Ａ１１を有する。サファイアの他に、ＳｉＣ、Ｓｉ、ＺｎＯ、ＧａＮ、ＡｌＮ、ＭｇＡｌ2 Ｏ4 、Ｇａ2 Ｏ3 などの材質を用いてもよい。また、ガラス等の非晶質基板を用いてもよい。また、サファイア基板Ａ１１の表面に凹凸形状を設けてもよい。また、ＧａＮ層Ａ１３の代わりに、ＩｎＧａＮ層、ＡｌＧａＮ層、ＡｌＩｎＧａＮ層、ＡｌＮ層、を用いてもよい。また、ＧａＮ層Ａ１３にＳｉ等をドープしてもよい。
４−８．分解工程（エッチング工程）
分解工程では、Ｎ2 ガスとＮＨ3 ガスとの少なくとも一方と、Ｈ2 ガスとの混合ガスを供給する。しかし、Ｈ2 ガスを供給しないこととしてもよい。この場合には、Ｈ2 ガスによる分解層Ｃ１０のエッチングは生じない。分解層Ｃ１０の熱分解のみが生じる。この場合であっても、橋梁部Ｄ１０の膜厚が十分に薄ければ、分解層Ｃ１０を除去することができる。全てのガスの流量に対するＮ2 およびＮＨ3 の合計の流量の比（体積比）は、０．１％以上１０％以下であることが好ましい。好ましくは０．１％以上５．０％以下である。さらに好ましくは０．１％以上２．５％以下である。
４−９．中間層
本実施形態においては、橋梁部Ｄ１０の上に半導体層Ｅ１０を形成する。この半導体層Ｅ１０はＧａＮ基板１１０である。しかし、この半導体層Ｅ１０を中間層としてもよい。つまり、半導体層Ｅ１０の上にＧａＮ基板１１０を形成する。そして、研磨工程においては、橋梁部Ｄ１０とともにこの中間層をも研磨する。
４−１０．組み合わせ
上記の変形例を自由に組み合わせてもよい。
５．本実施形態のまとめ
以上詳細に説明したように、本実施形態の半導体素子の製造方法は、橋梁部Ｄ１０と分解されずに残留している分解層Ｃ１０とにより囲まれた第１の空隙Ｘ１を形成する。その際に、橋梁部Ｄ１０の表面の表出している貫通転位Ｑ１を広げることにより貫通孔Ｄ１０ｈを形成する。そして、その貫通孔Ｄ１０ｈの内部に露出している分解層Ｃ１０を分解する。そして、分解層Ｃ１０を分解した粒子を貫通孔Ｄ１０ｈから排出する。このように第１の空隙Ｘ１が存在することにより、半導体素子と成長基板とを容易に剥離させることができる。また、製造された半導体素子は、半導体層と格子定数が大きく異なる異種基板を有さない。したがって、この半導体素子においては、応力が十分に緩和されている。
（第２の実施形態）
第２の実施形態について説明する。
１．半導体素子の製造方法
１−１．基板準備工程
図３に示すような基板Ａ１０を準備する。
１−２．ピット層形成工程
次に、図１３に示すように、ＧａＮ層Ａ１３の上にピット層Ｆ２０を形成する。ピット層Ｆ２０は、ピットＦ２０ａを有するＧａＮ層である。ピット層Ｆ２０を形成するために、基板温度を７５０℃以上９５０℃以下とする。基板温度が低いほど、ピットＦ２０ａは広がる。また、ピット層Ｆ２０の膜厚が厚いほどピットＦ２０ａは広がる。そのため、基板温度およびピット層Ｆ２０の膜厚を選択することにより、所望のピットＦ２０ａの形状が得られる。なお、ピットＦ２０ａは、貫通転位Ｑ１を起点に広がる。そのため、貫通転位Ｑ１は、ピット層Ｆ２０における凹みの底部に表出している。
１−３．保護層形成工程
次に、図１４に示すように、ピット層Ｆ２０の上に保護層Ｂ２０を形成する。保護層Ｂ２０は、ピット層Ｆ２０のピットＦ２０ａの形状に対応する凹凸形状を有している。保護層Ｂ２０は、例えば、ＡｌＧａＮ層である。ＡｌＧａＮ層の熱分解温度は、後述する分解層Ｃ２０の熱分解温度よりも十分に高い。このとき、貫通転位Ｑ１も保護層Ｂ２０を貫通するように伸びる。
１−４．分解層形成工程
次に、図１４に示すように、保護層Ｂ２０の上に分解層Ｃ２０を形成する。分解層Ｃ２０の表面は平坦である。分解層Ｃ２０は、ＩｎＧａＮ層である。ＩｎＧａＮ層は、比較的低い温度で熱分解する。分解層Ｃ２０は、一旦は成膜されるが、後述する分解工程により部分的に除去される半導体層である。このとき、貫通転位Ｑ１も分解層Ｃ２０を貫通するように伸びる。
１−５．橋梁部形成工程
次に、図１４に示すように、分解層Ｃ２０の上に橋梁部Ｄ２０を形成する。橋梁部Ｄ２０の表面は平坦である。橋梁部Ｄ２０は、ＡｌＧａＮ層である。このとき、貫通転位Ｑ１も橋梁部Ｄ２０を貫通するように伸びる。そして、貫通転位Ｑ１を橋梁部Ｄ２０の表面に表出させる。
１−６．分解工程
次に、図１５に示すように、分解層Ｃ２０を分解する。そのために、Ｎ2 ガスとＮＨ3 ガスとの少なくとも一方と、Ｈ2 ガスとの混合ガスを供給する。また、基板温度を分解層Ｃ２０の熱分解温度以上橋梁部Ｄ２０の熱分解温度未満とする。貫通転位Ｑ１は、原子間の結合が切れている格子欠陥である。そのため、貫通転位Ｑ１を起点にして半導体が分解されやすい。そのため、熱分解温度が高い材料であっても貫通転位Ｑ１の箇所から半導体が分解される。したがって、橋梁部Ｄ２０の表面が貫通転位Ｑ１の箇所を起点としてエッチングされる。そして、橋梁部Ｄ２０には貫通孔Ｄ２０ｈが形成される。混合ガスは、橋梁部Ｄ２０の表面に表出している貫通転位Ｑ１を広げることにより、貫通孔Ｄ２０ｈを形成する。これにより、貫通孔Ｄ２０ｈの内部に分解層Ｃ２０が露出する。
そして、図１５に示すように、この混合ガスは、貫通孔Ｄ２０ｈの内部に露出している分解層Ｃ２０の一部を分解する。分解層Ｃ２０は、熱により熱分解されるとともにＨ2 ガスによりエッチングされる。分解層Ｃ２０を分解した後に生じる分解生成物は、貫通孔Ｄ２０ｈから橋梁部Ｄ２０の外部に排出される。
そして、図１６に示すように、分解層Ｃ２０がさらにエッチングされる。一方、橋梁部Ｄ２０は熱分解しない。そのため、橋梁部Ｄ２０は、貫通孔Ｄ２０ｈを形成されるのみで、橋梁部Ｄ２０自体は残留する。これにより、分解層Ｃ２０が存在していた領域の一部に第１の空隙Ｘ２が形成される。第１の空隙Ｘ２は、分解されずに残留している分解層Ｃ２０と橋梁部Ｄ２０とにより囲まれている。この段階では、分解層Ｃ２０と橋梁部Ｄ２０との間の連結部分の幅は十分に小さい。
ここで、混合ガスのうち主にＨ2 ガスが、分解層Ｃ２０をエッチングする。そのため、Ｈ2 ガスの分圧が高いことが好ましい。ただし、Ｈ2 ガスのみを供給すると、Ｇａ金属がドロップレットとして表出するおそれがある。そのため、Ｈ2 ガスに加えてＮ2 ガスとＮＨ3 ガスとの少なくとも一方を供給することが好ましい。より好ましくは、Ｈ2 とＮＨ3 の混合ガスを供給する。全てのガスの流量に対するＮ2 およびＮＨ3 の合計の流量の比（体積比）は、０．１％以上１０％以下であることが好ましい。好ましくは０．１％以上５．０％以下である。さらに好ましくは０．１％以上２．５％以下である。
１−７．半導体層形成工程
次に、図１７に示すように、橋梁部Ｄ２０の上に半導体層Ｅ２０を成長させる。半導体層Ｅ２０は、橋梁部Ｄ２０の上面部Ｄ２０ａを起点として成長する。そのため、橋梁部Ｄ２０の貫通孔Ｄ２０ｈを好適に埋める。つまり、橋梁部Ｄ２０に形成された貫通孔Ｄ２０ｈを塞ぐ。そして、橋梁部Ｄ２０の貫通孔Ｄ２０ｈの箇所から新たな貫通転位Ｑ３が発生する場合もある。また、橋梁部Ｄ２０の貫通孔Ｄ２０ｈの箇所から新たな貫通転位が発生しない場合もある。
ここで、半導体層Ｅ２０は、図１のＧａＮ基板１１０に相当する。そのため、半導体層Ｅ２０は、ＧａＮから成っている。この後、半導体層Ｅ２０の上に、ｎ型コンタクト層１２０と、ｎ側静電耐圧層１３０と、ｎ側超格子層１４０と、発光層１５０と、ｐ側クラッド層１６０と、ｐ型コンタクト層１７０と、を形成する。
１−８．電極形成工程
次に、ｐ型コンタクト層１７０の一部の上に透明電極ＴＥ１を形成する。そして、透明電極ＴＥ１を形成しないｐ型コンタクト層１７０の残部に凹部を形成する。この凹部の底にはｎ型コンタクト層１２０が露出している。そこで、ｎ型コンタクト層１２０の上にｎ電極Ｎ１を形成する。また、透明電極ＴＥ１の上にｐ電極Ｐ１を形成する。
１−９．基板分離工程
橋梁部Ｄ２０は、分解層Ｃ２０とわずかに接触している。そのため、橋梁部Ｄ２０を分解層Ｃ２０から分離することは容易である。作業者が手で剥離させることもできる。
１−１０．研磨工程
この段階では、発光素子１００におけるＧａＮ基板１１０の裏には橋梁部Ｄ２０が残留している。そのため、橋梁部Ｄ２０を研磨する。以上により、発光素子１００が得られる。
２．変形例
２−１．膜厚が薄い分解層を形成する場合
図１８は、膜厚が薄い分解層を形成する場合を説明するための図である。図１８に示すように、分解層Ｃ２１の膜厚が薄い場合には、分解層Ｃ２１および橋梁部Ｄ２１は、ピットＦ２１ａの形状に対応する形状を有する。分解層Ｃ２１は、平坦部Ｃ２１ａと傾斜部Ｃ２１ｂとを有する。橋梁部Ｄ２１は、平坦部Ｄ２１ａと傾斜部Ｄ２１ｂとを有する。ここで、貫通転位Ｑ１は、傾斜部Ｃ２１ｂの底部に表出している。
この製造方法は、ピットＦ２１ａを有するピット層Ｆ２１を形成するピット層形成工程と、ピット層Ｆ２１の上にピットＦ２１ａの形状に対応する形状を有する保護層Ｂ２１を形成する保護層形成工程と、を有する。分解層形成工程では、保護層Ｂ２１の上に保護層Ｂ２１の形状に対応する形状を有する分解層Ｃ２１を形成する。橋梁部形成工程では、分解層Ｃ２１の上に分解層Ｃ２１の形状に対応する形状を有する橋梁部Ｄ２１を形成する。
そして、分解工程において、橋梁部Ｄ２１の貫通転位Ｑ１を起点に分解が進行する。そして、保護層Ｂ２１は分解されない。そのため、保護層Ｂ２１と橋梁部Ｄ２１とで挟まれた領域に沿って分解層Ｃ２１が分解する。これにより、保護層Ｂ２１と橋梁部Ｄ２１との間に空隙ができる。また、橋梁部Ｄ２１は、分解されずにわずかに残留する分解層Ｃ２１により支持されている。
したがって、この後成長させる半導体層と基板とを分離することが容易である。また、空隙を活かして発光素子を製造してもよい。
２−２．保護層の上部にピットを形成する場合
図１９は、保護層の上部にピットを形成する場合を説明するための図である。この場合にはまず、平坦な保護層Ｂ２２を形成する。そして、分解層Ｃ２２としてピット層を形成する。そして、ピットがある分解層Ｃ２２の上に橋梁部Ｄ２２を形成する。橋梁部Ｄ２２は、平坦部Ｄ２２ａと傾斜部Ｄ２２ｂとを有する。ここで、貫通転位Ｑ１は、傾斜部Ｄ２２ｂの底部に表出している。
この製造方法は、平坦な保護層Ｂ２２を形成する保護層形成工程を有する。分解層形成工程では、保護層Ｂ２２の上にピットＦ２２ａを有する分解層Ｃ２２を形成する。橋梁部形成工程では、分解層Ｃ２２の上に分解層Ｃ２２の形状に対応する形状を有する橋梁部Ｄ２２を形成する。
そして、分解工程において、橋梁部Ｄ２２の貫通転位Ｑ１を起点に分解が進行する。そして、保護層Ｂ２２は分解されない。そのため、平坦な保護層Ｂ２２と凹凸がある橋梁部Ｄ２２とで挟まれた領域に沿って分解層Ｃ２２が分解する。これにより、保護層Ｂ２２と橋梁部Ｄ２２との間に空隙ができる。また、橋梁部Ｄ２２は、分解されずにわずかに残留する分解層Ｃ２２により支持されている。
したがって、この後成長させる半導体層と基板とを分離することが容易である。また、空隙を活かして発光素子を製造してもよい。
２−３．保護層を形成せずにピットを形成する場合
図２０は、保護層を形成せずにピットを形成する場合を説明するための図である。この場合にはまず、図３の基板Ａ１０の上にピットＦ２３ａを有する分解層Ｃ２３を形成する。そして、分解層Ｃ２３の上に橋梁部Ｄ２３を形成する。橋梁部Ｄ２３は、平坦部Ｄ２３ａと傾斜部Ｄ２３ｂとを有する。ここで、貫通転位Ｑ１は、傾斜部Ｄ２３ｂの底部に表出している。
この製造方法においては、分解層形成工程では、ピットＦ２３ａを有する分解層Ｃ２３を形成する。橋梁部形成工程では、分解層Ｃ２３の上に分解層Ｃ２３の形状に対応する形状を有する橋梁部Ｄ２３を形成する。
そして、分解工程において、橋梁部Ｄ２３の貫通転位Ｑ１を起点に分解が進行する。この場合には保護層がないため、貫通転位Ｑ１の周辺の分解層Ｃ２３が分解される。橋梁部Ｄ２３は、貫通転位Ｑ１から離れた位置で分解されずにわずかに残留する分解層Ｃ２３により支持されている。
したがって、この後成長させる半導体層と基板とを分離することが容易である。また、空隙を活かして発光素子を製造してもよい。
２−４．ピット層の材料
ピット層Ｆ２０の材料は、ＧａＮの他に、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮであってもよい。また、Ｓｉ等がドープされていてもよい。
２−５．組み合わせ
第２の実施形態およびその変形例と第１の実施形態およびその変形例とを組み合わせてもよい。
３．本実施形態のまとめ
以上詳細に説明したように、本実施形態の半導体素子の製造方法は、ピット層Ｆ２０を形成した後に保護層Ｂ２０を形成する。保護層Ｂ２０の形状は、ピット層Ｆ２０の形状に対応する形状である。そして、保護層Ｂ２０の上に分解層Ｃ２０および橋梁部Ｄ２０を形成する。そして、保護層Ｂ２０と橋梁部Ｄ２０との間の分解層Ｃ２０の一部を分解する。これにより、空隙が形成される。このように空隙が存在することにより、半導体素子と成長基板とを容易に剥離させることができる。また、製造された半導体素子は、半導体層と格子定数が大きく異なる異種基板を有さない。したがって、この半導体素子においては、応力が十分に緩和されている。
（第３の実施形態）
第３の実施形態について説明する。
１．半導体素子の製造方法
１−１．基板準備工程
図３に示すような基板Ａ１０を準備する。
１−２．保護層形成工程
次に、ＧａＮ層Ａ１３の上に保護層Ｂ３０を形成する（図２１参照）。保護層Ｂ３０は平坦である。保護層Ｂ３０は、例えば、ＡｌＧａＮ層である。ＡｌＧａＮ層の熱分解温度は、後述する分解層Ｃ３０の熱分解温度よりも十分に高い。このとき、貫通転位Ｑ１も保護層Ｂ３０を貫通するように伸びる。
１−３．分解層形成工程
次に、図２１に示すように、保護層Ｂ３０の上に分解層Ｃ３０を形成する。分解層Ｃ３０は平坦である。分解層Ｃ３０は、ＩｎＧａＮ層である。ＩｎＧａＮ層は、比較的低い温度で熱分解する。分解層Ｃ３０は、一旦は成膜されるが、後述する分解工程により部分的に除去される半導体層である。このとき、貫通転位Ｑ１も分解層Ｃ３０を貫通するように伸びる。
１−４．凹部形成工程
次に、図２２に示すように、分解層Ｃ３０に凹部Ｃ３０ｂを形成する。そのため、図２２では、分解層Ｃ３０の表面に平坦部Ｃ３０ａと凹部Ｃ３０ｂとが露出している。つまり、側面部Ｃ３０ｂ１と底面部Ｃ３０ｂ２とを有する凹部Ｃ３０ｂを分解層Ｃ３０に形成するとともに底面部Ｃ３０ｂ２に保護層Ｂ３０を露出させない。凹部Ｃ３０ｂを周期的に形成するとよい。凹部Ｃ３０ｂを形成するために、フォトリソグラフィー技術を用いてもよい。もしくは、エッチングやレーザーを用いることにより凹部Ｃ３０ｂを形成してもよい。
１−５．橋梁部形成工程
次に、図２３に示すように、分解層Ｃ３０の上に橋梁部Ｄ３０を形成する。橋梁部Ｄ３０は、平坦部Ｄ３０ａと凹部Ｄ３０ｂとを有する。つまり、橋梁部Ｄ３０の形状は、分解層Ｃ３０の凹部Ｃ３０ｂに対応する形状を有する。凹部Ｄ３０ｂは、側面部Ｄ３０ｂ１と底面部Ｄ３０ｂ２とを有する。橋梁部Ｄ３０の側面部Ｄ３０ｂ１は、分解層Ｃ３０の側面部Ｃ３０ｂ１の上に形成される。橋梁部Ｄ３０の底面部Ｄ３０ｂ２は、分解層Ｃ３０の底面部Ｃ３０ｂ２の上に形成される。橋梁部Ｄ３０は、ＡｌＧａＮ層である。このとき、貫通転位Ｑ１も橋梁部Ｄ３０を貫通するように伸びる。そして、貫通転位Ｑ１を橋梁部Ｄ３０の表面に表出させる。
１−６．分解工程
次に、図２４に示すように、分解層Ｃ３０を分解する。そのために、Ｎ2 ガスとＮＨ3 ガスとの少なくとも一方と、Ｈ2 ガスとの混合ガスを供給する。また、基板温度を分解層Ｃ３０の熱分解温度以上橋梁部Ｄ３０の熱分解温度未満とする。貫通転位Ｑ１は、原子間の結合が切れている格子欠陥である。そのため、貫通転位Ｑ１を起点にして半導体が分解されやすい。そのため、熱分解温度が高い材料であっても貫通転位Ｑ１の箇所から半導体が分解される。したがって、橋梁部Ｄ３０の表面が貫通転位Ｑ１の箇所を起点としてエッチングされる。そして、橋梁部Ｄ３０には貫通孔Ｄ３０ｈが形成される。混合ガスは、橋梁部Ｄ３０の表面に表出している貫通転位Ｑ１を広げることにより、貫通孔Ｄ３０ｈを形成する。これにより、貫通孔Ｄ３０ｈの内部に分解層Ｃ３０が露出する。
そして、図２４に示すように、この混合ガスは、貫通孔Ｄ３０ｈの内部に露出している分解層Ｃ３０の一部を分解する。分解層Ｃ３０は、熱により熱分解されるとともにＨ2 ガスによりエッチングされる。分解層Ｃ３０を分解した後に生じる分解生成物は、貫通孔Ｄ３０ｈから橋梁部Ｄ３０の外部に排出される。
そして、図２５に示すように、分解層Ｃ３０がさらにエッチングされる。一方、橋梁部Ｄ３０は熱分解しない。そのため、橋梁部Ｄ３０は、貫通孔Ｄ３０ｈを形成されるのみで、橋梁部Ｄ３０自体は残留する。そして、保護層Ｂ３０と橋梁部Ｄ３０との間の分解層Ｃ３０がほぼ完全に分解される。この場合に、保護層Ｂ３０と橋梁部Ｄ３０の平坦部Ｄ３０ａとの間に第１の空隙Ｘ３が生ずる。第１の空隙Ｘ３は、保護層Ｂ３０と橋梁部Ｄ３０とにより囲まれている。
ここで、混合ガスのうち主にＨ2 ガスが、分解層Ｃ３０をエッチングする。そのため、Ｈ2 ガスの分圧が高いことが好ましい。ただし、Ｈ2 ガスのみを供給すると、Ｇａ金属がドロップレットとして表出するおそれがある。そのため、Ｈ2 ガスに加えてＮ2 ガスとＮＨ3 ガスとの少なくとも一方を供給することが好ましい。
１−７．半導体層形成工程
次に、図２６に示すように、橋梁部Ｄ３０の上に半導体層Ｅ３０を成長させる。半導体層Ｅ３０は、橋梁部Ｄ３０の平坦部Ｄ３０ａを起点として成長する。そのため、橋梁部Ｄ３０の貫通孔Ｄ３０ｈの少なくとも一部を好適に埋める。つまり、橋梁部Ｄ３０に形成された貫通孔Ｄ３０ｈの少なくとも一部を塞ぐ。そして、橋梁部Ｄ３０の貫通孔Ｄ３０ｈの箇所から新たな貫通転位Ｑ３が発生する場合もある。また、橋梁部Ｄ３０の貫通孔Ｄ３０ｈの箇所から新たな貫通転位が発生しない場合もある。
ここで、半導体層Ｅ３０は、図１のＧａＮ基板１１０に相当する。そのため、半導体層Ｅ３０は、ＧａＮから成っている。この後、半導体層Ｅ３０の上に、ｎ型コンタクト層１２０と、ｎ側静電耐圧層１３０と、ｎ側超格子層１４０と、発光層１５０と、ｐ側クラッド層１６０と、ｐ型コンタクト層１７０と、を形成する。
１−８．電極形成工程
次に、ｐ型コンタクト層１７０の一部の上に透明電極ＴＥ１を形成する。そして、透明電極ＴＥ１を形成しないｐ型コンタクト層１７０の残部に凹部を形成する。この凹部の底にはｎ型コンタクト層１２０が露出している。そこで、ｎ型コンタクト層１２０の上にｎ電極Ｎ１を形成する。また、透明電極ＴＥ１の上にｐ電極Ｐ１を形成する。
１−９．基板分離工程
橋梁部Ｄ３０は、分解層Ｃ３０とほとんど分離している状態にある。作業者が手で分離させることもできる。
１−１０．研磨工程
この段階では、発光素子１００におけるＧａＮ基板１１０の裏には橋梁部Ｄ３０が残留している。そのため、橋梁部Ｄ３０を研磨する。以上により、発光素子１００が得られる。
２．変形例
２−１．保護膜が露出する凹部を形成する場合
図２７は、保護膜が露出する凹部を形成する場合を説明するための図である。この場合には、橋梁部Ｄ３１は、平坦部Ｄ３１ａと凹部とを有する。凹部は、側面部Ｄ３１ｂと底面部Ｄ３１ｃとを有する。そして、凹部の箇所の橋梁部Ｄ３１と保護膜Ｂ３１とが接触している。そのため、橋梁部Ｄ３１は、保護膜Ｂ３１に好適に支持されている。
この製造方法は、平坦な保護層Ｂ３１を形成する保護層形成工程と、分解層Ｃ３１に凹部Ｃ３１ｂを形成する凹部形成工程と、を有する。分解層形成工程では、保護層Ｂ３１の上に分解層Ｃ３１を形成する。凹部形成工程では、側面部Ｃ３１ｂ１と底面部Ｃ３１ｂ２とを有する凹部Ｃ３１ｂを分解層Ｃ３１に形成するとともに底面部Ｃ３１ｂ２に保護層Ｂ３１を露出させる。橋梁部形成工程では、凹部Ｃ３１ｂに対応する形状を有する橋梁部Ｄ３１を形成する。
そして、分解工程において、橋梁部Ｄ３１の貫通転位Ｑ１を起点に分解が進行する。そして、保護層Ｂ３１は分解されない。そのため、保護層Ｂ３１と橋梁部Ｄ３１とで挟まれた領域に沿って分解層Ｃ３１が分解する。これにより、保護層Ｂ３１と橋梁部Ｄ３１との間に空隙ができる。
したがって、この後成長させる半導体層と基板とを分離することが容易である。また、空隙を活かして発光素子を製造してもよい。また、橋梁部Ｄ３１は、保護膜Ｄ３１に好適に支持されているため、橋梁部Ｄ３１の平坦部Ｄ３１ａは、非常に安定している。したがって、橋梁部Ｄ３１より上層に成長させる半導体層の結晶性はよい。
２−２．保護層を形成せずに凹部を形成する場合
図２８は、保護層を形成せずに凹部を形成する場合を説明するための図である。この場合にはまず、図３の基板Ａ１０の上に凹部Ａ１３ｂを形成する。ＧａＮ層Ａ１３は、平坦部Ａ１３ａと凹部Ａ１３ｂとを有する。そして、ＧａＮ層Ａ１３の上に橋梁部Ｄ３２を形成する。橋梁部Ｄ３２は、平坦部Ｄ３２ａと凹部Ｄ３２ｂとを有する。ここで、貫通転位Ｑ１は、平坦部Ｄ３２ａと凹部Ｄ３２ｂとに表出している。
この製造方法は、分解層であるＧａＮ層Ａ１３に凹部Ａ１３ｂを形成する凹部形成工程を有する。凹部形成工程では、側面部Ａ１３ｂ１と底面部Ａ１３ｂ２とを有する凹部を分解層に形成する。橋梁部形成工程では、凹部Ａ１３ｂに対応する形状を有する橋梁部Ｄ３２を形成する。
そして、分解工程において、橋梁部Ｄ３２の貫通転位Ｑ１を起点に分解が進行する。この場合には保護層がないため、貫通転位Ｑ１の周辺のＧａＮ層Ａ１３が分解される。橋梁部Ｄ３２は、貫通転位Ｑ１から離れた位置で分解されずにわずかに残留するＧａＮ層Ａ１３により支持されている。
したがって、この後成長させる半導体層と基板とを分離することが容易である。また、空隙を活かして発光素子を製造してもよい。
２−３．凹部の側面
図２９は、分解層の凹部の側面にダメージを与える場合を説明するための図である。この場合には、分解層Ｃ３３は、上面部Ｃ３３ａと側面部Ｃ３３ｂ１と底面部Ｃ３３ｂ２とを有する。フォトリソグラフィー技術を用いる場合には、マスクで覆われている部分はダメージを受けず、マスクで覆われていない部分はダメージを受けやすい。そのため、予め定めた領域、マスクで覆われていないエッチングを受ける領域を狙ってダメージを導入することができる。また、分解層Ｃ３３の側面部Ｃ３３ｂ１にダメージを与えるために、例えば、レーザーを側面部Ｃ３３ｂ１に照射する。または、側面部Ｃ３３ｂ１を形成後に反応性の高い溶液を側面部Ｃ３３ｂ１のみに供給すればよい。
この製造方法は、側面部Ｃ３３ｂ１と底面部Ｃ３３ｂ２とを有する凹部Ｃ３３ｂを分解層Ｃ３３に形成する凹部形成工程と、凹部Ｃ３３の側面部Ｃ３３ｂ１に損傷を与える損傷付与工程と、を有する。
図３０に示すように、分解工程において、橋梁部Ｄ３３のダメージのある部分を起点に分解が進行する。そして、分解層Ｃ３３のうち側面部Ｃ３３ｂ１が特に分解しやすい。そのため、側面部Ｃ３３ｂ１が優先的に分解する。これにより、所望の形状の空隙を形成しやすい。
したがって、この後成長させる半導体層と基板とを分離することが容易である。また、空隙を活かして発光素子を製造してもよい。
２−４．マイクロデバイス
図３１は、マイクロデバイスを製造する場合を説明するための図である。図３１に示すように、凹凸のある橋梁部Ｄ３４は、平坦な保護層Ｂ３４の上に配置されている。橋梁部Ｄ３４は、上面部Ｄ３４ａと側面部Ｄ３４ｂと底面部Ｄ３４ｃとを有する。半導体層Ｅ３４は、橋梁部Ｄ３４の上面部Ｄ３４ａから成長している。つまり、半導体層形成工程では、橋梁部Ｄ３４の各々の上面部Ｄ３４ａから各々の半導体層Ｅ３４を成長させる。
２−５．組み合わせ
第３の実施形態およびその変形例とその他の実施形態およびその変形例とを組み合わせてもよい。
３．本実施形態のまとめ
以上詳細に説明したように、本実施形態の半導体素子の製造方法は、分解層Ｃ３０に凹部Ｃ３０ｂを形成する。これにより、分解層Ｃ３０の上に形成する橋梁部Ｄ３０を凹凸形状に形成することができる。そのため、保護層Ｂ３０と橋梁部Ｄ３０との間に空隙を形成することができる。このように空隙が存在することにより、半導体素子と成長基板とを容易に剥離させることができる。また、製造された半導体素子は、半導体層と格子定数が大きく異なる異種基板を有さない。したがって、この半導体素子においては、応力が十分に緩和されている。
１．実験Ａ
１−１．基板
図３２は、凹凸加工したサファイア基板の表面を示す走査型顕微鏡写真である。図３３は、図３２のＸＸＸＩＩＩ−ＸＸＸＩＩＩ断面に相当する断面を示す断面図である。図３２および図３３に示すように、円錐形状の複数の凸部がハニカム状に配置されている。
１−２．分解層
図３４は、サファイア基板にバッファ層と分解層と橋梁部とを形成したものの表面を示す走査型顕微鏡写真である。図３５は、図３４のＸＸＸＶ−ＸＸＸＶ断面に相当する断面を示す断面図である。分解層としてＧａＮを形成した。橋梁部としてＡｌＮをスパッタリングにより形成した。スパッタリングの時間は５０秒であった。ＡｌＮからなる橋梁部の膜厚は１４．３ｎｍである。
１−３．分解層のエッチング
図３６は、分解層のエッチングをした後の橋梁部等の表面を示す走査型顕微鏡写真である。図３６に示すように、橋梁部Ｄ１０の一部にクラックが入っている。クラックは、エッチング時もしくは降温時に生じる可能性がある。そのため、エッチング後に連続して成膜すると、クラックは発生しにくい。しかし、橋梁部Ｄ１０は、全体として安定であり、橋梁部Ｄ１０より上層の半導体層について問題なく成長させることができる。
図３７は、図３６のＸＸＸＶＩＩ−ＸＸＸＶＩＩ断面に相当する断面を示す断面図である。図３７に示すように、左側には空隙が観測される。図３７の右側には、ＧａＮからなる分解層の残渣が観測される。
２．実験Ｂ
２−１．分解層までの成膜
実験Ｂでは、実験Ａと同じ凹凸基板を用いた。分解層としてＧａＮ層をＭＯＣＶＤ法により形成した。橋梁部としてＡｌＧａＮ層をＭＯＣＶＤ法により形成した。Ａｌの組成は３５％であった。ＡｌＧａＮ層の膜厚は２５．８ｎｍであった。
２−１．分解層のエッチング
図３８は、橋梁部としてＡｌＧａＮ層を形成した場合の断面を示す走査型顕微鏡写真である。このように、橋梁部としてＡｌＧａＮ層を形成した場合であっても、空隙を形成することができる。なお、分解層としてＧａＮ層を形成し、橋梁部としてＡｌ組成が５％以上３５％以下のＡｌＧａＮ層を形成した場合には、橋梁部を形成することができた。
ここで、橋梁部としてＡｌＧａＮ層を形成する場合には、Ａｌ組成が小さいほど、橋梁部の組成と分解層の組成とが近い。つまり、橋梁部と分解層との間の格子定数差は小さい。そのため、クラックの発生を防止できる。しかしその代わりに、橋梁部の熱分解温度と分解層の熱分解温度とが近い。つまり、分解層を分解する際に橋梁部もダメージを受けるおそれがある。一方、Ａｌ組成が大きいほど、橋梁部の組成と分解層の組成とが離れている。そのため、熱分解による橋梁部へのダメージを抑制できる。その代わりに、クラックが生じやすい。
３．実験Ｃ
３−１．分解層までの成膜
実験Ｃでは、実験Ａと同じ凹凸基板を用いた。分解層としてＧａＮ層をＭＯＣＶＤ法により形成した。橋梁部として３００℃以上６００℃以下の低温で低温ＡｌＮ層をＭＯＣＶＤ法により形成した。低温ＡｌＮ層の膜厚は２５．８ｎｍであった。
３−２．分解層のエッチング
図３９は、橋梁部として低温ＡｌＮ層を形成した場合の断面を示す走査型顕微鏡写真である。このように、橋梁部として低温ＡｌＮ層を形成した場合であっても、空隙を形成することができる。
４．実験のまとめ
以上説明したように、橋梁部における貫通転位の箇所に貫通孔を形成し、その内部の分解層を分解させることができる。したがって、本明細書における第１の実施形態から第３の実施形態までとこれらの変形例に記載した技術は、実施可能である。
１００…発光素子
２００…ＨＥＭＴ
Ａ１０…基板
Ａ１１…サファイア基板
Ａ１２…バッファ層
Ａ１３…ＧａＮ層
Ｂ１０…保護層
Ｃ１０…分解層
Ｄ１０…橋梁部
Ｄ１０ｈ…貫通孔
Ｅ１０…半導体層
Ｑ１…貫通転位

Claims (12)

  1. 基板より上層に分解層を形成する分解層形成工程と、
    前記分解層の上に橋梁部を形成する橋梁部形成工程と、
    前記分解層を分解する分解工程と、
    前記橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、
    ピットを有するピット層を形成するピット層形成工程と、
    前記ピット層の上に前記ピットの形状に対応する形状を有する保護層を形成する保護層形成工程と、
    を有し、
    前記分解層形成工程では、
    前記保護層の上に前記分解層を形成し、
    前記分解層を成長させるとともに複数の貫通転位を伸長させ、
    前記橋梁部形成工程では、
    前記複数の貫通転位を前記橋梁部の表面に表出させ、
    前記分解工程では、
    前記橋梁部の前記表面に表出している前記複数の貫通転位を広げることにより前記橋梁部を貫通する複数の貫通孔を形成し、
    前記複数の貫通孔の内部に露出するとともに前記橋梁部と前記保護層との間に挟まれている前記分解層の少なくとも一部を分解し、
    前記分解層を分解した後に生じる分解生成物を前記複数の貫通孔から前記橋梁部の外部に排出し、
    前記分解層が存在していた領域の少なくとも一部に第１の空隙を形成すること
    を特徴とする半導体素子の製造方法。
  2. 基板より上層に分解層を形成する分解層形成工程と、
    前記分解層の上に橋梁部を形成する橋梁部形成工程と、
    前記分解層を分解する分解工程と、
    前記橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、
    保護層を形成する保護層形成工程と、
    前記分解層に凹部を形成する凹部形成工程と、
    を有し、
    前記分解層形成工程では、
    前記保護層の上に前記分解層を形成し、
    前記分解層を成長させるとともに複数の貫通転位を伸長させ、
    前記凹部形成工程では、
    側面部と底面部とを有する前記凹部を前記分解層に形成し、
    前記橋梁部形成工程では、
    前記凹部の形状に対応する形状を有する前記橋梁部を形成し、
    前記複数の貫通転位を前記橋梁部の表面に表出させ、
    前記分解工程では、
    前記橋梁部の前記表面に表出している前記複数の貫通転位を広げることにより前記橋梁部を貫通する複数の貫通孔を形成し、
    前記複数の貫通孔の内部に露出する前記分解層の少なくとも一部を分解し、
    前記分解層を分解した後に生じる分解生成物を前記複数の貫通孔から前記橋梁部の外部に排出し、
    前記分解層が存在していた領域の少なくとも一部に第１の空隙を形成すること
    を特徴とする半導体素子の製造方法。
  3. 基板より上層に分解層を形成する分解層形成工程と、
    前記分解層の上に橋梁部を形成する橋梁部形成工程と、
    前記分解層を分解する分解工程と、
    前記橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、
    ピットを有するピット層を形成するピット層形成工程と、
    前記ピット層の上に前記ピットの形状に対応する形状を有する保護層を形成する保護層形成工程と、
    を有し、
    前記分解層形成工程では、
    前記保護層の上に表面の平坦な前記分解層を形成し、
    前記分解層を成長させるとともに複数の貫通転位を伸長させ、
    前記橋梁部形成工程では、
    前記分解層の上に平坦な前記橋梁部を形成し、
    前記複数の貫通転位を前記橋梁部の表面に表出させ、
    前記分解工程では、
    前記橋梁部の前記表面に表出している前記複数の貫通転位を広げることにより前記橋梁部を貫通する複数の貫通孔を形成し、
    前記複数の貫通孔の内部に露出する前記分解層の少なくとも一部を分解し、
    前記分解層を分解した後に生じる分解生成物を前記複数の貫通孔から前記橋梁部の外部に排出し、
    前記分解層が存在していた領域の少なくとも一部に第１の空隙を形成すること
    を特徴とする半導体素子の製造方法。
  4. 基板より上層に分解層を形成する分解層形成工程と、
    前記分解層の上に橋梁部を形成する橋梁部形成工程と、
    前記分解層を分解する分解工程と、
    前記橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、
    ピットを有するピット層を形成するピット層形成工程と、
    前記ピット層の上に前記ピットの形状に対応する形状を有する保護層を形成する保護層形成工程と、
    を有し、
    前記分解層形成工程では、
    前記保護層の上に前記保護層の形状に対応する形状を有する前記分解層を形成し、
    前記分解層を成長させるとともに複数の貫通転位を伸長させ、
    前記橋梁部形成工程では、
    前記分解層の上に前記分解層の形状に対応する形状を有する前記橋梁部を形成し、
    前記複数の貫通転位を前記橋梁部の表面に表出させ、
    前記分解工程では、
    前記橋梁部の前記表面に表出している前記複数の貫通転位を広げることにより前記橋梁部を貫通する複数の貫通孔を形成し、
    前記複数の貫通孔の内部に露出する前記分解層の少なくとも一部を分解し、
    前記分解層を分解した後に生じる分解生成物を前記複数の貫通孔から前記橋梁部の外部に排出し、
    前記分解層が存在していた領域の少なくとも一部に第１の空隙を形成すること
    を特徴とする半導体素子の製造方法。
  5. 基板より上層に分解層を形成する分解層形成工程と、
    前記分解層の上に橋梁部を形成する橋梁部形成工程と、
    前記分解層を分解する分解工程と、
    前記橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、
    平坦な保護層を形成する保護層形成工程と、
    を有し、
    前記分解層形成工程では、
    前記分解層を成長させるとともに複数の貫通転位を伸長させ、
    前記保護層の上にピットを有する前記分解層を形成し、
    前記橋梁部形成工程では、
    前記分解層の上に前記分解層の形状に対応する形状を有する前記橋梁部を形成し、
    前記複数の貫通転位を前記橋梁部の表面に表出させ、
    前記分解工程では、
    前記橋梁部の前記表面に表出している前記複数の貫通転位を広げることにより前記橋梁部を貫通する複数の貫通孔を形成し、
    前記複数の貫通孔の内部に露出する前記分解層の少なくとも一部を分解し、
    前記分解層を分解した後に生じる分解生成物を前記複数の貫通孔から前記橋梁部の外部に排出し、
    前記分解層が存在していた領域の少なくとも一部に第１の空隙を形成すること
    を特徴とする半導体素子の製造方法。
  6. 基板より上層に分解層を形成する分解層形成工程と、
    前記分解層の上に橋梁部を形成する橋梁部形成工程と、
    前記分解層を分解する分解工程と、
    前記橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、
    を有し、
    前記分解層形成工程では、
    前記分解層を成長させるとともに複数の貫通転位を伸長させ、
    ピットを有する前記分解層を形成し、
    前記橋梁部形成工程では、
    前記分解層の上に前記分解層の形状に対応する形状を有する前記橋梁部を形成し、
    前記複数の貫通転位を前記橋梁部の表面に表出させ、
    前記分解工程では、
    前記橋梁部の前記表面に表出している前記複数の貫通転位を広げることにより前記橋梁部を貫通する複数の貫通孔を形成し、
    前記複数の貫通孔の内部に露出する前記分解層の少なくとも一部を分解し、
    前記分解層を分解した後に生じる分解生成物を前記複数の貫通孔から前記橋梁部の外部に排出し、
    前記分解層が存在していた領域の少なくとも一部に第１の空隙を形成すること
    を特徴とする半導体素子の製造方法。
  7. 基板より上層に分解層を形成する分解層形成工程と、
    前記分解層の上に橋梁部を形成する橋梁部形成工程と、
    前記分解層を分解する分解工程と、
    前記橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、
    平坦な保護層を形成する保護層形成工程と、
    前記分解層に凹部を形成する凹部形成工程と、
    を有し、
    前記分解層形成工程では、
    前記保護層の上に前記分解層を形成し、
    前記分解層を成長させるとともに複数の貫通転位を伸長させ、
    前記凹部形成工程では、
    側面部と底面部とを有する前記凹部を前記分解層に形成するとともに前記底面部に前記保護層を露出させず、
    前記橋梁部形成工程では、
    前記凹部に対応する形状を有する前記橋梁部を形成し、
    前記複数の貫通転位を前記橋梁部の表面に表出させ、
    前記分解工程では、
    前記橋梁部の前記表面に表出している前記複数の貫通転位を広げることにより前記橋梁部を貫通する複数の貫通孔を形成し、
    前記複数の貫通孔の内部に露出する前記分解層の少なくとも一部を分解し、
    前記分解層を分解した後に生じる分解生成物を前記複数の貫通孔から前記橋梁部の外部に排出し、
    前記分解層が存在していた領域の少なくとも一部に第１の空隙を形成すること
    を特徴とする半導体素子の製造方法。
  8. 基板より上層に分解層を形成する分解層形成工程と、
    前記分解層の上に橋梁部を形成する橋梁部形成工程と、
    前記分解層を分解する分解工程と、
    前記橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、
    平坦な保護層を形成する保護層形成工程と、
    前記分解層に凹部を形成する凹部形成工程と、
    を有し、
    前記分解層形成工程では、
    前記保護層の上に前記分解層を形成し、
    前記分解層を成長させるとともに複数の貫通転位を伸長させ、
    前記凹部形成工程では、
    側面部と底面部とを有する前記凹部を前記分解層に形成するとともに前記底面部に前記保護層を露出させて、
    前記橋梁部形成工程では、
    前記凹部に対応する形状を有する前記橋梁部を形成し、
    前記複数の貫通転位を前記橋梁部の表面に表出させ、
    前記分解工程では、
    前記橋梁部の前記表面に表出している前記複数の貫通転位を広げることにより前記橋梁部を貫通する複数の貫通孔を形成し、
    前記複数の貫通孔の内部に露出する前記分解層の少なくとも一部を分解し、
    前記分解層を分解した後に生じる分解生成物を前記複数の貫通孔から前記橋梁部の外部に排出し、
    前記分解層が存在していた領域の少なくとも一部に第１の空隙を形成すること
    を特徴とする半導体素子の製造方法。
  9. 基板より上層に分解層を形成する分解層形成工程と、
    前記分解層の上に橋梁部を形成する橋梁部形成工程と、
    前記分解層を分解する分解工程と、
    前記橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、
    前記分解層に凹部を形成する凹部形成工程と、
    を有し、
    前記分解層形成工程では、
    前記分解層を成長させるとともに複数の貫通転位を伸長させ、
    前記凹部形成工程では、
    側面部と底面部とを有する前記凹部を前記分解層に形成し、
    前記橋梁部形成工程では、
    前記凹部に対応する形状を有する前記橋梁部を形成し、
    前記複数の貫通転位を前記橋梁部の表面に表出させ、
    前記分解工程では、
    前記橋梁部の前記表面に表出している前記複数の貫通転位を広げることにより前記橋梁部を貫通する複数の貫通孔を形成し、
    前記複数の貫通孔の内部に露出する前記分解層の少なくとも一部を分解し、
    前記分解層を分解した後に生じる分解生成物を前記複数の貫通孔から前記橋梁部の外部に排出し、
    前記分解層が存在していた領域の少なくとも一部に第１の空隙を形成すること
    を特徴とする半導体素子の製造方法。
  10. 基板より上層に分解層を形成する分解層形成工程と、
    前記分解層の上に橋梁部を形成する橋梁部形成工程と、
    前記分解層を分解する分解工程と、
    前記橋梁部の上に１以上の半導体層を形成する半導体層形成工程と、
    側面部と底面部とを有する前記凹部を前記分解層に形成する凹部形成工程と、
    前記凹部の前記側面部に損傷を与える損傷付与工程と、
    を有し、
    前記分解層形成工程では、
    前記分解層を成長させるとともに複数の貫通転位を伸長させ、
    前記橋梁部形成工程では、
    前記複数の貫通転位を前記橋梁部の表面に表出させ、
    前記分解工程では、
    前記橋梁部の前記表面に表出している前記複数の貫通転位を広げることにより前記橋梁部を貫通する複数の貫通孔を形成し、
    前記複数の貫通孔の内部に露出する前記分解層の少なくとも一部を分解し、
    前記分解層を分解した後に生じる分解生成物を前記複数の貫通孔から前記橋梁部の外部に排出し、
    前記分解層が存在していた領域の少なくとも一部に第１の空隙を形成すること
    を特徴とする半導体素子の製造方法。
  11. 請求項１から請求項１０までのいずれか１項に記載の半導体素子の製造方法において、
    前記分解層は、
    ＧａＮ層またはＩｎＧａＮ層であり、
    前記橋梁部は、
    Ａｌを含有するIII 族窒化物半導体層であること
    を特徴とする半導体素子の製造方法。
  12. 請求項１から請求項１１までのいずれか１項に記載の半導体素子の製造方法において、
    前記半導体層から前記基板を分離する基板分離工程を有すること
    を特徴とする半導体素子の製造方法。
JP2017066405A 2017-03-29 2017-03-29 半導体素子の製造方法 Active JP6712405B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017066405A JP6712405B2 (ja) 2017-03-29 2017-03-29 半導体素子の製造方法
US15/922,714 US10573515B2 (en) 2017-03-29 2018-03-15 Production method for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017066405A JP6712405B2 (ja) 2017-03-29 2017-03-29 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2018170391A JP2018170391A (ja) 2018-11-01
JP6712405B2 true JP6712405B2 (ja) 2020-06-24

Family

ID=63670824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017066405A Active JP6712405B2 (ja) 2017-03-29 2017-03-29 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US10573515B2 (ja)
JP (1) JP6712405B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6642805B2 (ja) * 2016-12-28 2020-02-12 豊田合成株式会社 半導体構造体の製造方法および半導体素子の製造方法
JP7287495B2 (ja) * 2019-12-03 2023-06-06 日本電信電話株式会社 半導体層の形成方法
CN114220889B (zh) * 2021-12-14 2024-04-30 山西中科潞安紫外光电科技有限公司 一种垂直结构的深紫外led外延片及其生长方法
CN113921665B (zh) * 2021-12-14 2022-04-12 山西中科潞安紫外光电科技有限公司 一种垂直结构的深紫外led外延片及其生长方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3946427B2 (ja) * 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP4075867B2 (ja) * 2000-06-19 2008-04-16 日亜化学工業株式会社 窒化物半導体基板
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3823775B2 (ja) 2001-08-07 2006-09-20 日亜化学工業株式会社 窒化物半導体基板の製造方法
JP4035971B2 (ja) 2001-09-03 2008-01-23 豊田合成株式会社 半導体結晶の製造方法
JP4935700B2 (ja) * 2008-02-01 2012-05-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子
US8450190B2 (en) * 2010-03-23 2013-05-28 Academia Sinica Fabrication of GaN substrate by defect selective passivation
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
KR102071034B1 (ko) * 2013-02-28 2020-01-29 서울바이오시스 주식회사 질화물 기판 제조 방법
KR102109048B1 (ko) * 2013-05-14 2020-05-11 엘지이노텍 주식회사 반도체 기판, 발광 소자 및 전자 소자
CN104393124B (zh) * 2014-11-25 2017-04-05 天津三安光电有限公司 一种发光二极管外延片结构的制备方法

Also Published As

Publication number Publication date
US10573515B2 (en) 2020-02-25
US20180286671A1 (en) 2018-10-04
JP2018170391A (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
JP6712405B2 (ja) 半導体素子の製造方法
US10593829B2 (en) Manufacturing method of light-emitting device
KR101374951B1 (ko) 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법
TWI447783B (zh) 三族氮化合物半導體發光元件之製造方法及其結構
JP2003110136A (ja) 発光素子
JP2011071540A (ja) 窒化物半導体発光素子の製造方法
TW202234480A (zh) 半導體基板、半導體裝置、電子機器
KR100815226B1 (ko) 질화갈륨계 발광 다이오드 소자의 제조방법
JP6642805B2 (ja) 半導体構造体の製造方法および半導体素子の製造方法
US9012250B2 (en) Controlling pit formation in a III-nitride device
JP2009152502A (ja) 窒化物系半導体発光ダイオードおよびその製造方法
US20140077219A1 (en) Group-iii nitride compound semiconductor light emitting element, manufacturing method therefor and semiconductor light emitting device
KR20090017945A (ko) 반도체 발광소자 및 그 제조방법
US9761755B2 (en) Method of producing a semiconductor layer sequence and an optoelectronic semiconductor component
US8541772B2 (en) Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device
JPWO2012114513A1 (ja) 半導体装置の製造方法
US11335839B2 (en) Group III nitride semiconductor light emitting diode, and method for producing same
TWI688114B (zh) 發光元件及其製造方法
JP5416754B2 (ja) 半導体基板およびその製造方法
KR101132117B1 (ko) 수직구조형 발광다이오드 제조방법
KR20070038793A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200513

R150 Certificate of patent or registration of utility model

Ref document number: 6712405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150