KR20050041988A - 질화물 반도체 기판의 제조 방법과 질화물 반도체 기판 - Google Patents

질화물 반도체 기판의 제조 방법과 질화물 반도체 기판 Download PDF

Info

Publication number
KR20050041988A
KR20050041988A KR1020040087576A KR20040087576A KR20050041988A KR 20050041988 A KR20050041988 A KR 20050041988A KR 1020040087576 A KR1020040087576 A KR 1020040087576A KR 20040087576 A KR20040087576 A KR 20040087576A KR 20050041988 A KR20050041988 A KR 20050041988A
Authority
KR
South Korea
Prior art keywords
warpage
layer
substrate
convex
etching
Prior art date
Application number
KR1020040087576A
Other languages
English (en)
Inventor
마츠모토나오키
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20050041988A publication Critical patent/KR20050041988A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

본 발명은 이종 기초 기판 위에 기상 성장법에 의해서 GaN막을 생성하고 기초 기판을 제거하여 만든 GaN 단독막은 열전도율이나 격자 정수의 차이 때문에 휘어짐이 커 ±40 ㎛∼±100 ㎛가 된다. 그러면 포토리소그래피로 디바이스를 제조하는 것이 어렵기 때문에 휘어짐을 +30 ㎛∼-20 ㎛로 감소시키는 것이 목적이다.
오목형으로 휜 쪽의 면을 연삭하여 가공 변질층을 부여한다. 가공 변질층은 그 면을 넓히는 작용을 가져, 그 면이 볼록형이 된다. 볼록형이 된 면의 가공 변질층을 에칭으로 제거하여 휘어짐을 줄인다. 또는 볼록형이 된 면과는 반대측의 오목면을 연삭하여 가공 변질층을 발생시킨다. 가공 변질층에 의해서 오목면이 볼록면이 되면 에칭에 의해서 가공 변질층을 적당히 제거하여 휘어짐을 줄인다.

Description

질화물 반도체 기판의 제조 방법과 질화물 반도체 기판{METHOD OF MANUFACTURING NITRIDE SUBSTRATE FOR SEMICONDUCTORS, AND NITRIDE SEMICONDUCTOR SUBSTRATE}
본 발명은 휘어짐을 저감한 질화물 반도체 기판의 제조 방법과, 그것에 의하여 제조된 질화물 반도체 기판에 관한 것이다. 반도체 기판은 원형의 판이지만, 포토리소그래피, 도핑, 확산, 증착, CVD 등에 의해서 디바이스를 표면에 제작하기 때문에 표면은 평탄하고 휘어짐이 적은 것이 필요하다. Si, GaAs 웨이퍼의 경우라도 휘어짐이 적은 미러 웨이퍼가 디바이스 제작의 기판으로서 이용되고 있다.
InGaN층을 발광층으로 하는 청색 발광 소자의 기판은 사파이어 기판이 사용되고 있다. 사파이어 기판에 형성된 InGaN/GaN계의 발광 소자는 사용 실적도 있고 신뢰성도 있다. 사파이어 기판도 충분히 염가이기 때문에 InGaN계 청색 발광 소자도 저비용으로 할 수 있도록 되어 있다.
그러나 사파이어는 절연체로 하부에 n전극을 붙이지 않고 GaN층을 붙이고 상면에 n전극을 붙이기 때문에 여분의 면적이 필요하다. 벽개가 없기 때문에 자연 벽개에서 칩으로 절단할 수 없다. 이종 기판 위에 성장한 GaN, InGaN이기 때문에 미스피트(misfit)가 있고 결함이 많다고 하는 결점은 있다.
그래서 GaN 자체를 기판으로 하는 것이 요구된다. 이종의 기초 기판 위에 기상 성장법에 의해서 GaN막을 두텁게 성장시키고 기판을 제거하여 GaN의 자립막을 만든다는 것에 의해서 GaN 기판을 생성하는 것이 가능하게 되었다. 사이즈도 겨우 50 mm 직경인 것이 가능하게 되었다.
그러나 기상 성장한 GaN 결정 기판은 그대로(애즈그로운(as-grown))에피텍샬 성장의 기판으로서 사용되고 있다. 기상 성장만 한 GaN 기판은 표면에 요철이 많고 휘어짐도 크고, 그 위에 GaN, InGaN 등을 성장시키더라도 사파이어 기판보다도 저결함이 된다고는 반드시 말할 수 없다. 애즈그로운의 GaN 기판 위에 시험적으로 만든 발광 소자는 사파이어 기판상에 만든 발광 소자보다도 성능이 좋다고도 할 수 없다.
포토리소그래피에 의해서 디바이스를 만드는 것이기 때문에 GaN 기판의 웨이퍼는 평탄하고 휘어짐이 적은 미러 웨이퍼인 것이 요구된다. 경면으로 하기 위해서는 연마, 에칭 기술이 필요하다. Si나 GaAs와 같이 성숙한 반도체 기판의 경우는 연마 방법, 에칭 방법 등이 이미 확립되어 있다. Si, GaAs는 쵸크랄스키법(Czochralski method)이나 브릿지맨법(Bridgeman method)과 같이 용융액을 서서히 고화하여 결정 성장시킬 수 있다. 액상으로부터의 성장으로 긴 주상의 전위가 적은 잉곳이 생기기 때문에, 그것을 내주 날 슬라이서로 절단하여 웨이퍼로 한다. 그러므로 휘어짐은 처음부터 적은 것이다.
GaN의 경우, 액상으로부터의 성장은 불가능하여 기상 성장에 의하고 있다. 또한 최적의 연마 방법, 에칭 방법이 어떤 것인지 아직 모른다. 이종의 3회 대칭성을 갖도록 결정 위에 GaN을 헤테로 성장시키는 경우는 반드시 c축 성장이 된다. 표면은 (0001)면과 (000-1)면이다. 반전 대칭성이 없기 때문에 GaN의 (0001)과 (000-1)은 등가가 아니다. (0001)면은 최외측 표면(episurface)의 전면에 Ga 원자가 줄지어 있는 면이다. (000-1)면은 최외측 표면의 전면에 N 원자가 줄지어 있는 면이다.
그래서 전자를 (0001) Ga면 또는 간단히 Ga면이라고 부르는 경우가 있다. 후자를 (0001) N면 또는 간단히 N면이라고 부르는 경우도 있다. Ga면은 화학적 물리적으로 매우 단단하고 강건하며 약제에 따라서는 용해되지 않는다. N면도 화학적 물리적으로 견고한 것이지만, 어떤 종류의 강산, 강알칼리에는 조금 부식된다. 그와 같은 비대칭성이 있다.
기초 기판 위에 GaN을 성장시키면 표면, 이면이 Ga면 또는 N면이 된다. 기초 기판의 선택 방법에 따라서 표면을 Ga면으로도 N면으로도 할 수 있다. 이면은 그 반대의 극성의 면이 된다.
간단히 하기 위해, 여기서는 표면이 (0001) Ga면이고, 이면이 (0001) N면인 경우를 생각한다. 그 반대의 경우라도 같은 것을 말할 수가 있고 같은 고안을 할 수 있다.
본 발명은 휘어짐을 문제로 하기 때문에 휘어짐의 정의를 맨 처음에 부여하여 놓는다. 휘어짐은 곡율 반경 또는 곡율로 표현할 수 있다. 그것은 국소적으로 부여할 수 있고 엄밀한 표현이다. 휘어짐이 복잡하고 많은 요철을 갖는 경우라도 국소 곡율 표현에 의해서 엄밀한 휘어짐을 표현할 수 있다. 예를 들면 안점(鞍点)이 있는 휘어짐이라든가 원통형 렌즈와 같은 휘어짐이라도 표현할 수 있다.
그렇지만, 원형 웨이퍼에서 같은 휘어짐의 경우는 더 간단한 표현에 의해서 휘어짐을 나타내는 경우가 많다. 요철이 똑같은 경우, 웨이퍼를 평탄면에 볼록형에 있어서 중심 부분의 면으로부터의 높이(H)를 측정하여, 그것을 가지고 휘어짐의 값으로 한다. 그것은 직관적이고 측정도 용이하다. 절대치는 그것으로 결정된다.
부호는 휘어짐의 방향에 의해서 부여하기로 한다. 도 1에 그 정의를 도시한다. 표면측에 볼록인 휘어짐을 플러스(H>0), 표면측에 오목인 휘어짐을 마이너스(H<0)로 하는 것으로 한다.
Si나 GaAs와 같이 긴, 전위가 적은 단결정 잉곳이 생기는 경우는 내주 날 슬라이서나 와이어 톱으로 절단하기 때문에 휘어짐은 처음부터 그다지 생기지 않는다. 그러나 GaN의 경우는 액상으로부터의 성장이 불가능하여 기상 성장을 한다. 열팽창율의 차가 있는 이종 기판 위에 헤테로 성장시키고 이종 기판을 제거하여 GaN 결정으로 하는 것이기 때문에 GaN 결정에는 큰 휘어짐이 나타난다. 열팽창율의 차뿐만 아니라, 기초 기판과 상부의 막이 다른 재료이기 때문에 전위도 많이 생긴다. 전위는 불규칙한 응력을 발생시킨다. 그러므로 전위가 많음에 의해서도 휘어짐이 생긴다.
이종 기판의 종류나 면방위, 기상 성장의 조건에 의해서도 다르지만, 이종 기판을 제거한 상태의 직경 20 mm∼50 mm의 애즈그로운 판형 GaN 결정은 ±40 ㎛∼±100 ㎛정도의 휘어짐을 갖고 있다.
그와 같은 큰 휘어짐이 있으면 포토리소그래피에 의해서 레지스트를 노광하는 경우에 치수의 오차가 커진다. 더 휘어짐을 줄일 필요가 있다. Si나 GaAs 웨이퍼라도 휘어짐이 작아야 한다. 그러나 GaN에는 휘어짐을 줄어야 하는 특별한 이유가 있다. GaN은 투명하기 때문에 히터가 내장된 서셉터 위에 웨이퍼를 두고 가열했을 때, 히터로부터의 복사열이 GaN 결정을 가열한다고 하는 것은 그다지 발생하지 않는다. 서셉터로부터의 열전도를 주된 열의 전달 수단으로서 보면, GaN 결정 이면이 평탄하고 서셉터와 전면이 간극없이 접촉하고 있을 것이 요구된다.
위로 볼록(플러스의 휘어짐; H>0)의 경우는 중심부가 서셉터와 멀어지게 된다. 그 경우는 열전도가 주변부에서 중심을 향하기 때문에 아직은 낫다. 반대로 위로 오목(마이너스의 휘어짐; H<0)의 경우는 중심만이 서셉터에 접촉하고 웨이퍼가 회전하여 위치가 불안정해진다. 그뿐만 아니라 원료 가스가 주위의 떠오르는 부분으로부터 이면으로 돌아 들어가 기판의 이면에도 박막 성장하거나 에칭되거나 한다. 그러므로 마이너스의 휘어짐은 플러스의 휘어짐보다 더욱 부적합하다.
애즈그로운의 결정이 ±40 ㎛∼±100 ㎛의 휘어짐(H)을 갖기 때문에, 제1의 목표는 휘어짐을 +30 ㎛∼-20 ㎛의 범위로 감소시키는 것이다.
더욱 바람직하게는 +20 ㎛∼-10 ㎛로 휘어짐을 감소시키는 것이 좋다.
더욱 가능하다면, 휘어짐을 +10 ㎛∼-5 ㎛로 하면 보다 적합하다.
결정 성장 방법을 고안하여, 제품의 휘어짐을 적게 한다고 하는 것은 몇 개가 있다. 그것은 가로 방향으로 성장시켜 세로 방향의 응력을 완화하여 내부 응력을 줄여 휘어짐을 줄인다고 하는 것과, 두 개의 길항하는 작용을 갖는 층을 성장시켜 그 밸런스에 의해서 휘어짐을 없앤다고 하는 것 두 개로 크게 나눌 수 있다. 이들은 어느 것이나 성장의 조건에 의해서 생기는 결정의 휘어짐을 줄이고자 하는 것이지, 생겨 버린 결정의 휘어짐을 줄이고자 하는 것이 아니다.
특허 공개 평11-186178은 Si 기판 위에 GaN막을 성장시켜 GaN/Si 복합 기판을 만들면 Si와 GaN의 열팽창율의 차에 의해서 GaN 결정에 휘어짐이나 크랙이 발생한다는 것을 문제로 한다.
GaN 결정의 휘어짐이나 크랙의 발생을 방지하기 위해서, Si 기판 위에 스트라이프형으로 SiO2막을 형성하고, 그 위에 GaN막을 성장시키면 SiO2 위에서는 처음에 GaN의 성장은 발생하지 않기 때문에 응력이 완화되어 GaN/Si 복합 기판의 휘어짐이 감소한다는 것을 진술하고 있다. 이것은 GaN의 단독막이 아니라 Si 기초 기판 위에 10 ㎛ 정도의 박층을 설치한 복합 기판이다. 그것은 SiO2를 개재시켜 내부 응력을 감소시킨 것이다.
특허 공개 2002-208757은 가로 방향 성장을 이용하여 결함이 집중하는 접합부를 기판 전체에 분산시켜, 기판의 휘어짐을 억제함으로써 결정성이 좋은 질화물 반도체 기판을 제조한다고 하는 것이다.
특허 공개 2002-335049는 가로 방향 성장에 의해서 전위를 감소시켜 응력을 감소시킴으로써 휘어짐도 줄이는 성장 방법을 제안하고 있다.
특허 공개 2002-270528은 가로 방향 성장에 의해서 전위를 삭감시켜 응력을 감소시킴으로써 휘어짐의 발생을 막는 성장 방법을 제안하고 있다.
특허 공개 2002-228798은 반도체로서가 아니라 미러로서 Si 결정을 이용한다. 오목면 거울 또는 볼록면 거울을 Si 결정에 의해서 만들고 싶다. Si 결정을 원하는 곡율을 갖도록 변형시킬 필요가 있다. 이것은 Si 기판에 다이아몬드 박막을 퇴적시키고, 다이아몬드 박막/Si 기판 사이의 응력에 의해서 Si 기판을 변형시킨다. 즉, 원래 평탄한 것을 무리하게 휘게 하여 오목면 거울, 볼록면 거울로 하는 것이다. 다이아몬드의 생성의 조건에 따라서 Si를 임의의 곡율로 휘게 할 수 있다.
특허 공개 2003-179022는 대구경의 Si 웨이퍼에 디바이스를 형성한 후 원하는 두께로 줄이기 위해서 이면 연삭을 하여 기계적으로 이면을 깎지만, 그렇게 하면 가공 왜곡층이 생겨 휘어짐이 800 ㎛가 되지만 에칭으로 그것을 제거하는 것은 너무 시간이 걸린다고 하는 것을 문제로 한다. Si 웨이퍼 이면의 가공 왜곡층은 비정질인 것을 알았다. 그래서 할로겐 램프의 빛을 Si 이면에 5초간 가하여 600℃∼700℃로 순간 가열하여 가공 왜곡층을 비정질로부터 결정질로 바꿔 휘어짐을 없앤다고 하고 있다. 이것은 가공 왜곡층을 제거하는 것이 아니라 변질시켜 휘어짐을 없앤다고 하는 것이다.
질화물 반도체는 주로 기상 성장에 의해서 이종 기판 위에 박막을 퇴적하고 기초 기판을 제거하여 만들기 때문에 열팽창율의 차이, 격자 정수 부정합에 의해서 전위가 고밀도로 발생하고 휘어짐도 크다. 성장 방법을 고안함으로써 내부 응력을 감소시켜 휘어짐을 줄이는 방법이 여러 가지로 제안되어 있지만, 그래도 또 불충분한다.
그와 같은 방법이라도 막 두께가 크고 직경이 큰 질화물 반도체 결정을 제조하면 전위, 휘어짐이 커지고, 기초 기판을 제거하면 깨지는 경우가 많다. 깨지지 않는 경우라도 휘어짐은 커 ±100 ㎛∼±40 ㎛에 달한다. 그와 같이 휘어짐이 큰 결정 기판을 성장후의 가공에 의해서 휘어짐을 줄이도록 하는 것이 본 발명의 목적이다.
2인치 웨이퍼에서 질화물 반도체 기판의 휘어짐의 값을 +30 ㎛∼-20 ㎛의 범위로 하는 가공 방법을 제공하는 것이 제1의 목적이다. GaN 기판의 휘어짐의 값을 +20 ㎛∼-10 ㎛로 하는 가공 방법을 제공하는 것이 제2의 목적이다. 성장후의 가공에 의해서 질화물 반도체 기판의 휘어짐의 값을 +10 ㎛∼-5 ㎛로 감소시키는 가공 방법을 제공하는 것이 본 발명의 제3의 목적이다. 휘어짐이 +30 ㎛∼-20 ㎛인 질화물 반도체 기판을 제공하는 것이 본 발명의 제4의 목적이다.
본 발명의 질화물 반도체 기판의 제조 방법은 휘어짐이 있는 질화물 반도체 기판의 오목면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 평탄에 가깝게 하여 휘어짐을 저감한다.
또는, 휘어짐이 있는 질화물 반도체 기판의 오목면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 볼록으로 변형시키고, 볼록으로 변형한 면을 에칭하여 가공 변질층의 일부 또는 전부를 제거하여 볼록면을 줄이는 것에 의해, 기판을 평탄에 가깝게 하여 기판의 휘어짐을 저감한다.
또는, 휘어짐이 있는 질화물 반도체 기판의 오목면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 볼록으로 변형시키고, 볼록으로 변형한 면을 에칭하여 가공 변질층의 일부 또는 전부를 제거하여 볼록면을 줄이고, 오목면으로 변화한 반대측의 면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 볼록면으로 하고, 볼록으로 변형한 동일한 면을 에칭하여 볼록면을 줄이는 것에 의해, 기판을 평탄에 가깝게 하여 기판의 휘어짐을 저감한다.
또한, 휘어짐이 있는 질화물 반도체 기판의 오목면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 볼록으로 변형시키고, 오목면으로 변화한 반대측의 면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 볼록면으로 하고, 볼록으로 변형한 동일한 면을 에칭하여 볼록면을 줄이는 것에 의해, 기판을 평탄에 가깝게 하여 기판의 휘어짐을 저감한다.
GaN 기판의 제조의 단계에서 본 발명의 연마, 에칭까지를 보다 자세히 진술한다.
[1. GaN 잉곳의 성장]
특허 공개 2000-12900, 특허 공개 2000-22212에 기재한 방법에 의해서 GaN 자립막을 만든다. (111) GaAs의 웨이퍼에 ELO 마스크를 붙여 HVPE법, MOC법 등으로 GaN을 성장시킨다.
ELO 마스크에 성장시켜 응력을 감소시킨다. 또한 파셋(facet) 성장시켜 전위를 감소시킨다. 100 ㎛∼수 mm의 두께의 GaN을 얻는다. GaAs 기판을 제거하여 GaN 단독 기판으로 한다.
GaAs 기초 기판의 제거에는 왕수에 의해서 용해하는 것, 연마에 의해서 깎아내는 것, 박리에 의해서 분리하는 것 등의 수법이 있다. 얇은 경우는 그대로 1장의 GaN 자립 웨이퍼로 하고, 두꺼운 경우는 슬라이서로 절단하여 복수매의 웨이퍼를 얻도록 한다.
GaAs를 제거한 후의 애즈그로운의 GaN 결정은 이면측에 볼록인 것이 많고, 휘어짐(H)은 ±40 ㎛∼±100 ㎛인 것이 많다. 표면측의 요철(Rmax)도 10 ㎛ 이상이다. 기초 기판과 GaN의 열팽창율이 큰 것과, 격자 부정합에 의해서 대량의 전위가 발생함으로써 그와 같은 큰 휘어짐이 생긴다. 먼저 진술한 바와 같은 마스크를 사용한 가로 방향 성장 등을 하더라도 그와 같은 휘어짐의 발생은 불가피하다.
그 위에 디바이스를 제조하여야 할 GaN 기판으로 하기 위해서는 휘어짐을 저감하여, 표면 및 이면의 평탄화(면조도를 내리는 것)가 필요하다. 여기부터가 본 발명의 이야기가 된다.
[2. 연삭 기판의 가공 변질층 평가]
연삭후의 기판의 가공 변질층은 SEM 및 CL(Cathode Luminescence)에 의해서 단면 관찰로 하여 평가했다.
관찰의 결과 #325의 다이아몬드 지석을 이용하여 GaN 결정 표면을 연삭한 경우의 가공 변질층의 깊이는 약 4.8 ㎛인 것을 알 수 있었다.
지석의 메쉬와 표면 거칠기에는 상관 관계가 있다. 지석이 거칠면 거칠수록 그것으로 연삭한 표면은 거칠어진다. 지석의 결이 미세하면 그것으로 연삭한 표면은 평탄해진다. 또한 가공 변질층은 연삭에 의해서 생기는 것이기 때문에 가공 변질층은 지석의 거칠기와 관계가 있는 것이다. 이것은 지석의 결의 거칠기를 통하여 가공 변질층의 두께와 표면 거칠기는 상관 관계가 있다는 것을 의미한다.
그래서 가공 변질층의 깊이와 표면 거칠기의 관계를 조사했다. 그 결과를 도 2의 그래프에 도시한다. 횡축은 지석의 메쉬(#)이다. 번호가 클수록 미세한 지석이다. 여기서는 #80, #325, #1000의 지석으로 깎은 GaN 결정의 가공 변질층과 표면 거칠기를 나타낸다. 좌측 종축이 가공 변질층 깊이(두께; ㎛)를 나타낸다. 우측 종축이 표면 거칠기 Ra( ㎛)를 나타내고 있다.
표면 거칠기가 작을수록 가공 변질층은 얇아져 있는 것을 알 수 있다. 가공 변질층의 깊이는 사용한 지석의 다이아몬드의 입자 지름에 의존하고 있다. 이것은 가공 변질층의 깊이를 제어할 수 있다는 것을 의미한다. 결이 미세한 지석을 사용하면 가공 변질층을 작게 하고, 또한 평활(Ra, Rmax가 작아진다)하게 할 수 있다. 또한 결이 거친 지석을 사용하면 두꺼운 가공 변질층을 적극적으로 생성할 수 있다.
적당한 결의 지석으로 연삭하면 표면은 평활해지고 가공 변질층이 발생한다. 가공 변질층은 그 면을 넓히는 작용이 있다. 그것이 과잉이면 결정이 반대측으로 휘어 버린다. 그것을 교정하기 위해서는 가공 변질층을 일부 제거하면 좋다. 그 때문에 에칭을 행했다. 에칭은 약제를 이용하는 웨트 에칭과, 플라즈마를 이용하는 드라이 에칭의 양방을 시도했다.
[3. 표면 웨트 에칭의 검토]
표면을 가공한 후에, 웨트 에칭을 했다. KOH(수용액 농도 8 N)를 80℃로 가열하고, GaN 기판을 이 용액중에 침지하여 웨트 에칭을 했다. 그러나 휘어짐은 변화하지 않았다. 이것은 연마에 의해서 가공 변질층이 발생한 표면은 KOH에 의해서 웨트 에칭되지 않는다는 것이다.
(0001)면 GaN은 극성이 있다. Ga 원자가 종단하고 있는 면(Ga면)과, N 원자가 종단하고 있는 면(N면)이 있다. Ga면은 딱딱하고 단단하며 화학적으로도 안정하다. Ga면을 효과적으로 에칭할 수 있는 약제는 존재하지 않는다. 표면은 Ga면이고 이면은 N면이기 때문에 KOH액중에 넣으면 이면의 N면은 약간 에칭되지만 표면의 Ga면은 전혀 부식되지 않는다. 표면을 연마하여 표면에 가공 변질층이 있는 것이기 때문에 KOH에서는 표면의 가공 변질층은 제거되지 않는다.
가열한 KOH와 같은 강알칼리나, H3PO4 등의 강산으로 웨트 에칭을 했다고 하는 문헌이 있다. 그러나 그것은 N면을 부식하는 것뿐이다. 본 발명자가 제조하고 있는 GaN은 N면과 Ga면이 번갈아 나타나는 복합적인 표면을 갖는다. 그것을 KOH나 H3PO4 등으로 웨트 에칭하면 N면만 부식되어 구멍이 생기기 때문에 요철이 생긴다. 힘들여 연마했는데 표면이 황폐해져 버려 아무것도 되지 않는다. 그러므로 결국, 표면(Ga면)은 웨트 에칭이 불가능하다는 것이다.
[4. 이면의 웨트 에칭]
GaN의 이면(N면)을 연삭한다. 이면에 연마에 의한 가공 변질층이 생성되어 기판은 이면측에 볼록하게 휜다(휘어짐은 마이너스). 마이너스의 휘어짐을 갖는 기판을 80℃의 8 N의 KOH 용액 또는 인산 H3PO4로 웨트 에칭하면, 에칭 시간의 경과와 함께 휘어짐 절대치가 감소하는 것을 알 수 있었다. 즉 N면인 이면은 강알칼리, 강산으로 부식되어 감소하는 가공 변질층이 그만큼 감소함으로써 휘어짐이 감소하는 것이다. 즉 이면의 연마와 웨트 에칭은 휘어짐을 줄이는 데에 사용할 수 있는 방법이다.
그 결과를 도 3에 도시한다. 상기한 표면 웨트 에칭과 동일한 조건으로, 이면의 웨트 에칭을 했다. 횡축은 이면의 웨트 에칭량(㎛), 종축은 휘어짐(㎛)을 나타낸다. 처음에 -32 ㎛의 휘어짐을 갖는 표면이 오목의 GaN 기판을 웨트 에칭하면 휘어짐이 감소해 가는 것을 알 수 있다. 5 ㎛ 정도 에칭을 행하면 휘어짐은 -10 ㎛ 정도가 되고, 그 이상 에칭을 행하더라도 -10 ㎛의 휘어짐은 감소하지 않았다.
또한, 두께 변동은 수 ㎛ 이하이며 문제가 없는 레벨이었다.
이면을 웨트 에칭하면 표면은 미러로 전체로서 투명하던 GaN 결정이 간유리형으로 흐려졌다. 이면이 조면화했기 때문이다. 이면이 유리형이라도 좋은 경우는 휘어짐이 감소한 것이기 때문에 이것으로 사용할 수 있다.
그러나 이면이 유리형으로는 난처하고, 이면도 미러면이 아니면 안 된다고 하는 경우도 있다. 그 경우는 이면을 드라이 에칭에 의해서 가공 변질층을 제거하도록 하지 않으면 안 된다. 드라이 에칭에 의해서 이면을 제거하면 간유리와 같이는 되지 않는다.
Ga면은 웨트 에칭이 불가능하고, N면은 웨트 에칭이 가능하다는 것을 진술했다. N면(이면)의 가공 변질층은 웨트 에칭으로도 드라이 에칭으로도 제거할 수 있다. 표면은 드라이 에칭에 의할 수밖에 없다.
[5. 표면의 드라이 에칭의 검토]
표면(Ga면)은 웨트 에칭이 효과가 없기 때문에 드라이 에칭에 의한 것 외에는 없다. 드라이 에칭이 가능하면 그것에 의하여 표면측의 가공 변질층을 제거할 수 있는 것이다.
GaN의 드라이 에칭을 이하의 조건으로 행하면 표면을 에칭할 수 있다.
설비: 반응성 이온 에칭 장치
가스: 할로겐 가스(염소 가스)
염소 유량: 5 sccm∼100 sccm
에칭시 압력: O.1 Pa∼10 Pa
플라즈마 파워: 안테나 100 W∼500 W, 바이어스 5 W∼20 W
도 4에 염소 유량=10 sccm, 압력 P=1 Pa, 안테나 300 W, 바이어스 10 W로 표면(Ga면)을 드라이 에칭했을 때의 표면 에칭량과 휘어짐의 관계를 도시한다. 횡축은 에칭량(㎛)이다. 종축은 휘어짐(㎛)이다. 처음에 휘어짐은 40 ㎛이었던 것이, 에칭을 함으로써 휘어짐이 감소해간다. 에칭량이 0.8 ㎛일 때에 휘어짐이 +30 ㎛로 감소했다. 에칭량이 1.3 ㎛에서 휘어짐이 +22 ㎛으로 감소했다. 에칭량이 2. ㎛에서는 휘어짐이 +16 ㎛으로 감소했다. 에칭량이 3.6 ㎛에서는 휘어짐이 +13 ㎛으로 감소했다. 에칭량이 5.5 ㎛이면 휘어짐은 +10 ㎛으로 감소했다. 에칭량이 6 ㎛ 이상이 되면 휘어짐이 감소하지 않게 되어 +10 ㎛ 정도에서 멈춘다.
표면은 Ga면이어서 웨트 에칭으로는 부식할 수 없던 것이지만 드라이 에칭(RIE)으로는 Ga면도 에칭할 수 있다는 것을 알았다. 그리고 에칭함으로써 플러스의 휘어짐(표면에 볼록)이 감소한다는 것도 알았다. 그것은 중요한 발견이다. 표면에는 가공 변질층이 있어, 그것이 플러스의 휘어짐(표면측에 볼록)을 가져오고 있었던 것이다. 그 표면이 에칭으로 감소했기 때문에 플러스의 휘어짐을 일으키게 하는 것이 감소한 것이기 때문에 휘어짐이 감소해가는 것이다. 그와 같이 해석할 수 있다.
[6. 이면의 드라이 에칭의 검토]
이면(N면)도 표면과 같은 조건으로 드라이 에칭할 수 있었다. 염소 플라즈마를 사용한 드라이 에칭에 의해서 이면도 가공 변질층을 제거할 수 있었다. 가공 변질층을 이면에서 제거함으로써 휘어짐이 표면에 대하여 오목형으로부터 표면에 대하여 볼록형쪽으로 변했다(휘어짐이 마이너스측에서 플러스측을 향해서 변화했다). 이면의 면조도를 악화시키는 일없이 이면의 가공 변질층을 제거할 수 있었다.
[7. 휘어짐의 제어]
여기에 있어서 연삭 등의 기계적 가공과 드라이 에칭을 조합시키는 것에 의해 휘어짐을 제어할 수 있다는 것이 밝혀진다. 표면(Ga면)도 이면(N면)도 연삭을 하면 가공 변질층이 생긴다. 가공 변질층은 연삭면에 압박력을 발생시켜 넓히려고 한다. 그러므로 표면에 가공 변질층을 만들면 표면이 볼록으로 휜다. 양면에 가공 변질층을 만들면 이면이 볼록으로 휜다. 가공 변질층의 두께(d)에 의해서 휘어짐량을 가감할 수 있다. 드라이 에칭에 의해서 가공 변질층을 제거할 수 있다. 가공 변질층의 두께를 줄이면 볼록으로부터 오목쪽으로 변화된다. 그러므로 가공 변질층을 형성함으로써 휘어짐을 제어할 수 있는 것이다.
그 모습을 도 5에 도시했다. 웨이퍼 안에 그려져 있는 복수의 세로선은 전위를 나타내고 있다. 또한, 웨이퍼의 표리면에 미세한 점들이 그려져 있지만, 이것은 연삭에 의해서 생긴 가공 변질층이다. 도 5의 (a)는 표면이 볼록(H>0)인 웨이퍼의 경우에 오목의 이면을 연삭하여, 이면에 가공 변질층을 만들어 휘어짐을 줄이는 방법을 도시한다. 도 5의 (b)는 표면이 오목(H<0)인 웨이퍼의 경우에 오목의 표면을 연삭하여, 표면에 가공 변질층을 형성하여 휘어짐을 줄이는 방법을 도시하고 있다. 도 5의 (c)는 표면이 오목(H<0)인 웨이퍼의 이면을 연삭하여 이면에 가공 변질층을 생성한 이면에 드라이 에칭을 행하여, 이면의 가공 변질층을 줄여 얇게 하는 방법을 도시한다.
기상 성장법으로 이종 기판 위에 성장시켜 기초 기판을 제거한 GaN 기판의 휘어짐은 ±40∼±100 ㎛이다. 그와 같이 휘어짐이 크면 포토리소그래피에 의해서 디바이스를 제작할 때의 노광 패턴의 오차가 지나치게 커진다. 컨택트 노광하는 경우는 기판을 누르기 때문에 휘어짐이 있으면 깨지는 경우도 있다. 그러므로 GaN 기판의 휘어짐은 +30 ㎛∼-20 ㎛가 아니면 안 된다. 더욱 바람직하게는 +20 ㎛∼-10 ㎛이며, 가장 좋은 것은 +10∼-5 ㎛이다.
GaN 기판은 투명이다. MOCVD법이나 MBE법에 의해서 박막을 형성하거나 전극을 증착하는 경우, 히터가 내장된 서셉터 위에 웨이퍼를 두고 웨이퍼를 가열하지만, 투명하기 때문에 히터로부터의 복사열을 충분히 흡수할 수 없다. 복사열보다도 서셉터로부터의 열전도에 의해서 열을 흡수한다. 열전도이기 때문에 웨이퍼와 서셉터의 접촉 상태에 관해서 민감한다. 가열을 균일하게 하기 위해서는 웨이퍼와 샘플의 접촉 상태를 균일하게 해야 한다. 웨이퍼에 휘어짐이 있으면 열전도가 중심부(오목형 휘어짐) 또는 주변부(볼록형 휘어짐)에 한정된다. 그 때문에 균일하게 가열할 수 없고, 직경 방향으로 강한 온도 분포가 발생한다. 그 때문에 디바이스 특성이 변한다. 그 점에서 Si나 GaAs와 크게 다르다.
그러므로 GaN 기판에는 Si 기판이나 GaAs 기판보다도 휘어짐에 관해서 보다 엄격한 조건이 부과된다. 열전도를 균일하게 하기 위해서 서셉터와의 접촉을 같게 하려는 것이기 때문에 휘어짐이 O인 것이 이상적이다. 허용되는 폭은 상하로 같은 것은 아니고, 위로 볼록인 휘어짐의 경우는 30 ㎛까지, 위로 오목인 휘어짐의 경우는 20 ㎛까지가 허용 범위이다.
그러므로 허용할 수 있는 휘어짐의 범위는
(a) +30 ㎛∼-20 ㎛
(b) +20 ㎛∼-10 ㎛
(c) +10 ㎛∼-5 ㎛
의 범위이다.
본 발명자가 발견한 것은 메쉬가 거친 지석으로 연삭하면 가공 변질층이 생기고 가공 변질층은 그 면을 넓히는 작용을 갖는다고 하는 것, 에칭에 의해서 가공 변질층을 줄이면 그 면을 넓히는 작용은 감소한다는 것이다. 그러므로 표면, 이면에 가공 변질층(연삭)을 도입하여, 그 일부를 제거함으로써 휘어짐이 적은 평탄한 기판을 얻는다고 하는 것이 본 발명의 신규인 수법이다.
휘어짐(H)을 부호도 포함시켜 생각하면 표면 가공 변질층 도입(S), 이면 에칭(T)은 휘어짐(H)을 늘린다. 표면 에칭(U), 이면 가공 변질층 도입(W)은 휘어짐(H)을 줄인다.
(H 체증 가공) 표면 가공 변질층 도입(S), 이면 에칭(T)
(H 체감 가공) 표면 에칭(U), 이면 가공 변질층 도입(W)
이라는 것이다. 표면 가공 변질층 도입(S)과 표면 에칭(U)은 독립의 가공으로서 반드시 쌍을 이루지 않더라도 좋다. 이면 에칭(T)과 이면 가공 변질층 도입(W)은 독립의 가공으로서 반드시 쌍을 이루지 않더라도 좋다. 그러나 에칭은 가공 변질층을 제거하는 것이 아니면 안 되기 때문에, 표면 에칭(U)에는 표면 가공 변질층 도입(S)이 선행해야 한다. 이면 에칭(T)에는 이면 가공 변질층 도입(W)이 선행하고 있지 않으면 안 된다.
더 나아가, 이들 부호에 의해서 휘어짐의 증감량도 나타내기로 한다. 그렇다면, S, T는 플러스의 값을, U, W는 마이너스의 값을 취한다. 가공 변질층에 의한 휘어짐 변화보다도 에칭에 의한 휘어짐 변화의 절대치는 작기 때문에 S+U는 플러스, W+T는 마이너스이다. 즉
S>0, T>0 (1)
U<0, W<0 (2)
S+U>0 (3)
W+T<0 (4)
초기 휘어짐을 Hi로 하고, 최종 휘어짐을 Ho로 한다. 기본적으로는
Hi+S+U+W+T=Ho (5)
가 된다.
최종 휘어짐(Ho)은 0 ㎛인 것이 가장 좋은 것이지만, 0의 주위에 적합한 범위가 있어
+30 ㎛≥Ho≥-20 ㎛ (6)
로 하면 좋은 것이다. 식(5)가 의미하는 것은 표면 연삭에 의해서 휘어짐을 늘리고(S는 플러스이기 때문에), 표면 에칭으로 휘어짐을 줄이며(U는 마이너스이기 때문에), 이면 연삭으로 휘어짐을 줄이고(W는 마이너스이기 때문에), 이면 에칭으로 휘어짐을 늘려(T는 플러스이기 때문에), (-20 ㎛∼+30 ㎛의) 적정한 최종 휘어짐(Ho)으로 한다는 것이다. 간단히 하기 위해 최종 휘어짐(Ho)은 0으로서 생각할 수 있다. 식(1)∼(4)의 조건만 되면 초기 휘어짐(Hi)이 어떻게 되더라도 최종 휘어짐을 0에, 또는 적정 범위(6)에 넣을 수 있는 것이다.
그러나 최종적으로 표면측의 가공 변질층의 두께는 10 ㎛ 이하라고 한 것으로부터, S+U(플러스의 값)에 제한이 부과된다. 이면측의 가공 변질층의 두께는 50 ㎛ 이하라고 한 것으로부터, W+T(마이너스의 값)에도 제한이 부과되게 된다.
W+T가 상당히 절대치가 큰 마이너스가 될 수 있기 때문에 초기 휘어짐(Hi)이 플러스인 경우에 본 발명은 특히 자유도가 커서 실시하기 쉽다는 것이다.
초기 휘어짐(Hi)이 플러스인 경우, 즉 표면(Ga면)측에 볼록인 경우는 S, U의 스텝을 제외하고
(Hi>0) Hi+W+T=Ho (7)
에 의해서만 휘어짐을 줄일 수 있다. 즉 이면 연삭(W)과 이면 에칭(T)만으로 좋다는 것이다. 또한 이면 연삭에 의한 휘어짐 변화를 정확히 제어할 수 있는 것이면, 이면 에칭(T)도 생략할 수 있다. 즉
(Hi>0) Hi+W=Ho (8)
와 같이 한다. 그것은 이면 연삭(W)만으로 휘어짐을 없앨 수 있다고 주장하고 있는 것이다(실시예 3).
초기 휘어짐(Hi)이 마이너스인 경우, 즉 표면(Ga면)측에 오목인 경우는 H를 늘리지 않으면 안되기 때문에, S, T(S도 T도 플러스)가 필요하게 된다. 그런데 T는 W를 필요로 하므로, 생략할 수 있는 것은 표면 에칭(U)뿐이다.
(Hi<0) Hi+S+W+T=Ho (9)
인 것이 가능하다. 그것은 표면 연삭(S), 이면 연삭(W), 이면 에칭(T)에 의해서만 휘어짐을 줄일 수 있다고 하고 있는 것이다(실시예 2).
그러나 초기 휘어짐(Hi)이 마이너스인 경우는 4개의 스텝을 전부 사용한 쪽이 좋은 경우도 있다.
(Hi<0) Hi+S+U+W+T=Ho (10)
그것은 표면 연삭(S), 표면 에칭(U), 이면 연삭(W), 이면 에칭(T)에 의해서 휘어짐을 줄일 수 있다고 하고 있는 것이다(실시예 1). 초기 휘어짐(Hi)이 플러스라도 (9), (10)의 수법을 사용할 수 있다. 그러므로 본 발명의 가능한 수법을 전부 사용하면 다음과 같아진다.
(Hi>0) Hi+W=Ho (8)
(Hi>0) Hi+W+T=Ho (7)
(Hi 플러스/마이너스) Hi+S+W+T=Ho (9)
(Hi 플러스/마이너스) Hi+S+U+W+T=Ho (10)
[실시예]
전술한 바와 같이, GaAs 기초 기판 위에 HVPE법에 의해서 GaN을 성장시켰다. GaAs 기초 기판을 제거하고 GaN의 자립 단독 결정으로 했다. 얻어진 애즈그로운 GaN 결정 기판은 직경 50.8 mm(2인치), 두께 500 ㎛이었다.
표면측(Ga면)에 오목으로서, 휘어짐의 절대치는 40 ㎛ 이상이었다(H<-40 ㎛). 표면의 면조도는 Rmax 10 ㎛ 이상이었다. 표면 거칠기와 휘어짐은 촉침식 표면 거칠기 측정기(도쿄 세이미츠사 제조 Surfcom)를 사용하여 측정했다.
GaN 결정은 알루미나세라믹제 플레이트에 왁스에 의해서 부착했다. 그것을 하기의 조건으로 연삭했다.
GaN 결정 기판의 표리면의 연삭 조건
GaN 결정 외부 직경 : 2 인치(50.8 mm φ), 두께 : 500 ㎛
연삭면 (0001)면, Ga면 또는 N면
연삭기 로터리형 연삭기
연삭 조건 지석 직경 : 200 mm φ
지석 입자 크기 : #325, 다이아몬드
워크 회전수 : 400 rpm
공급 속도 : 5 ㎛/분
연삭액 공급량 : 5 L/분
연삭 직후의 연마 플레이트에 부착한 채 그대로의 GaN 결정 기판은 평탄도(휘어짐)는 ±2 ㎛ 이하이며, 표면 거칠기는 Rmax 0.5 ㎛ 이하였다. 연마 플레이트가 평탄한 것이기 때문에 연마 플레이트에 부착한 구속 상태에서의 휘어짐이 작은 것은 당연한 것이다.
연마 플레이트를 100℃로 가열하여 GaN 기판 결정을 플레이트로부터 박리했다.
플레이트로부터 이탈한 GaN 결정 기판을 IPA(이소프로필알콜)로 초음파 세정했다. 그리고, 각각의 단계에서 GaN 기판의 휘어짐을 측정했다.
그와 같은 연삭은 표면(Ga면)과 이면(N면)의 양방에 대해서 행한다. 연삭하면 가공 변질층이 생긴다. 연삭후 곧 에칭을 하여 가공 변질층을 제거하도록 했다. N면(이면)은 KOH에 의해 웨트 에칭으로 부식할 수 있지만, Ga면(표면)은 웨트 에칭으로서는 효과가 없기 때문에 염소 플라즈마에 의한 드라이 에칭에 의해서 에칭한다. 물론 이면도 드라이 에칭이 가능하다. 에칭의 조건은 다음과 같다.
드라이 에칭의 조건
설비 반응성 이온 에칭 장치
가스 염소
염소 유량 10 sccm
에칭시 압력 1 Pa
플라즈마 파워 안테나 300 W, 바이어스 10 W
표면과 이면의 어느 쪽을 먼저 연삭하더라도 좋다. A 공정, B 공정으로서 그 순서를 나타낸다. 연삭과 에칭을 항상 셋트로 하여 계속하여 행할 필요도 없고, 양면 연삭을 하고 나서 양면의 에칭을 계속하여 행하더라도 좋다(C 공정, D 공정). 세정·건조는 연마 플레이트로부터 이탈했을 때라든가 에칭의 후라든가 스텝마다 행하기 때문에 여기에서는 생략했다.
(A 공정)
표면 연삭
표면 드라이 에칭(염소 플라즈마)
이면 연삭
이면 웨트 에칭(KOH) 또는 드라이 에칭(염소 플라즈마)
좀더 자세히 기술하면 이하와 같은 공정순이 된다.
기판 성장→플레이트 부착→표면 연삭→플레이트 이탈(박리)→표면 드라이 에칭→플레이트 부착→이면 연삭→플레이트 이탈(박리)→이면 웨트 에칭 또는 드라이 에칭
(B 공정)
이면 연삭
이면 웨트 에칭(KOH) 또는 드라이 에칭(염소 플라즈마)
표면 연삭
표면 드라이 에칭(염소 플라즈마)
좀더 자세히 기술하면 이하와 같은 공정순이 된다.
기판 성장→플레이트 부착→이면 연삭→플레이트 이탈(박리)→이면 웨트 에칭 또는 드라이 에칭→플레이트 부착→표면 연삭→플레이트 이탈(박리)→표면 드라이 에칭
(C 공정)
표면 연삭
이면 연삭
표면 드라이 에칭(염소 플라즈마)
이면 웨트 에칭(KOH) 또는 드라이 에칭(염소 플라즈마)
(D 공정)
이면 연삭
표면 연삭
이면 웨트 에칭(KOH) 또는 드라이 에칭(염소 플라즈마)
표면 드라이 에칭(염소 플라즈마)
이하에 나타내는 실시예 1에서는 A 공정을 채용하고 있고, 기판 성장후의 자유 상태, 연삭후의 플레이트에 부착된 구속 상태, 플레이트 이탈후의 자유 상태, 표면 드라이 에칭후의 자유 상태, 이면 형성후 플레이트에 부착된 구속 상태, 이면 에칭후의 자유 상태에서의 휘어짐을 측정하고 있다. 실시예 2는 A 공정의 표면 에칭을 생략한 것이다.
[실시예 1(오목 휘어짐(H)<0: 표면 연삭→표면 DE→이면 연삭→이면 DE)]
GaAs 기초 기판을 제거한 GaN 결정(2인치 φ, 500 ㎛ 두께)은 자유 상태에서 휘어짐이 H=-50 ㎛이었다(표면측에 오목). 이면을 연마 플레이트에 부착하여 표면을 연삭했다. 연삭 조건은 전술한 바와 같다. 표면 연삭후 부착한 구속 상태에서의 휘어짐의 절대치는 1 ㎛ 이하였다. GaN 결정을 플레이트로부터 박리한 자유 상태에서의 GaN 결정의 휘어짐은 H=+30 ㎛이었다.
즉 표면측에 볼록으로 변한 것이다. 이것은 표면에 두꺼운 가공 변질층이 연삭에 의해서 도입되어 가공 변질층이 표면을 넓히는 응력을 발생시키기 때문이다. 표면에 가공 변질층이 있으면 안되기 때문에, 표면을 염소 플라즈마로 드라이 에칭(DE)했다. 그 후의 휘어짐은 H=+10 ㎛가 되었다. 표면측에 볼록이라는 조건은 변하지 않지만 휘어짐량이 감소한 것이다. 또한 표면을 플레이트에 부착하여 이면을 연삭했다. 연삭의 조건은 전술한 바와 같다. 이면 연삭후의 플레이트에 부착된 구속 상태에서의 휘어짐은 1 ㎛ 이하였다.
GaN 결정을 플레이트로부터 제거한 자유 상태에서의 휘어짐은 -20 ㎛이었다. 이것은 이면측에 연삭에 의해서 가공 변질층이 발생하여 가공 변질층이 그 면을 넓히는 작용이 있기 때문이다. 이면을 다음에 드라이 에칭한 후의 자유 상태에서의 휘어짐은 H=-5 ㎛이 되었다. 휘어짐이 거의 소실했다는 것이다. 이것은 본 발명의 조건 +30 ㎛≥H≥-20 ㎛를 충분히 만족한다. 보다 바람직한 조건 +20 ㎛≥H≥-10 ㎛도 만족하고, 최적의 조건인 +10 ㎛≥H≥-5 ㎛도 만족한다.
연삭하면 가공 변질층이 생겨, 그것이 그 면을 억지로 넓히기 때문에 반대측으로 휘어짐이 변화된다. 에칭에 의해서 가공 변질층을 제거하면 제거량에 따라서 휘어짐이 감소된다는 것이다. 즉 연삭과 에칭을 조합시키는 것에 따라 휘어짐을 줄이거나, 또는 없애도록 할 수 있다는 것이다.
실시예 1의 결정 성장 직후, 표면 연삭후, 박리후, 표면 드라이 에칭후, 이면 연삭후, 박리후, 이면 드라이 에칭후의 휘어짐의 변화
공정 휘어짐 H(㎛)
결정 성장 직수(자유 상태) -50
표면 연삭후(구속 상태) 0
박리후(자유 상태) +30
표면 드라이 에칭후(자유 상태) +10
이면 연삭후(구속 상태) 0
박리후(자유 상태) -20
이면 드라이 에칭후(자유 상태) -5
[실시예 2(오목 휘어짐(H)<0: 표면 연삭→이면 연삭→이면 DE)]
실시예 1의 표면 드라이 에칭(DE)을 생략한 것이 실시예 2이다.
GaAs 기초 기판을 제거한 GaN 결정(2인치 φ, 500 ㎛ 두께)은 자유 상태에서 휘어짐이 H=-50 ㎛이었다(표면측에 오목). 이면을 연마 플레이트에 부착하여 표면을 연삭했다. 연삭 조건은 전술한 바와 같다. 표면 연삭후 부착한 구속 상태에서의 휘어짐의 절대치는 1 ㎛ 이하였다. GaN 결정을 플레이트로부터 박리한 자유 상태에서의 GaN 결정의 휘어짐은 H=+30 ㎛이었다.
즉 표면측에 볼록으로 변한 것이다. 이것은 표면에 두꺼운 가공 변질층이 연삭에 의해서 도입되어 가공 변질층이 표면을 넓히는 응력을 발생시키기 때문이다. 표면 드라이 에칭을 행하지 않고, 표면을 플레이트에 부착하여 이면을 연삭했다. 연삭의 조건은 전술한 바와 같다. 이면 연삭으로 크랙이 부분적으로 생기는 경우가 있었다. 이면 연삭후의 플레이트에 부착된 구속 상태에서의 휘어짐은 1 ㎛ 이하였다.
GaN 결정을 플레이트로부터 제거한 자유 상태에서의 휘어짐은 -30 ㎛이었다. 이것은 이면측에 연삭에 의해서 가공 변질층이 발생하여 가공 변질층이 그 면을 넓히는 작용이 있기 때문이다. 이면을 다음에 드라이 에칭했다. 그 후의 자유 상태에서의 휘어짐은 H=-20 ㎛가 되었다. 이것은 본 발명의 조건 +30 ㎛≥H≥-20 ㎛를 만족한다. 포토리소그래피가 가능한 휘어짐의 범위이다. 이것은 표면의 에칭을 행하고 있지 않기 때문에 H를 플러스로 하는 인자가 약해지는 것이다.
실시예 2의 결정 성장 직후, 표면 연삭후, 박리후, 이면 연삭후, 박리후, 이면 드라이 에칭후의 휘어짐의 변화
공정 휘어짐 H(㎛)
결정 성장 직수(자유 상태) -50
표면 연삭후(구속 상태) 0
박리후(자유 상태) +30
표면 드라이 에칭후(자유 상태) -
이면 연삭후(구속 상태) 0
박리후(자유 상태) -30
이면 드라이 에칭후(자유 상태) -20
[실시예 3(볼록 휘어짐(H)>0: 이면 연삭)]
GaAs 기초 기판을 제거한 GaN 결정(2인치 φ, 500 ㎛ 두께)은 자유 상태에서 휘어짐이 H=+30 ㎛이었다(표면측에 볼록). 세라믹 플레이트에 부착하여 가공 변질층이 작아지도록 양면을 연삭했다. 즉 메쉬가 미세한 지석을 사용한다. Ra는 5 nm 이하였다.
이 경우는 표면 연삭 가공 변질층 생성, 표면 에칭없이 휘어짐을 제거할 수 있어 보다 간단하다. 표면을 플레이트에 부착하여 이면을 연삭했다. 연삭의 조건은 전술한 바와 같다. 이면 연삭후의 플레이트에 부착된 구속 상태에서의 휘어짐은 1 ㎛ 이하였다. GaN 결정을 플레이트로부터 제거한 자유 상태에서의 휘어짐은 +10 ㎛이었다. 휘어짐이 +이기 때문에 이면 에칭은 행하지 않는다. 이 실시예는 볼록 휘어짐인 경우는 이면에 가공 변질층을 도입하는 것만으로 휘어짐을 줄일 수 있다는 것을 의미하고 있다.
실시예 3의 결정 성장 직후, 이면 연삭후, 박리후의 휘어짐의 변화
공정 휘어짐 H(㎛)
결정 성장 직수(자유 상태) _30
표면 연삭후(구속 상태) -
박리후(자유 상태) -
표면 드라이 에칭후(자유 상태) -
이면 연삭후(구속 상태) 0
박리후(자유 상태) +10
이면 드라이 에칭후(자유 상태) -
여기에 있어서, 만일 이면 연삭의 후의 휘어짐이 마이너스(이면측에 볼록)면 이면을 에칭하여 가공 변질층의 일부를 제외하면, 보다 평탄(H→0)에 가까워진다.
기상 성장법에 의해서 이종 기판 위에 성장시키고 이종 기판을 제거하여 얻은 GaN 결정 웨이퍼의 휘어짐은 커서 포토리소그래피에 의해서 디바이스를 만들면 전사 패턴의 오차가 커진다. 진공척할 때에 깨어지는 경우도 있다.
본 발명은 휘어짐을 +30 ㎛∼-20 ㎛로 하기 때문에 진공 흡착하더라도 웨이퍼가 깨어지는 일은 없다. 밀착 노광을 위해 마스크와 웨이퍼를 접촉시키더라도 웨이퍼가 깨어지지 않는다. 휘어짐이 없으니까 마스크 패턴이 정확히 레지스트에 전사된다. 노광 패턴에 오차가 생기지 않는다. 디바이스 제작의 수율이 향상된다.
가공 변질층을 이용하여 휘어짐을 없애도록 하기 때문에 본 발명의 웨이퍼에는 가공 변질층이 얼마쯤 잔류한다. 이면측에서 최대 50 ㎛, 표면측에서 최대 10 ㎛의 가공 변질층이 존재하는 경우도 있다. 표면측에서의 가공 변질층은 얇기 때문에 디바이스를 제작할 때에 장해가 되지 않는다. 이면측에서도 가공 변질층은 50 ㎛ 이하이기 때문에 웨이퍼 프로세스에 의한 가공에 의해서 크랙이 늘어나든지 균열이 발생하든지 하는 문제점이 발생하지 않는다.
도 1은 표면측에 볼록의 휘어짐을 플러스로 하고, 이면측에 볼록의 휘어짐을 마이너스로 하는 휘어짐의 부호의 정의를 도시하는 기판의 개략 단면도.
도 2는 2인치 GaN의 표면(Ga면)을 #80, #325, #1000의 다이아몬드 지석으로 연삭 가공했을 때의 표면 거칠기(Ra: ㎛)와 가공 변질층 깊이(㎛)의 측정 결과를 도시하는 그래프. 횡축은 지석 메쉬 #, 우측 종축은 면조도 Ra(㎛), 좌측 종축은 가공 변질층 깊이(㎛)이다. 메쉬를 중개로 하여 가공 변질층이 깊어지면 깊어질수록 면조도가 커지는 것을 알 수 있다.
도 3은 이면 연삭후의 GaN 웨이퍼의 이면(N면)의 가공 변질층을 KOH 용액을 이용하여 웨트 에칭했을 때의 에칭량과, 휘어짐(H)의 측정치의 그래프. 횡축은 에칭량(㎛)이며, 종축은 웨이퍼의 휘어짐(H)(㎛)이다. 처음에 -33 ㎛의 오목 휘어짐(표면측에 오목)이었던 것이 에칭을 하면 휘어짐이 감소해 가는 것을 알 수 있다. 5 ㎛ 정도 에칭하면 휘어짐은 일정값 -10 ㎛ 정도가 되어, 그 이상 감소하지 않는다.
도 4는 염소 플라즈마를 이용하여 연삭후의 GaN 웨이퍼의 표면(Ga면)의 가공 변질층을 드라이 에칭했을 때의 에칭량과, 휘어짐(H)의 측정치의 그래프. 횡축은 표면 에칭량(㎛)이며, 종축은 웨이퍼의 휘어짐(H)(㎛)이다. 처음에 +41 ㎛의 볼록 휘어짐(표면측에 볼록)이었던 것이 에칭을 하면 휘어짐이 감소해 가는 것을 알 수 있다. 6 ㎛ 정도 에칭하면 휘어짐은 일정값 +10 ㎛ 정도가 되어, 그 이상 감소하지 않는다.
도 5는 연삭에 의한 가공 변질층 생성과 에칭에 의한 가공 변질층 감소를 조합시켜 웨이퍼의 휘어짐을 감소시키는 본 발명의 근본적인 수법을 설명하기 위한 결정 단면도. 세로의 선은 전위를 나타낸다. 타점은 가공 변질층을 나타낸다. 도 5의 (a)는 성장후의 기판 결정이 표면측에 볼록 휘어짐의 경우(H>0)에는 이면을 연삭하여 이면에 가공 변질층을 생성하여 이면을 연장하여 휘어짐을 줄인다고 하는 수법을 나타낸다. 도 5의 (b)는 성장후의 기판 결정이 표면측에 오목 휘어짐의 경우(H<0)에는 표면을 연삭하여 표면에 가공 변질층을 도입하여 표면을 연장하여 휘어짐을 줄인다고 하는 수법을 나타낸다. 도 5의 (c)는 이면을 연삭하여 가공 변질층이 과도하게 생성되어 표면측에 오목 휘어짐으로 되어 있는 경우, 이면의 가공 변질층을 에칭에 의해서 제거하여 가공 변질층을 얇게 하여 휘어짐을 줄인다고 하는 수법을 나타내고 있다.

Claims (7)

  1. 휘어짐이 있는 질화물 반도체 기판의 오목면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 평탄에 가깝게 하여 휘어짐을 저감하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  2. 휘어짐이 있는 질화물 반도체 기판의 오목면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 볼록으로 변형시키고, 볼록으로 변형한 면을 에칭하여 가공 변질층의 일부 또는 전부를 제거하여 볼록면을 줄이는 것에 의해, 기판을 평탄에 가깝게 하여 기판의 휘어짐을 저감하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  3. 휘어짐이 있는 질화물 반도체 기판의 오목면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 볼록으로 변형시키고, 볼록으로 변형한 면을 에칭하여 가공 변질층의 일부 또는 전부를 제거하여 볼록면을 줄이고, 오목면으로 변화한 반대측의 면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 볼록면으로 하고, 볼록으로 변형한 동일한 면을 에칭하여 볼록면을 줄이는 것에 의해, 기판을 평탄에 가깝게 하여 기판의 휘어짐을 저감하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  4. 휘어짐이 있는 질화물 반도체 기판의 오목면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 볼록으로 변형시키고, 오목면으로 변화한 반대측의 면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 볼록면으로 하고, 볼록으로 변형한 동일한 면을 에칭하여 볼록면을 줄이는 것에 의해, 기판을 평탄에 가깝게 하여 기판의 휘어짐을 저감하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.
  5. Ga면측에 볼록의 휘어짐을 플러스, Ga면측에 오목의 휘어짐을 마이너스로 하고, 주변부를 포함하는 평면과 기판 중심점 사이의 거리의 값에 상기 부호를 붙인 것을 휘어짐 H라고 정의했을 때에, +30 ㎛ ≥H ≥-20 ㎛이고, 표면에 10 ㎛ 이하의 두께의 가공 변질층이 존재하거나, 또는 이면에 기계 가공에 의한 50 ㎛ 이하의 두께의 가공 변질층이 존재하는 것을 특징으로 하는 질화물 반도체 기판.
  6. 제5항에 있어서, +20 ㎛ ≥H ≥-10 ㎛로 한 것을 특징으로 하는 질화물 반도체 기판.
  7. 제5항에 있어서, +10 ㎛ ≥H ≥-5 ㎛로 한 것을 특징으로 하는 질화물 반도체 기판.
KR1020040087576A 2003-10-30 2004-10-30 질화물 반도체 기판의 제조 방법과 질화물 반도체 기판 KR20050041988A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003370430A JP4232605B2 (ja) 2003-10-30 2003-10-30 窒化物半導体基板の製造方法と窒化物半導体基板
JPJP-P-2003-00370430 2003-10-30

Publications (1)

Publication Number Publication Date
KR20050041988A true KR20050041988A (ko) 2005-05-04

Family

ID=34420198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087576A KR20050041988A (ko) 2003-10-30 2004-10-30 질화물 반도체 기판의 제조 방법과 질화물 반도체 기판

Country Status (7)

Country Link
US (5) US7229926B2 (ko)
EP (1) EP1528591B1 (ko)
JP (1) JP4232605B2 (ko)
KR (1) KR20050041988A (ko)
CN (2) CN100424817C (ko)
DE (1) DE602004022002D1 (ko)
TW (1) TWI352379B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140050604A (ko) * 2011-07-21 2014-04-29 신토고교 가부시키가이샤 반도체 소자용 기판의 처리 방법
KR20200033657A (ko) * 2018-09-20 2020-03-30 삼성전자주식회사 반도체 장치의 제조 방법

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340747A (ja) * 2003-11-04 2005-12-08 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
US7276779B2 (en) 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
JP4525309B2 (ja) * 2004-11-19 2010-08-18 日立電線株式会社 Iii−v族窒化物系半導体基板の評価方法
EP1681712A1 (en) * 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
JP4696886B2 (ja) * 2005-12-08 2011-06-08 日立電線株式会社 自立した窒化ガリウム単結晶基板の製造方法、および窒化物半導体素子の製造方法
JP2007161535A (ja) * 2005-12-14 2007-06-28 Sumitomo Electric Ind Ltd 半導体結晶基板の製造方法
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 GaN結晶基板
JP4939087B2 (ja) * 2006-03-15 2012-05-23 住友電気工業株式会社 窒化ガリウム系基板、窒化ガリウム系基板の評価方法及び窒化ガリウム系基板の製造方法。
JP4992266B2 (ja) * 2006-03-28 2012-08-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
TWI452617B (zh) * 2006-07-26 2014-09-11 Freiberger Compound Mat Gmbh 平滑化第三族氮化物基材之方法
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
KR101172364B1 (ko) 2006-11-02 2012-08-08 삼성코닝정밀소재 주식회사 질화갈륨 단결정 기판 및 표면 가공방법
US7902039B2 (en) * 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Iii−v族化合物半導体基板の製造方法
MY153017A (en) * 2007-02-16 2014-12-31 Sumitomo Bakelite Co Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device
JP5260881B2 (ja) * 2007-03-20 2013-08-14 三菱瓦斯化学株式会社 Mg含有ZnO系混晶単結晶、その積層体およびそれらの製造方法
JP5045292B2 (ja) * 2007-07-27 2012-10-10 三菱化学株式会社 窒化物半導体基板の製造方法
US20090114345A1 (en) * 2007-11-07 2009-05-07 Sumitomo Metal Mining Co., Ltd. Method for manufacturing a substrate for mounting a semiconductor element
KR100969812B1 (ko) * 2007-12-12 2010-07-13 주식회사 실트론 자가 분리를 이용한 질화갈륨 단결정 기판의 제조 방법
JP5040721B2 (ja) * 2008-02-22 2012-10-03 住友電気工業株式会社 窒化物半導体装置およびその製造方法
JP4395812B2 (ja) 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP4404162B2 (ja) * 2008-02-27 2010-01-27 住友電気工業株式会社 窒化物半導体ウエハ−
JP5104830B2 (ja) * 2008-09-08 2012-12-19 住友電気工業株式会社 基板
KR20110045056A (ko) * 2008-09-16 2011-05-03 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
US7808343B1 (en) * 2008-10-03 2010-10-05 Lockheed Martin Corporation Radio frequency (RF) signal combiner having inverted coupler
JP5332691B2 (ja) * 2009-02-16 2013-11-06 日亜化学工業株式会社 窒化物半導体基板の加工方法
JP5071427B2 (ja) * 2009-04-13 2012-11-14 日立電線株式会社 窒化物半導体基板
US8138069B2 (en) * 2009-04-24 2012-03-20 Applied Materials, Inc. Substrate pretreatment for subsequent high temperature group III depositions
JP5040977B2 (ja) * 2009-09-24 2012-10-03 住友電気工業株式会社 窒化物半導体基板、半導体装置およびそれらの製造方法
JP2011129820A (ja) * 2009-12-21 2011-06-30 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
DE102010007127A1 (de) * 2010-02-05 2011-08-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung eines temporär gebondeten Produktwafers
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
JP2011253925A (ja) * 2010-06-02 2011-12-15 Toshiba Corp 発光装置の製造方法
CN102339798B (zh) * 2010-07-22 2014-11-05 展晶科技(深圳)有限公司 复合式基板、氮化镓基元件及氮化镓基元件的制造方法
JP2012049448A (ja) * 2010-08-30 2012-03-08 Mitsubishi Chemicals Corp 窒化物半導体基板の製造方法
KR20120047628A (ko) * 2010-11-04 2012-05-14 삼성전기주식회사 레지스트 잉크 인쇄 장치
JP5678653B2 (ja) * 2010-12-28 2015-03-04 三菱化学株式会社 六方晶系半導体板状結晶の製造方法
TWI443741B (zh) * 2011-01-14 2014-07-01 Univ Nat Chiao Tung 一種平整化氮化物基板的方法
JP5642628B2 (ja) 2011-05-27 2014-12-17 東京エレクトロン株式会社 基板反り除去装置、基板反り除去方法及び記憶媒体
JP2013038116A (ja) * 2011-08-04 2013-02-21 Sumitomo Electric Ind Ltd Iii族窒化物結晶基板の製造方法
JP5551131B2 (ja) * 2011-09-14 2014-07-16 株式会社東芝 窒化物半導体積層構造体の製造方法
WO2013049578A2 (en) * 2011-09-30 2013-04-04 Saint-Gobain Ceramics & Plastics, Inc. Group iii-v substrate material with particular crystallographic features and methods of making
WO2013049775A2 (en) 2011-09-30 2013-04-04 Saint-Gobain Ceramics & Plastics, Inc. Scintillation detection device with pressure sensitive adhesive
JP2013201397A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置の製造方法、半導体装置及び半導体結晶成長用基板
US9136192B2 (en) 2012-03-30 2015-09-15 Sintokogio, Ltd. Warp correction device and warp correction method for semiconductor element substrate
RU2507634C1 (ru) * 2012-09-24 2014-02-20 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Полупроводниковый прибор и способ его изготовления
TWI529964B (zh) 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
CN103311116B (zh) * 2013-06-17 2015-11-18 无锡中微高科电子有限公司 半导体芯片的背面倒角工艺
WO2015093447A1 (ja) * 2013-12-18 2015-06-25 日本碍子株式会社 複合基板および機能素子
KR101723780B1 (ko) 2013-12-20 2017-04-05 엔지케이 인슐레이터 엘티디 질화갈륨층을 포함하는 기판 및 그 제조 방법
JP6191534B2 (ja) * 2014-05-01 2017-09-06 信越半導体株式会社 ウエハのそりの評価方法及びウエハの選別方法
US9184042B1 (en) 2014-08-14 2015-11-10 International Business Machines Corporation Wafer backside particle mitigation
US9318347B2 (en) 2014-08-14 2016-04-19 International Business Machines Corporation Wafer backside particle mitigation
CN104538508B (zh) * 2014-12-09 2018-11-23 上海申和热磁电子有限公司 GaN外延用硅衬底材料的翘曲度控制方法
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Iii族窒化物半導体結晶基板の製造方法
JP6714431B2 (ja) 2016-05-27 2020-06-24 株式会社サイオクス 結晶基板の製造方法
CN106025019B (zh) * 2016-06-16 2018-06-01 厦门乾照光电股份有限公司 一种具有生长过程可调节翘曲的发光二极管外延结构
CN105977352B (zh) * 2016-06-16 2018-03-20 厦门乾照光电股份有限公司 一种具有生长过程可调节翘曲的发光二极管外延生长方法
CN105957932B (zh) * 2016-06-30 2018-10-09 天津三安光电有限公司 晶片接合方法及发光二极管的制作方法
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
JP6913626B2 (ja) * 2017-12-25 2021-08-04 株式会社サイオクス 半導体積層物
JP6424974B1 (ja) * 2018-01-25 2018-11-21 富士ゼロックス株式会社 半導体基板の製造方法
US10879359B2 (en) 2018-03-02 2020-12-29 National Institute Of Advanced Industrial Science And Technology Silicon carbide epitaxial wafer having a thick silicon carbide layer with small wrapage and manufacturing method thereof
JP6983306B2 (ja) * 2018-03-12 2021-12-17 東京エレクトロン株式会社 基板の反り修正方法、コンピュータ記憶媒体及び基板反り修正装置
JP7421470B2 (ja) * 2018-03-30 2024-01-24 株式会社フジミインコーポレーテッド 半導体基板の製造方法および研磨用組成物セット等のセット
CN108878347B (zh) * 2018-07-03 2020-11-27 宁波江丰电子材料股份有限公司 一种不锈钢晶片载体及其制备方法
JP7200537B2 (ja) * 2018-08-21 2023-01-10 富士フイルムビジネスイノベーション株式会社 半導体基板の製造方法
JP2020077710A (ja) * 2018-11-06 2020-05-21 信越半導体株式会社 発光素子用半導体基板の製造方法及び発光素子の製造方法
CN110634389B (zh) * 2019-08-30 2021-10-12 昆山工研院新型平板显示技术中心有限公司 一种基板的制备方法
FR3102776A1 (fr) 2019-11-05 2021-05-07 Saint-Gobain Lumilog Plaquette de nitrure d’élément 13 de variation d’angle de troncature réduite
CN111540750B (zh) * 2020-04-27 2021-07-06 长江存储科技有限责任公司 3d存储器件的制造方法
DE112021003487T5 (de) * 2020-06-29 2023-04-27 Ngk Insulators, Ltd. Freistehendes Substrat für epitaktisches Kristallwachstum und funktionelles Bauelement
WO2022201635A1 (ja) * 2021-03-25 2022-09-29 日本碍子株式会社 Iii族元素窒化物半導体基板
WO2023127454A1 (ja) * 2021-12-27 2023-07-06 株式会社トクヤマ Iii族窒化物単結晶基板の製造方法、窒化アルミニウム単結晶基板
CN115194639B (zh) * 2022-06-30 2023-12-29 江西兆驰半导体有限公司 一种蓝宝石衬底片切割后的分类加工方法及外延片

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329551B2 (ko) 1974-08-19 1978-08-22
JPS6296400A (ja) * 1985-10-23 1987-05-02 Mitsubishi Metal Corp ウエハの製造方法
JP2792464B2 (ja) 1995-05-25 1998-09-03 住友電気工業株式会社 マイクロデバイス基板およびマイクロデバイス基板の製造方法
JP3602299B2 (ja) * 1997-07-14 2004-12-15 三菱電線工業株式会社 GaN系結晶成長用基板およびその製造方法と用途
DE19734434C1 (de) 1997-08-08 1998-12-10 Siemens Ag Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
JP3841537B2 (ja) 1997-12-22 2006-11-01 豊田合成株式会社 窒化ガリウム系化合物半導体及びその製造方法
JP3788037B2 (ja) * 1998-06-18 2006-06-21 住友電気工業株式会社 GaN単結晶基板
JP3788041B2 (ja) * 1998-06-30 2006-06-21 住友電気工業株式会社 GaN単結晶基板の製造方法
JP2000084807A (ja) 1998-09-17 2000-03-28 Asahi Glass Co Ltd 板状体の加工方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
JP2002134451A (ja) * 2000-10-27 2002-05-10 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3654242B2 (ja) 2000-12-21 2005-06-02 日亜化学工業株式会社 窒化物半導体基板の製造方法
JP4043193B2 (ja) * 2001-01-11 2008-02-06 日亜化学工業株式会社 窒化物半導体基板及びその製造方法
JP3822059B2 (ja) 2001-02-01 2006-09-13 独立行政法人科学技術振興機構 シリコン基板の反り変形方法
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Iii族窒化物半導体基板およびその製造方法
JP2002335049A (ja) * 2001-05-09 2002-11-22 Nichia Chem Ind Ltd 窒化ガリウム系素子用半導体基板
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2003179022A (ja) 2001-12-10 2003-06-27 Fuji Electric Co Ltd 半導体ウェハ反り量の低減方法
JP4148105B2 (ja) 2002-11-08 2008-09-10 日立金属株式会社 SiC基板の製造方法
JP2004168622A (ja) 2002-11-22 2004-06-17 Kyocera Corp 単結晶サファイア基板およびその製造方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
US20070018284A1 (en) * 2003-10-27 2007-01-25 Sumitomo Electric Industries, Ltd. Gallium nitride semiconductor substrate and process for producing the same
EP1605502A1 (en) * 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
US20060113545A1 (en) * 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures
JP4522301B2 (ja) * 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140050604A (ko) * 2011-07-21 2014-04-29 신토고교 가부시키가이샤 반도체 소자용 기판의 처리 방법
KR20200033657A (ko) * 2018-09-20 2020-03-30 삼성전자주식회사 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
EP1528591B1 (en) 2009-07-15
US8012882B2 (en) 2011-09-06
JP4232605B2 (ja) 2009-03-04
US20070284696A1 (en) 2007-12-13
US7229926B2 (en) 2007-06-12
US7446045B2 (en) 2008-11-04
US20070167021A1 (en) 2007-07-19
US8455367B2 (en) 2013-06-04
US20090029550A1 (en) 2009-01-29
DE602004022002D1 (de) 2009-08-27
CN1612290A (zh) 2005-05-04
EP1528591A2 (en) 2005-05-04
US20050093101A1 (en) 2005-05-05
CN100424817C (zh) 2008-10-08
JP2005136167A (ja) 2005-05-26
TW200520060A (en) 2005-06-16
TWI352379B (en) 2011-11-11
US20120021591A1 (en) 2012-01-26
EP1528591A3 (en) 2007-03-28
CN101339926A (zh) 2009-01-07
US7411273B2 (en) 2008-08-12

Similar Documents

Publication Publication Date Title
KR20050041988A (ko) 질화물 반도체 기판의 제조 방법과 질화물 반도체 기판
CN1979887B (zh) 自支撑氮化镓单晶衬底及其制造方法
JP5607781B2 (ja) 大面積で均一な低転位密度GaN基板およびその製造プロセス
EP2267189B1 (en) High surface quality gan wafer and method of fabricating same
JP4691911B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
US9127376B2 (en) Method for manufacturing nitride semiconductor self-supporting substrate and nitride semiconductor self-supporting substrate
JP4333466B2 (ja) 半導体基板の製造方法及び自立基板の製造方法
JP2007284283A (ja) GaN単結晶基板の加工方法及びGaN単結晶基板
US20220364267A1 (en) Group iii nitride single crystal substrate and method for production thereof
JP5120285B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
WO2017216997A1 (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
JP2018078260A (ja) 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法
US20160076168A1 (en) Substrates for growing group iii nitride crystals and their fabrication method
JP2016074553A (ja) Iii族窒化物半導体単結晶基板の製造方法
EP3191626A1 (en) Substrates for growing group iii nitride crystals and their fabrication method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application