JP2003179022A - 半導体ウェハ反り量の低減方法 - Google Patents
半導体ウェハ反り量の低減方法Info
- Publication number
- JP2003179022A JP2003179022A JP2001375356A JP2001375356A JP2003179022A JP 2003179022 A JP2003179022 A JP 2003179022A JP 2001375356 A JP2001375356 A JP 2001375356A JP 2001375356 A JP2001375356 A JP 2001375356A JP 2003179022 A JP2003179022 A JP 2003179022A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- warp
- semiconductor wafer
- warpage
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
側を研削した際に発生する反りを低減する。 【解決手段】ウェハの片面側を、例えばハロゲンランプ
照射により瞬間的に加熱し、加工変質層を回復させる。
ハロゲンランプ照射を10秒間以下の短時間に止め、到
達温度を600℃以下に制限して、表面側のデバイスへ
の悪影響を避けることが重要である。
Description
いて、片面を研削する際に発生するそりを低減する方法
に関する。
厚さも厚くなっている。このためウェハの表面側にデバ
イスを形成した後、デバイス本来に必要な厚さ、或いは
取扱に適する厚さより厚い分の裏面側を削るのが普通で
ある。この裏面側除去は、砥石等で機械的に削ることが
多く、そのままでは加工歪み層が残ってウェハにそりが
発生する。従って裏面研削の後に、加工歪み層を除去す
る目的でウェットエッチングする方法が主流である。
ウェハ表面に対して垂直方向に流す、いわゆる縦型半導
体デバイス等では、ウェハ厚さをデバイス本来に必要な
厚さにできるだけ近づけたい。極端な場合、その厚さは
70μm 以下であり、従来のウェットエッチング方法
は、時間がかかるため、あるいは取扱上で不適切となっ
ている。
易に、しかも効率良く、特に厚さの薄いウェハの反りを
除去する方法を提供することにある。
発明のウェハの片面を研削した際に生じる半導体ウェハ
の反りを低減する方法は、反りの凸側の片面を短時間加
熱するものである。このウエハそりは、研削時にウェハ
表面の加工変質層の形成に起因するものである。加工変
質層は、高転位密度層(アモルファス層)と転位層で構
成されている。反りは主に高転位密度層(アモルファス
層)に依存し、転位層には余り影響されない。そして、
この高転位密度層(アモルファス層)は熱によるもので
なく、力により形成されたものである。このメカニズム
を解明できたため、熱を加えることにより、回復できる
ことがわかった。
に限られるので、反りの凸側の片面だけを短時間加熱す
れば良い。片面を短時間加熱する方法としては、ハロゲ
ンランプ照射により加熱する。ハロゲンランプ照射によ
り表面側のデバイスに影響を及ぼさないため瞬間的に裏
面側の表面層たけを加熱することができる。
下、加熱時間を3秒間以上10秒間以下とする。到達温
度を600℃以上、加熱時間を3秒間以上10秒間以下
とすれば良いことは、後記実施例の項で記した通りであ
る。到達温度が600℃未満、加熱時間が5秒未満で
は、加工変質層が十分に回復しない。一方、到達温度が
高すぎ、或いは加熱時間が長すぎると、加熱が表面側特
開昭54−12587号公報において、タンタル酸リシ
ウム単結晶ウェハの研磨工程後の反りを減少させる方法
として、500〜600℃で長時間アニールする方法が
開示されている。
結晶ウェハ全体を、長時間加熱する点および温度領域の
点で本発明とは異なっている。本発明では、加工変質層
が片面の表面層だけにあることに着目し、先に述べたよ
うに表面側のデバイス等に悪影響を及ぼさないため、片
面だけを瞬間的に加熱しているのである。
おいて、半導体ウェハの研磨の際に研磨布の表面をハロ
ゲンランプにより、加熱する例が記載されている。しか
しこの例は、ハロゲンランプを非接触の研磨布の一加熱
手段として用いているだけであって、ハロゲンランプを
用いて半導体ウェハの片面だけを瞬間的に加熱するとい
う本発明の本質とは異なるものである。
説明する。なお、本発明において、第一トレンチ形成前
までの工程と第二トレンチ内側へのゲート電極形成後の
工程は従来の技術と同様であるので、この説明および模
式断面図を省略する。 〔実施例〕デバイスを形成した直径100mm、厚さ30
0μm のシリコンウェハの裏面側を砥石で機械的に研削
し、厚さ100μm とした。このときの反りは、約80
0μm である。
に挿入し、ランプ照射により各種温度に5秒間加熱した
後、試料を切り出し、透過型電子顕微鏡によりアモルフ
ァス層の厚さを測定した。なお、加熱温度は赤外線セン
サにより測定した。図2は、アモルファス層の厚さの加
熱温度依存性を示す特性図である。加熱温度が高い程、
アモルファス層の厚さは薄くなり、600℃以上では殆
どアモルファス層が消滅している。すなわち適切な熱処
理をおこなうことにより、アモルファス層を低減できる
ことがわかる。
反りとの間に相関関係があることがわかっている。図3
は、アモルファス層の厚さと反りとの関係を示す相関特
性図である。アモルファス層の厚さと反りとの間にリニ
アな比例関係が成り立っており、アモルファス層が消滅
するようにすれば、反りも無くすことができると考えら
れる。
℃に達する、5秒間のランプ照射加熱をおこない、熱処
理前後の反りを測定した。図1は、加熱処理前後の反り
の平均値を比較した特性図である。約800μm あった
反りが、10μm 程度に低減できている。これにより、
後工程の取扱が極めて容易になった。しかも従来のウェ
ットエッチングでは、1ウェハ当たり約120秒間を要
したが、本方法によればランプ照射の5秒間だけに短縮
された。
のような後処理が必要無いので、更にウェハの薄板化が
可能である。
導体ウェハの片面を研削する際に生じるウェハの反り
を、反りの凸側の片面を短時間加熱することによって、
簡易に、効率良く、反りを低減することができ、また残
留応力も低減できた。その結果、工数の低減等の製造工
程の短縮や、後工程の省略、搬送のしやすさ等による歩
留り向上がもたらされる。また、薄板化できるメリット
もある。
は、ハロゲンランプ照射ででき、実行が容易であるの
で、本発明の方法は極めて有効である。
量の変化を示す特性図
を示す特性図
関特性図
Claims (3)
- 【請求項1】半導体ウェハの片面を研削する際に生じる
反りを、反りの凸側の片面を短時間加熱することによっ
て低減することを特徴とする半導体ウェハ反り量の低減
方法。 - 【請求項2】ハロゲンランプ照射により反りの凸側の片
面を加熱することを特徴とする請求項1に記載の半導体
ウェハ反り量の低減方法。 - 【請求項3】到達温度を600℃以上700℃以下、加
熱時間を3秒間以上10秒間以下とすることを特徴とす
る請求項1に記載の半導体ウェハ反り量の低減方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001375356A JP2003179022A (ja) | 2001-12-10 | 2001-12-10 | 半導体ウェハ反り量の低減方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001375356A JP2003179022A (ja) | 2001-12-10 | 2001-12-10 | 半導体ウェハ反り量の低減方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003179022A true JP2003179022A (ja) | 2003-06-27 |
Family
ID=19183745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001375356A Pending JP2003179022A (ja) | 2001-12-10 | 2001-12-10 | 半導体ウェハ反り量の低減方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003179022A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7229926B2 (en) | 2003-10-30 | 2007-06-12 | Sumitomo Electric Industries, Ltd. | Method of manufacturing nitride substrate for semiconductors, and nitride semiconductor substrate |
JP2013201397A (ja) * | 2012-03-26 | 2013-10-03 | Fujitsu Ltd | 半導体装置の製造方法、半導体装置及び半導体結晶成長用基板 |
CN104979218A (zh) * | 2014-04-04 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种降低晶圆报废率的方法 |
JP2017037994A (ja) * | 2015-08-11 | 2017-02-16 | 有限会社サクセス | 表面変質層深さ測定方法、半導体ウエハ研削方法、及び、半導体ウエハ製造方法 |
FR3041472A1 (fr) * | 2015-12-15 | 2017-03-24 | Commissariat Energie Atomique | Procede de fabrication d'une cellule photovoltaique utilisant une plaque de silicium presentant initialement une courbure diminuee au cours dudit procede |
JP2017168675A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 半導体装置およびその製造方法 |
-
2001
- 2001-12-10 JP JP2001375356A patent/JP2003179022A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7229926B2 (en) | 2003-10-30 | 2007-06-12 | Sumitomo Electric Industries, Ltd. | Method of manufacturing nitride substrate for semiconductors, and nitride semiconductor substrate |
JP2013201397A (ja) * | 2012-03-26 | 2013-10-03 | Fujitsu Ltd | 半導体装置の製造方法、半導体装置及び半導体結晶成長用基板 |
CN104979218A (zh) * | 2014-04-04 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种降低晶圆报废率的方法 |
JP2017037994A (ja) * | 2015-08-11 | 2017-02-16 | 有限会社サクセス | 表面変質層深さ測定方法、半導体ウエハ研削方法、及び、半導体ウエハ製造方法 |
FR3041472A1 (fr) * | 2015-12-15 | 2017-03-24 | Commissariat Energie Atomique | Procede de fabrication d'une cellule photovoltaique utilisant une plaque de silicium presentant initialement une courbure diminuee au cours dudit procede |
JP2017168675A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7605022B2 (en) | Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby | |
JP5550738B2 (ja) | 炭化珪素半導体素子の製造方法 | |
JP6036732B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2013534057A (ja) | Soi基板に仕上げを施す方法 | |
JP2000294470A (ja) | Soiウエーハおよびsoiウエーハの製造方法 | |
KR20160042072A (ko) | 기판 이면 텍스처링 | |
KR101066315B1 (ko) | 접합 웨이퍼의 제조 방법 | |
KR102327330B1 (ko) | Soi웨이퍼의 제조방법 | |
JP2003179022A (ja) | 半導体ウェハ反り量の低減方法 | |
JP2003197602A (ja) | ウェーハ製造方法 | |
US9443721B2 (en) | Wafer back side processing structure and apparatus | |
JPH11238738A (ja) | 半導体ウエーハ中の重金属不純物を除去する方法およびこの工程を有する半導体ウエーハの製造方法 | |
JP2007242972A (ja) | Soiウェーハの製造方法 | |
TWI788585B (zh) | 製造半導體基板的方法 | |
JPH11345954A (ja) | 半導体基板及びその製造方法 | |
JPH05152304A (ja) | 半導体基板の製造方法 | |
JP3207146B2 (ja) | 半導体装置の製法 | |
JP2008294397A (ja) | 半導体装置の製造方法 | |
KR100291276B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
JP3286563B2 (ja) | プラズマエッチングによる平坦加工方法及び加工装置 | |
TWI309860B (en) | The monitor wafer that can be repeatedly used and method for forming the same | |
JPS59178721A (ja) | 化合物半導体基板の処理方法 | |
JPH01196836A (ja) | 半導体素子の製造方法 | |
JPH10335254A (ja) | 半導体基板の製造方法 | |
JP5470766B2 (ja) | 半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050803 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050809 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20051011 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060314 |