CN117293019A - 一种基于翘区的异质集成剥离方法 - Google Patents

一种基于翘区的异质集成剥离方法 Download PDF

Info

Publication number
CN117293019A
CN117293019A CN202311232162.3A CN202311232162A CN117293019A CN 117293019 A CN117293019 A CN 117293019A CN 202311232162 A CN202311232162 A CN 202311232162A CN 117293019 A CN117293019 A CN 117293019A
Authority
CN
China
Prior art keywords
lift
bonding
heterogeneous integrated
layer
wafer sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311232162.3A
Other languages
English (en)
Inventor
欧欣
刘旭冬
石航宁
游天桂
覃晴程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202311232162.3A priority Critical patent/CN117293019A/zh
Publication of CN117293019A publication Critical patent/CN117293019A/zh
Pending legal-status Critical Current

Links

Abstract

本发明涉及一种基于翘区的异质集成剥离方法,包括:步骤S1,提供晶圆样品,所述晶圆样品具有第一表面和第二表面;步骤S2,从所述晶圆样品的第一表面进行第一离子注入,形成具有翘区的晶圆样品;步骤S3,提供支撑衬底,所述支撑衬底具有第一表面和第二表面;步骤S4,所述从支撑衬底的第二表面进行第二离子注入,形成具有翘区的支撑衬底;步骤S5,将具有翘区的晶圆样品的第一表面与具有翘区的支撑衬底的第二表面进行键合,得到键合对;步骤S6,对所述键合对进行退火剥离处理,得到异质集成结构。本发明能够降低退火剥离过程中晶圆样品和衬底解键合的可能性。

Description

一种基于翘区的异质集成剥离方法
技术领域
本发明涉及微电子领域,更具体地涉及一种基于翘区的异质集成剥离方法。
背景技术
基于离子束剥离与键合转移的异质集成材料与器件已广泛应用于微电子领域,然而该技术存在的关键问题在于:进行离子注入后,待剥离的晶圆样品会在注入方向产生弯曲形成一定的翘曲,而在进行高温退火剥离工艺时,温度越高,晶圆样品弯曲的程度越大,由于翘区的存在,晶圆样品与键合对会因键和强度不足导致解键合现象的发生。
发明内容
为解决上述现有技术中的问题,本发明提供一种基于翘区的异质集成剥离方法,该方法能够降低退火剥离过程中晶圆样品和衬底解键合的可能性。
本发明提供的一种基于翘区的异质集成剥离方法,包括:
步骤S1,提供晶圆样品,所述晶圆样品具有第一表面和第二表面;
步骤S2,从所述晶圆样品的第一表面进行第一离子注入,形成具有翘区的晶圆样品;
步骤S3,提供支撑衬底,所述支撑衬底具有第一表面和第二表面;
步骤S4,从所述支撑衬底的第二表面进行第二离子注入,形成具有翘区的支撑衬底;
步骤S5,将具有翘区的晶圆样品的第一表面与具有翘区的支撑衬底的第二表面进行键合,得到键合对;
步骤S6,对所述键合对进行退火剥离处理,得到异质集成结构。
进一步地,具有翘区的晶圆样品在其内部具有第一缺陷层。
进一步地,所述键合对由上至下依次包括第一晶圆层、第三缺陷层、键合层、第四缺陷层和第一衬底层,其中,第三缺陷层对应所述第一缺陷层,第四缺陷层对应所述第二缺陷层。
进一步地,本发明还包括:步骤S7,去除所述异质集成结构的第五缺陷层,并在所述第二晶圆层上形成半导体器件。
进一步地,所述晶圆样品的材料采用氮化镓、硅、绝缘体上硅、锗、砷化镓、磷化铟、碳化硅、复合碳化硅、氧化镓、氮化铝、氧化锌、金刚石、铌酸锂、钽酸锂或氧化硅。
进一步地,所述第一离子注入和所述第二离子注入采用氢离子注入或氢氦离子共注入,能量为10keV~5MeV,剂量为1×1016cm-2~1×1018cm-2
进一步地,所述支撑衬底与所述晶圆样品采用不同种材料,所述支撑衬底的材料采用氮化镓、硅、绝缘体上硅、锗、砷化镓、磷化铟、碳化硅、多晶碳化硅、复合碳化硅、氧化镓、氮化铝、氧化锌、金刚石、铌酸锂、钽酸锂、氧化硅或石英。
进一步地,所述步骤S5中键合的方法采用亲水性直接键合、介质层简介键合、表面活化键合或金属熔融键合。
进一步地,所述步骤S6中的退火剥离采用真空、氮气或氩气氛围,退火剥离的温度在100℃~1200℃之间,时间在1min~24h之间。
进一步地,所述步骤S7中去除所述第五缺陷层的方法为化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀和高温退火中的至少一种,所述步骤S7中在所述第二晶圆层上形成半导体器件的方法包括光刻、金属生长、刻蚀、钝化中的至少一种。
本发明的一种基于翘区的异质集成剥离方法,对支撑衬底同样进行离子注入,让其形成与晶圆样品弯曲方向一致的翘区,使得在进行高温退火剥离工艺时,晶圆样品和支撑衬底可以形成良好的接触,从而降低解键合的可能性。
附图说明
图1是按照本发明的基于翘区的异质集成剥离方法的流程图。
图2是晶圆样品的结构示意图。
图3是形成翘区的晶圆样品的结构示意图。
图4是支撑衬底的结构示意图。
图5是形成翘区的支撑衬底的结构示意图。
图6是键合对的结构示意图。
图7是异质集成结构的结构示意图。
图8是去除损伤层后的结构示意图。
具体实施方式
下面结合附图,给出本发明的较佳实施例,并予以详细描述。
如图1所示,本发明提供的基于翘区的异质集成剥离方法,包括以下步骤:
步骤S1,提供晶圆样品1,如图2所示,该晶圆样品1具有第一表面11和第二表面12。
在本实施例中,晶圆样品1的材料可采用氮化镓、硅、绝缘体上硅、锗、砷化镓、磷化铟、碳化硅、复合碳化硅、氧化镓、氮化铝、氧化锌、金刚石、铌酸锂、钽酸锂、氧化硅或其他常见的半导体材料。
步骤S2,从晶圆样品1的第一表面11进行第一离子注入,形成具有翘区的晶圆样品1’,如图3所示,第一离子注入后的第一表面11记为具有翘区的晶圆样品1’的第一表面11’,第二表面12记为具有翘区的晶圆样品1’的第二表面12’。同时,第一离子注入后的晶圆样品1’在其内部一定的深度范围内产生第一缺陷层13,且此时晶圆样品1’向y轴反方向弯曲。
在本实施例中,第一离子注入的能量为10keV~5MeV,第一离子注入的剂量为1×1016cm-2~1×1018cm-2。在本实施例中,第一离子注入可采用氢离子注入,也可采用氢氦离子共注入。
步骤S3,提供支撑衬底2,如图4所示,该支撑衬底2具有第一表面21和第二表面22。
支撑衬底2与晶圆样品1采用不同种材料,在本实施例中,支撑衬底2的材料可采用氮化镓、硅、绝缘体上硅、锗、砷化镓、磷化铟、碳化硅、多晶碳化硅、复合碳化硅、氧化镓、氮化铝、氧化锌、金刚石、铌酸锂、钽酸锂、氧化硅、石英或其他常见的半导体材料。
步骤S4,从支撑衬底2的第二表面22进行第二离子注入,形成具有翘区的支撑衬底2’,如图5所示,第一离子注入后的第一表面21记为具有翘区的支撑衬底2’的第一表面21’,第二表面22记为具有翘区的支撑衬底2’的第二表面22’。同时,第二离子注入后的支撑衬底2’在其内部一定的深度范围内产生第二缺陷层23。需要说明的是,此时支撑衬底2’向y轴正方向弯曲,即支撑衬底2’的弯曲方向与晶圆样品1’的弯曲方向相反。另外,第二离子注入与第一离子注入的工艺相同,在此不再赘述。
步骤S5,将具有翘区的晶圆样品1’的第一表面11’与具有翘区的支撑衬底2’的第二表面22’进行键合,得到键合对3。该步骤也可理解为,先将晶圆样品1’旋转180度,使其弯曲方向与具有翘区的支撑衬底2’的弯曲方向一致,再将晶圆样品1’与支撑衬底2’进行键合。
如图6所示,键合对3由上至下依次包括第一晶圆层31、第三缺陷层32、键合层33、第四缺陷层34和第一衬底层35,其中,第三缺陷层32对应上述第一缺陷层13,第四缺陷层34对应上述第二缺陷层23。在本实施例中,键合方法可采用亲水性直接键合、介质层简介键合、表面活化键合、金属熔融键合或其他合适的方法。
步骤S6,对键合对3进行退火剥离处理(即从晶圆样品1’的第三缺陷层32断裂分开),得到异质集成结构4。如图7所示,得到的一种异质集成结构4由上至下依次包括第五缺陷层41、第二晶圆层42和第二衬底层43。在本实施例中,退火剥离采用真空、氮气或氩气氛围,退火剥离的温度在100℃~1200℃之间,时间在1min~24h之间。在一些实施例中,第二衬底层43的下侧还有对应于第四缺陷层34和第一衬底层35的第五衬底层,为简化说明而未示出。
得到异质集成结构4之后,还可进行步骤S7,去除异质集成结构4的第五缺陷层41,并在第二晶圆层42上形成半导体器件。如图8所示,去除第五缺陷层41的异质集成结构4’保留晶圆层42’(对应第二晶圆层42)和衬底层43’(对应第二衬底层43)。其中,去除第五缺陷层41的方法为化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀和高温退火中的至少一种,在第二晶圆层42上形成半导体器件的方法包括光刻、金属生长、刻蚀、钝化中的至少一种,针对不同的晶圆材料,最终形成的器件也不同。
本发明对支撑衬底同样进行离子注入,让其形成与晶圆样品弯曲方向一致的翘区。如此,在进行高温退火剥离工艺时,晶圆样品和支撑衬底可以形成良好的接触,从而降低解键合的可能性。
以上所述的,仅为本发明的较佳实施例,并非用以限定本发明的范围,本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰,皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。

Claims (10)

1.一种基于翘区的异质集成剥离方法,其特征在于,包括:
步骤S1,提供晶圆样品,所述晶圆样品具有第一表面和第二表面;
步骤S2,从所述晶圆样品的第一表面进行第一离子注入,形成具有翘区的晶圆样品;
步骤S3,提供支撑衬底,所述支撑衬底具有第一表面和第二表面;
步骤S4,从所述支撑衬底的第二表面进行第二离子注入,形成具有翘区的支撑衬底;
步骤S5,将具有翘区的晶圆样品的第一表面与具有翘区的支撑衬底的第二表面进行键合,得到键合对;
步骤S6,对所述键合对进行退火剥离处理,得到异质集成结构。
2.根据权利要求1所述的基于翘区的异质集成剥离方法,其特征在于,具有翘区的晶圆样品在其内部具有第一缺陷层。
3.根据权利要求2所述的基于翘区的异质集成剥离方法,其特征在于,所述键合对由上至下依次包括第一晶圆层、第三缺陷层、键合层、第四缺陷层和第一衬底层,其中,第三缺陷层对应所述第一缺陷层,第四缺陷层对应所述第二缺陷层。
4.根据权利要求3所述的基于翘区的异质集成剥离方法,其特征在于,还包括:步骤S7,去除所述异质集成结构的第五缺陷层,并在所述第二晶圆层上形成半导体器件。
5.根据权利要求1所述的基于翘区的异质集成剥离方法,其特征在于,所述晶圆样品的材料采用氮化镓、硅、绝缘体上硅、锗、砷化镓、磷化铟、碳化硅、复合碳化硅、氧化镓、氮化铝、氧化锌、金刚石、铌酸锂、钽酸锂或氧化硅。
6.根据权利要求1所述的基于翘区的异质集成剥离方法,其特征在于,所述第一离子注入和所述第二离子注入采用氢离子注入或氢氦离子共注入,能量为10keV~5MeV,剂量为1×1016cm-2~1×1018cm-2
7.根据权利要求1所述的基于翘区的异质集成剥离方法,其特征在于,所述支撑衬底与所述晶圆样品采用不同种材料,所述支撑衬底的材料采用氮化镓、硅、绝缘体上硅、锗、砷化镓、磷化铟、碳化硅、多晶碳化硅、复合碳化硅、氧化镓、氮化铝、氧化锌、金刚石、铌酸锂、钽酸锂、氧化硅或石英。
8.根据权利要求1所述的基于翘区的异质集成剥离方法,其特征在于,所述步骤S5中键合的方法采用亲水性直接键合、介质层简介键合、表面活化键合或金属熔融键合。
9.根据权利要求1所述的基于翘区的异质集成剥离方法,其特征在于,所述步骤S6中的退火剥离采用真空、氮气或氩气氛围,退火剥离的温度在100℃~1200℃之间,时间在1min~24h之间。
10.根据权利要求3所述的基于翘区的异质集成剥离方法,其特征在于,所述步骤S7中去除所述第五缺陷层的方法为化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀和高温退火中的至少一种,所述步骤S7中在所述第二晶圆层上形成半导体器件的方法包括光刻、金属生长、刻蚀、钝化中的至少一种。
CN202311232162.3A 2023-09-21 2023-09-21 一种基于翘区的异质集成剥离方法 Pending CN117293019A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311232162.3A CN117293019A (zh) 2023-09-21 2023-09-21 一种基于翘区的异质集成剥离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311232162.3A CN117293019A (zh) 2023-09-21 2023-09-21 一种基于翘区的异质集成剥离方法

Publications (1)

Publication Number Publication Date
CN117293019A true CN117293019A (zh) 2023-12-26

Family

ID=89251210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311232162.3A Pending CN117293019A (zh) 2023-09-21 2023-09-21 一种基于翘区的异质集成剥离方法

Country Status (1)

Country Link
CN (1) CN117293019A (zh)

Similar Documents

Publication Publication Date Title
CN108493334B (zh) 一种薄膜异质结构的制备方法
US8975156B2 (en) Method of sealing two plates with the formation of an ohmic contact therebetween
KR101828635B1 (ko) 경화층을 갖는 유리-상-반도체 기판 및 이를 제조하는 방법
JP5415676B2 (ja) Soiウェーハの製造方法
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
JP3900741B2 (ja) Soiウェーハの製造方法
EP2200077A1 (en) Method for bonding two substrates
JP5926527B2 (ja) 透明soiウェーハの製造方法
JPWO2003049189A1 (ja) 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
JP2004533717A (ja) 制御された機械的保持力を有する剥離可能な基板、およびその製造方法
TW201705382A (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
TWI489566B (zh) 以暫時性連結製造半導體結構之製程
US9209069B2 (en) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
JP2015177150A (ja) 貼り合わせウェーハの製造方法
JP2003224247A (ja) Soiウエーハ及びsoiウエーハの製造方法
JP4624812B2 (ja) Soiウエーハの製造方法
JP5320954B2 (ja) Soiウェーハの製造方法
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
WO2007072624A1 (ja) Soi基板の製造方法およびsoi基板
CN117293019A (zh) 一种基于翘区的异质集成剥离方法
US20140187020A1 (en) Method for low temperature layer transfer in the preparation of multilayer semicondutor devices
CN114388688A (zh) 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination