CN104979218A - 一种降低晶圆报废率的方法 - Google Patents

一种降低晶圆报废率的方法 Download PDF

Info

Publication number
CN104979218A
CN104979218A CN201410136511.6A CN201410136511A CN104979218A CN 104979218 A CN104979218 A CN 104979218A CN 201410136511 A CN201410136511 A CN 201410136511A CN 104979218 A CN104979218 A CN 104979218A
Authority
CN
China
Prior art keywords
wafer
annealing
cleaning
cleaning agent
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410136511.6A
Other languages
English (en)
Other versions
CN104979218B (zh
Inventor
刘焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410136511.6A priority Critical patent/CN104979218B/zh
Publication of CN104979218A publication Critical patent/CN104979218A/zh
Application granted granted Critical
Publication of CN104979218B publication Critical patent/CN104979218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种降低晶圆报废率的方法,包括:提供基台和放置在基台上的晶圆,所述晶圆包括第一表面和与第一表面相对的第二表面,所述第二表面与所述基台接触,对所述第一表面进行第一退火处理,所述第一退火处理后,所述晶圆弯曲;翻转所述晶圆,将所述晶圆的第一表面与所述基台接触,对所述第二表面进行第二退火处理。采用本发明的方法能够降低晶圆的报废率。

Description

一种降低晶圆报废率的方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种降低晶圆报废率的方法。
背景技术
晶圆用于制作芯片。芯片以其集成度高、功耗低、体积小而广泛用于液晶显示装置、手机、个人数字助理等多种现代电子设备中。将晶圆制作成芯片的步骤主要经过以下工艺:首先在晶圆上形成多个集成电路,然后对晶圆上的每一个集成电路进行测试,最后将晶圆上的每一个集成电路进行切割以制成芯片。
现有技术中,在晶圆上形成MOS晶体管的具体步骤为:
参考图1和图2,提供一个晶圆10,包括第一表面101和与第一表面101相对的第二表面102。将晶圆10放置在真空腔室的基台支撑点(图未示)上,其中晶圆10的第二表面102与基台支撑点接触。结合参考图5,在晶圆10的第一表面101上形成若干个栅极结构103(图5只示意出一个栅极结构),所述栅极结构103包括位于晶圆第一表面101的栅氧层和位于栅氧层上的栅极。接着,在栅极结构两侧的第一表面101内进行轻掺杂漏(LDD)注入的浅注入,形成轻掺杂漏区104。然后,在栅极结构103的周围形成侧墙105。接着,参考图3,在侧墙105两侧的第一表面101内进行高剂量的源、漏注入106,形成晶体管的源区和漏区。接着,对源区和漏区进行退火处理,形成晶体管的源极107和漏极108(参考图5)。
接着,继续参考图5,在晶圆10的第一表面101上形成层间介质层109,覆盖栅极结构103、源极107和漏极108。然后在层间介质层109内形成源极导电插塞110、漏极导电插塞111和栅极导电插塞112,分别和源极107、漏极108和栅极进行电连接。
采用现有技术的方法在晶圆上形成的MOS晶体管的性能不好,从而使晶圆的报废率高。
发明内容
本发明解决的问题是采用现有技术的方法在晶圆上形成的MOS晶体管的性能不好,从而使晶圆的报废率高。
为解决上述问题,本发明提供一种降低晶圆报废率的方法,包括:
提供基台和放置在基台上的晶圆,所述晶圆包括第一表面和与第一表面相对的第二表面,所述第二表面与所述基台接触,对所述第一表面进行第一退火处理,所述第一退火处理后,所述晶圆弯曲;
翻转所述晶圆,将所述晶圆的第一表面与所述基台接触,对所述第二表面进行第二退火处理。
可选的,对所述第一表面进行第一退火处理的步骤之前,还包括对所述第一表面进行第一离子注入,形成源极和漏极。
可选的,将所述晶圆的第一表面与所述机台接触的步骤之后,对所述第二表面进行第二退火处理的步骤之前,还包括:对所述第二表面进行第二离子注入。
可选的,对所述第二表面进行第二离子注入的步骤之后,对所述第二表面进行第二退火处理的步骤之前,还包括对所述第二表面进行清洗的步骤。
可选的,清洗所述第二表面的步骤包括:
采用第一清洗剂清洗所述第二表面,所述第一清洗剂为稀释氢氟酸溶液;
第一清洗剂清洗所述第二表面后,采用第二清洗剂清洗所述第二表面,所述第二清洗剂为臭氧水。
可选的,所述稀释氢氟酸溶液中的氢氟酸与水的体积比为1:1000,第一清洗剂清洗第二表面的时间为30~120s,第一清洗剂清洗第二表面的温度为室温。
可选的,所述臭氧水的体积百分比浓度为10~85ppm,所述臭氧水清洗第二表面的时间为30~90s,臭氧水清洗第二表面的温度为室温。
可选的,所述第二退火为高温快速热退火。
可选的,所述第一退火的退火温度为1000~1200℃。
可选的,所述第二退火的退火温度为1000~1200℃。
可选的,所述第二退火的条件与所述第一退火的条件相同。
与现有技术相比,本发明的技术方案具有以下优点:
第二退火是对晶圆的第二表面进行的退火,修复晶圆的第二表面以及第二表面以下的晶格缺陷,从而使晶圆的第二表面以下的晶圆部分的致密度增加。这样,第二表面会产生由边缘向中心方向的拉应力,第二表面所受的拉应力与第一表面所受的拉应力互相平衡,从而使弯曲的晶圆恢复平整。由于晶圆平整不弯曲,因此,后续在第一表面上形成的栅极通孔、源极通孔和漏极通孔的位置不会出现偏差。相应的,形成的栅极插塞、源极插塞和漏极插塞的位置也不会出现偏差,从而避免了栅极导电插塞、源极导电插塞或漏极导电插塞中的一种或两种电性连接的情况,进而使后续形成的晶体管不会发生严重的漏电现象,降低了晶圆的报废率。
附图说明
图1是现有技术中的晶圆的俯视示意图;
图2~图4是以现有技术的方法在晶圆第一表面形成晶体管过程中的晶圆的剖面结构示意图;
图5是以现有技术的方法在晶圆第一表面形成的晶体管的剖面结构放大示意图;
图6是本发明具体实施例中的晶圆的俯视示意图;
图7~图11是本发明具体实施例中的在晶圆第一表面形成晶体管过程中的晶圆的剖面结构示意图;
图12是本发明具体实施例中的在晶圆第一表面形成的晶体管的剖面结构放大示意图。
具体实施方式
经过发现和分析,采用现有技术的方法在晶圆上形成的MOS晶体管的性能不好,从而使晶圆的报废率高的原因如下:
参考图5,晶体管的源极107和漏极108形成过程中,需要对源区和漏区进行退火处理。退火处理的温度为1000~1200℃,目的是使注入在源区和漏区的杂质离子移动至晶圆内部的正常晶格上,并且与晶格中的硅原子键合,这样,源区和漏区处的晶体被激活,从而改变了源区和漏区的硅的电导率,形成了源极和漏极。同时,退火处理也对晶圆的第一表面101至源极107、漏极108处深度的晶格缺陷进行修复,使得晶圆的第一表面101至源极107、漏极108处距离的致密度大幅度增加。这样,上述部分的晶圆会产生由边缘向中心方向的拉应力,而源极、漏极处至晶圆的第二表面的致密度依然不变,比较小。因此,退火处理结束后,晶圆的第一表面和第二表面的受力情况不同,晶圆10会发生弯曲(参考图4)。
继续参考图5,在弯曲的晶圆10的第一表面101形成层间介质层109后,在该层间介质层上形成图形化的光刻胶。然后以图形化的光刻胶为掩膜刻蚀层间介质层109,在层间介质层109内形成栅极通孔、源极通孔和漏极通孔,底部分别露出栅极顶部、源极和漏极。由于晶圆弯曲,因此,栅极通孔、源极通孔和漏极通孔的位置会出现偏差。例如,源极通孔和漏极通孔都会离栅极通孔很近,严重时,源极通孔或漏极通孔会直接形成在栅极上(图5示意处源极通孔形成在栅极上的情况),这样形成的栅极导电插塞、源极导电插塞或漏极导电插塞中的一种或两种会电性相连,从而使后续形成的晶体管发生严重漏电现象,增加了晶圆的报废率。
为此,本发明提供了一种降低晶圆报废率的方法,采用本发明的方法能够大大降低晶圆的报废率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图6至图8,提供基台(图未示)和放置在基台上的晶圆20,晶圆20放置在基台均匀分布的支撑点上并被夹牢,所述晶圆20包括第一表面201和与第一表面201相对的第二表面202,所述第二表面202与所述基台支撑点接触,具体为:晶圆20的第二表面朝下第一表面朝上。对所述第一表面201进行第一退火处理,所述第一退火处理后,所述晶圆20弯曲。
本实施例中,晶圆20的材料为单晶硅,其他实施例中,晶圆20的材料还可以为锗。结合参考图12,在晶圆10的第一表面201上形成若干个栅极结构203(图12只示意一个栅极结构),所述栅极结构203包括位于晶圆第一表面201的栅氧层和位于栅氧层上的栅极。接着,对栅极结构203两侧的第一表面201内进行轻掺杂漏(LDD)注入的浅注入,形成轻掺杂漏区204。然后,在栅极结构203的周围形成侧墙205。接着,参考图8,对侧墙205两侧的第一表面201进行第一离子注入206,第一离子注入后,晶体管的源区和漏区已经形成。
接着,对源区和漏区进行第一退火处理,形成晶体管的源极207和漏极208。其中,第一退火处理可以为高温快速热退火,具体退火温度为:1000~1200℃。
参考背景技术的内容和采用现有技术的方法形成的晶圆报废率高的原因分析可知,第一退火处理形成晶体管的源极207和漏极208后,晶圆20会发生弯曲(参考图9)。
接着,参考图10,翻转晶圆20,使晶圆20的第一表面201与所述基台接触,对晶圆20的第二表面202进行第二退火处理。
本实施例中,第二退火处理的条件与第一退火处理的条件相同。
第二退火处理是对晶圆的第二表面202进行的退火处理,修复晶圆的第二表面202以及以下的晶圆内的晶格缺陷,从而使得晶圆的第二表面以下的晶圆部分的致密度增加,并且与晶圆的第一表面至源极、漏极深度的致密度基本相同。这样,第二表面及以下的晶圆部分也会产生由边缘向中心方向的拉应力,而且,第二表面的受力情况与第一表面的受力情况非常相似,从而会使弯曲的晶圆20恢复平整(参考图11)。
其他实施例中,第二退火的条件可以与第一退火的条件不同,例如,退火设备不同,退火步骤不同也属于本发明的保护范围。只是第二表面的受力情况与第一表面的受力情况的相似度差些,但是也能够使晶圆恢复平整。
需要说明的是,本实施例中,第二退火的退火温度必须为1000~1200℃,原因如下:退火温度如果太低,第二表面及以下的晶圆部分产生由边缘向中心方向的拉应力强度不够,从而使晶圆无法恢复平整;退火温度如果太高,容易破坏晶圆的性能,例如易使晶圆熔化。
需要再次说明的是,在对晶圆的第二表面进行退火之前,晶圆的第二表面以上最好没有介质层。尤其是没有氮化硅层的存在,因为氮化硅层对第二表面产生的应力作用较大。也就是说,如果晶圆的第二表面具有氮化硅层,即使对第二表面进行第二退火处理,也不一定能够使弯曲的晶圆恢复平整。但是,第二表面上可以有很薄的氧化硅层,厚度大约为10~30埃。
接着,参考图11和图12,晶圆20恢复平整后,翻转晶圆20,将晶圆20的第二表面202与基台接触。然后在平整的晶圆的第一表面201上形成层间介质层209,覆盖栅极结构203、源极207和漏极208。
形成层间介质层209后,在该层间介质层209上形成图形化的光刻胶,然后以图形化的光刻胶为掩膜刻蚀层间介质层209,在层间介质层209内形成栅极通孔、源极通孔和漏极通孔,栅极通孔的底部露出栅极顶部、源极通孔的底部露出源极、漏极通孔的底部露出漏极。由于晶圆20平整不弯曲,因此,栅极通孔、源极通孔和漏极通孔的位置不会出现偏差。
接着,继续参考图12,填充栅极通孔形成的栅极导电插塞212。填充源极通孔形成的源极导电插塞210。填充漏极通孔形成的漏极导电插塞211。本实施例中,形成的栅极导电插塞212、源极导电插塞210和漏极导电插塞211的位置也不会出现偏差,从而不会发生栅极导电插塞与源极导电插塞、漏极导电插塞电性连接的情况,进而后续形成的晶体管不会发生严重的漏电现象,降低了晶圆的报废率。
本实施例中,第一表面201经过第一离子注入工艺形成源极和漏极后,源极和漏极的晶格内已经掺杂并被激活的杂质原子。为了使得第一表面201至源极、漏极深度的晶体成分、晶体结构与第二表面及以下的晶体成分、晶格结构相似度高,同时也为了使晶圆的第一表面201与第二表面202的受力情况更为相近、也就是说为了使后续的晶圆更加平整,还需要在将所述晶圆的第一表面201与所述基台接触的步骤之后,对所述第二表面202进行第二退火处理的步骤之前,进行下列步骤:继续参考图10,对晶圆的第二表面202进行第二离子注入213。
其中,第二离子注入213的注入离子种类可以为硼离子、磷离子或砷离子中的一种。本实施例中,第二离子注入的步骤、条件与第一离子注入的步骤、条件相同。第二离子注入213使杂质离子注入到第二表面202以下的晶圆内,而且该杂质离子的注入深度等于源极和漏极至第一表面的距离。
第二离子注入会将硅原子撞击出晶格结构而损伤晶圆晶格。被注入的杂质离子基本不占据硅的晶格点,而是停留在晶格间隙位置。这些间隙杂质只有经过第二退火过程才能被激活,也就是说,只有经过第二退火的步骤,才能将杂质原子移动到晶格点,并将杂质原子激活。而且还能够将第二表面以下的损伤的晶格进行修复。
第二离子注入、第二退火的条件与第一离子注入,第一退火的条件完全相同,从而会增加晶圆的第一表面至源极、漏极深度的晶格结构与晶圆的第二表面至注入的杂质离子深度的晶格结构的相似度,从而也会增加晶圆的第一表面受力情况与第二表面受力情况的相似度,这样,晶圆的平整度会增加。当然,本实施例中,为了进一步增加晶圆的平整度,第二离子注入的位置与第一离子注入的位置尽量相同。
需要说明的是,本实施例中,对第一表面201进行第一离子注入206时,是需要在第一表面201上形成图形化的掩膜层,所述图形化的掩膜层露出所述源区和漏区。接着,以图形化的掩膜层为掩膜,对源区和漏区进行第一离子注入206,形成源极和漏极。而对第二表面202进行第二离子注入213的过程中,不需要在第二表面202上形成图形化的掩膜层,直接在整个第二表面202上进行第二离子注入213即可。因此,采用本实施例中的方法步骤简单,成本低廉。
其他实施例中,第二离子注入条件与第一离子注入条件也可以不同,也能实施本发明。只是形成晶圆恢复的平整度略差一些。
其他实施例中,不进行第二离子注入也能实施本发明。
接着,继续参考图10,对第二离子注入后的第二表面进行清洗。
本实施例中,清洗的具体步骤包括:
采用第一清洗剂清洗经过第二离子注入的第二表面202,第一清洗剂为稀释氢氟酸溶液。稀释氢氟酸溶液中的氢氟酸与水的体积比为1:1000,第一清洗剂清洗第二表面202的时间为30~120s,第一清洗剂清洗第二表面202的温度为室温。
第一清洗剂清洗第二表面202后,采用第二清洗剂清洗所述第二表面202,所述第二清洗剂为臭氧水。臭氧水的体积百分比浓度为10~85ppm,臭氧水清洗第二表面202的时间为30~90s,臭氧水清洗第二表面202的温度为室温。
需要说明的是,采用第一清洗剂、第二清洗剂对第二表面的清洗是通过对晶圆的所有的表面进行清洗来实现的。
本实施例中,经过第二离子注入后的第二表面会产生聚合物,这些聚合物的成分大部分是氧化硅,聚合物的产生会影响对第二表面及以下晶圆部分进行第二退火处理的效果,例如,会使经过第二退火处理的第二表面以下部分的晶圆的致密度增加不明显。而且,上述聚合物在第二退火处理的过程中会熔化,污染位于第一表面处的栅极、源极和漏极,从而使得后续形成的晶体管的性能不好,也容易增加晶圆的报废率。因此,采用第一清洗剂清除这些聚合物。
需要说明的是,传统工艺中,处于成本控制的需要,对经过离子注入的晶圆表面进行清洗的第一清洗剂的使用次数通常只大于一次,导致已经被去除的聚合物形成的副产物仍残留在所述第一清洗剂中,残留在所述第一清洗剂中的副产物将降低所述第一清洗剂对聚合物的去除效果,致使通常采用延长清洗时间的方法增强所述第一清洗剂的清洗效果,但是,过长的清洗操作持续时间易导致晶圆的第一表面和第二表面被侵蚀,进而,致使晶圆的第一表面和第二表面形成凹陷。如果晶圆的第一表面产生凹陷,则影响后续形成在第一表面的半导体器件的性能。
需要再次说明的是,如果第一清洗剂的浓度太小,去除聚合物的效果不好;如果第一清洗剂的浓度太大,同样容易使晶圆的第一表面和第二表面形成凹陷。第一清洗剂清洗温度如果太高,则清洗速度太快,清洗过程不容易控制,去除聚合物的效果不好;第一清洗剂清洗温度如果太低,则无法将聚合物溶解去除。
第二清洗剂的作用为修复受损晶圆的表面。在效率与成本都能保证的前提下,常温下,第二清洗剂的浓度越大越好,第二清洗剂的清洗时间越长越好。
因此,采用本实施例的清洗方法,既可以提高清洗效率,又可以提高清洗质量,同时还能节省清洗次数,从而减小清洗成本。
其他实施例中,对经过第二离子注入的第二表面不进行清洗操作,也属于本发明的保护范围。
其他实施例中,第一退火不限于在晶体管的制作工艺中,对源区和漏区的退火操。也可以为晶体管的制作工艺中的其他退火操作,还可以为在晶圆上形成其他集成电路工艺中的退火操作。例如,该集成电路可以为存储器等器件。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种降低晶圆报废率的方法,其特征在于,包括:
提供基台和放置在基台上的晶圆,所述晶圆包括第一表面和与第一表面相对的第二表面,所述第二表面与所述基台接触,对所述第一表面进行第一退火处理,所述第一退火处理后,所述晶圆弯曲;
翻转所述晶圆,将所述晶圆的第一表面与所述基台接触,对所述第二表面进行第二退火处理。
2.如权利要求1所述的方法,其特征在于,对所述第一表面进行第一退火处理的步骤之前,还包括对所述第一表面进行第一离子注入,形成源极和漏极。
3.如权利要求1所述的方法,其特征在于,将所述晶圆的第一表面与所述机台接触的步骤之后,对所述第二表面进行第二退火处理的步骤之前,还包括:对所述第二表面进行第二离子注入。
4.如权利要求3所述的方法,其特征在于,对所述第二表面进行第二离子注入的步骤之后,对所述第二表面进行第二退火处理的步骤之前,还包括对所述第二表面进行清洗的步骤。
5.如权利要求4所述的方法,其特征在于,清洗所述第二表面的步骤包括:
采用第一清洗剂清洗所述第二表面,所述第一清洗剂为稀释氢氟酸溶液;
第一清洗剂清洗所述第二表面后,采用第二清洗剂清洗所述第二表面,所述第二清洗剂为臭氧水。
6.如权利要求5所述的方法,其特征在于,所述稀释氢氟酸溶液中的氢氟酸与水的体积比为1:1000,第一清洗剂清洗第二表面的时间为30~120s,第一清洗剂清洗第二表面的温度为室温。
7.如权利要求5所述的方法,其特征在于,所述臭氧水的体积百分比浓度为10~85ppm,所述臭氧水清洗第二表面的时间为30~90s,臭氧水清洗第二表面的温度为室温。
8.如权利要求1所述的方法,其特征在于,所述第二退火为高温快速热退火。
9.如权利要求1所述的方法,其特征在于,所述第一退火的退火温度为1000~1200℃。
10.如权利要求1所述的方法,其特征在于,所述第二退火的退火温度为1000~1200℃。
11.如权利要求1所述的方法,其特征在于,所述第二退火的条件与所述第一退火的条件相同。
CN201410136511.6A 2014-04-04 2014-04-04 一种降低晶圆报废率的方法 Active CN104979218B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410136511.6A CN104979218B (zh) 2014-04-04 2014-04-04 一种降低晶圆报废率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410136511.6A CN104979218B (zh) 2014-04-04 2014-04-04 一种降低晶圆报废率的方法

Publications (2)

Publication Number Publication Date
CN104979218A true CN104979218A (zh) 2015-10-14
CN104979218B CN104979218B (zh) 2018-02-16

Family

ID=54275613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410136511.6A Active CN104979218B (zh) 2014-04-04 2014-04-04 一种降低晶圆报废率的方法

Country Status (1)

Country Link
CN (1) CN104979218B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179022A (ja) * 2001-12-10 2003-06-27 Fuji Electric Co Ltd 半導体ウェハ反り量の低減方法
CN101211774A (zh) * 2006-12-29 2008-07-02 斯尔瑞恩公司 用于清洗硅片的方法
CN103311099A (zh) * 2013-06-04 2013-09-18 上海华力微电子有限公司 降低激光峰值退火工艺缺陷的方法
CN103545169A (zh) * 2012-07-11 2014-01-29 上海华虹Nec电子有限公司 防止晶圆翘曲变形的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179022A (ja) * 2001-12-10 2003-06-27 Fuji Electric Co Ltd 半導体ウェハ反り量の低減方法
CN101211774A (zh) * 2006-12-29 2008-07-02 斯尔瑞恩公司 用于清洗硅片的方法
CN103545169A (zh) * 2012-07-11 2014-01-29 上海华虹Nec电子有限公司 防止晶圆翘曲变形的方法
CN103311099A (zh) * 2013-06-04 2013-09-18 上海华力微电子有限公司 降低激光峰值退火工艺缺陷的方法

Also Published As

Publication number Publication date
CN104979218B (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN104347418B (zh) Mos晶体管的形成方法
CN103107066B (zh) 一种光刻胶去除方法及半导体生产方法
CN102693912B (zh) 制作igbt器件的方法及其装置
CN103926266B (zh) 一种半导体结构的失效分析方法
CN103972293B (zh) 侧墙结构、侧墙结构的制备方法、cmos器件
CN104733313A (zh) 鳍式场效应晶体管的形成方法
CN104752180A (zh) 半导体器件的形成方法
CN104979218B (zh) 一种降低晶圆报废率的方法
CN101651095B (zh) 栅极结构的制造方法
CN103094084A (zh) 去除氮化硅侧墙、形成晶体管、半导体器件的方法
KR20130072664A (ko) 반도체 메모리 소자의 제조방법
CN104882482A (zh) 一种半导体结构及其制备方法
CN101969048B (zh) 存储器件的制作方法
CN105990235B (zh) 半导体器件的形成方法
CN104752348A (zh) 半导体器件的形成方法
CN103456618B (zh) 用于显现mos器件的aa结构缺陷的腐蚀方法
CN104637791A (zh) 一种提高晶圆返工优良率的方法及装置
CN103296144A (zh) 一种改善激光掺杂se电池激光损伤的方法
CN102437037A (zh) 一种有效减少水痕缺陷的方法
CN102956562B (zh) 存储器件的形成方法
CN103578959A (zh) 一种fs-igbt器件阳极的制造方法
CN104681404A (zh) 接触孔的制作方法和半导体器件的湿法清洗方法
CN105226002A (zh) 自对准沟槽型功率器件及其制造方法
CN104282622A (zh) 集成电路的接触孔制造方法
CN103346125B (zh) 改善gp cmos器件的电性参数均一性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant