JP4992266B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4992266B2 JP4992266B2 JP2006089311A JP2006089311A JP4992266B2 JP 4992266 B2 JP4992266 B2 JP 4992266B2 JP 2006089311 A JP2006089311 A JP 2006089311A JP 2006089311 A JP2006089311 A JP 2006089311A JP 4992266 B2 JP4992266 B2 JP 4992266B2
- Authority
- JP
- Japan
- Prior art keywords
- bow
- substrate
- semiconductor
- manufacturing
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67271—Sorting devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Description
先ず、本発明の第1の実施形態に係る半導体装置の分類装置について説明する。図3は、本発明の第1の実施形態に係る半導体基板の分類装置を示すブロック図である。
複数の半導体基板のボウを測定するボウ測定手段と、
前記複数の半導体基板を、予め設定されている基準に当該半導体基板のボウを照らし合わせて、仕分ける仕分手段と、
を有することを特徴とする半導体基板の分類装置。
前記仕分手段は、前記複数の半導体基板を、当該半導体基板のボウが0以上のものとボウが0未満のものとに仕分けることを特徴とする付記1に記載の半導体基板の分類装置。
複数の半導体基板のボウを測定する工程と、
前記複数の半導体基板を、予め設定されている基準に当該半導体基板のボウを照らし合わせて、仕分ける工程と、
を有することを特徴とする半導体基板の分類方法。
前記複数の半導体基板を、当該半導体基板のボウが0以上のものとボウが0未満のものとに仕分けることを特徴とする付記3に記載の半導体基板の分類方法。
半導体基板のボウを認識する工程と、
ボウ毎に応じて予め設定されているエッチング条件から、前記半導体基板のボウに該当するものを取得する工程と、
前記エッチング条件を取得する工程において取得したエッチング条件下で前記半導体基板のドライエッチングを行う工程と、
を有することを特徴とする半導体装置の製造方法。
前記ボウを認識する工程は、前記半導体基板の形状情報として当該半導体基板に付随しているボウの情報を取得する工程を有することを特徴とする付記5に記載の半導体装置の製造方法。
前記ボウを認識する工程の前に、ボウが予め定められた範囲内にある複数の半導体基板を受け入れる工程を有し、
前記ボウを認識する工程において、前記ボウの範囲を認識することを特徴とする付記6に記載の半導体装置の製造方法。
前記ボウを認識する工程は、前記半導体基板のボウを測定する工程を有することを特徴とする付記6に記載の半導体装置の製造方法。
前記エッチング条件は、ボウが0以上のものとボウが0未満のものとに分けて設定されていることを特徴とする付記5乃至8のいずれか1項に記載の半導体装置の製造方法。
前記ボウを認識する工程の前に、
複数の半導体基板を受け入れる工程と、
前記複数の半導体基板のボウを測定する工程と、
前記複数の半導体基板を、予め設定されている基準に当該半導体基板のボウを照らし合わせて、仕分ける工程と、
を有することを特徴とする付記5に記載の半導体装置の製造方法。
前記エッチング条件は、ボウ毎にチャンバ内に供給する冷却ガスの圧力を相違させたものとなっていることを特徴とする付記5乃至10のいずれか1項に記載の半導体装置の製造方法。
前記エッチング条件には、ボウが0以上の半導体基板用の条件として、前記半導体基板の中央部のガス冷圧力を外周部よりも高くしたものが含まれていることを特徴とする付記5乃至11のいずれか1項に記載の半導体装置の製造方法。
前記エッチング条件には、ボウが0未満の半導体基板用の条件として、前記半導体基板の外周部のガス冷圧力を中央部よりも高くしたものが含まれていることを特徴とする付記5乃至12のいずれか1項に記載の半導体装置の製造方法。
2:仕分部
3:ボウ判定部
10:分類装置
11:基板
12:シリコン酸化膜
13:フォトレジスト膜
14:透過部
15:遮光部
16:マスク
21:チャンバ
22、23:電極
24:高周波電源
25:基板
26:プラズマ
31:シリコン基板
32:不良領域
Claims (6)
- 半導体基板上に膜を形成する工程と、
前記膜が形成された前記半導体基板のボウを認識する工程と、
ボウ毎に応じて予め設定されているエッチング条件から、前記半導体基板のボウに該当するエッチング条件を取得する工程と、
前記エッチング条件を取得する工程において取得したエッチング条件下で前記膜のドライエッチングを行う工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記ボウを認識する工程は、前記半導体基板の形状情報として当該半導体基板に付随しているボウの情報を取得する工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ボウを認識する工程の前に、ボウが予め定められた範囲内にある複数の半導体基板を受け入れる工程を有し、
前記ボウを認識する工程において、前記ボウの範囲を認識することを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記ボウを認識する工程は、前記半導体基板のボウを測定する工程を有することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記エッチング条件は、ボウが0以上のものとボウが0未満のものとに分けて設定されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
- 前記ボウを認識する工程の前に、
複数の半導体基板を受け入れる工程と、
前記複数の半導体基板のボウを測定する工程と、
前記複数の半導体基板を、予め設定されている基準に当該半導体基板のボウを照らし合わせて、仕分ける工程と、
を有することを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089311A JP4992266B2 (ja) | 2006-03-28 | 2006-03-28 | 半導体装置の製造方法 |
US11/584,607 US7648887B2 (en) | 2006-03-28 | 2006-10-23 | Classification apparatus for semiconductor substrate, classification method of semiconductor substrate, and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089311A JP4992266B2 (ja) | 2006-03-28 | 2006-03-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266305A JP2007266305A (ja) | 2007-10-11 |
JP4992266B2 true JP4992266B2 (ja) | 2012-08-08 |
Family
ID=38559637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006089311A Expired - Fee Related JP4992266B2 (ja) | 2006-03-28 | 2006-03-28 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7648887B2 (ja) |
JP (1) | JP4992266B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120234238A1 (en) * | 2011-03-18 | 2012-09-20 | Wei-Yung Hsu | Integrated metrology for wafer screening |
US9490116B2 (en) * | 2015-01-09 | 2016-11-08 | Applied Materials, Inc. | Gate stack materials for semiconductor applications for lithographic overlay improvement |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4750141A (en) * | 1985-11-26 | 1988-06-07 | Ade Corporation | Method and apparatus for separating fixture-induced error from measured object characteristics and for compensating the measured object characteristic with the error, and a bow/warp station implementing same |
JPH03228347A (ja) * | 1990-02-02 | 1991-10-09 | Hitachi Ltd | 半導体素子内部応力制御方式 |
US5376890A (en) * | 1993-06-10 | 1994-12-27 | Memc Electronic Materials, Inc. | Capacitive distance measuring apparatus having liquid ground contact |
JP2000510947A (ja) * | 1996-02-26 | 2000-08-22 | エーディーイー コーポレーション | リアル・タイム/オフ・ライン・アプリケーションのテスト・システム |
US6107114A (en) * | 1998-11-19 | 2000-08-22 | National Semiconductor Corporation | Process flow optimized to protect reflectance of silicon light valve |
JP2001156152A (ja) | 1999-11-25 | 2001-06-08 | Hitachi Cable Ltd | 半導体ウェハの表裏判別方法 |
JP2001267292A (ja) * | 2000-03-17 | 2001-09-28 | Memc Japan Ltd | ウェーハ類の製造方法 |
JP2001297957A (ja) | 2000-04-17 | 2001-10-26 | Nikko Materials Co Ltd | 化合物半導体ウェハ |
JP4615182B2 (ja) * | 2002-08-22 | 2011-01-19 | 株式会社Sumco | 半導体ウェーハの製造方法 |
JP4232605B2 (ja) * | 2003-10-30 | 2009-03-04 | 住友電気工業株式会社 | 窒化物半導体基板の製造方法と窒化物半導体基板 |
-
2006
- 2006-03-28 JP JP2006089311A patent/JP4992266B2/ja not_active Expired - Fee Related
- 2006-10-23 US US11/584,607 patent/US7648887B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070231934A1 (en) | 2007-10-04 |
JP2007266305A (ja) | 2007-10-11 |
US7648887B2 (en) | 2010-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080277768A1 (en) | Silicon member and method of manufacturing the same | |
KR20190048278A (ko) | 실리콘 웨이퍼의 산화물층의 두께 예측 방법 | |
JPWO2008081567A1 (ja) | シリコンウエーハの評価方法 | |
JP4992266B2 (ja) | 半導体装置の製造方法 | |
JP2016183087A (ja) | 炭化珪素エピタキシャル基板の製造方法 | |
US20080020497A1 (en) | Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate | |
JP2000100799A (ja) | 半導体素子の金属配線形成方法及びそのシステム | |
US8030187B2 (en) | Method for manufacturing semiconductor device | |
US6518785B2 (en) | Method for monitoring an amount of heavy metal contamination in a wafer | |
JP5561245B2 (ja) | 半導体基板の評価方法 | |
JP3896919B2 (ja) | シリコンウエーハのNi汚染の評価方法 | |
CN110034018B (zh) | 半导体晶片的制造方法 | |
CN109300781B (zh) | Ono膜层的制造方法 | |
CN100407381C (zh) | 硅构件及其制造方法 | |
JP5729098B2 (ja) | シリコン単結晶ウェーハの評価方法 | |
JP2004031845A (ja) | ゲッタリング能力の評価方法 | |
WO2023282001A1 (ja) | 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法 | |
US8877079B2 (en) | Method and apparatus for manufacturing a semiconductor device | |
JP2005159013A (ja) | シリコン単結晶の検査方法及びシリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法 | |
JP2009272443A (ja) | シリコンウェーハおよびその製造方法 | |
KR20120092847A (ko) | 웨이퍼의 처리 방법 | |
KR100542690B1 (ko) | 반도체 소자의 실리콘 산화막 형성 방법 | |
JP2022033607A (ja) | シリコン単結晶基板中の水素濃度の評価方法 | |
JP2002359200A (ja) | シリコンエピタキシャルウェーハの製造方法および評価方法 | |
JP2005086106A (ja) | ウェーハの金属汚染評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4992266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |