CN100424817C - 半导体用氮化物衬底的制备方法及氮化物半导体衬底 - Google Patents

半导体用氮化物衬底的制备方法及氮化物半导体衬底 Download PDF

Info

Publication number
CN100424817C
CN100424817C CNB2004100879072A CN200410087907A CN100424817C CN 100424817 C CN100424817 C CN 100424817C CN B2004100879072 A CNB2004100879072 A CN B2004100879072A CN 200410087907 A CN200410087907 A CN 200410087907A CN 100424817 C CN100424817 C CN 100424817C
Authority
CN
China
Prior art keywords
warpage
substrate
damaged layer
etching
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100879072A
Other languages
English (en)
Other versions
CN1612290A (zh
Inventor
松本直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1612290A publication Critical patent/CN1612290A/zh
Application granted granted Critical
Publication of CN100424817C publication Critical patent/CN100424817C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

在通过使用气相沉积在基础杂衬底上生成GaN层，然后除去基础衬底而制备的独立GaN膜中，由于层与基础在热膨胀系数和晶格常数方面的差异，翘曲将会高达±40μm至±100μm。由于有此翘曲，通过光刻法制备器件是有挑战性的，将翘曲降低至+30μm至-20μm是本发明的目标。研磨凹向偏离的表面，以赋予其具有伸展作用的损坏层，使表面变成凸面。通过蚀刻除掉已成为凸面的表面上的损坏层，这降低了翘曲。备选地，研磨在已成为凸面的对侧表面上的凸表面，产生损坏层。由于因损坏层已变成为凸面的凹表面，适宜地蚀刻掉损坏层，使翘曲降低。

Description

半导体用氮化物衬底的制备方法及氮化物半导体衬底
技术领域
本发明涉及减少翘曲(reduced-warp)的半导体用氮化物衬底的制备方法及由该方法制备的氮化物半导体衬底。
背景技术
在其上制备半导体器件的衬底是圆形晶片，并且假定通过诸如光刻法、掺杂、扩散和包括化学气相沉积(CVD)的气相沉积等方法在衬底的正面上制造器件，所述的正面必须是平坦的，具有最小翘曲。当在具体作为衬底的硅和在砷化镓上制造半导体器件时，采用具有最小翘曲、抛光成为光学光滑的、镜面抛光的Si和GaAs晶片。
将蓝宝石晶片用作发蓝光二极管的衬底，其中氮化铟镓是发光层。在蓝宝石衬底上形成的InGaN/GaN基LEDs性能良好且是可靠的。蓝宝石衬底十分低廉的成本意味着可以低成本地制造InGaN基LEDs。
然而，蓝宝石也有缺陷。缺陷之一，由于蓝宝石是绝缘体，而不是向底部粘附n电极，采用在粘附n电极的表面上的GaN层，由此需要多余的面积。另一个缺陷在于由于蓝宝石是裂开，它不能沿着自然的裂缝而破裂成为芯片。并且由于GaN和InGaN是生长在杂衬底上的，因而不相称，导致重大的缺陷。
于是在这样的情形下，需要GaN本身作为衬底。可以通过使用气相沉积在杂衬底基座上沉积GaN厚薄，且除去基座，得到GaN自立层，来制造GaN衬底。且关于尺寸，长期等待的50-mm直径的衬底同样也是可能的。
但是，将气相生长的GaN晶体晶片用作生长状态的取向附生沉积晶片。在已经气相沉积且不再有显著的粗糙度且翘曲严重的GaN衬底的正面；向这种衬底上生长GaN和InGaN将不是必要地导致对于蓝宝石衬底情况的缺陷降低。且向生长状态的GaN衬底上用实验方法产生LEDs当然不会比在蓝宝石上制造LEDs更好地进行。
由于在GaN衬底上形成半导体器件是通过光刻法进行的，因此需要具有最小翘曲的平坦的、镜面抛光的晶片作为衬底。抛光和蚀刻技术对于赋予晶片表面光学光滑是必须的。对于充分开发的半导体衬底如Si和GaAs而言，已经确定了抛光和蚀刻技术。如在Czochralski方法或Bridgeman方法中，通过逐渐地固化熔融体，可以生长Si和GaAs晶体。长期以来，通过从液相生长，可以制备具有少量位错的柱状锭体，用内径锯切割锭体，制造晶片。这意味着从开始就使翘曲最小化。
另一方面，由GaN从液相不可能的生长是通过气相沉积进行的。而且，仍然未理解应当采取什么形式的最佳抛光和蚀刻方法。如果GaN是在不同种类的晶体上进行杂沉积，如具有三重对称性的晶体，生长将必须是c-轴定向的。表面为(0001)平面和(0001)平面。由于GaN晶体不具有反向对称性，(0001)平面和(0001)平面不是结晶学上相等的。(0001)面是镓原子在外表面(episurface)上整体线性排列的平面，且(0001)面是氮原子在外表面上整体线性排列的平面。
前者可以称作(0001)Ga面，或简称为Ga面，后者为(0001)N面，或简称为N面。Ga面在物理化学上极其竖硬且粗糙的，并且通过化学试剂是不溶解的。N面在物理化学上同样是牢固的，但被某些类型的强酸和碱腐蚀。GaN晶体具有这种非对称性。
当在基础衬底上生长GaN时，正面和背面或成为Ga面，或成为N面。根据如何选择的基础衬底，可以使正面为Ga面或N面。然后背面成为具有相反极性的面。
为了简单起见，将考虑其中正面为(0001)Ga面且背面为(0001)N面的情况。对于相反的情况，可以做出相同的陈述，以及实施相同的设计特征。
由于本发明的主题是翘曲，由给出翘曲的定义开始。可以将翘曲表达为曲率半径或曲率。这是确切的措辞并且可以局部地给出。即使在其中翘曲是复杂的且衬底具有强烈的粗糙度的情况下，使用局部曲率的措辞可以表达确切的翘曲。例如，也可以表达具有鞍点的翘曲和圆柱透镜状翘曲。
但是，由于在圆形晶片中的均匀翘曲，通常由更简单的措辞来表示翘曲。如果粗糙度是均匀的，根据所给出的翘曲值，相对于来自于在凸面中的中央区域表面的平面，取高度H来测量晶片。这是直觉的，并且有利于测量。由此翘曲测量来确定绝对值。
翘曲的正负号将由其方向给出。图1中指出了该定义。将沿着正面向外弯曲的翘曲称为正的(H＞0)；将沿着正面向内弯曲的翘曲称为负的(H＜0)。
在可以制备具有少量位错的长单晶锭体的情况下-如是Si和GaAs的情况下-由于锭体是用内径锯或线锯切割的，从开始就有轻微的翘曲。但是，为了制备由液相不能生长的GaN晶体，进行气相生长。由于向热膨胀系数不同于GaN的杂衬底上通过异质外延得到GaN晶体，然后除去杂衬底，因而在GaN晶体中出现了相当多的翘曲。该问题不仅是由于热膨胀系数的差别，而且是由于由基础衬底和覆盖的薄膜是不同材料带来的许多位错。位错产生不规则的应力，其是为什么大量位错带来翘曲的原因。
已经从基础衬底移开的生长状态的、片状的、20-50mm直径的GaN晶体具有的翘曲为±40μm至高达±100μm，尽管该值根据基础衬底的种类和晶体平面的取向以及根据气相沉积的参数而不同。
对于在GaN晶片衬底的翘曲如此大量，在其中在晶片上的光刻胶曝光的情形下，其尺寸将会失去平衡。因此，必须大量降低翘曲。同样，必须降低在Si和GaAs晶片中的翘曲，但是，对于GaN而言，为什么必须降低翘曲有特殊的原因。由于GaN是透明的，在具有内置加热器并且加热的基座上设置晶片时，产生没有很多来自加热器的辐射热量去加热GaN晶体。考虑到来自于基座的热传导是主要的热量传递手段，适宜的是GaN晶体的背面是平坦的，其整个表面与基座没有间隙地接触。
上述向外弯曲(正翘曲，H＞0)的实例表明：晶片的中心部分离开了基座。这样的情况仍然是较好的，原因在于来自于周边的热量向着中心传导。相反地，在上述向内弯曲(负翘曲，H＜0)的实例下，由于只有中心与基座接触，晶片停止旋转，导致位置不稳定性。不仅如此，而且源材料气体通过环绕的、升高的区域环行至背面，还导致在衬底的背面上薄膜生长或蚀刻发生。因而，负翘曲比正翘曲更不适宜于半导体制造的需要。
由于生长状态的GaN具有的翘曲H为±40μm至±100μm，首要的目标是将翘曲降低至+30μm至-20μm的范围内。
更有利地是，应当将翘曲降低至+20μm至-10μm的范围内。
而且，如果可能，使翘曲在+10μm至-5μm的范围内将更好地满足制造的需要。
有许多设计晶体生长的方法，以使产品中的翘曲最小化。这些可以大概地分为：通过GaN侧向的过分生长以减轻垂直定向的应力并且降低内应力来降低翘曲的那些，和生长具有竞争作用的两层并且通过该作用的平衡来消除翘曲的那些。这些的每一种都是试图通过沉积参数来降低在晶体中翘曲生长的方式；它们不是在已经制备的晶体中降低翘曲的方式。日本未审查专利申请公开No.H11-186178提出了在GaN晶体中的翘曲和裂纹事件的问题，原因在于当GaN薄膜在Si衬底上生长，产生GaN/Si复合衬底时，产生Si和GaN的热膨胀系数的差别。
该参考文献涉及防止翘曲和裂纹在GaN晶体中发生，SiO2薄膜的条纹形成在Si衬底上，并且当GaN薄膜在衬底上生长时，GaN在SiO2上面的生长不会在最初发生，由此减轻了应力并且降低了在GaN/Si复合衬底上的翘曲。该衬底不是GaN的独立薄膜，而是复合衬底，其中约10μm的GaN薄层提供在Si基底上，所以GaN层中的内应力可以通过具有SiO2插入而降低。
日本未审查专利申请公开No.2002-208757涉及制造具有满意结晶度的氮化物半导体衬底，通过采用侧向过分生长，并且保持在控制下的翘曲，在缺陷集中的衬底全部聚结间界分散。
日本未审查专利申请公开No.2002-335049提出了一种沉积方法，该方法通过侧向过分生长以消除应力，来降低位错，并且也降低翘曲。
日本未审查专利申请公开No.2002-270528提出了一种沉积方法，其中通过侧向过分生长降低位错来使翘曲不产生。
日本未审查专利申请公开No.2002-228798公开了不是作为半导体而是作为反射镜的Si晶体。目标是由Si晶体制造凹形或凸形镜面。为了使Si晶体具有所需要的曲率，必须使其变形。为此，在Si衬底上堆积金刚石薄膜，并且通过金刚石薄膜/Si衬底之间的应力而使Si衬底变形。换言之，强迫原来平面的物品弯曲以使其具有凹形或凸形镜面。该参考文献指出，Si根据金刚石形成参数可以弯曲成为所选择的曲率。
日本未审查专利申请公开No.2003-179022提出了这样的问题：即在大尺寸Si晶片上形成半导体器件后，研磨晶片的背面，并且将背面机械削平以将晶片降低至所需要的厚度，但形成了加工变形层，产生800μm的翘曲，并且蚀刻掉该层需要太多的时间。该参考文献指出：假定认为在Si晶片背面上的加工变形层是无定形的，通过将Si背面曝光于卤素灯5秒，以瞬间将晶片加热至600-700℃并且将加工变形层从无定形转变成为结晶态而消除翘曲。因此，这是一种通过定量地转变加工变形层而不除去该层而消除在晶片中的翘曲的实例。
由于氮化物半导体主要是由下面的方法制备的：使用气相沉积，以在杂衬底上堆积薄膜，并且除去基础衬底，其中由于热膨胀系数的差别和不匹配晶格的常数而高密度地发生位错，翘曲是严重的。尽管提出了各种通过设计消除内应力的生长方法，来消除翘曲的方法，但它们还是不够的。
即使用这种方法，制造大薄膜厚度和大直径的氮化物半导体晶体意味着位错和翘曲会相当多，并且当基础衬底从晶体上除去时，通常产生裂纹。即使晶体不产生裂纹，翘曲将会很大，达到±40μm至高达±100μm。
发明内容
本发明的目的在于这种其中翘曲大的晶体衬底，通过后沉积方法使翘曲降低。
第一个目的在于提出一种加工方法，以便使作为2英寸晶片的氮化物半导体衬底的翘曲值达到+30μm至-20μm的范围内。第二个目的在于提出一种加工方法，以便使GaN衬底的翘曲值达到+20μm至-10μm的范围内。本发明的第三个目的在于可以得到一种加工方法，其中通过后沉积方法使氮化物半导体衬底的翘曲值降低至+10μm至-5μm的范围内。本发明的第四个目的在于得到其中翘曲在+30μm至-20μm的范围内的氮化物半导体衬底。
根据本发明一个方面的氮化物半导体衬底的制备方法提出：通过机械研磨在氮化物半导体衬底中的翘曲，以将损坏层引入弯曲衬底的凹面，由此使凹面伸展，使其接近于平面并且降低翘曲。
根据本发明另一个方面中的氮化物半导体衬底的制备方法，通过机械研磨，将损坏层引入其中有翘曲的氮化物半导体衬底的凹面，使凹面伸展以使其凸起变形；且通过蚀刻凸起变形的表面，以部分或全部地除去损坏层，并且降低凸面，使衬底接近于平面，降低了衬底翘曲。
根据本发明再一个方面中的制备方法，通过机械研磨，将损坏层引入其中有翘曲的氮化物半导体衬底的凹面，使凹面伸展以使其凸起变形；通过蚀刻凸起变形的表面，以部分或全部地除去损坏层，并且降低凸面；且通过机械研磨，将损坏层引入在相反侧上的已经转变成为凹面的表面，使凹面伸展，赋予其凸面；通过蚀刻现在已经凸起变形的表面且降低凸面，使衬底接近于平面，降低了衬底翘曲。
本发明的再一方面是根据下面的制备方法：通过机械研磨，将损坏层引入其中有翘曲的氮化物半导体衬底的凹面，使凹面伸展以使其凸起变形；且通过机械研磨，将损坏层引入在相反侧上的已经转变成为凹面的表面，使凹面伸展，赋予其凸面；通过蚀刻现在已经凸起变形的表面且降低凸面，使衬底接近于平面，降低了衬底翘曲。
从下面结合附图的详细描述中，本发明前面及其它的目的、特征、方面和益处对于本领域的技术人员将变得容易明白。
附图说明
图1是衬底的夸张的、轮廓剖视图，表示对于翘曲的正负号定义，其中沿着正面的凸翘曲为正，沿着背面的凸翘曲为负。
图2为当用#80、#325和#1000金刚石砂粒对2英寸GaN晶片进行研磨操作时，绘制的正面粗糙度(Ra：μm)和损坏层深度的曲线图。水平轴是砂粒(目)数，右边的竖轴是表面粗糙度Ra(μm)的水平，且左边的竖轴是损坏层的深度(μm)。从曲线图中显而易见的是：由于作为介质的砂粒，损坏层的深度越深，表面粗糙度水平变得越大。
图3为当利用KOH溶剂湿法蚀刻后背面研磨GaN晶片的背面(N面)上的损坏层时，绘制的翘曲H的测量值对于蚀刻深度测量值的曲线图。水平轴为蚀刻深度(μm)，且竖轴为晶片翘曲H(μm)。从该曲线图明显的是，对初始-33μm的凹翘曲(沿着正面向内弯曲)的晶片进行蚀刻降低了翘曲。当蚀刻约5μm时，翘曲变为常数，约-10μm左右，不降低至低于此。
图4为利用氯等离子体，干法蚀刻已经研磨的GaN晶片的正面(Ga面)上的损坏层时，绘制的翘曲H的测量值对于蚀刻深度测量值的曲线图。水平轴为正面的蚀刻深度(μm)，且竖轴为晶片翘曲H(μm)。从该曲线图明显的是，对初始+41μm的凸翘曲(沿着正面向外弯曲)的晶片进行蚀刻降低了翘曲。当蚀刻约6μm时，翘曲变为常数，约+10μm左右，不降低至低于此。
图5为解释本发明用于降低晶片中的翘曲的基本技术的晶体剖视图，该基本技术结合通过研磨形成损坏层和通过蚀刻减少损坏层。直线表示位错，且斑点损坏层。图5A解释用于这样的情形的技术：其中后生长的衬底晶体沿着正面凸起弯曲(H＞0)，其中研磨背面在背面上产生损坏层，背面伸展且降低了翘曲。图5B解释用于这样的情形的技术：其中后生长的衬底晶体沿着正面凹陷弯曲(H＜0)，其中研磨正面向正面上引入损坏层，正面伸展且降低了翘曲。图5C解释用于这样的情形的技术：其中研磨背面，过分产生损坏层，导致沿着正面的凹翘曲，其中通过蚀刻除去在背面上的损坏层，其使损坏层变薄，降低了翘曲。
具体实施方式
发明详述
将更详细地解释本发明中从制备GaN衬底至研磨和蚀刻的阶段。
1.生长GaN锭体
根据在日本未审查专利申请公开Nos.2000-12900和2000-22212中所述的方法，制备GaN独立层。取向附生侧向生长过度(ELO)掩膜位于(111)GaAs晶片上，并且通过气相取向附生技术如氢化物或金属有机氯化物气相取向附生(HVPE或MO-氯化物VPE)生长GaN。
在ELO掩膜上生长GaN，以降低晶体中的应力，而且进行小平面的生长，以减少位错。该沉积产生100μm至数个mm厚的GaN，并且除去GaAs衬底，得到独立的GaN衬底。
用于除去GaAs基础衬底的技术包括用王水溶解、通过抛光削去和通过卸下方法脱层。生长薄的GaN膜提供简单、独立的GaN晶片；当厚时，将它们用晶片锯切割，得到多个晶片。
GaAs已被除去后的生长状态的GaN晶体通常通过沿着其背面是凸起的，并且翘曲幅值H通常为±40μm至高达±100μm。沿着背面的粗糙度(Rmax)可以为10μm或以上。发生这种严重的翘曲，归因于基础衬底和GaN之间热膨胀系数之间的大差别，以及由它们不匹配的晶格产生的大量位错。尽管进行刚才讨论的掩膜利用侧向过度生长技术，但这种翘曲的产生是不可避免的。
为了使GaN衬底能够用于在它们上面制备半导体器件，必须降低翘曲，并且使正面和背面平整(降低表面粗糙度)。以下将进行对本发明的讨论。
2.评价在磨过的衬底中的损坏层
通过使用扫描电子显微术(SEM)和阴极发光(CL)的横截面观察，来评价在衬底上的后研磨损坏层。
由观察的结果，明显的是，在采用#325金刚石砂粒研磨GaN晶体面的衬底上，损坏层的深度为约4.8μm。
金刚石砂粒的目(尺寸)与表面粗糙度相关。砂粒越粗，用砂粒研磨的表面将越粗糙。由更细的砂织构，用砂粒研磨的面将变得平坦。相反，由于损坏层来自研磨，损坏层应当承担砂粒粗糙度的关系。这意味着，通过砂粒织构的粗糙度，应该在损坏层的厚度和表面粗糙度之间存在相关性。
给定这些考虑，研究了损坏层厚度和表面粗糙度之间的关系。结果示于图2的曲线中。水平轴是目(#)。幅值越大，砂粒越细。在曲线图中绘制的是用#80、#325和#1000砂粒刨平的GaN晶体上的损坏层与粗糙度。在左边的竖轴表示损坏层的深度(以μm表示的厚度)，而在右边的竖轴表示表面粗糙度Ra(μm)。
从曲线图中将会理解的是，表面粗糙度越小，损坏层越薄。损坏层的深度与所采用的金刚石砂粒的晶粒大小相关。此点的重要性在于可以控制损坏层的深度。使用细织构的砂粒使损坏层变小，并且使其光滑。同理，使用粗糙织构的砂粒，故意使所产生的损坏层厚。
用适宜织构的砂粒研磨在GaN衬底面上光滑且产生损坏层。损坏层产生伸展表面的作用，损坏层在该表面上形成。如果该作用过大，晶体将会向相反的方向弯曲。为了校正此，应当部分地除去损坏层，并且为此，进行蚀刻。对于蚀刻，试验了使用化学试剂的湿式蚀刻和使用等离子体的干式蚀刻。
3.正面湿式蚀刻的研究
加工后，将GaN衬底的表面进行湿式蚀刻。将KOH(水溶液，8N浓度)加热至80℃，并且通过将GaN衬底浸渍在该溶液中而将其进行湿式蚀刻。但是，翘曲没有改变。这意味着在通过抛光产生损坏层的GaN晶体面未被KOH湿式蚀刻。
GaN的(0001)面具有极性。一个面(Ga面)被镓原子封端，且另一面(Ga面)被氮原子封端。Ga面坚硬且稳定，且是化学稳定的。不存在可以有效地蚀刻Ga面的化学试剂。由于正面是Ga面且背面是N面，当将衬底浸渍入KOH溶液中时，背面N面被轻微蚀刻，而正面的Ga面根本未蚀刻。由于抛光的正面具有损坏层，KOH不会除去正面的损坏层。
文献报道了用强碱如加热的KOH或强酸如H3PO4湿式蚀刻GaN。但这种实例仅相当于N面的腐蚀。本发明人制造的GaN拥有复合的正面，其中N面和Ga面交替地出现。由于在蚀刻剂如KOH或H3PO4中湿式蚀刻GaN仅蚀刻N面，产生凹坑，正面以高低不平结束。尽管努力去抛光正面，其以毁坏结束，什么也不等于。因此最终，证明对正面(Ga面)的湿式蚀刻是不可能的。
4.背面湿式蚀刻
研磨GaN衬底的背面(N面)。通过抛光在背面上产生损坏层，并且衬底沿着背面凸起弯曲(翘曲：负)。发现：当用80℃的8N KOH溶液或用H3PO4磷酸湿式蚀刻具有负翘曲的衬底时，随着蚀刻时间的流逝，翘曲的绝对值降低。即，背面-是N面-被强碱和强酸蚀刻，并且由于逐渐降低的损坏层的极小降低，翘曲被降低。这意味着：背面抛光和湿式蚀刻形成了一种可以用来降低翘曲的方法。
使用该方法的结果示于图3中。在与刚才提及的那些相同的背面湿式蚀刻条件下，GaN衬底的背面被蚀刻。在曲线图中的水平轴表示湿式蚀刻的深度(μm)，且竖轴表示翘曲(μm)。从曲线图中明显的是：湿式蚀刻其正面初始为-33μm翘曲的凹衬底，降低了翘曲。当蚀刻了约5μm时，翘曲成为约-10μm；超过它的蚀刻不会导致-10μm翘曲的降低。
此外，在数μm下的厚度改变，其处于没有问题的水平上。
湿式蚀刻衬底的背面，使GaN晶体-其正面被完全镜面抛光的是透明的-支纹外观如磨砂玻璃。这是因为背面被表面粗糙化。由于翘曲降低，在其中对于背面为玻璃状是可接受的情形下，可以以那种状态使用衬底。
但是，其中背面为玻璃状的情形将会产生问题-其中背面必须是如镜的表面。在这样的情况下，必须进行通过湿式蚀刻背面除去损坏层的安排。当通过湿式蚀刻进行去除时，背面不会成为磨砂玻璃样的。
注意到：湿式蚀刻Ga面是不可能的而湿式蚀刻N面是可能的事实。可以通过湿式蚀刻或干式蚀刻而除去N面(背面)的损坏层。对于正面，只有通过干式蚀刻进行去除。
5.正面干式蚀刻的研究
由于湿式蚀刻是无效的，对于蚀刻正面(Ga面)的唯一选择就是干式蚀刻。假定干式蚀刻是可行的，通过该手段，除去沿着GaN衬底的正面的损坏层应当是可能的。
在下面的条件下进行GaN干式蚀刻可以蚀刻正面。
设备：                    活性离子蚀刻器
气体：                    卤素气体(氯气)
氯气流速：                5sccm至100sccm
蚀刻期间的压力：          0.1Pa至10Pa
等离子体电源：            天线-100W至500W
                          偏流-5W至20W
图4中绘制的是在下面的条件下干式蚀刻GaN衬底的正面(Ga面)时，正面蚀刻深度与翘曲之间的关系：氯气流速＝10sccm；压力＝1Pa；天线电源300W；偏流10W。水平轴是蚀刻深度(μm)；竖轴是翘曲(μm)。尽管翘曲开始为40μm，所进行的蚀刻使翘曲降低：当蚀刻深度为0.8μm时，翘曲降低至+30μm；1.3μm蚀刻深度时，翘曲降低至+22μm；2μm蚀刻深度时，翘曲降低至+16μm；3.6μm蚀刻深度时，翘曲降低至+13μm；5.5μm蚀刻深度时，翘曲降低至+10μm；且当蚀刻深度进行至超过6μm时，翘曲不再降低，保持在+10μm的水平上。
认识到：尽管由于正面是Ga面，通过湿式蚀刻技术不能蚀刻正面，用干式蚀刻技术-活性离子蚀刻(RIE)-Ga面也能被蚀刻。于是，认识到通过所述的蚀刻，正翘曲(在正面的凸起)降低。这是关键的发现。对于正面上的损坏层，使该层与正翘曲(沿着正面的凸起)接触。由于赋予正翘曲的那些因为正面被降低而被降低，使翘曲降低。这是似乎合理的解释。
6.背面干式蚀刻的研究
在与正面相同的条件下，可以在GaN衬底的背面(N面)上进行干式蚀刻。根据使用氯离子体的干式蚀刻，也可以从背面除去损坏层。从背面除去损坏层使翘曲从相对于正面凹陷的改变为相对于正面凸起的。(翘曲将头部从正向改变为负向)。并且在衬底背面上除去损坏层可以在不损坏背面的表面光滑度下进行。
7.控制翘曲
这里，清楚地是，通过组合研磨等机械方法和干式蚀刻，可以控制翘曲。当研磨正面(Ga面)或背面(N面)时，损坏层都形成。损坏层在研磨面上产生压缩力，倾向于使其伸展。因此，当在正面上制成损坏层时，正面凸起偏转。当在两个面上都制成损坏层时，背面凸起偏转。可以通过损坏层的厚度d改变翘曲率，并且可以通过干式蚀刻除去损坏层。因此，如果降低损坏层的厚度，翘曲将会从凸起变成凹陷。这就是为什么可以通过损坏层的形成来控制翘曲的原因。
这样的实例解释于图5中。在晶片中绘制的多条竖线表示位错。此外，晶片的正/背面绘制有细点；这些是由研磨产生的损坏层。图5A解释用于其正面是凸起(H＞0)的晶片技术，其中研磨凹陷的背面在背面上产生损坏层，降低了翘曲。图5B解释用于其正面是凹陷(H＜0)的晶片技术，其中研磨凹陷的正面在正面上产生损坏层，降低了翘曲。图5C解释用于背面干式蚀刻的技术，其中研磨其正面是凹陷(H＜0)的晶片背面，在背面上产生损坏层，且使在背面上的损坏层减少，且使其变薄。
在通过在杂衬底上气相沉积，从杂衬底中除去基础衬底而沉积的GaN衬底中，翘曲为±40至高达±100μm。因此，如果翘曲大，在通过光刻法制备器件期间，在光学曝光图案中的误差将会很大。当接触曝光衬底，向其施压时，如果有翘曲，衬底可以碎裂。因此，在GaN衬底中的翘曲必须为+30μm至-20μm。更适宜的是，翘曲为+20μm至-10μm，并且最佳的是它为+10μm至-5μm。
GaN衬底是透明的。通过金属有机化学气相沉积(MOCVD)或分子束外延，或在晶片上的气相沉积电极在GaN晶片上形成薄膜是指：将它们放置在具有内置加热器的基座上并且加热；但由于晶片是透明的，它们未足够地吸收来自加热器的热量。晶片吸收来自基座由于热传导的热量而不是辐射热量。由于吸收的方式是热传导，它对于晶片与基座是怎样接触产生影响。为了使加热均匀，必须使晶片和基座之间的接触状态均匀。如果在晶片中存在翘曲，热传导将会限于中央部分(凹翘曲)，或至周边部分(凸翘曲)。由于这样的翘曲，均匀加热是不可能的，在晶片中设置强烈的、径向的温度分布。因而，制备的器件的特征最后是不一致的。在此方面，GaN衬底与Si和GaAs衬底极不相同。
因此，只要涉及翘曲，对GaN衬底施加的条件比Si或GaAs衬底的条件更严格。由于为了使热传导均匀，寻求与基座全面均匀的接触，零翘曲是理想的。其中容忍翘曲的扩展在零之上和之下是不相同的：其中之上、翘曲为凸起的公差高达30μm，且之下、翘曲为凹陷的，达到20μm。
因此，可以容忍的翘曲范围为：
范围(a)：+30μm至-20μm；
范围(b)：+20μm至-10μm；和
范围(c)：+10μm至-5μm
本发明有益的特征
如果由于翘曲大，在GaN晶体晶片上通过光刻法制造半导体器件，所述的GaN晶体晶片是通过使用气相沉积在杂衬底上生长GaN且除去杂衬底而得到的，在转印的图案中的误差将会显著。并且当将晶片真空夹紧时，将会在晶片中出现裂纹的情况。
由于本发明使晶片的翘曲在+30μm至-20μm范围内，即使真空夹紧时，晶片也不会碎裂。根据本发明的晶片，即使在晶片上设置用于接触曝光的掩膜，也不会碎裂。由于没有翘曲，将掩膜图案准确地转印在光刻胶上，并且不会在光学曝光的图案中出现误差。这些特征提高了器件制造产量。
由于利用损坏层来消除翘曲，本发明的损坏层以某种程度的保留。沿着背面的损坏层最大50μm，且沿着正面的损坏层最大10μm在某些情况下将会存在。沿着正面的损坏层是如此之薄，以致于在制造器件时不是障碍。即使沿着背面，由于损坏层为50μm或以下，不会在晶片处理基操作后出现破裂，如裂纹的生长或裂缝的发生。
本发明人发现的是，用具有粗糙筛目的砂粒研磨氮化衬底表面产生损坏层，并且损坏层具有伸展表面的效果，并且通过蚀刻降低损坏层，倾向于伸展的该作用使表面缩短。因而，本发明的新技术在于：通过向正面/背面引入(研磨)损坏层，并且部分除去该层，来生产具有最小翘曲的平面衬底。
当将翘曲、包括其信号考虑进去时，正面损坏层引入S和背面蚀刻T增加了翘曲H，而正面蚀刻U和背面损坏层引入W降低了翘曲H。这是指：
H累计增加的方法-            正面损坏层引入S，背面蚀刻T
H累计降低的方法-            正面蚀刻U，背面过程变形层引入W
由于正面损坏层引入S和正面蚀刻U是独立的方法，它们不必形成一对。同样，由于背面蚀刻T和背面损坏层引入W是独立的方法，它们不必形成一对。但由于必须使用蚀刻方法来除去损坏层，正面损坏层引入S必须在正面蚀刻U之前进行。同样，背面损坏层引入W必须在背面蚀刻T之前进行。
更进一步，这些方法的正负号用来表示增加/降低翘曲。因此，S和T取正值；U和W取负值。由于因蚀刻产生的翘曲改变的绝对值小于因损坏层产生的翘曲改变的绝对值，S+T为正；U+W为负。即：
S＞0；T＞0            (1)
U＜0；W＜0                    (2)
S+U＞0                        (3)
W+T＜0                        (4)
若初始翘曲为Hi且最终翘曲为Ho，那么基本上：
Hi+S+U+W±T＝Ho                (5)
理想的是，最终翘曲Ho为0，但最佳范围约为0，且满意的是具有的范围为：
+30μm≥Ho≥-20μm            (6)
假定等式(5)的有效性，这意味着：通过正面研磨增加翘曲(因为S为正)，通过正面蚀刻降低翘曲(因为U为负)，通过背面研磨减少翘曲(因为W为负)，且通过背面蚀刻增加翘曲(因为T为正)，得到适宜的(-20μm至+30μm)的最终翘曲Ho。为了简单起见，最终翘曲可以假定Ho为0。给出等式(1)至(4)中的参数，不管最初翘曲Hi，都应该使最终翘曲为0，否则在适宜的范围(6)内。
然而，沿着正面的损坏层的最终厚度为10μm或以下的事实对S+U施加了一个限制(正值)。反过来，沿着背面的损坏层的厚度为50μm或以下的事实对W+T施加了一个限制(负值)
由于W+T可以为绝对值相当大的负值，其中初始翘曲Hi为正的实现表明本发明的自由度特别大，本发明更容易体现。
当初始翘曲Hi为正-即，当沿着正面(Ga面)为凸面时-那么步骤S和U可以省略，并且可以简单地根据下式降低翘曲：
(Hi＞0)    Hi+W+T＝Ho            (7)
换言之，这意味着，单独的背面研磨W和背面蚀刻T就足够了。而且，如果其为通过背面研磨可以精确地控制翘曲的情况，那么背面蚀刻T可以省略。即，这样的情况使其：
(Hi＞0)    Hi+W＝Ho                (8)
这表明可以单独由背面研磨W来消除翘曲(实施方案3)。
在其中初始翘曲Hi为负的实例下，-即，当沿着正面(Ga面)为凹面时-那么由于必须增加H，需要S和T(S、T都为正)。但是假定如此，由于需要T来限定W，可以省略的仅为正面蚀刻U。那么在这种情况下可以的是：
(Hi＜0)    Hi+S+W+T＝Ho            (9)
这表明可以分别通过正面研磨S，背面研磨W和背面蚀刻T来缩小翘曲(实施方案2)。
尽管如此，在其中初始翘曲Hi为负的某些情况下，使用四个步骤将是可取的：
(Hi＜0)    Hi+S+U+W+T＝Ho            (10)
这表明可以分别通过正面研磨S，正面蚀刻U，背面研磨W和背面蚀刻T来缩小翘曲(实施方案1)。
即使当初始翘曲Hi为正时，也可以利用技术(9)和(10)。因此，一起记录下的本发明可能的技术如下：
(Hi＞0)    Hi+W＝Ho                  (8)
(Hi＞0)    Hi+W+T＝Ho                (7)
(Hi正/负)    Hi+S+W+T＝Ho            (9)
(Hi正/负)    Hi+S+U+W+T＝Ho          (10)
实施方案
如上所述，通过HVPE在GaAs基础衬底上生长GaN。除去GaAs基础衬底，提供自立的、独立的GaN晶体。由此得到的生长状态的GaN晶体衬底的直径为50.8mm(2英寸)且厚度为500μm。
衬底沿着正面(Ga面)具有凹度，其中翘曲的绝对值为40μm或以上(H＜-40μm)。正面的表面粗糙度Rmax为10μm或以上。采用尖针表面光度仪(“Surfcom”，由Tokyo Seimitsu Co.制造)测量表面粗糙度和翘曲。
通过蜡将GaN晶体粘附到由氧化铝陶瓷制成的台板上，并且在下表所列的条件进行研磨：
表I  GaN晶体衬底正-/背-面研磨条件
Figure C20041008790700191
在研磨后即刻，仍然附着于抛光台板的GaN晶体衬底的平面度(翘曲)为±2μm，且表面粗糙度Rmax为0.5μm。由于抛光台板十分平坦，这显而易见的是，在牢固地粘附于台板的衬底中的翘曲将很微小。
将抛光台板加热至100℃，以从台板上剥离掉GaN晶体衬底。
将从抛光台板上剥离下来的GaN晶体衬底在异丙醇中超声波清洗。然后测量在各个阶段的GaN衬底中的翘曲。
在正面(Ga面)和背面(N面)进行刚才所述的研磨。
研磨产生损坏层。准备对衬底进行蚀刻，以便研磨后立即除去损坏层。尽管可以使用KOH对N面(背面)进行湿式蚀刻，在Ga面(正面)上，由于湿式蚀刻是无效的，进行使用氯等离子体的干式蚀刻。当然，也可以对背面进行干式蚀刻。蚀刻条件如下：
表II    干式蚀刻参数
  设备   活性离子蚀刻器
  气体   氯
  氯气流速   10sccm
  蚀刻期间压力   1Pa
  等离子体电源   天线：300W；偏流：10W
正面或背面都可以首先进行研磨。对于下面的程序A和程序B，指示相应的顺序。设置程序并不是必须的，所以蚀刻操作通常根据研磨条件；可以研磨衬底的两个面，在此之后，于是可以蚀刻两个面(程序C和程序D)。
由于在相应的阶段后进行清洗和干燥，如在从抛光台板剥离衬底时和蚀刻之后，以下将它们省略。
程序A
·正面研磨
·正面干式蚀刻(氯等离子体)
·背面研磨
·背面湿式蚀刻(KOH)，或干式蚀刻(氯等离子体)
更略微详细的写出的程序顺序如下：
生长衬底→粘附于台板→研磨正面→从台板剥离(卸下)→干式蚀刻正面→粘附于台板→研磨背面→从台板剥离(卸下)→湿式蚀刻或干式蚀刻背面。
程序B
·背面研磨
·背面湿式蚀刻(KOH)，或干式蚀刻(氯等离子体)
·正面研磨
·正面干式蚀刻(氯等离子体)
更略微详细的写出的程序顺序如下：
生长衬底→粘附于台板→研磨背面→从台板剥离(卸下)→湿式蚀刻或干式蚀刻背面→粘附于台板→研磨正面→从台板剥离(卸下)→干式蚀刻正面。
程序C
·正面研磨
·背面研磨
·正面干式蚀刻(氯等离子体)
·背面湿式蚀刻(KOH)，或干式蚀刻(氯等离子体)
程序D
·背面研磨
·正面研磨
·背面湿式蚀刻(KOH)，或干式蚀刻(氯等离子体)
·正面干式蚀刻(氯等离子体)
在下面所示的实施方案1中，采用程序A，其中在下面的状态下测量衬底翘曲：无后生长状态，与台板粘附的后研磨粘附状态，从台板剥离的自由状态，正面蚀刻后的自由状态，背面研磨后与台板粘附的粘附状态，和背面蚀刻后的自由状态。
实施方案1：        凹翘曲(H＜0)：正面研磨→
                   正面DE→背面研磨→背面DE
GaAs基础衬底被除去的(2英寸φ，500-μm厚)GaN晶体自由状态中的翘曲为H＝-50μm(正面凹度)。将背面粘附至抛光台板上，并且研磨正面。研磨条件如上所述。在处于粘附状态的粘附的GaN晶体中，后研磨正面翘曲的绝对值不超过1μm。在台板剥离的自由状态的GaN晶体中，翘曲为H＝+30μm。
这意味着，沿着正面，晶片已经凸起。原因在于，由于已经将厚的损坏层通过研磨引入正面，并且该损坏层产生倾向于伸展正面的应力。由于在正面上存在损坏层是不可接受的，对正面进行用氯等离子体的干式蚀刻(DE)。然后，证明翘曲为H＝+10μm。尽管沿着正面的凸起条件本身没有变化，但翘曲的量还是降低了。此外，将正面粘附于台板，并且研磨背面。研磨条件如上所述。在牢固地附粘于台板的GaN晶体中，后研磨背面的翘曲不超过1μm。
已从台板分离的处于自由状态的GaN晶体中的翘曲为-20μm。原因在于，由于通过研磨已经沿着背面产生了损坏层，并且该损坏层具有伸展该表面的作用。背面接着进行干式蚀刻后处于自由状态的翘曲为H＝-5μm。这表明大部分具有的翘曲消失了。根据本发明，该翘曲充分地满足条件：+30μm≥H≥-20μm；更优选它满足条件：+20μmH≥-10μm；且事实上它满足最佳条件：+10μm≥H≥-5μm。
研磨出现了损坏层，并且由于该层强迫地伸展研磨的表面，翘曲向相反侧的改变。并且其进一步的重要性在于：通过蚀刻除去损坏层，翘曲以对应于所除去的量而缩小。总之，这表明通过结合研磨和蚀刻，可以降低或消除翘曲。
表III 实施方案1
在下面的时刻的翘曲改变：晶体生长后即刻，正面研磨后，卸下后，正面干式蚀刻后，背面研磨后，卸下后，和背面干式蚀刻后
  阶段 翘曲H(μm)
  晶体生长后即刻(自由状态)   -50
  正面研磨后(粘附状态)   0
  卸下后(自由状态)   +30
  正面干式蚀刻后(自由状态)   +10
  背面研磨后(粘附状态)   0
  卸下后(自由状态)   -20
  背面干式蚀刻后(自由状态)   -5
实施方案2：         凹翘曲(H＜0)：正面研磨→
                    背面研磨→背面DE
实施方案2是其中实施方案1的正面干式蚀刻(DE)被省略的方案。
GaAs基础衬底被除去的(2英寸φ，500-μm厚)GaN晶体自由状态中的翘曲为H＝-50μm(正面凹度)。将背面粘附至抛光台板上，并且研磨正面。研磨条件如上所述。在处于粘附状态的粘附的GaN晶体中，后研磨正面翘曲的绝对值不超过1μm。在台板剥离的自由状态的GaN晶体中，翘曲为H＝+30μm。
这意味着，沿着正面，晶片已经凸起。原因在于，由于已经将厚的损坏层通过研磨引入正面，并且该损坏层产生倾向于伸展正面的应力。不在正面进行干式蚀刻(DE)，但将正面粘附于台板，并且研磨背面。研磨条件如上所述。在背面研磨中，有发生局部裂纹的情况。在牢固地附粘于台板的GaN晶体中，后研磨背面的翘曲不超过1μm。
已从台板分离的处于自由状态的GaN晶体中的翘曲为-30μm。原因在于，由于通过研磨已经沿着背面产生了损坏层，并且该损坏层具有伸展该表面的作用。接着干式蚀刻背面。然后，处于自由状态的翘曲为H＝-20μm。根据本发明，该翘曲满足条件：+30μm≥H≥-20μm。该翘曲范围在光刻法可能的范围内。此处特别的重要性在于：由于不进行正面蚀刻，消除了使H为正的因素。
表IV实施方案2
在下面的时刻的翘曲改变：晶体生长后即刻，正面研磨后，卸下后，背面研磨后，卸下后，和背面干式蚀刻后
  阶段 翘曲H(μm)
  晶体生长后即刻(自由状态)   -50
  正面研磨后(粘附状态)   0
  卸下后(自由状态)   +30
  正面干式蚀刻后(自由状态)   -
  背面研磨后(粘附状态)   0
  卸下后(自由状态)   -30
  背面干式蚀刻后(自由状态)   -20
实施方案3：凸翘曲(H＞0)：背面研磨
GaAs基础衬底被除去的(2英寸φ，500-μm厚)GaN晶体自由状态中的翘曲为H＝+30μm(正面凸度)。将晶体粘附至陶瓷台板上，并且研磨两个面以便降低损坏层。这表明采用的是细砂研磨。Ra不超过5nm。
在此实施方案中，可以在不产生正面损坏层和没有蚀刻的条件下消除翘曲，这是更简单的。将正面粘附于抛光台板，并且研磨背面。研磨条件如上所述。在牢固地附粘于台板的GaN晶体中，后研磨背面的翘曲不超过1μm。在已经卸下、处于自由状态的GaN晶体中的翘曲为+10μm。由于翘曲为“+”，不进行背面蚀刻。此实施方案中的重要性-其中翘曲为凸起的情况-在于：可以简单地通过向背面引入损坏层来缩小翘曲。
表V实施方案3
在下面的时刻的翘曲改变：晶体生长后即刻，背面研磨后，卸下后
  阶段 翘曲H(μm)
  晶体生长后即刻(自由状态)   +30
  正面研磨后(粘附状态)   -
  卸下后(自由状态)   -
  正面干式蚀刻后(自由状态)   -
  背面研磨后(粘附状态)   0
  卸下后(自由状态)   +10
  背面干式蚀刻后(自由状态)   -
此处，如果背面研磨后的翘曲为负(沿着背面的凸面)，蚀刻表面，以除去部分损坏层将使表面更接近于平坦(H→0)。
仅选择了所选择的实施方案来举例说明本发明。但是，对于本领域技术人员而言，从上面所公开的内容显而易见的是：可以在没有离开由后附权利要求所定义的范围的条件下，作出各种变化和改进。此外，提供上面根据本发明实施方案的描述只是用于举例说明的目的，并不是用于限制由后附权利要求及它们的等同替换所定义的本发明。

Claims (7)

1. 一种制备氮化物半导体衬底的方法，该方法通过机械研磨，以将损坏层引入具有翘曲的氮化物半导体衬底凹陷弯曲的表面，并且通过控制待研磨表面的表面粗糙度获得受控深度的损坏层以使凹表面伸展，使凹表面接近于平坦，并且降低翘曲。
2. 一种氮化物半导体衬底的制备方法，该方法包括：
机械研磨，将损坏层引入其中有翘曲的氮化物半导体衬底的凹表面，使凹表面伸展，以使凹表面凸起变形；且
蚀刻凸起变形的表面，以至少部分除去损坏层，并且降低凸表面，使衬底接近于平面且降低衬底翘曲。
3. 一种氮化物半导体衬底的制备方法，该方法包括：
机械研磨，将损坏层引入其中有翘曲的氮化物半导体衬底的凹表面，使凹表面伸展以使其凸起变形，由此使相反侧上的表面变成凹陷；
蚀刻凸起变形的表面，以至少部分除去损坏层，并且降低凸表面；
机械研磨，将损坏层引入在相反侧上的已经变成凹陷的表面，使所述相反侧的凹表面伸展且使所述相反侧的凹表面凸起；和
蚀刻所述相反侧的凹表面凸起变形的表面，以降低所述凸起变形表面，使衬底接近于平面，降低了衬底翘曲。
4. 一种氮化物半导体衬底的制备方法，该方法包括：
机械研磨，将损坏层引入其中有翘曲的氮化物半导体衬底的凹表面，使凹表面伸展以使其凸起变形，由此使相反侧上的表面变成凹陷；
机械研磨，将损坏层引入在相反侧上的已经变成凹陷的表面，使所述相反侧的凹表面伸展且使所述相反侧的凹表面凸起；和
蚀刻所述相反侧的凹表面凸起变形的表面且降低凸表面，使衬底接近于平面，降低了衬底翘曲。
5. 一种具有Ga面的氮化物半导体衬底，其特征在于，使沿着Ga面的凸翘曲的正负号为正，且沿着Ga面的凹翘曲的正负号为负，其中，当附加有可应用的正负号、衬底周边所处的平面与衬底中心点之间的距离值被定义为翘曲H，那么+30μm≥H≥-20μm；且在衬底的正面上存在10μm或以下厚度的损坏层或者在衬底的背面上存在由机械加工产生的50μm或以下厚度的损坏层。
6. 根据权利要求5中所述的氮化物半导体衬底，其中+20μm≥H≥-10μm 。
7. 根据权利要求5中所述的氮化物半导体衬底，其中+10μm≥H≥-5μm。
CNB2004100879072A 2003-10-30 2004-10-27 半导体用氮化物衬底的制备方法及氮化物半导体衬底 Expired - Fee Related CN100424817C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003370430 2003-10-30
JP2003-370430 2003-10-30
JP2003370430A JP4232605B2 (ja) 2003-10-30 2003-10-30 窒化物半導体基板の製造方法と窒化物半導体基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101463310A Division CN101339926A (zh) 2003-10-30 2004-10-27 半导体用氮化物衬底及其制备方法

Publications (2)

Publication Number Publication Date
CN1612290A CN1612290A (zh) 2005-05-04
CN100424817C true CN100424817C (zh) 2008-10-08

Family

ID=34420198

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100879072A Expired - Fee Related CN100424817C (zh) 2003-10-30 2004-10-27 半导体用氮化物衬底的制备方法及氮化物半导体衬底
CNA2008101463310A Pending CN101339926A (zh) 2003-10-30 2004-10-27 半导体用氮化物衬底及其制备方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2008101463310A Pending CN101339926A (zh) 2003-10-30 2004-10-27 半导体用氮化物衬底及其制备方法

Country Status (7)

Country Link
US (5) US7229926B2 (zh)
EP (1) EP1528591B1 (zh)
JP (1) JP4232605B2 (zh)
KR (1) KR20050041988A (zh)
CN (2) CN100424817C (zh)
DE (1) DE602004022002D1 (zh)
TW (1) TWI352379B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102586889A (zh) * 2011-01-14 2012-07-18 财团法人交大思源基金会 平整化氮化物基板的方法
CN103430281A (zh) * 2011-07-21 2013-12-04 新东工业株式会社 用于半导体元件的基板的处理方法
CN105814244A (zh) * 2013-12-20 2016-07-27 日本碍子株式会社 包含氮化镓层的基板及其制造方法

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340747A (ja) * 2003-11-04 2005-12-08 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
US7276779B2 (en) 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
JP4525309B2 (ja) * 2004-11-19 2010-08-18 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の評価方法
EP1681712A1 (en) * 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
JP4696886B2 (ja) * 2005-12-08 2011-06-08 日立電線株式会社 自立した窒化ガリウム単結晶基板の製造方法、および窒化物半導体素子の製造方法
JP2007161535A (ja) * 2005-12-14 2007-06-28 Sumitomo Electric Ind Ltd 半導体結晶基板の製造方法
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
JP4939087B2 (ja) * 2006-03-15 2012-05-23 住友電気工業株式会社 窒化ガリウム系基板、窒化ガリウム系基板の評価方法及び窒化ガリウム系基板の製造方法。
JP4992266B2 (ja) * 2006-03-28 2012-08-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
TWI452617B (zh) * 2006-07-26 2014-09-11 Freiberger Compound Mat Gmbh 平滑化第三族氮化物基材之方法
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
KR101172364B1 (ko) 2006-11-02 2012-08-08 삼성코닝정밀소재 주식회사 질화갈륨 단결정 기판 및 표면 가공방법
US7902039B2 (en) * 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
MY153017A (en) * 2007-02-16 2014-12-31 Sumitomo Bakelite Co Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device
JP5260881B2 (ja) * 2007-03-20 2013-08-14 三菱瓦斯化学株式会社 Ｍｇ含有ＺｎＯ系混晶単結晶、その積層体およびそれらの製造方法
JP5045292B2 (ja) * 2007-07-27 2012-10-10 三菱化学株式会社 窒化物半導体基板の製造方法
US20090114345A1 (en) * 2007-11-07 2009-05-07 Sumitomo Metal Mining Co., Ltd. Method for manufacturing a substrate for mounting a semiconductor element
KR100969812B1 (ko) * 2007-12-12 2010-07-13 주식회사 실트론 자가 분리를 이용한 질화갈륨 단결정 기판의 제조 방법
JP5040721B2 (ja) * 2008-02-22 2012-10-03 住友電気工業株式会社 窒化物半導体装置およびその製造方法
JP4395812B2 (ja) 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP4404162B2 (ja) * 2008-02-27 2010-01-27 住友電気工業株式会社 窒化物半導体ウエハ−
JP5104830B2 (ja) * 2008-09-08 2012-12-19 住友電気工業株式会社 基板
KR20110045056A (ko) * 2008-09-16 2011-05-03 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
US7808343B1 (en) * 2008-10-03 2010-10-05 Lockheed Martin Corporation Radio frequency (RF) signal combiner having inverted coupler
JP5332691B2 (ja) * 2009-02-16 2013-11-06 日亜化学工業株式会社 窒化物半導体基板の加工方法
JP5071427B2 (ja) * 2009-04-13 2012-11-14 日立電線株式会社 窒化物半導体基板
US8138069B2 (en) * 2009-04-24 2012-03-20 Applied Materials, Inc. Substrate pretreatment for subsequent high temperature group III depositions
JP5040977B2 (ja) * 2009-09-24 2012-10-03 住友電気工業株式会社 窒化物半導体基板、半導体装置およびそれらの製造方法
JP2011129820A (ja) * 2009-12-21 2011-06-30 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
DE102010007127A1 (de) * 2010-02-05 2011-08-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung eines temporär gebondeten Produktwafers
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
JP2011253925A (ja) * 2010-06-02 2011-12-15 Toshiba Corp 発光装置の製造方法
CN102339798B (zh) * 2010-07-22 2014-11-05 展晶科技(深圳)有限公司 复合式基板、氮化镓基元件及氮化镓基元件的制造方法
JP2012049448A (ja) * 2010-08-30 2012-03-08 Mitsubishi Chemicals Corp 窒化物半導体基板の製造方法
KR20120047628A (ko) * 2010-11-04 2012-05-14 삼성전기주식회사 레지스트 잉크 인쇄 장치
JP5678653B2 (ja) * 2010-12-28 2015-03-04 三菱化学株式会社 六方晶系半導体板状結晶の製造方法
JP5642628B2 (ja) 2011-05-27 2014-12-17 東京エレクトロン株式会社 基板反り除去装置、基板反り除去方法及び記憶媒体
JP2013038116A (ja) * 2011-08-04 2013-02-21 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板の製造方法
JP5551131B2 (ja) * 2011-09-14 2014-07-16 株式会社東芝 窒化物半導体積層構造体の製造方法
WO2013049578A2 (en) * 2011-09-30 2013-04-04 Saint-Gobain Ceramics & Plastics, Inc. Group iii-v substrate material with particular crystallographic features and methods of making
WO2013049775A2 (en) 2011-09-30 2013-04-04 Saint-Gobain Ceramics & Plastics, Inc. Scintillation detection device with pressure sensitive adhesive
JP2013201397A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置の製造方法、半導体装置及び半導体結晶成長用基板
US9136192B2 (en) 2012-03-30 2015-09-15 Sintokogio, Ltd. Warp correction device and warp correction method for semiconductor element substrate
RU2507634C1 (ru) * 2012-09-24 2014-02-20 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Полупроводниковый прибор и способ его изготовления
TWI529964B (zh) 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
CN103311116B (zh) * 2013-06-17 2015-11-18 无锡中微高科电子有限公司 半导体芯片的背面倒角工艺
WO2015093447A1 (ja) * 2013-12-18 2015-06-25 日本碍子株式会社 複合基板および機能素子
JP6191534B2 (ja) * 2014-05-01 2017-09-06 信越半導体株式会社 ウエハのそりの評価方法及びウエハの選別方法
US9184042B1 (en) 2014-08-14 2015-11-10 International Business Machines Corporation Wafer backside particle mitigation
US9318347B2 (en) 2014-08-14 2016-04-19 International Business Machines Corporation Wafer backside particle mitigation
CN104538508B (zh) * 2014-12-09 2018-11-23 上海申和热磁电子有限公司 GaN外延用硅衬底材料的翘曲度控制方法
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Ｉｉｉ族窒化物半導体結晶基板の製造方法
JP6714431B2 (ja) 2016-05-27 2020-06-24 株式会社サイオクス 結晶基板の製造方法
CN106025019B (zh) * 2016-06-16 2018-06-01 厦门乾照光电股份有限公司 一种具有生长过程可调节翘曲的发光二极管外延结构
CN105977352B (zh) * 2016-06-16 2018-03-20 厦门乾照光电股份有限公司 一种具有生长过程可调节翘曲的发光二极管外延生长方法
CN105957932B (zh) * 2016-06-30 2018-10-09 天津三安光电有限公司 晶片接合方法及发光二极管的制作方法
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
JP6913626B2 (ja) * 2017-12-25 2021-08-04 株式会社サイオクス 半導体積層物
JP6424974B1 (ja) * 2018-01-25 2018-11-21 富士ゼロックス株式会社 半導体基板の製造方法
US10879359B2 (en) 2018-03-02 2020-12-29 National Institute Of Advanced Industrial Science And Technology Silicon carbide epitaxial wafer having a thick silicon carbide layer with small wrapage and manufacturing method thereof
JP6983306B2 (ja) * 2018-03-12 2021-12-17 東京エレクトロン株式会社 基板の反り修正方法、コンピュータ記憶媒体及び基板反り修正装置
JP7421470B2 (ja) * 2018-03-30 2024-01-24 株式会社フジミインコーポレーテッド 半導体基板の製造方法および研磨用組成物セット等のセット
CN108878347B (zh) * 2018-07-03 2020-11-27 宁波江丰电子材料股份有限公司 一种不锈钢晶片载体及其制备方法
JP7200537B2 (ja) * 2018-08-21 2023-01-10 富士フイルムビジネスイノベーション株式会社 半導体基板の製造方法
KR102498148B1 (ko) * 2018-09-20 2023-02-08 삼성전자주식회사 반도체 장치의 제조 방법
JP2020077710A (ja) * 2018-11-06 2020-05-21 信越半導体株式会社 発光素子用半導体基板の製造方法及び発光素子の製造方法
CN110634389B (zh) * 2019-08-30 2021-10-12 昆山工研院新型平板显示技术中心有限公司 一种基板的制备方法
FR3102776A1 (fr) 2019-11-05 2021-05-07 Saint-Gobain Lumilog Plaquette de nitrure d’élément 13 de variation d’angle de troncature réduite
CN111540750B (zh) * 2020-04-27 2021-07-06 长江存储科技有限责任公司 3d存储器件的制造方法
DE112021003487T5 (de) * 2020-06-29 2023-04-27 Ngk Insulators, Ltd. Freistehendes Substrat für epitaktisches Kristallwachstum und funktionelles Bauelement
WO2022201635A1 (ja) * 2021-03-25 2022-09-29 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板
WO2023127454A1 (ja) * 2021-12-27 2023-07-06 株式会社トクヤマ Ｉｉｉ族窒化物単結晶基板の製造方法、窒化アルミニウム単結晶基板
CN115194639B (zh) * 2022-06-30 2023-12-29 江西兆驰半导体有限公司 一种蓝宝石衬底片切割后的分类加工方法及外延片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022212A (ja) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
JP2002335049A (ja) * 2001-05-09 2002-11-22 Nichia Chem Ind Ltd 窒化ガリウム系素子用半導体基板
CN1426497A (zh) * 2000-03-13 2003-06-25 高级技术材料公司 Iii－v氮化物基质刚玉及其制造方法和用途

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329551B2 (zh) 1974-08-19 1978-08-22
JPS6296400A (ja) * 1985-10-23 1987-05-02 Mitsubishi Metal Corp ウエハの製造方法
JP2792464B2 (ja) 1995-05-25 1998-09-03 住友電気工業株式会社 マイクロデバイス基板およびマイクロデバイス基板の製造方法
JP3602299B2 (ja) * 1997-07-14 2004-12-15 三菱電線工業株式会社 ＧａＮ系結晶成長用基板およびその製造方法と用途
DE19734434C1 (de) 1997-08-08 1998-12-10 Siemens Ag Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
JP3841537B2 (ja) 1997-12-22 2006-11-01 豊田合成株式会社 窒化ガリウム系化合物半導体及びその製造方法
JP3788037B2 (ja) * 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP2000084807A (ja) 1998-09-17 2000-03-28 Asahi Glass Co Ltd 板状体の加工方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
JP2002134451A (ja) * 2000-10-27 2002-05-10 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3654242B2 (ja) 2000-12-21 2005-06-02 日亜化学工業株式会社 窒化物半導体基板の製造方法
JP4043193B2 (ja) * 2001-01-11 2008-02-06 日亜化学工業株式会社 窒化物半導体基板及びその製造方法
JP3822059B2 (ja) 2001-02-01 2006-09-13 独立行政法人科学技術振興機構 シリコン基板の反り変形方法
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2003179022A (ja) 2001-12-10 2003-06-27 Fuji Electric Co Ltd 半導体ウェハ反り量の低減方法
JP4148105B2 (ja) 2002-11-08 2008-09-10 日立金属株式会社 ＳｉＣ基板の製造方法
JP2004168622A (ja) 2002-11-22 2004-06-17 Kyocera Corp 単結晶サファイア基板およびその製造方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
US20070018284A1 (en) * 2003-10-27 2007-01-25 Sumitomo Electric Industries, Ltd. Gallium nitride semiconductor substrate and process for producing the same
EP1605502A1 (en) * 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
US20060113545A1 (en) * 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures
JP4522301B2 (ja) * 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022212A (ja) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
CN1426497A (zh) * 2000-03-13 2003-06-25 高级技术材料公司 Iii－v氮化物基质刚玉及其制造方法和用途
JP2002335049A (ja) * 2001-05-09 2002-11-22 Nichia Chem Ind Ltd 窒化ガリウム系素子用半導体基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102586889A (zh) * 2011-01-14 2012-07-18 财团法人交大思源基金会 平整化氮化物基板的方法
CN102586889B (zh) * 2011-01-14 2016-04-13 财团法人交大思源基金会 平整化氮化物基板的方法
CN103430281A (zh) * 2011-07-21 2013-12-04 新东工业株式会社 用于半导体元件的基板的处理方法
CN105814244A (zh) * 2013-12-20 2016-07-27 日本碍子株式会社 包含氮化镓层的基板及其制造方法
CN105814244B (zh) * 2013-12-20 2018-06-29 日本碍子株式会社 包含氮化镓层的基板及其制造方法

Also Published As

Publication number Publication date
EP1528591B1 (en) 2009-07-15
US8012882B2 (en) 2011-09-06
JP4232605B2 (ja) 2009-03-04
US20070284696A1 (en) 2007-12-13
US7229926B2 (en) 2007-06-12
US7446045B2 (en) 2008-11-04
US20070167021A1 (en) 2007-07-19
US8455367B2 (en) 2013-06-04
US20090029550A1 (en) 2009-01-29
DE602004022002D1 (de) 2009-08-27
CN1612290A (zh) 2005-05-04
EP1528591A2 (en) 2005-05-04
US20050093101A1 (en) 2005-05-05
JP2005136167A (ja) 2005-05-26
TW200520060A (en) 2005-06-16
TWI352379B (en) 2011-11-11
US20120021591A1 (en) 2012-01-26
KR20050041988A (ko) 2005-05-04
EP1528591A3 (en) 2007-03-28
CN101339926A (zh) 2009-01-07
US7411273B2 (en) 2008-08-12

Similar Documents

Publication Publication Date Title
CN100424817C (zh) 半导体用氮化物衬底的制备方法及氮化物半导体衬底
US7118813B2 (en) Vicinal gallium nitride substrate for high quality homoepitaxy
JP5125098B2 (ja) 窒化物半導体自立基板の製造方法
JP2008028259A (ja) 単結晶ＧａＮ基板の製造方法
JP2005306680A (ja) 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
WO2017216997A1 (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
US20160076168A1 (en) Substrates for growing group iii nitride crystals and their fabrication method
US11421344B2 (en) Gallium nitride crystal substrate
KR100890085B1 (ko) 질화물 기판 제조 방법
KR101474373B1 (ko) 반도체 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081008

Termination date: 20151027

EXPY Termination of patent right or utility model