KR101474373B1 - 반도체 기판 및 그 제조 방법 - Google Patents

반도체 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101474373B1
KR101474373B1 KR1020140037524A KR20140037524A KR101474373B1 KR 101474373 B1 KR101474373 B1 KR 101474373B1 KR 1020140037524 A KR1020140037524 A KR 1020140037524A KR 20140037524 A KR20140037524 A KR 20140037524A KR 101474373 B1 KR101474373 B1 KR 101474373B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
base substrate
thickness
source gas
Prior art date
Application number
KR1020140037524A
Other languages
English (en)
Inventor
이혜용
최영준
김진훈
장현수
오해곤
Original Assignee
주식회사루미지엔테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사루미지엔테크 filed Critical 주식회사루미지엔테크
Application granted granted Critical
Publication of KR101474373B1 publication Critical patent/KR101474373B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 기초 기판 상에 형성된 반도체층이 상기 기초 기판으로부터 분리되어 제조되는 반도체 기판으로서, 상기 기초 기판으로부터 분리된 후 최저 높이와 최고 높이의 차이가 -150㎛ 내지 100㎛ 범위의 휨을 가지는 반도체 기판 및 그 제조 방법이 제시된다.

Description

반도체 기판 및 그 제조 방법{Semiconductor substrate and method of manufacturing the same}
본 발명은 반도체 기판 및 그 제조 방법에 관한 것으로, 특히 휨을 감소시킨 반도체 기판 및 그 제조 방법에 관한 것이다.
반도체 소자는 반도체 공정 기술을 이용하여 소정의 기판 상에 파워 소자, 발광 소자, 수광 소자 등의 전자 소자를 구현한 전자 부품의 하나이다. 특히, GaN를 이용한 반도체 발광 소자는 청색 발광이 가능하여 기존에 개발된 GaAs및 InP계 화합물 반도체를 이용한 녹색과 적색 발광 소자와 함께 주목받고 있다.
고품위의 GaN 박막을 성장시키기 위해서는 격자 상수 및 열팽창 계수가 동일한 고품위 GaN 단결정 기판이 필요하다. 그런데, GaN은 상압의 고온에서 승화하는 특성을 보유하여 융점이 22,000 기압 이상에서 2400℃ 정도이고, 5족 질소의 분압이 3족보다 훨씬 크기 때문에 GaN 단결정 기판을 성장시키기 위해서는 거의 40,000 기압의 질소 압력이 필요하다. 이에 현재의 Si, GaAs, InP와 같은 반도체 단결정 성장 기술로는 GaN 단결정을 제조하기가 매우 어렵다. 따라서, 현재는 GaN와 격자 상수 및 열팽창 계수의 부정합도가 큰 사파이어(sapphire, Al2O3) 등의 이종 기판을 이용하여 GaN층을 성장시키는 이종 접합 성장법(Heteroepitaxy)을 이용하고 있다. 이종 기판 상에 GaN층이 성장된 후 이종 기판으로부터 GaN층을 분리시켜 GaN 기판을 제작하게 된다. 이종 기판으로부터 GaN층을 분리시키기 위해 레이저 리프트 오프(Laser-Lift Off; LLO) 방법이 이용되고 있다.
그러나, 이종 기판 상에 GaN층을 기판으로 이용할 만한 두께로 성장시키는 경우, 이종 기판과 GaN층의 격자 부정합과 열팽창 계수의 차이가 크므로 이종 기판과 GaN층에는 휨(bowing)이 발생하게 된다. 따라서, GaN층을 분리한 후의 GaN 기판은 대략 300㎛ 이상의 휨 상태를 유지하게 된다. 즉, GaN 기판의 가장자리와 중앙부 사이에 대략 300㎛ 이상의 높이 차를 가지게 된다. 예컨대, Journal of Crystal Growth 352 (2012) 235∼238에는 사파이어 기판 상에 GaN층의 성장 두께에 따른 휨 정도를 제시하고 있는데, 430㎛ 두께의 사파이어 기판 상에 350㎛ 두께의 GaN층을 성장시킨 경우 1000㎛ 정도의 휨이 계산상으로 발생되고, 실제 측정한 결과 700㎛∼800㎛의 휨을 발생되는 것이 제시되어 있다.
이렇게 GaN 기판이 매우 큰 휨 상태를 가지기 때문에, 휨이 발생된 두께를 제거하고 평탄한 나머지 두께로 GaN 기판을 이용한다. 즉, GaN층을 원하는 두께의 대략 3배 내지 4배로 두껍게 성장시킨 후 연마 등의 가공을 하여 원하는 두께의 기판을 제조할 수 있다. 그러나, 성장 시간이 길어지게 되면 그에 따라 원료의 소모량이 증가하게 되므로 공정 시간 증가 및 원가 증가의 문제가 있다. 또한, 휨이 크게 발생될수록 연마 시간이 증가하게 되고, 연마 시간이 증가할수록 기판 손상이 더 많이 발생될 수 있는 문제가 있다.
한편, 미국공개특허 제2012/0021591호에는 휨이 발생된 질화물 반도체 기판의 오목면을 기계 연삭하여 가공 변질층을 도입함으로써 오목면을 연장하여 볼록으로 변형시키고, 볼록으로 변형한 면을 에칭하여 가공 변질층의 일부 또는 전부를 제거하여 볼록면을 줄이는 것에 의해 기판을 평탄한 판에 가깝게 하여 기판의 휨을 저감하는 질화물 반도체 기판의 제조 방법이 제시되어 있다. 또한, 미국특허 제 7,872,331호에는 질화물 반도체 기판의 이면을 평면 가공한 후 발생된 이면 가공 변질층을 에칭에 의해 제거하고, 0중량%∼40중량%의 산화물 지립을 포함하는 고무 지석 또는 발포 레진 본드 지석에 웨이퍼의 외주부를 연삭하고, 표면을 평면 가공한 후 발생된 표면 가공 변질층을 기상 에칭에 의해 제거하여 웨이퍼 외주부에 두께 0.5㎛∼10㎛의 가공 변질층을 잔존시키는 질화물 반도체 기판의 가공 방법이 제시되어 있다.
본 발명은 휨 발생을 감소시킨 반도체 기판 및 그 제조 방법을 제공한다.
본 발명은 기초 기판상에 성장되는 반도체층의 휨 발생을 감소시켜, 반도체층의 성장 시간 및 가공 시간을 줄일 수 있는 반도체 기판 및 그 제조 방법을 제공한다.
본 발명은 반도체층의 성장 조건을 조절하여 반도체층을 용이하게 목표 두께로 제조하는 반도체 기판 및 그 제조 방법을 제공한다.
본 발명의 일 양태에 따른 반도체 기판은 기초 기판 상에 형성된 반도체층이 상기 기초 기판으로부터 분리되어 제조되는 반도체 기판으로서, 상기 기초 기판으로부터 분리된 후 최저 높이와 최고 높이의 차이가 대략 -150㎛ 내지 100㎛ 범위의 휨을 가진다. 상기 반도체층은 분리된 후의 최종 두께를 100이라 할 때, 상기 기초 기판 상에 대략 100 내지 137의 초기 두께로 형성될 수 있고, 상기 반도체층은 질화물 반도체를 포함할 수 있다. 또한, 상기 기초 기판은 사파이어 기판을 포함할 수 있고, 상기 반도체층은 GaN층, InN층, AlN층 및 Ga1 -x- yAlxInyN층 중 적어도 하나를 포함할 수 있다.
또한, 상기 반도체층은 형성 온도 및 원료 가스를 조절하여 형성되며, 상기 원료 가스는 Ⅲ족 원소를 포함하는 제 1 원료 가스와 V족 원소를 포함하는 제 2 원료 가스를 포함하며, 상기 최저 높이와 최고 높이의 차이는 상기 제 1 및 제 2 원료 가스의 공급량 및 공급 시간 중 적어도 하나를 복수회 변경함에 의해 조절될 수 있다. 상기 반도체층은 형성 온도를 조절하고, 형성 중에 원료 가스의 공급량 및 공급 시간 중 적어도 하나를 적어도 2회 이상 서로 다르게 변경하여 제조될 수도 있다.
또한, 상기 반도체층의 초기 두께는 대략 270 ㎛ 내지 430 ㎛ 범위로 형성될 수 있고, 이때, 상기 반도체층의 분리 후의 최종 두께는 대략 270 ㎛ 내지 330 ㎛ 범위일 수 있으며, 상기 반도체층의 초기 두께는 대략 300 ㎛ 내지 380 ㎛ 범위로 형성될 수 있고, 이때, 상기 반도체층의 분리 후의 최종 두께는 대략 270 ㎛ 내지 330 ㎛ 범위일 수 있다. 또한, 상기 최저 높이와 최고 높이의 차이가 대략 -100㎛ 내지 50㎛ 범위일 수 있고, 상기 최저 높이와 최고 높이의 차이가 대략 -80㎛ 내지 30㎛ 범위일 수도 있다.
또한, 상기 반도체층은 분리된 후의 최종 두께를 1이라 할 때, 상기 기초 기판 상에 형성되는 초기 두께를 대략 1.02 내지 1.37의 범위로 형성하고, 대략 0.02 내지 0.37 범위의 두께를 연마하여 최종 두께를 조절할 수 있다.
본 발명의 다른 양태에 따른 반도체 기판의 제조 방법은 기초 기판 상에 반도체층을 형성한 후 리프트 오프에 의해 상기 기초 기판을 분리하여 제조되고, 상기 반도체층은 형성 온도, 원료 가스의 공급량 및 공급 시간을 조절하여 제조되며, 상기 반도체층은 상기 기초 기판으로부터 분리된 후 최저 높이와 최고 높이의 차이가 대략 -150㎛ 내지 100㎛ 범위의 휨을 갖도록 하는 방법이다.
반도체 기판 제조 방법은 기초 기판을 성막 장치에 로딩하고 온도를 조절하는 과정, 복수의 원료 가스를 공급하고 상기 기초 기판 상에 질화물 반도체층을 성장하는 과정, 및 상기 기초 기판과 상기 반도체층을 분리하는 과정을 포함하고, 상기 반도체층을 형성하는 과정은 상기 원료 가스의 공급량 및 공급 시간 중 적어도 어느 하나가 다른 복수의 공정 구간을 가질 수 있으며, 상기 반도체층은 분리된 후의 최종 두께를 100이라 할 때, 상기 기초 기판 상에 대략 100 내지 137의 초기 두께로 형성될 수 있다.
여기서, 상기 반도체층은 1000℃ 이상 내지 1010℃ 미만의 온도에서 형성될 수 있고, 상기 반도체층은 1000℃ 이상 내지 1005℃ 이하의 온도에서 형성될 수도 있다.
또한, 상기 원료 가스는 Ⅲ족 원소를 포함하는 제 1 원료 가스와 V족 원소를 포함하는 제 2 원료 가스를 포함할 수 있고, 상기 복수의 공정 구간에서 상기 제 1 원료 가스와 제 2 원료 가스 중 적어도 하나의 공급량 및 공급 시간을 적어도 2회 이상 조절할 수 있다. 예를 들면, 상기 제 1 원료 가스의 공급량은 일정하게 유지하고, 상기 제 2 원료 가스의 공급량을 공정 구간별로 점차 감소시킬 수 있다. 또한, 상기 복수의 공정 구간별로 상기 원료 가스의 공급 시간을 점차 증가시키거나, 상기 원료 가스의 공급 시간을 점차 증가시키다가 감소시킬 수도 있다.
상기 반도체층을 기초 기판에 상에 형성하고 분리한 후 연마 가공하는 과정을 포함할 수 있으며, 상기 연마 가공으로 제거되는 두께는 대략 5 내지 100 ㎛ 범위일 수 있다.
본 발명의 실시 형태에 따르면, 기초 기판 상에 성장되고 분리되어 제조되는 반도체 기판의 휨을 감소시킬 수 있다. 즉, 반도체 기판의 휨이 대략 -150㎛∼100㎛ 범위로 조절되며, 이는 종래의 질화물 반도체 기판 성장 후의 휨에 비하여, 수배(예를들면 약 3 내지 8배) 이상 감소 된 것이다.
또한, 본 발명의 실시 형태에 따르면, 성장 공정에서 성장 온도, 원료 가스의 공급량 및 공급 시간 등 각종 공정 변수를 조정함에 의하여 휨이 감소된 반도체 기판을 원하는 두께로 용이하게 제조할 수 있다.
따라서, 본 발명의 실시 형태에 따르면, 평탄한 반도체 기판을 획득하기 위한 초기 반도체층의 성장 두께를 종래보다 현저하게 줄일 수 있고, 그에 따라 원료 가스의 공급량을 줄일 수 있고 공정 시간을 줄일 수 있다. 이로부터 기판 제조에 소요되는 원가를 절감할 수 있다. 또한, 기판의 휨이 적게 발생되기 때문에 휨을 제거하기 위한 연마 공정을 수행하지 않거나 수행하더라도 연마 시간을 줄일 수 있어, 이에 연마 공정에 따른 반도체 기판의 변형 또는 파손을 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 기판의 개념 단면도.
도 2는 본 발명의 실시 예에 따른 반도체 기판의 각종 변수를 정리한 표.
도 3은 본 발명에 이용되는 반도체층 성장 장치의 개략 단면도.
도 4는 본 발명의 실시 예의 반도체 기판을 제조하는 방법의 공정 순서도.
도 5는 본 발명의 실시 예의 반도체 기판 제조를 설명하기 위하며, 공정 순으로 도시한 단면도.
도 6은 본 발명의 실시 예의 반도체 기판을 제조하는 구간별 공정을 예시하는 공정 조건표.
도 7은 비교예 및 본 발명의 실험예의 기판을 제조하는 공정 조건표.
도 8은 비교예 및 본 발명의 실험예의 기판의 두께 및 휨 데이터표.
도 9는 비교예 및 본 발명의 실험예의 기판의 두께 및 휨을 도시한 그래프.
도 10은 비교예의 기판의 분리 전후의 사진.
도 11 및 도 12는 본 발명의 실험예의 기판의 분리 전후의 사진.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이다. 단지 본 발명의 실시 예는 본 발명의 개시가 완전하도록 하고, 해당분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면은 실시 예를 설명하기 위해 그 크기가 과장될 수 있고, 도면상의 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 실시 예에 따른 반도체 기판의 개념 단면도이다. 본 발명의 실시 예에 따른 반도체 기판(40)은 기초 기판상에 형성된 반도체층이 기초 기판으로부터 분리되어 제조되는 반도체 기판(40)으로서, 기초 기판으로부터 분리된 후 최저 높이와 최고 높이의 차이가 대략 -150㎛ 내지 100㎛ 범위의 휨을 가진다.
반도체 기판(40)은 기초 기판에 반도체층을 성장시킨 후, 이로부터 분리된 것으로, 하부면(41)과 이와 대향하여 위치하는 상부면(42) 및 이들을 연결하는 측면(43)을 포함한다. 즉, 얇은 두께를 가지는 판형 형상일 수 있고, 예컨대 원판형일 수 있다. 여기서 반도체 기판(40)은 기초 기판의 형상에 따라 그 형상이 정해질 수 있다. 또한, 반도체 기판(40)은 다양한 형상으로 휘어질 수 있으며, 예를 들면 반도체 기판(40)의 중심부가 오목하게 휘거나(도 1의 (a)) 기판의 중심부가 볼록하게 휜 형태(도 1의 (b))일 수 있다.
기초 기판은 후에 반도체 기판(40)이 될 반도체층을 성장시키기 위한 모재 혹은 베이스 역할을 하는 것으로 주로 단결정 기판이 사용되며, 예를 들면 사파이어 기판이 사용될 수 있다.
휨(bowing)은 반도체 기판(40)이 휘는 정도이며, 기판의 최저 높이와 최고 높이의 차이를 의미하며, 반도체 기판(40)이 중앙부를 중심으로 하여 오목하게 휘거나 볼록하게 휘는 경우 반도체 기판(40)의 가장자리와 중앙부 사이의 높이 차이를 의미할 수 있다. 도 1에 도시된 바와 같이, 반도체 기판(40)의 적어도 일면(41, 42)을 기준으로 하는 경우, 일면(41, 42)의 최저점과 최고점 사이의 높이차(B)로 휨이 정의될 수 있다. 또한, 반도체 기판(40)의 하부면(41)과 상부면(42)이 비대칭적으로 휘는 경우는 두 면에서 구한 높이 차이의 평균값을 휨으로 구할 수 있고, 반도체 기판(40)이 중앙부를 중심으로 하지 않고 휘는 경우에는 수평면에 대하여 일면의 최저 높이와 최고 높이의 차이로부터 휨을 구할 수도 있다. 여기서 휨이 상기 범위 이상으로 너무 크게 되면, 기초 두께를 매우 두껍게 형성하여야 하며 평탄한 기판을 얻기 위해 연마 가공을 장시간 수행하여야 한다. 또한, 분리된 후 기판의 휨은 대략 -100㎛ 내지 50㎛ 범위일 수 있고, 대략 -80㎛ 내지 30㎛ 범위일 수도 있다. 이처럼 휨의 정도를 줄일수록 기초 두께를 얇게 형성할 수 있고, 연마 가공은 적게 할 수 있으며, 연마에 의한 기판의 손상을 방지할 수 있다.
이러한 반도체 기판(40) 즉, 분리된 반도체층은 도 2에 예시한 바와 같이, 최종 두께를 100이라 할 때, 기초 기판상에 형성되는 초기 두께를 대략 100 내지 137 범위의 두께로 형성할 수 있고, 대략 102 내지 137의 범위로 형성할 수도 있다. 최종 두께는 반도체 기판(40)이 목표로 하는 두께로 이는 각종 소자가 형성되는 기판으로 사용되는 두께이다. 즉, 최종 두께는 반도체층을 기초 기판에서 분리한 후 그대로 사용하는 경우는 분리된 직후의 두께일 수 있고, 반도체층을 기초 기판에서 분리한 후 연마하는 경우는 연마된 이후의 두께일 있 수 있다. 초기 두께는 기초 기판 상에 성장되는 반도체층의 두께로, 상기 최종 두께와 동일하게 형성될 수도 있고, 최종 두께보다 두껍게 형성될 수도 있다. 초기 두께가 최종 두께와 동일하게 형성되는 경우는 반도체 기판을 연마 가공하지 않고 그대로 사용할 수 있다. 물론 반도체 기판의 초기 두께를 최종 두께보다 약간 두껍게(예:102)에 형성하고, 이를 연마하여 두께 방향으로 일부를 제거하고 사용할 수도 있다. 여기서, 초기 두께를 너무 얇게 형성하면 목표하는 최종 두께를 얻기가 어렵고, 초기 두께를 너무 두껍게 형성하면 기판을 충분히 연마하여 휨을 더욱 감소시킬 수는 있으나, 연마 공정 중에 기판이 변형되거나 파손될 위험이 야기되고, 또한 지나친 연마로 인하여 재료를 낭비하게 된다. 이에 초기 두께를 적절한 범위로 조절하여, 휨이 감소된 기판의 최종 두께를 효율적으로 얻을 수 있고, 이러한 초기 두께는 최종 두께에 따라 그 비율의 범위가 다소 변경될 수 있고, 반도체층의 초기 두께는 대략 270 ㎛ 내지 430 ㎛ 범위로 형성되고, 반도체층의 분리 후의 최종 두께는 대략 270 ㎛ 내지 330 ㎛ 범위일 수 있다. 또한, 반도체층의 초기 두께는 대략 300 ㎛ 내지 380 ㎛ 범위로 형성되고, 반도체층의 분리 후의 최종 두께는 대략 270 ㎛ 내지 330 ㎛ 범위일 수 있다.
예를 들어 최종 두께 270㎛를 목표로 하는 경우, 초기 두께를 최소 270㎛에서 370㎛로 형성할 수 있고, 최종 두께 300㎛를 목표로 하는 경우, 초기 두께를 최소 300㎛에서 400㎛로 형성할 수 있고, 최종 두께 330㎛를 목표로 하는 경우, 초기 두께를 최소 330㎛에서 430㎛로 형성할 수 있다. 물론, 최종 두께가 달라지면, 초기 두께도 다양하게 변경될 수 있다. 또한, 초기 두께의 범위는 성장 공정 변수 및 연마 가공 등의 조건에 따라, 최종 두께 100에 대하여, 대략 106 내지 122의 범위로 형성할 수도 있고, 대략 109 내지 119의 범위로 형성할 수도 있다. 즉, 휨을 최소화하면서, 연마 가공도 가능한 적게 할 수 있는 범위로 초기 두께를 제어할 수 있다. 상기에서는 반도체 기판의 최종 두께로 270㎛, 300㎛, 330㎛를 예시하고 이에 대응하는 초기 두께의 범위를 예시적으로 설명하였으나, 최종 두께는 이에 한정되지 않고 다양하게 변경될 수 있다. 즉, 예시된 최종 두께들 사이의 두께가 될 수도 있고, 예시된 최종 두께 보다 작을 수도 있으며, 클 수도 있다.
반도체 기판(40)은 기초 기판에서 분리된 후 연마 가공될 수 있다. 즉, 기판의 적어도 일면(41, 42)을 연마하여 두께 방향으로 노출면을 제거할 수 있다. 이때, 연마 전 및 후의 반도체 기판(40)의 두께 차이는 가능한 작을수록 좋다. 물론 기초 두께가 최종 두께에 근접하는 경우 연마 가공을 수행하지 않을 수도 있다. 반도체층이 분리된 후의 최종 두께가 1이고, 기초 기판상에 형성되는 초기 두께가 대략 1.02 내지 1.37의 범위로 형성되면, 대략 0.02 내지 0.37 범위의 두께를 연마하여 최종 두께를 조절할 수 있다. 예를 들면, 최종 두께 270㎛를 목표로 하는 경우, 초기 두께를 대략 275 내지 370㎛로 형성하고, 연마 가공을 통하여 대략 5 내지 100 ㎛ 두께를 제거할 수 있고, 최종 두께 300㎛를 목표로 하는 경우, 초기 두께를 대략 305 내지 400㎛로 형성하고, 연마 가공을 통하여 대략 5 내지 100 ㎛ 두께를 제거할 수 있으며, 최종 두께 330㎛를 목표로 하는 경우, 초기 두께를 대략 335 내지 430㎛로 형성하고, 연마 가공을 통하여 대략 5 내지 100 ㎛ 두께를 제거할 수도 있다. 물론, 최종 두께가 달라지면, 연마 가공되는 두께의 비율도 다양하게 변경될 수 있고, 최종 두께에 대한 초기 두께의 비율이 작아지면, 연마 비율도 작아진다. 예를 들면, 연마 두께 범위는 대략 0.06 내지 0.22 범위일 수 있고, 대략 0.09 내지 0.19 범위일 수도 있다. 즉, 휨을 최소화하면서, 연마 가공도 가능한 적게 할 수 있다.
반도체 기판(40)은 다양한 재질일 수 있고, 화합물 반도체 예를 들면 질화물 반도체를 포함할 수 있다. 반도체 기판(40)은 GaN, InN, AlN, Ga1 -x- yAlxInyN 등을 포함할 수 있다. 또한, 반도체 기판(40)이 되는 기초 기판상의 반도체층은 형성 온도 및 원료 가스를 조절하여 성장되며, Ⅲ-V족 반도체를 형성하는 경우, 원료 가스는 Ⅲ족 원소를 포함하는 제 1 원료 가스와 V족 원소를 포함하는 제 2 원료 가스를 포함한다. 이때, 휨인 최저 높이와 최고 높이의 차이가 원료 가스 예컨대 제 1 및 제 2 원료 가스의 공급량 및 공급 시간 중 적어도 하나를 복수회 변경함에 의해 조절될 수 있다. 또한, 반도체층은 형성 온도를 조절하고, 형성 중에 원료 가스의 공급량 및 공급 시간 중 적어도 하나를 적어도 2회 이상 서로 다르게 변경하여 제조될 수 있다.
이하에서는 본 발명 실시 예의 반도체 기판을 제조하기 위한 장치를 설명한다. 도 3은 본 발명에 이용되는 박막 성장 장치의 개략 단면도이다. 반도체 기판 제조를 위한 박막 성장 장치로 HVPE(Hydride Vapor Phase Epitaxy) 장치가 이용될 수 있다. HVPE 장치는 부위별로 독립적인 온도 조절이 가능한 퍼니스(Furnace) 내에 반응관을 구성하고, 반응관 내에 질화물층을 성장시키기 위한 원료 가스를 공급하는 소오스 영역(Source Zone)과 원료 가스가 반응하여 질화물층이 성장되는 반응 영역(Reaction Zone)을 포함할 수 있다.
이러한 박막 성장 장치는 예를 들어 도 3에 도시된 바와 같이 내부 공간에 소오스 영역(Source Zone)(A)과 반응 영역(Reaction Zone)(B)이 마련된 반응관(100)과, 반응관(100)의 외측 둘레에 마련되어 소오스 영역(A)을 가열하는 소오스 영역 가열부(210)와, 반응관(100)의 외측 둘레에 마련되어 반응 영역(B)을 가열하는 반응 영역 가열부(220)와, 소오스 영역 가열부(210)와 반응 영역 가열부(220) 사이에 배치되어 두 영역의 열적 간섭을 줄여주는 단열 부재(310)와, 소오스 영역(A)으로 원료 물질을 공급하는 소오스 공급부(400)를 포함할 수 있다.
반응관(100)은 내부가 비어있는 튜브 형태(Tube Type)로 제작될 수 있다. 이러한 반응관(100) 내부의 일측 공간에는 원료 물질이 공급되는 소오스 영역(A)이 마련되고, 소오스 영역(A)과 연결되는 타측 공간에는 기판(G) 상에 박막이 성장되는 반응 영역(B)이 마련된다.
소오스 영역 가열부(210)는 소오스 영역(A)을 가열하기 위해 소오스 영역(A)의 반응관(100) 외측에 마련되고, 반응 영역 가열부(220)는 반응 영역(B)을 가열하기 위해 소오스 영역 가열부(210)와 소정 거리 이격되어 반응 영역(B)의 반응관(100) 외측에 마련된다. 여기서, 소오스 영역 가열부(210) 및 반응 영역 가열부(220)는 코어 히터(Core Heater), 판상 히터(Plate Heater) 등의 형태로 마련되어 반응관(100)의 외측 둘레 전체, 또는 적어도 일부를 둘러싸도록 설치될 수 있다. 예를 들어, 반응관(100) 외측 둘레에 코어 히터를 스프링 형태로 권취하거나, 또는 반응관(100) 외측 둘레를 따라 코어 히터를 S자 형태로 배열시킬 수 있다. 또한, 소오스 영역 가열부(210) 및 반응 영역 가열부(220)는 소오스 영역(A) 및 반응 영역(B)을 세분하여 가열할 수 있도록 복수로 구성될 수 있다. 이를 통해, 세부 영역별로 온도 분포 및 가열 조건을 더욱 세밀하게 제어할 수 있고, 또한 독립적으로 제어할 수 있다.
소오스 공급부(400)는 외부로부터 공급되는 증착 원료를 공급하기 위해 소오스 영역(A) 내에 마련된다. 소오스 공급부(400)는 기초 기판(10) 상에 성장시키고자 하는 박막의 종류에 따라 다양하게 선택될 수 있다. 예를 들어 소오스 공급부(400)는 Ⅲ-V족의 p형 반도체 박막을 형성할 수 있도록 구성될 수 있다. 이를 위해 소오스 공급부(400)는 상압 또는 저압 상태로 유지되는 반응관(100)의 일측에 마련된 제 1 및 제 2 가스 공급관(410, 420)과, 제 1 가스 공급관(410)의 중간에 마련되어 원료 물질, 예를 들어 Ga 등의 Ⅲ족 원소와 Mg 등의 p형 도펀트를 담기 위한 도가니(430)를 포함할 수 있다. 제 1 가스 공급관(410)은 예를 들어 GaN층 등의 질화물층을 형성하기 위해 Ga와 반응하여 GaCl을 형성하는 HCl 가스를 공급할 수 있고, 제 2 가스 공급관(420)은 GaN층을 형성하기 위해 제 1 가스 공급관(410)으로부터 공급되는 GaCl과 반응하는 NH3 가스 등의 V족 원소를 포함하는 원료 가스를 공급할 수 있다. 한편, 제 1 및 제 2 가스 공급관(410, 420)에 공급되는 원료 가스는 이송 가스(carrier gas), 예를 들어 N2, H2, Ar 등의 불활성 가스와 함께 공급될 수 있다.
반응 영역(B)에는 기초 기판(10)이 안착될 수 있는 기판 지지대(500)가 설치되고, 일측에는 반응관(100)의 내부 배기를 수행하는 배기부(600)가 연결된다. 즉, 배기부(600)는 소오스 영역(A)과 대향되는 반응관(100) 일측에 마련된다.
단열 부재(310)는 소오스 영역 가열부(210)와 반응 영역 가열부(220) 사이에서 반응관(100)의 외측 둘레 전체 또는 적어도 일부를 감싸도록 마련된다. 이러한 단열 부재(310)는 상대적으로 온도가 높은 반응 영역 가열부(220)에서 발생된 열이 상대적으로 온도가 낮은 소오스 영역 가열부(210)로 전달되는 것을 최소화시켜 준다. 이로 인해, 소오스 영역(A)과 반응 영역(B) 사이의 열적 간섭이 현저히 줄어들어 소오스 영역(A)의 온도 분포는 낮게 유지되면서도 소오스 영역(A)과 반응 영역(B) 사이에서는 온도 구배가 급격하게 일어난다. 소오스 영역(A)의 온도 분포를 낮게 유지함으로써 원료 가스들이 소오스 영역(A)에서 서로 반응하지 않고 반응 영역(B)으로 공급되게 하고, 급격한 온도 구배를 통해 반응 영역(B)으로 공급된 원료 가스의 반응성을 높여줌으로써 성장 속도를 향상시킬 수 있다. 또한, 소오스 영역(A)의 후단(또는 소오스 영역(A)과 반응 영역(B)의 연결 영역)에서 일부 원료 가스들이 서로 반응하여 이곳에 다결정을 생성함으로써 반응 영역(B)에서 박막 성장율이 낮아지는 문제점 및 이러한 다결정이 반복되는 성막 공정 중에 잠재적인 파티클 또는 이물질 요소로 작용하여 제조되는 박막 결정성 및 박막 품질을 저하시키는 문제점을 동시에 해결할 수 있다. 한편, 소오스 영역(A) 전단과 반응 영역(B)의 후단에 대응하는 반응관(100)의 외측 둘레에도 추가 단열 부재(320, 330)가 마련되는 것이 바람직하다. 이로 인해, 외부 공간과 인접하여 열 손실이 우려되는 소오스 영역(A) 전단 및 반응 영역(B) 후단 영역에서도 목표 온도를 용이하게 유지할 수 있다.
한편, 상기한 소오스 영역 가열부(210), 반응 영역 가열부(220) 및 단열 부재(310, 320, 330)의 외측을 감싸 보호하도록 반응관 하우징(700)이 마련된다. 또한, 반응관 하우징(700)은 상하 분리형(700a, 700b)으로 제작하여 결합시킬 수 있고, 결합 영역에서 열 손실로 인한 온도 불균일이 발생하지 않도록 결합 부위에 단열 패드를 설치할 수도 있다.
이러한 박막 성장 장치를 이용하여 예를 들어 GaN층을 형성하는 경우 도가니(430)에 Ga를 마련하고, 도가니(430)와 연결된 제 1 가스 공급관(410)으로 HCl 가스를 공급함으로써 제 1 가스 공급관(410)의 후단에 GaCl 가스를 형성한다. 그리고, 제 2 가스 공급관(420)을 통해 NH3 가스를 공급하여 반응 영역(B)에서 아래의 반응식과 같이 GaCl과 NH3의 반응으로 GaN층을 형성할 수 있다.
Ga + HCl(g) → GaCl(g) + 1/2H2(g)
GaCl (g) + NH3(g) → GaN(s) + HCl(g) + H2(g)
하기에서는 본 발명 실시 예의 반도체 기판을 제조하는 방법을 설명한다. 상기에서 설명한 박막 성장 장치를 이용한 본 발명의 실시 예에 따른 반도체 기판 제조할 수 있다. 즉, 기초 기판상에 반도체층을 형성한 후 리프트 오프에 의해 기초 기판을 분리하여 제조되고, 반도체층은 형성 온도, 원료 가스의 공급량 및 공급 시간을 조절하여 제조되며, 반도체층은 상기 기초 기판으로부터 분리된 후 최저 높이와 최고 높이의 차이가 -150㎛ 내지 100㎛ 범위의 휨을 갖도록 한다.
도 4 및 도 5에 도시된 바와 같이, 반도체 기판 제조 방법은 기초 기판을 성막 장치에 로딩하고 온도를 조절하는 과정 즉, 기초 기판을 소정 온도로 승온시키는 과정(S110)와, 기초 기판상에 질화층을 형성하는 과정(S120)와, 질화층 상에 반도체층을 성장시키는 과정(S130)와, 반도체층이 형성된 기초 기판을 언로딩한 후 반도체층과 기초 기판을 분리하여 반도체 기판을 제조하는 과정(S140)를 포함한다. 이러한 본 발명의 일 실시 예에 따른 기판 제조 방법을 더욱 상세히 설명하면 다음과 같다.
먼저, 반응관(100)의 반응 영역(B)으로 기초 기판(10)을 로딩시킨 후 반응 영역 가열부(220)를 이용하여 반응 영역(B)의 온도를 상승시켜 기초 기판(10)을 승온시킨다(S110). 여기서, 반응 영역(B)은 예를 들어 대략 950∼1050℃의 온도를 유지할 수 있다. 또한, 도 5(a)에 도시된 기초 기판(10)은 사파이어 기판, 실리콘 카바이드(SiC) 기판, 질화 알루미늄(AlN) 기판, 산화 아연(ZnO) 기판 등 반도체 박막 증착이 가능한 모든 기판이 사용될 수 있는데, 본 실시 예에서는 사파이어 기판을 이용한다.
이어서, 기판 전처리 공정으로서 기초 기판(10)을 질화 처리하여 도 5(b)에 도시된 바와 같이 기초 기판(10) 상에 질화층(20)을 형성한다(S120). 기초 기판(10)을 질화 처리하기 위해 제 2 가스 공급관(420)을 통해 NH3 가스를 반응 영역(B)에 공급한다. 이때, 기초 기판(10)의 질화 처리 시간은 대략 1분∼20분 정도로 실시할 수 있다. 질화층(20)은 기초 기판(10)에 따라 다양한 물질로 형성될 수 있는데, 예를 들어 사파이어 기판을 이용하면 AlN층의 질화층(20)이 형성된다. 물론 질화 처리는 생략될 수도 있고, 질화 처리 외에 다른 전처리를 수행할 수도 있다.
이어서, 복수의 원료 가스를 공급하고 도 5(c)에 도시된 바와 같이 질화층(20) 상에 반도체층(30)을 형성한다(S130). 반도체층(40)은 다양한 물질층으로 형성할 수 있는데, 예를 들어 GaN층으로 형성할 수 있다. GaN층을 형성하기 위해 도가니(430)에 Ga를 마련하고 제 1 가스 공급관(410)을 통해 HCl 가스를 공급함으로써 반응관의 반응 영역(B)으로 GaCl 가스를 공급하고, 제 2 가스 공급관(420)을 통해 NH3 가스를 공급한다. 따라서, 반응 영역(B)에서 GaCl과 NH3이 반응하여 GaN층이 성장된다. 이때, 반도체층(30)은 성장이 완료되어 기초 기판(10)과 분리된 후의 휨이 대략 -150㎛∼100㎛ 정도로 형성될 수 있도록 한다.
반도체층(30)은 성장 과정 중에 복수의 원료 가스 중 적어도 어느 하나의 공급량 및 공급 시간 중 적어도 어느 하나가 변경된 복수의 공정 구간을 가질 수 있다. 예를 들면 공정 변수가 서로 다른 복수의 구간을 설정하고, 이들 각 구간을 조합하여 전체 공정을 수행하여 할 수 있다. 즉, 반도체층의 전체 성장 시간을 서로 다른 공정 조건을 가지는 복수의 공정 구간으로 분할할 수 있다. 예를 들면 제 1 및 제 2 원료 가스의 공급량 중 어느 하나를 구간별로 다르게 할 수 있고, 제 1 및 제 2 원료 가스의 공급량 모두를 구간별로 다르게 할 수도 있으며, 제 1 및 제 2 원료 가스 중 적어도 어느 하나의 공급 시간을 구간별로 다르게 할 수도 있다. 물론 이들 변수들을 조합할 수도 있으며, 복수의 공정 변수 중 적어도 어느 하나가 다른 경우를 일 구간으로 구별할 수 있다. 이때, 각 공정 변수는 성장 시간이 경과함에 따라 구간별로 증가시킬 수도 있고, 감소시킬 수도 있으며, 증가시키다가 감소시킬 수도 있고, 감소시키다가 증가시킬 수도 있으며, 불규칙적으로 변화시킬 수도 있다. 이러한 공정 구간은 전체 성장 시간에서 2 구간 이상 포함될 수 있다. 예컨대, 반도체층의 전체 성장 중에 공급량 및 공급 시간 중 적어도 하나를 적어도 2회 이상 변경 혹은 조절할 수 있다. 예를 들어, 원료 가스로 Ⅲ족 원소를 포함하는 제 1 원료 가스와 V족 원소를 포함하는 제 2 원료 가스를 포함하며, 제 1 원료 가스의 공급량은 일정하게 유지하고, 제 2 원료 가스의 공급량을 공정 구간별로 점차 감소시키며 반도체층을 성장시킬 수 있다.
또한 반도체층(30)은 대략 1000℃∼1010℃의 온도에서 형성될 수 있으며, 반도체층이 성장되거나 형성되는 성장 온도를 1000℃ 이상 1010℃ 미만으로 조절할 수도 있고, 1000℃ 이상 내지 1005℃ 이하로 조절할 수도 있다. 성장 온도가 1000℃ 미만으로 너무 낮으면, 성장되는 반도체층의 결정성이 악화되고 표면 결함이 발생될 수 있다. 또한, 성장 온도 1010℃부터는 휨이 증가하기 시작하며, 이 온도를 초과하는 경우 휨은 더욱 증가한다. 예컨대, 성장 온도를 1010℃ 이상으로 높게 할 경우 반도체층(30)이 분리된 후의 휨이 -300㎛을 넘어 크게 증가할 수 있다.
실시 예에서는 성장 온도를 대략 1000℃ 내지 1010℃로 조절하며, 제1 및 원료 가스인 GaCl과 NH3 중 적어도 어느 하나의 공급량 및 공급 시간을 적어도 두번 이상 다르게 하여 반도체층(30)을 형성할 수 있다. 또한, 원료 가스의 공급량 및 공급 시간을 구간별로 조절함으로써 반도체층(30)의 휨 정도를 조절할 수 있다. 원료 가스의 공급량 및 공급 시간은 예를 들어 도 6에 나타낸 바와 같이, 제1 구간(G1)은 NH3 및 GaCl을 각각 2000sccm 및 200sccm의 공급량으로 제 1 시간 동안 공급하고, 제2 구간(G2)은 NH3 및 GaCl을 각각 1400sccm 및 200sccm의 공급량으로 제 2 시간 동안 공급하고, 제3 구간(G3)은 NH3 및 GaCl을 각각 1000sccm 및 200sccm의 공급량으로 제 3 시간 동안 공급하고, 제4 구간(G4)은 NH3 및 GaCl을 각각 600sccm 및 200sccm 공급량으로 제 4 시간 동안 공급할 수 있다. 즉, GaCl의 공급량을 유지하고 NH3의 공급량을 단계적으로 줄여 반도체층(30)을 형성할 수 있다. 물론, NH3의 공급량을 유지하고 GaCl의 공급량을 적어도 두번 이상 조절하여 반도체층(30)을 형성할 수도 있고, NH3 및 GaCl의 공급량을 적어도 두번 이상 조절하여 반도체층(30)을 형성할 수도 있다. 또한, NH3 및 GaCl의 어느 하나의 공급량을 단계적으로 감소시키고 다른 하나의 공급량을 단계적으로 증가시켜 반도체층(30)을 형성할 수도 있다. 한편, 반도체층(30)의 성장 두께에 따라 공급 시간을 조절할 수 있다. 예를 들어 제 2 시간은 제 1 시간보다 길 수 있고, 제 3 시간은 제 2 시간보다 길 수 있다. 또한, 제 4 시간은 제 3 시간 보다 짧지만 제 2 시간보다 길 수 있고, 제 2 시간과 동일하거나 제 1 시간 보다도 짧을 수 있다. 예를 들어, 제 1 시간은 대략 15 내지 20분 동안 유지하고, 제 2 시간은 대략 29 내지 42분 동안 유지하며, 제 3 시간은 대략 45분 내지 59분 동안 유지하고, 제 4 시간은 대략 10 내지 40분 동안 유지할 수 있다.
이어서, 소정 두께로 반도체층(30)이 형성된 기초 기판(10)을 반응로(100)로부터 언로딩(Unloading)시킨 후 레이저 리프트 오프 방법을 이용하여 도 5(d)에 도시된 바와 같이 기초 기판(10)과 반도체층(30)을 분리시킨다(S140). 따라서, GaN 반도체층으로 이루어진 반도체 기판(40)이 제조된다. 레이저 리프트 오프에 의하면, 반도체층(30)이 형성된 기초 기판(10)을 가열하여 반도체층(30)의 성장 조건과 유사하게 열적인 스트레스를 이완시킨 상태에서 고에너지 레이저 빔을 스캔하여 기초 기판(10)을 분리한다. 이때, 반도체 기판(40)은 대략 -150㎛∼100㎛ 정도의 휨을 갖도록 제조된다. 즉, 반도체 기판(40)은 가운데 부분이 가장자리 부분에 비해 오목하게 들어가 (-)의 휨을 갖거나 가운데 부분이 가장자리 부분에 비해 볼록하게 나와 (+)의 휨을 가질 수 있다. 본 발명의 실시 예에서는 기초 기판(10) 상에 반도체층(30)을 성장시킬 때 성장 온도를 대략 1000℃ 내지 1010℃로 조절하고, 공정 변수를 변화시킨 복수의 공정 구간을 조합함으로써, 구간별로 반도체층의 휨의 정도 및 방향을 제어하여, 최종 반도체 기판의 휨을 감소시킬 수 있다. 즉, 반도체층의 성장 시에 공정 조건이 서로 다른 구간별로 성장되는 각층의 표면 단차 정도와 밀도가 다르게 되고, 이로부터 각 구간별로 성장되는 반도체층의 휨의 정도와 휨 방향 및 평탄화 정도가 다르게 된다. 이러한 서로 다른 성장 특성을 가지는 구간을 조합하여, 최종 반도체 기판의 휨을 감소시킬 수 있다.
기초 기판에서 분리된 반도체 기판(40)은 연마 공정을 거쳐서, 휨을 더욱 감소시킬 수 있고, 표면 경면 처리를 수행할 수도 있다. 즉, 반도체 기판(40)의 적어도 일면을 두께 방향으로 제거하고, 이때 최저점이나 최고점부터 제거되므로, 휨을 감소시키고 평탄도를 향상시킬 수 있다. 연마 공정은 일반적으로 알려진 다양한 방식이 이용될 수 있으며, 연마 가공으로 제거되는 두께는 대략 5 내지 100 ㎛ 범위일 수 있고, 대략 20 내지 60 ㎛ 범위일 수 있고, 대략 30 내지 50 ㎛ 범위일 수도 있다.
상기한 바와 같이 본 발명의 실시 예들에 따라 제조된 반도체 기판(40)은 분리후 대략 -150㎛∼100㎛ 정도의 휨을 갖도록 제조되어 종래보다 휨을 개선할 수 있다. 즉, 종래의 반도체 기판은 휨이 크게 발생하기 때문에 원하는 두께로 반도체 기판을 제조하기 위해서는, 휨을 감소시키는 연마 공정으로 제거되는 두께가 매우 증가하므로 초기 반도체층을 두껍게 제조하여야 한다. 즉, 300㎛의 두께로 반도체 기판을 제조하기 위해서는 휨에 의해 상하 200㎛ 정도의 두께를 제거하여야 하므로 약 700㎛의 두께로 초기 반도체 기판을 제조해야 한다. 그러나, 본 발명의 실시 예에서는 기판 휨이 종래보다 현저하게 작게 발생되기 때문에 초기 반도체층을 종래보다 얇게 형성할 수 있다. 예를 들어, 휨이 상하 20㎛ 정도밖에 발생되지 않으므로 300㎛의 두께의 반도체 기판을 제조하기 위해서는 휨의 크기를 고려하더라도 약 340㎛의 두께로 초기 반도체층을 제조할 수 있다. 따라서, 반도체층의 성장을 위한 원료 가스의 공급량을 줄일 수 있고, 공정 시간을 줄일 수 있어 원가를 절감할 수 있다. 또한, 휨이 적게 발생되기 때문에 휨을 제거하기 위한 연마 공정을 짧은 시간 동안 실시할 수 있어 연마 공정에 따른 반도체 기판의 변형 또는 파손을 방지할 수 있다.
<실험예>
기초 기판상에 성장 온도와 원료 가스의 유입량 및 유입 시간을 변화시켜 반도체층을 성장시키고, 이를 기초 기판으로부터 분리하여 휨 정도를 측정하였다. 기초 기판으로 사파이어 기판을 이용하였으며, GaCl 가스와 NH3 가스를 이용하여 GaN층을 성장시켰다. 이때, 성장 온도는 1000℃∼1010℃의 범위로 변화시켰고, 원료 가스는 GaCl의 공급량을 200sccm으로 유지하고 NH3의 공급량을 2000sccm, 1400sccm, 1000sccm 및 600sccm으로 줄인 4개의 구간으로 성장시켰으며(도 6 참조), 각 구간의 원료 가스의 공급 시간을 조절하였다. 한편, 비교예는 성장 온도 1000℃ 및 1010℃에서 구간별로 공정 변수의 변화없이 연속적으로 반도체층을 성장시켰다. 비교예 및 실험예에 따른 성장 온도 및 원료 가스의 공급 시간의 조건은 도 7과 같다.
도 7에 제시된 바와 같이 비교예는 GaN 반도체층의 성장을 연속 성장 방식으로 수행하였으며, 실험예는 구간 분할 방식으로 GaN 반도체층을 성장하였다. 또한, 실험예들은 성장 온도를 1000℃∼1010℃로 하고, 제 1 내지 제 4 공급 시간을 조절하여 GaN층을 성장시켰다. 이때, 목표하는 최종 GaN 반도체 기판의 두께는 300㎛ 였으며, 초기 GaN층은 300㎛∼400㎛ 범위의 초기 두께로 성장되었다. 또한, 실험예1 내지 실험예5에서는 성장 온도를 변화시켰으며, 실험예5 내지 실험예21에서는 성장 온도를 1000℃로 동일하게 하고 성장 시간을 변화시켜 성장되는 GaN층의 두께를 변화시켰다.
이와 같이 제조된 GaN 반도체 기판의 휨은 기초 기판으로부터 분리된 후 반도체 기판의 최저 높이와 최고 높이의 차이를 측정하였다. 즉, Dektak 150 장치를 사용하여, 스틸러스 표면 프로파일(stylus surface profile)을 얻고 이로부터 표면 높이를 측정하고, 높이 차이를 산출하였다. 또한, 제조된 GaN층 및 분리된 판을 광학 현미경으로 관찰하였다. 즉, GaN 기판의 중심에서 1 배율 및 50 배율의 광학 현미경으로 관찰하였다.
비교예 및 실험예에서 제조된 GaN 반도체 기판의 두께 및 휨 정도를 도 8 및 도 9에 나타내었으며, 도 10은 비교예의 기판의 분리 전후의 사진이고, 도 11 및 도 12는 본 발명의 실험예의 기판의 분리 전후의 사진이다. 여기서, GaN 성장 후 휨은 사파이어 기판에 GaN층을 성장한 후 분리하기 전의 휨 정도이고, 분리 후 두께는 GaN층이 분리된 후 두께이며, 분리 후 휨은 분리된 직후의 GaN 반도체 기판에서 측정된 휨의 정도이다.
도 8 및 및 도 9에 나타낸 바와 같이, 우선, 비교예의 경우, 분리 후 반도체 기판의 휨이 -460㎛, -336㎛로 매우 큰 것을 알 수 있고, 1010℃에서 성장된 경우가 더 큰 휨이 발생되는 것을 알 수 있다. 즉, 연속성장의 경우 어느 경우나 휨이 크게 발생되었으며, 높은 온도에서 GaN층을 성장할 경우 휨이 더 크게 발생되었다. 또한, 비교예의 경우는 도 10의 광학 현미경 사진에 나타난 바와 같이, GaN층이 제대로 성장되지 못하고 깨어져 버리거나, 전체 성장이 완료된 경우에도 가장자리가 깨어져 나가는 등의 문제가 야기되었으며, 성장 후 표면도 매우 거친 것을 알 수 있다.
반면, 실험예의 경우 기초 기판 분리 후에 분리 전에 비하여 휨 정도가 크게 감소하였으며, 모든 실험예에서 비교예 보다 분리 후 휨 정도가 작게 나타나고 있다. 성장 온도가 1010℃인 실험예1은 분리 후 기판의 휨이 -299㎛으로 다른 실험예들에 비하여 비교적 크게 나타난다. 이로부터 구간 분할 방식으로 성장시키더라도 성장 온도가 너무 높으면 휨이 증가되는 것을 알 수 있다. 실험예2 내지 21은 -142㎛∼95㎛의 휨이 발생되었으며, 이들 반도체 기판은 휨이 -150㎛∼100㎛ 범위 내로서 -300㎛ 이상의 휨이 발생되는 종래보다 매우 우수함을 알 수 있다. 실험예1 내지 실험예5의 결과를 보면, 성장 온도를 1010℃에서 1000℃로 낮추는 경우 반도체 기판의 휨이 -142㎛에서 -17㎛로 감소되고 있다. 즉, 반도체층이 성장되는 성장 온도를 조절하여, 반도체 기판의 휨 정도를 제어할 수 있음을 알 수 있다. 또한, 실험예5 내지 실험예21에서는 성장 온도를 1000℃로 동일하게 하고 성장 시간을 변화시키는 경우, 다양한 휨 결과가 나타났으며, 이로부터 공정 변수가 다른 구간별 성장 시간을 제어하여 기판의 두께 및 휨 정도를 소정 범위 내에서 다양하게 조절할 수 있음을 알 수 있다. 또한, 실험예9 내지 실험에12에서는 동일 성장 온도에서 구간별 성장시간을 다양하게 조합하여, 분리 후 두께를 유사하게 하면서 휨 정도를 변경하였다. 이로부터 구간별로 다양한 조합을 활용하여 반도체 기판의 휨의 정도나 방향을 조절할 수 있음을 알 수 있다.
또한, 실험예에 의해 제조된 GaN 반도체 기판은 도 10 및 도 11에 나타낸 광학 현미경 사진에서 보여 주듯이, 사파이어 기판상에 GaN층이 깨어짐 등의 손상 없이 잘 성장되고, 사파이어 기판으로부터 GaN층이 손상 없이 분리되어 GaN 기판으로 제조되었다. 또한, GaN층의 고배율 표면 사진에서 보여주듯이, 실험예들은 비교예에 비하여 평탄하고 스무드한 표면을 형성하는 것을 알 수 있고, 표면 결함의 개수도 감소되어, 손상이나 결함이 거의 없는 우수한 표면 특성을 가진다.
상기 실험예에서는 GaN 기판의 제조에 대하여 예시적으로 설명하였으나, 제조되는 반도체 기판은 이에 제한되지 않으며, 다양한 재질의 반도체 기판으로 제조될 수 있다. 예를 들면, InN, AlN, Ga1 -x- yAlxInyN 등의 재질이 원하는 두께의 기판으로 제조될 수 있다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
10 : 기초 기판 20 : 질화층
30 : 반도체층 40 : 반도체 기판

Claims (18)

  1. 기초 기판 상에 형성된 반도체층이 상기 기초 기판으로부터 분리되어 제조되는 반도체 기판으로서,
    서로 대향되는 하부면 및 상부면과, 이들을 연결하는 측면을 포함하는 판 형상을 가지며,
    상기 반도체층은 상기 기초 기판으로부터 분리된 후의 최종 두께를 100이라 할 때 상기 기초 기판 상에 형성되는 초기 두께를 102 내지 137의 범위로 형성하고,
    상기 하부면과 상기 상부면의 최저 높이와 최고 높이의 차이가 -150㎛ 내지 100㎛ 범위의 휨을 가지는 반도체 기판.
  2. 청구항 1에 있어서,
    상기 반도체층은 분리된 후의 최종 두께를 100이라 할 때, 상기 기초 기판 상에 106 내지 122의 초기 두께로 형성되고,
    상기 반도체층은 질화물 반도체를 포함하는 반도체 기판.
  3. 청구항 1에 있어서,
    상기 기초 기판은 사파이어 기판을 포함하고, 상기 반도체층은 GaN층, InN층, AlN층 및 GaAlInN층 중 적어도 어느 하나를 포함하는 반도체 기판.
  4. 청구항 1에 있어서,
    상기 반도체층은 형성 온도 및 원료 가스를 조절하여 형성되며,
    상기 원료 가스는 Ⅲ족 원소를 포함하는 제 1 원료 가스와 V족 원소를 포함하는 제 2 원료 가스를 포함하며,
    상기 최저 높이와 최고 높이의 차이는 상기 제 1 및 제 2 원료 가스의 공급량 및 공급 시간 중 적어도 하나를 복수회 변경함에 의해 조절되는 반도체 기판.
  5. 청구항 1에 있어서,
    상기 반도체층은 형성 온도를 조절하고, 형성 중에 원료 가스의 공급량 및 공급 시간 중 적어도 하나를 적어도 2회 이상 서로 다르게 변경하여 제조되는 반도체 기판.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 반도체층의 초기 두께는 275 ㎛ 내지 430 ㎛ 범위로 형성되고,
    상기 반도체층의 분리 후의 최종 두께는 270 ㎛ 내지 330 ㎛ 범위에서 상기 초기 두께와 같거나 얇은 반도체 기판.
  7. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 반도체층의 초기 두께는 300 ㎛ 내지 380 ㎛ 범위로 형성되고,
    상기 반도체층의 분리 후의 최종 두께는 270 ㎛ 내지 330 ㎛ 범위에서 상기 초기 두께와 같거나 얇은 반도체 기판.
  8. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 최저 높이와 최고 높이의 차이가 -100㎛ 내지 50㎛ 범위인 반도체 기판.
  9. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 최저 높이와 최고 높이의 차이가 -80㎛ 내지 30㎛ 범위인 반도체 기판.
  10. 청구항 1에 있어서,
    상기 반도체층은 상기 기초 기판 상에 형성되는 초기 두께에서 2 내지 37 범위의 두께를 연마하여 최종 두께를 조절하는 반도체 기판.
  11. 반도체 기판의 제조 방법으로서,
    기초 기판 상에 반도체층을 형성한 후 리프트 오프에 의해 상기 기초 기판을 분리하여 제조되고,
    상기 반도체층은 형성 온도, 원료 가스의 공급량 및 공급 시간을 조절하여 제조되며,
    상기 반도체층은 상기 기초 기판으로부터 분리된 후 최저 높이와 최고 높이의 차이가 -150㎛ 내지 100㎛ 범위의 휨을 갖도록 하는 반도체 기판의 제조 방법.
  12. 청구항 11에 있어서,
    상기 기초 기판을 성막 장치에 로딩하고 온도를 조절하는 과정;
    복수의 원료 가스를 공급하고 상기 기초 기판 상에 질화물 반도체층을 성장하는 과정; 및
    상기 기초 기판과 상기 반도체층을 분리하는 과정을 포함하고,
    상기 반도체층을 형성하는 과정은 상기 원료 가스의 공급량 및 공급 시간 중 적어도 어느 하나가 다른 복수의 공정 구간을 가지며,
    상기 반도체층은 분리된 후의 최종 두께를 100이라 할 때, 상기 기초 기판 상에 100 내지 137의 초기 두께로 형성되는 반도체 기판의 제조 방법.
  13. 청구항 11 또는 청구항 12에 있어서,
    상기 반도체층은 1000℃ 이상 내지 1010℃ 미만의 온도에서 형성되는 반도체 기판의 제조 방법.
  14. 청구항 11 또는 청구항 12에 있어서,
    상기 반도체층은 1000℃ 이상 내지 1005℃ 이하의 온도에서 형성되는 반도체 기판의 제조 방법.
  15. 청구항 11 또는 청구항 12에 있어서,
    상기 원료 가스는 Ⅲ족 원소를 포함하는 제 1 원료 가스와 V족 원소를 포함하는 제 2 원료 가스를 포함하며,
    상기 복수의 공정 구간에서 상기 제 1 원료 가스와 제 2 원료 가스 중 적어도 하나의 공급량 및 공급 시간을 적어도 2회 이상 조절하는 반도체 기판의 제조 방법.
  16. 청구항 15에 있어서,
    상기 제 1 원료 가스의 공급량은 일정하게 유지하고, 상기 제 2 원료 가스의 공급량을 공정 구간별로 점차 감소시키는 반도체 기판의 제조 방법.
  17. 청구항 15에 있어서,
    상기 복수의 공정 구간별로 상기 원료 가스의 공급 시간을 점차 증가시키거나, 상기 원료 가스의 공급 시간을 점차 증가시키다가 감소시키는 반도체 기판의 제조 방법.
  18. 청구항 11 또는 청구항 12에 있어서,
    상기 반도체층을 기초 기판에 상에 형성하고 분리한 후 연마 가공하는 과정을 포함하며,
    상기 연마 가공으로 제거되는 두께는 5 내지 100 ㎛ 범위인 반도체 기판의 제조 방법.
KR1020140037524A 2013-08-14 2014-03-31 반도체 기판 및 그 제조 방법 KR101474373B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130096251 2013-08-14
KR1020130096251 2013-08-14

Publications (1)

Publication Number Publication Date
KR101474373B1 true KR101474373B1 (ko) 2014-12-19

Family

ID=52679350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140037524A KR101474373B1 (ko) 2013-08-14 2014-03-31 반도체 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101474373B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010269970A (ja) * 2009-05-21 2010-12-02 Hitachi Cable Ltd 窒化物半導体基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010269970A (ja) * 2009-05-21 2010-12-02 Hitachi Cable Ltd 窒化物半導体基板

Similar Documents

Publication Publication Date Title
JP4696935B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
US8012882B2 (en) Method of manufacturing nitride substrate for semiconductors
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
GB2436398A (en) Bulk semiconductor substrates
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
KR20150124025A (ko) 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
JP2005306680A (ja) 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JP6405767B2 (ja) 窒化ガリウム基板
JP5238924B2 (ja) 単結晶基板及び窒化物半導体単結晶の製造方法
US8466471B2 (en) Nitride semiconductor free-standing substrate and method for making same
KR101420265B1 (ko) 기판 제조 방법
KR101474373B1 (ko) 반도체 기판 및 그 제조 방법
JP2019052057A (ja) 複合基板、ｉｉｉ族窒化物結晶付複合基板、およびｉｉｉ族窒化物結晶の製造方法
US20240079412A1 (en) Nitride semiconductor substrate and manufacturing method therefor
KR101578717B1 (ko) 질화갈륨 웨이퍼를 제조하는 방법
US20240297224A1 (en) Nitride semiconductor substrate and manufacturing method therefor
KR20130078984A (ko) 질화갈륨 기판 제조방법
TWI470831B (zh) 分層半導體基材及其製造方法
KR101699794B1 (ko) 휨이 없는 질화갈륨 웨이퍼를 제조하는 방법, 및 그 웨이퍼
KR20150020498A (ko) 반도체 기판 및 그 제조 방법
JP5631952B2 (ja) 基板の製造方法
JP2017214232A (ja) 窒化物化合物半導体基板の製造方法
KR101480949B1 (ko) 화합물 반도체 기판 및 이의 제조 방법
JP5182396B2 (ja) 窒化物半導体自立基板及び発光装置
JP2019077602A (ja) Ｉｉｉ族窒化物半導体基板及びｉｉｉ族窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140331

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20140403

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20140331

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140612

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140915

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141215

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171212

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181213

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20201210

Start annual number: 7

End annual number: 7

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230923