KR20150020498A - 반도체 기판 및 그 제조 방법 - Google Patents

반도체 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20150020498A
KR20150020498A KR20140019545A KR20140019545A KR20150020498A KR 20150020498 A KR20150020498 A KR 20150020498A KR 20140019545 A KR20140019545 A KR 20140019545A KR 20140019545 A KR20140019545 A KR 20140019545A KR 20150020498 A KR20150020498 A KR 20150020498A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
semiconductor
supply
time
Prior art date
Application number
KR20140019545A
Other languages
English (en)
Inventor
이혜용
최영준
김진훈
장현수
오해곤
Original Assignee
주식회사루미지엔테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사루미지엔테크 filed Critical 주식회사루미지엔테크
Priority to KR20140019545A priority Critical patent/KR20150020498A/ko
Publication of KR20150020498A publication Critical patent/KR20150020498A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은기초 기판 상에 300㎛ 내지 340㎛의 두께로 형성된 반도체층이 기초 기판으로부터 분리되어 제조된 반도체 기판이고, 기초 기판으로부터 분리된 후 가장자리와 중앙부의 높이차가 -150㎛ 내지 100㎛의 휨을 갖는 반도체 기판 및 그 제조 방법이 제시된다.

Description

반도체 기판 및 그 제조 방법{Semiconductor substrate and method of manufacturing the same}
본 발명은 반도체 기판 및 그 제조 방법에 관한 것으로, 특히 질화물 반도체 기판 및 그 제조 방법에 관한 것이다.
반도체 소자는 반도체 공정 기술을 이용하여 소정의 기판 상에 파워 소자, 발광 소자, 수광 소자 등의 전자 소자를 구현한 전자 부품의 하나이다. 특히, GaN를 이용한 반도체 발광 소자는 청색 발광이 가능하여 기존에 개발된 GaAs및 InP계 화합물 반도체를 이용한 녹색과 적색 발광 소자와 함께 주목받고 있다.
고품위의 GaN 박막을 성장시키기 위해서는 격자 상수 및 열팽창 계수가 동일한 고품위 GaN 단결정 기판이 필요하다. 그런데, GaN은 상압의 고온에서 승화하는 특성을 보유하여 융점이 22,000 기압 이상에서 2400℃ 정도이고, 5족 질소의 분압이 3족보다 훨씬 크기 때문에 GaN 단결정 기판을 성장시키기 위해서는 거의 40,000 기압의 질소 압력이 필요하여 현재의 Si, GaAs, InP와 같은 반도체 단결정 성장 기술로는 GaN 단결정 제조가 어렵다. 따라서, 현재는 GaN와 격자 상수 및 열팽창 계수의 부정합도가 큰 사파이어(sapphire, Al2O3) 등의 이종 기판을 이용하여 GaN층을 성장시키는 이종 접합 성장법(Heteroepitaxy)을 이용하고 있다. 이종 기판 상에 GaN층이 성장된 후 이종 기판으로부터 GaN층을 분리시켜 GaN 기판을 제작하게 된다. 이종 기판으로부터 GaN층을 분리시키기 위해 레이저 리프트 오프(Laser-Lift Off; LLO) 방법이 이용되고 있다.
그러나, 이종 기판 상에 GaN층을 기판으로 이용할 만한 두께로 성장시키는 경우 이종 기판과 GaN층의 격자 부정합과 열팽창 계수의 차이가 크므로 이종 기판과 GaN층에는 휨(bowing)이 발생하게 된다. 따라서, GaN층을 분리한 후의 GaN 기판은 대략 300㎛ 이상의 휨 상태를 유지하게 된다. 즉, GaN 기판의 가장자리와 중앙부 사이에 대략 300㎛ 이상의 높이 차를 가지게 된다. 예컨데, Journal of Crystal Growth 352 (2012) 235∼238에는 사파이어 기판 상에 GaN층의 성장 두께에 따른 휨 정도를 제시하고 있는데, 430㎛ 두께의 사파이어 기판 상에 350㎛ 두께의 GaN층을 성장시킨 경우 1000㎛ 정도의 휨이 계산상으로 발생되고, 실제 측정한 결과 700㎛∼800㎛의 휨을 발생되는 것이 제시되어 있다.
이렇게 GaN 기판이 휨 상태를 유지하기 때문에 휨이 발생된 두께를 제거하고 평탄한 나머지 두께로 GaN 기판을 이용하기 위해 GaN층을 원하는 두께의 대략 3배 내지 4배 두껍게 성장시킨 후 연마 등의 가공을 하여 원하는 두께의 기판을 제조할 수 있다. 그러나, 성장 시간이 길어지게 되면 그에 따라 원료의 소모량이 증가하게 되므로 공정 시간 증가 및 원가 증가의 문제가 있다. 또한, 휨이 크게 발생될수록 연마 시간이 증가하게 되고, 연마 시간이 증가할수록 기판 손상이 더 많이 발생될 수 있는 문제가 있다.
본 발명은 이종 기판 상에 성장되는 질화물 반도체층의 휨 발생을 최소화하여 질화물 반도체층의 성장 시간 및 가공 시간을 줄일 수 있는 반도체 기판 및 그 제조 방법을 제공한다.
본 발명은 질화물 반도체층의 성장 조건을 조절하여 질화물 반도체층의 휨 발생을 최소화할 수 있는 반도체 기판 및 그 제조 방법을 제공한다.
본 발명의 일 예에 따른 반도체 기판은 기초 기판 상에 300㎛ 내지 340㎛의 두께로 형성된 반도체층이 상기 기초 기판으로부터 분리되어 제조된 반도체 기판이고, 상기 기초 기판으로부터 분리된 후 가장자리와 중앙부의 높이차가 -150㎛ 내지 100㎛의 휨을 갖는다.
상기 반도체층은 Ga를 포함하는 제 1 원료 가스와 질소를 포함하는 제 2 원료 가스를 이용하여 형성된 GaN층을 포함한다.
상기 반도체층은 형성 온도를 조절하고 원료 가스 중 적어도 어느 하나의 공급량 및 공급 시간을 적어도 2번 이상 다르게 하여 형성된다.
본 발명의 다른 예에 따른 반도체 기판의 제조 방법은 HVPE 장치를 이용하여 기초 기판 상에 반도체층을 형성한 후 레이저 리프트 오프에 의해 상기 기초 기판이 분리되어 상기 반도체층으로부터 제조되고, 상기 반도체층은 300㎛ 내지 340㎛의 두께로 형성되고, 상기 기초 기판으로부터 분리된 후 가장자리와 중앙부의 높이차가 -150㎛ 내지 100㎛의 휨을 갖도록 한다.
상기 반도체층은 Ga를 포함하는 제 1 원료 가스와 질소를 포함하는 제 2 원료 가스를 이용하여 형성된 GaN층을 포함한다.
상기 반도체층은 형성 온도를 조절하고 원료 가스 중 적어도 어느 하나의 공급량 및 공급 시간을 적어도 2번 이상 다르게 하여 형성된다.
상기 반도체층은 1000℃ 이상 내지 1010℃ 미만의 온도에서 형성된다.
상기 반도체층은 상기 제 1 및 제 2 원료 가스 중 어느 하나의 공급량을 유지하고, 다른 하나의 공급량을 단계적으로 줄여가며 형성한다.
상기 반도체층은 상기 제 1 및 제 2 원료 가스 중 어느 하나의 공급량을 단계적으로 감소시키고, 다른 하나의 공급량을 단계적으로 증가시켜 형성한다.
상기 반도체층은 상기 제 1 및 제 2 원료 가스 중 적어도 어느 하나의 공급 시간으로 네 단계로 조절하여 형성하며, 제 2 공급 시간이 제 1 공급 시간보다 길고, 제 3 공급 시간은 상기 제 2 공급 시간보다 길며, 제 4 공급 시간은 상기 제 3 공급 시간보다 짧지만 상기 제 2 공급 시간보다 길거나 같다.
본 발명의 실시 예들에 따른 기판은 기초 기판 상에 성장되는 반도체층의 성장 온도와 원료 가스의 공급량 및 공급 시간을 조절하여 기초 기판으로부터 분리된 후의 반도체 기판의 휨이 -150㎛∼100㎛가 되도록 한다.
따라서, 본 발명은 평탄한 반도체 기판을 획득하기 위한 반도체층의 성장 두께를 종래보다 줄일 수 있고, 그에 따라 원료 가스의 공급량을 줄일 수 있고 공정 시간을 줄일 수 있어 원가를 절감할 수 있다. 또한, 휨이 적게 발생되기 때문에 휨을 제거하기 위한 연마 공정을 줄일 수 있어 연마 공정에 따른 반도체 기판의 변형 또는 파손을 방지할 수 있다.
도 1은 본 발명에 이용되는 박막 성장 장치의 개략 단면도.
도 2는 본 발명의 일 실시 예에 따른 기판 제조 방법을 설명하기 위한 공정 흐름도.
도 3은 본 발명의 일 실시 예에 따른 기판 제조 방법을 설명하기 위해 공정 순으로 도시한 단면도.
도 4는 종래 및 본 발명에 따른 반도체 기판의 휨 정도를 도시한 개략도.
도 5는 비교 예 및 본 발명의 실시 예들에 따른 반도체층의 휨 정도를 도시한 그래프.
도 6은 비교 예 및 본 발명의 실시 예들에 따른 반도체 기판의 표면 사진.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 이용되는 박막 성장 장치의 개략 단면도이다. 본 발명의 기판 제조를 위한 박막 성장 장치로 HVPE(Hydride Vapor Phase Epitaxy) 장치가 이용될 수 있다. HVPE 장치는 부위별로 독립적인 온도 조절이 가능한 퍼니스(Furnace) 내에 반응관을 구성하고, 반응관 내에 질화물층을 성장시키기 위한 원료 가스를 공급하는 소오스 영역(Source Zone)과 원료 가스가 반응하여 질화물층이 성장되는 반응 영역(Reaction Zone)을 포함할 수 있다.
이러한 박막 성장 장치는 예를 들어 도 1에 도시된 바와 같이 내부 공간에 소오스 영역(Source Zone)(A)과 반응 영역(Reaction Zone)(B)이 마련된 반응관(100)과, 반응관(100)의 외측 둘레에 마련되어 소오스 영역(A)을 가열하는 소오스 영역 가열부(210)와, 반응관(100)의 외측 둘레에 마련되어 반응 영역(B)을 가열하는 반응 영역 가열부(220)와, 소오스 영역 가열부(210)와 반응 영역 가열부(220) 사이에 배치되어 두 영역의 열적 간섭을 줄여주는 단열 부재(310)와, 소오스 영역(A)으로 원료 물질을 공급하는 소오스 공급부(400)를 포함할 수 있다.
반응관(100)은 내부가 비어있는 튜브 형태(Tube Type)로 제작될 수 있다. 이러한 반응관(100) 내부의 일측 공간에는 원료 물질이 공급되는 소오스 영역(A)이 마련되고, 소오스 영역(A)과 연결되는 타측 공간에는 기판(G) 상에 박막이 성장되는 반응 영역(B)이 마련된다.
소오스 영역 가열부(210)는 소오스 영역(A)을 가열하기 위해 소오스 영역(A)의 반응관(100) 외측에 마련되고, 반응 영역 가열부(220)는 반응 영역(B)을 가열하기 위해 소오스 영역 가열부(210)와 소정 거리 이격되어 반응 영역(B)의 반응관(100) 외측에 마련된다. 여기서, 소오스 영역 가열부(210) 및 반응 영역 가열부(220)는 코어 히터(Core Heater), 판상 히터(Plate Heater) 등의 형태로 마련되어 반응관(100)의 외측 둘레 전체, 또는 적어도 일부를 둘러싸도록 설치될 수 있다. 예를 들어, 반응관(100) 외측 둘레에 코어 히터를 스프링 형태로 권취하거나, 또는 반응관(100) 외측 둘레를 따라 코어 히터를 S자 형태로 배열시킬 수 있다. 또한, 소오스 영역 가열부(210) 및 반응 영역 가열부(220)는 소오스 영역(A) 및 반응 영역(B)을 세분하여 가열할 수 있도록 복수로 구성될 수 있다. 이를 통해, 세부 영역별로 온도 분포 및 가열 조건을 더욱 세밀하게 제어할 수 있고, 또한 독립적으로 제어할 수 있다.
소오스 공급부(400)는 외부로부터 공급되는 증착 원료를 공급하기 위해 소오스 영역(A) 내에 마련된다. 소오스 공급부(400)는 기초 기판(10) 상에 성장시키고자 하는 박막의 종류에 따라 다양하게 선택될 수 있다. 예를 들어 소오스 공급부(400)는 Ⅲ-V족의 p형 반도체 박막을 형성할 수 있도록 구성될 수 있다. 이를 위해 소오스 공급부(400)는 저압 상태 또는 진공 상태로 유지되는 반응관(100)의 일측에 마련된 제 1 및 제 2 가스 공급관(410, 420)과, 제 1 가스 공급관(410)의 중간에 마련되어 원료 물질, 예를 들어 Ga 등의 Ⅲ족 원소와 Mg 등의 p형 도펀트를 담기 위한 도가니(430)를 포함할 수 있다. 제 1 가스 공급관(410)은 예를 들어 GaN층 등의 질화물층을 형성하기 위해 Ga와 반응하여 GaCl을 형성하는 HCl 가스를 공급할 수 있고, 제 2 가스 공급관(420)은 GaN층을 형성하기 위해 제 1 가스 공급관(410)으로부터 공급되는 GaCl과 반응하는 NH3 가스 등의 V족 원소를 포함하는 원료 가스를 공급할 수 있다. 한편, 제 1 및 제 2 가스 공급관(410, 420)에 공급되는 원료 가스는 이송 가스(carrier gas), 예를 들어 N2, H2, Ar 등의 불활성 가스와 함께 공급될 수 있다.
반응 영역(B)에는 기초 기판(10)이 안착될 수 있는 기판 지지대(500)가 설치되고, 일측에는 반응관(100)의 내부 배기를 수행하는 배기부(600)가 연결된다. 즉, 배기부(600)는 소오스 영역(A)과 대향되는 반응관(100) 일측에 마련된다.
단열 부재(310)는 소오스 영역 가열부(210)와 반응 영역 가열부(220) 사이에서 반응관(100)의 외측 둘레 전체 또는 적어도 일부를 감싸도록 마련된다. 이러한 단열 부재(310)는 상대적으로 온도가 높은 반응 영역 가열부(220)에서 발생된 열이 상대적으로 온도가 낮은 소오스 영역 가열부(210)로 전달되는 것을 최소화시켜 준다. 이로 인해, 소오스 영역(A)과 반응 영역(B) 사이의 열적 간섭이 현저히 줄어들어 소오스 영역(A)의 온도 분포는 낮게 유지되면서도 소오스 영역(A)과 반응 영역(B) 사이에서는 온도 구배가 급격하게 일어난다. 소오스 영역(A)의 온도 분포를 낮게 유지함으로써 원료 가스들이 소오스 영역(A)에서 서로 반응하지 않고 반응 영역(B)으로 공급되게 하고, 급격한 온도 구배를 통해 반응 영역(B)으로 공급된 원료 가스의 반응성을 높여줌으로써 성장 속도를 향상시킬 수 있다. 또한, 소오스 영역(A)의 후단(또는 소오스 영역(A)과 반응 영역(B)의 연결 영역)에서 일부 원료 가스들이 서로 반응하여 이곳에 다결정을 생성함으로써 반응 영역(B)에서 박막 성장율이 낮아지는 문제점 및 이러한 다결정이 반복되는 성막 공정 중에 잠재적인 파티클 또는 이물질 요소로 작용하여 제조되는 박막 결정성 및 박막 품질을 저하시키는 문제점을 동시에 해결할 수 있다. 한편, 소오스 영역(A) 전단과 반응 영역(B)의 후단에 대응하는 반응관(100)의 외측 둘레에도 추가 단열 부재(320, 330)가 마련되는 것이 바람직하다. 이로 인해, 외부 공간과 인접하여 열 손실이 우려되는 소오스 영역(A) 전단 및 반응 영역(B) 후단 영역에서도 목표 온도를 용이하게 유지할 수 있다.
한편, 상기한 소오스 영역 가열부(210), 반응 영역 가열부(220) 및 단열 부재(310, 320, 330)의 외측을 감싸 보호하도록 반응관 하우징(700)이 마련된다. 또한, 반응관 하우징(700)은 상하 분리형(700a, 700b)으로 제작하여 결합시킬 수 있고, 결합 영역에서 열 손실로 인한 온도 불균일이 발생하지 않도록 결합 부위에 단열 패드를 설치할 수도 있다.
이러한 박막 성장 장치를 이용하여 예를 들어 GaN층을 형성하는 경우 도가니(430)에 Ga를 마련하고, 도가니(430)와 연결된 제 1 가스 공급관(410)으로 HCl 가스를 공급함으로써 제 1 가스 공급관(410)의 후단에 GaCl 가스를 형성한다. 그리고, 제 2 가스 공급관(420)을 통해 NH3 가스를 공급하여 반응 영역(B)에서 아래의 반응식과 같이 GaCl과 NH3의 반응으로 GaN층을 형성할 수 있다.
Ga + HCl(g) → GaCl(g) + 1/2H2(g)
GaCl (g) + NH3(g) → GaN(s) + HCl(g) + H2(g)
이러한 박막 성장 장치를 이용한 본 발명의 일 실시 예에 따른 반도체 기판 제조 방법은 도 2 및 도 3에 도시된 바와 같이 기초 기판을 소정 온도로 승온시키는 단계(S110)와, 기초 기판 상에 질화층을 형성하는 단계(S120)와, 질화층 상에 반도체층을 성장시키는 단계(S130)와, 반도체층이 형성된 기초 기판을 언로딩한 후 반도체층과 기초 기판을 분리하여 반도체 기판을 제조하는 단계(S140)를 포함한다. 이러한 본 발명의 일 실시 예에 따른 기판 제조 방법을 더욱 상세히 설명하면 다음과 같다.
먼저, 반응관(100)의 반응 영역(B)으로 기초 기판(10)을 로딩시킨 후 반응 영역 가열부(220)를 이용하여 반응 영역(B)의 온도를 상승시켜 기초 기판(10)을 승온시킨다(S110). 여기서, 반응 영역(B)은 예를 들어 950∼1050℃의 온도를 유지할 수 있다. 또한, 도 3(a)에 도시된 기초 기판(10)은 사파이어 기판, 실리콘 카바이드(SiC) 기판, 질화 알루미늄(AlN) 기판, 산화 아연(ZnO) 기판 등 반도체 박막 증착이 가능한 모든 기판이 사용될 수 있는데, 본 실시 예에서는 사파이어 기판을 이용하는 경우를 설명한다.
이어서, 기판 전처리 공정으로서 기초 기판(10)을 질화 처리하여 도 3(b)에 도시된 바와 같이 기초 기판(10) 상에 질화층(20)을 형성한다(S120). 기초 기판(10)을 질화 처리하기 위해 제 2 가스 공급관(420)을 통해 NH3 가스를 반응 영역(B)에 공급한다. 이때, 기초 기판(10)의 질화 처리 시간은 1분∼20분 정도로 실시할 수 있다. 질화층(20)은 기초 기판(10)에 따라 다양한 물질로 형성될 수 있는데, 예를 들어 사파이어 기판을 이용하면 AlN층의 질화층(20)이 형성된다.
이어서, 도 3(c)에 도시된 바와 같이 질화층(20) 상에 반도체층(30)을 형성한다(S130). 반도체층(40)은 다양한 물질층으로 형성할 수 있는데, 예를 들어 GaN층으로 형성할 수 있다. GaN층을 형성하기 위해 도가니(430)에 Ga를 마련하고 제 1 가스 공급관(410)을 통해 HCl 가스를 공급함으로써 반응관의 반응 영역(B)으로 GaCl 가스를 공급하고, 제 2 가스 공급관(420)을 통해 NH3 가스를 공급한다. 따라서, 반응 영역(B)에서 GaCl과 NH3이 반응하여 GaN층이 성장된다. 이때, 반도체층(30)은 성장이 완료되어 기초 기판(10)과 분리된 후의 휨이 -150㎛∼100㎛ 정도로 형성될 수 있도록 한다. 이를 위해 반도체층(30)은 1000℃∼1010℃의 온도에서 형성할 수 있으며, 성장 중에 제 1 및 제 2 원료 가스의 공급량 및 공급 시간을 조절하여 형성할 수 있다. 즉, 성장 온도를 1000℃ 이상 1010℃ 미만으로 조절하고 GaCl과 NH3의 적어도 어느 하나의 공급량 및 공급 시간을 적어도 두번 이상 다르게 하여 반도체층(30)을 형성할 수 있다. 여기서, 성장 온도를 1010℃ 이상으로 할 경우 반도체층(30)이 분리된 후의 휨이 -300㎛ 이상이 될 수 있고, 1000℃ 이하로 할 경우 반도체층(30)의 성장 속도가 느려질 수 있다. 또한, 원료 가스의 공급량 및 공급 시간을 조절함으로써 반도체층(30)의 휨 정도를 조절할 수 있다. 원료 가스의 공급량 및 공급 시간은 예를 들어 NH3 및 GaCl을 각각 2000sccm 및 200sccm의 공급량으로 제 1 시간 동안 공급한 후 각각 1400sccm 및 200sccm의 공급량으로 제 2 시간 동안 공급하고, 이어서 각각 1000sccm 및 200sccm의 공급량으로 제 3 시간 동안 공급한 후 각각 600sccm 및 200sccm 공급량으로 제 4 시간 동안 공급할 수 있다. 즉, GaCl의 공급량을 유지하고 NH3의 공급량을 단계적으로 줄여 반도체층(30)을 형성할 수 있다. 물론, NH3의 공급량을 유지하고 GaCl의 공급량을 적어도 두번 이상 조절하여 반도체층(30)을 형성할 수도 있고, NH3 및 GaCl의 공급량을 적어도 두번 이상 조절하여 반도체층(30)을 형성할 수도 있다. 또한, NH3 및 GaCl의 어느 하나의 공급량을 단계적으로 감소시키고 다른 하나의 공급량을 단계적으로 증가시켜 반도체층(30)을 형성할 수도 있다. 한편, 반도체층(30)의 성장 두께에 따라 공급 시간을 조절할 수 있다. 예를 들어 제 2 시간은 제 1 시간보다 길 수 있고, 제 3 시간은 제 2 시간보다 길 수 있다. 또한, 제 4 시간은 제 3 시간보다 짧지만 제 2 시간보다 길 수 있고, 제 2 시간과 동일하거나 제 1 시간보다도 짧을 수 있다. 예를 들어, 제 1 시간은 15 내지 20분 동안 유지하고, 제 2 시간은 30 내지 40분 동안 유지하며, 제 3 시간은 45분 내지 50분 동안 유지하고, 제 4 시간은 10 내지 40분 동안 유지할 수 있다.
이어서, 소정 두께로 반도체층(30)이 형성된 기초 기판(10)을 반응로(100)로부터 언로딩(Unloading)시킨 후 레이저 리프트 오프를 이용하여 도 3(d)에 도시된 바와 같이 기초 기판(10)과 반도체층(30)을 분리시킨다(S140). 따라서, 반도체층으로 이루어진 반도체 기판(40)이 제조된다. 레이저 리프트 오프는 반도체층(30)이 형성된 기초 기판(10)을 가열하여 반도체층(30)의 성장 조건과 유사하게 열적인 스트레스를 이완시킨 상태에서 고에너지 레이저 빔을 스캔하여 기초 기판(10)을 분리한다. 이때, 반도체 기판(40)은 -150㎛∼100㎛ 정도의 휨을 갖도록 제조된다. 즉, 반도체 기판(40)은 가운데 부분이 가장자리 부분에 비해 오목하게 들어가 (-)의 휨을 갖거나 가운데 부분이 가장자리 부분에 비해 볼록하게 나와 (+)의 휨을 가질 수 있다. 본 발명은 기초 기판(10) 상에 반도체층(30)을 성장시킬 때 성장 온도를 1000℃ 이상 1010℃ 미만으로 조절하고, 원료 가스의 공급량 및 공급 시간을 조절함으로써 기초 기판(10)으로부터 반도체층(30)이 분리되어 제조되는 반도체 기판(40)의 휨이 -150㎛∼100㎛ 정도를 가질 수 있다.
상기한 바와 같이 본 발명의 실시 예들에 따라 제조된 반도체 기판(40)은 -150㎛∼100㎛ 정도의 휨을 갖도록 제조되어 종래보다 휨을 개선할 수 있다. 즉, 종래에는 도 4(a)에 도시된 바와 같이 휨(B)이 크게 발생하기 때문에 원하는 두께(A), 예를 들어 300㎛의 두께로 반도체 기판을 제조하기 위해 휨(B)의 크기, 예를 들어 상하 200㎛ 정도의 두께를 고려하여 약 700㎛의 두께로 반도체 기판을 제조해야 한다. 그러나, 본 발명은 도 4(b)에 도시된 바와 같이 휨(C)이 종래보다 작게 발생되기 때문에 반도체층을 종래보다 얇게 형성할 수 있다. 예를 들어, 휨(C)이 예를 들어 상하 20㎛ 정도 밖에 발생되지 않으므로 300㎛의 두께로 반도체 기판을 제조하기 위해 휨(C)의 크기를 고려하여 약 340㎛의 두께로 반도체 기판을 제조할 수 있다. 따라서, 반도체층의 성장을 위한 원료 가스의 공급량을 줄일 수 있고, 공정 시간을 줄일 수 있어 원가를 절감할 수 있다. 또한, 휨이 적게 발생되기 때문에 휨을 제거하기 위한 연마 공정을 짧은 시간 동안 실시할 수 있어 연마 공정에 따른 반도체 기판의 변형 또는 파손을 방지할 수 있다.
실시 예
기초 기판 상에 성장되는 반도체층의 성장 온도와 원료 가스의 유입량 및 유입 시간에 따른 휨 정도를 측정하였다. 기초 기판으로 사파이어 기판을 이용하였으며, GaCl 가스와 NH3 가스를 이용하여 GaN층을 성장시켰다. 이때, 성장 온도는 1000℃∼1010℃의 범위로 변화시켰고, 원료 가스는 GaCl의 공급량을 200sccm으로 유지하고 NH3의 공급량을 2000sccm, 1400sccm, 1000sccm 및 600sccm으로 줄여 4단계로 성장시켰으며, 각 단계의 원료 가스의 공급 시간을 조절하였다. 비교 예 및 실시 예들에 따른 성장 온도 및 원료 가스의 공급 시간의 조건은 [표 1]과 같다.
성장온도(℃) 전체 성장
시간(mins)		 제 1 공급시간(min) 제 2 공급 시간(min) 제 3 공급 시간(min) 제 4 공급
시간(min)
비교 예 1010 135 15 30 50 40
실시 예 1 1005 135 15 30 50 40
실시 예 2 1005 135 15 30 45 35
실시 예 3 1003 135 20 30 45 30
실시 예 4 1000 135 15 30 50 30
실시 예 5 1000 135 20 30 45 30
실시 예 6 1000 135 20 30 45 25
실시 예 7 1000 135 20 40 45 10
상기 [표 1]에 제시된 바와 같이 비교 예는 성장 온도를 1010℃로 하고, 원료 가스의 제 1 내지 제 4 공급 시간을 15분, 30분, 50분, 40분으로 하여 GaN층을 성장시켰다. 또한, 본 발명의 실시 예들은 성장 온도를 1010℃보다 낮은 1000℃∼1005℃로 하고, 제 1 내지 제 4 공급 시간을 조절하여 GaN층을 성장시켰다. 이때, GaN층은 310㎛∼320㎛ 정도로 성장된다. 비교 예 및 실시 예들에 따른 휨 정도를 도 5 및 [표 2]에 나타내었다. 도 5는 성장 온도(D)에 따른 비교 예 및 실시 예들에 따라 사파이어 기판 상에 성장된 GaN층의 휨 정도(E) 및 레이저 리프트 오프를 이용하여 GaN층을 분리한 후 GaN 기판의 휨 정도(F)를 나타낸 그래프이고, 이를 [표 2]에 나타내었다.
GaN 성장
두께(㎛)		 GaN 성장
후 휨(㎛)		 분리 후
휨(㎛)
비교 예 318 591 -299
실시 예 1 313 618 -142
실시 예 2 318 637 -106
실시 예 3 309 574 -43
실시 예 4 313 626 -18
실시 예 5 313 607 18
실시 예 6 313 654 59
실시 예 7 312 667 95
도 4 및 [표 2]에 나타낸 바와 같이 비교 예의 경우 사파이어 기판 상에 GaN층이 성장된 후 591㎛의 휨이 발생되고, 사파이어 기판으로부터 GaN층을 분리한 후에는 -299㎛의 휨이 발생된다. 즉, 1010℃ 또는 그보다 높은 온도에서 GaN층을 성장할 경우 휨이 크게 발생된다. 그러나, 실시 예들의 경우 1010℃ 미만의 온도에서 성장되어 사파이어 기판 상에 GaN층이 성장되면 574㎛∼667㎛의 휨이 발생되고, 분리된 후에는 -142㎛∼95㎛의 휨이 발생된다. 즉, 실시 예 1의 경우 GaN층의 성장 후에는 618㎛의 휨이 발생되고 분리한 후에는 -142㎛의 휨이 발생되며, 실시 예 2의 경우 GaN층의 성장 후에는 637㎛의 휨이 발생되고 분리한 후에는 -106㎛의 휨이 발생된다. 또한, 실시 예 3의 경우 GaN층의 성장 후에는 574㎛의 휨이 발생되고 분리한 후에는 -43㎛의 휨이 발생되며, 실시 예 4의 경우 GaN층의 성장 후에는 626㎛의 휨이 발생되고 분리한 후에는 -18㎛의 휨이 발생된다. 그리고, 실시 예 5의 경우 GaN층의 성장 후에는 607㎛의 휨이 발생되고 분리한 후에는 18㎛의 휨이 발생되고, 실시 예 6의 경우 GaN층의 성장 후에는 654㎛의 휨이 발생되고 분리한 후에는 59㎛의 휨이 발생되며, 실시 예 7의 경우 GaN층의 성장 후에는 667㎛의 휨이 발생되고 분리한 후에는 95㎛의 휨이 발생된다. 특히, 실시 예 4 및 5의 경우 분리된 후의 휨이 -18㎛ 또는 18㎛로서 거의 평탄하게 반도체 기판이 제작될 수 있다. 결국, 본 발명의 실시 예들에 따른 반도체 기판은 사파이어 기판으로부터 분리된 후의 휨이 -150㎛∼100㎛ 정도로서 -300㎛ 이상의 휨이 발생되는 종래보다 우수함을 알 수 있다.
또한, 도 6은 비교 예 및 실시 예 1 내지 7에 따른 반도체 기판의 광학 현미경 사진으로서, GaN 기판의 중심에서 50 배율의 광학 현미경 사진이다. 즉, 도 6(a)는 비교 예에 따른 GaN 기판의 광학 현미경 사진이고, 도 6(b) 내지 도 6(h)는 본 발명의 실시 예 1 내지 7에 따른 GaN 기판의 광학 현미경 사진이다. 비교 예 및 실시 예들은 사파이어 기판 상에 GaN층이 손상없이 잘 성장되고, 사파이어 기판으로부터 GaN층이 손상없이 분리되어 GaN 기판이 제조된다. 이러한 GaN 기판의 표면을 보면 도 6의 검은색 점으로 보이는 결함이 관찰되는데, 도 6(b) 내지 도 6(h)에 도시된 바와 같이 본 발명의 실시 예들은 도 6(a)에 도시된 비교 예에 비해 결함이 적게 발생되는 것을 알 수 있다. 특히, 도 6(d) 내지 도 6(f)에 도시된 바와 같이 실시 예 3 내지 5는 결함이 없는 우수한 표면 특성을 가진다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
10 : 기초 기판 20 : 질화층
30 : 반도체층 40 : 반도체 기판

Claims (10)

  1. 기초 기판 상에 300㎛ 내지 340㎛의 두께로 형성된 반도체층이 상기 기초 기판으로부터 분리되어 제조된 반도체 기판이고,
    상기 기초 기판으로부터 분리된 후 가장자리와 중앙부의 높이차가 -150㎛ 내지 100㎛의 휨을 갖는 반도체 기판.
  2. 청구항 1에 있어서, 상기 반도체층은 Ga를 포함하는 제 1 원료 가스와 질소를 포함하는 제 2 원료 가스를 이용하여 형성된 GaN층을 포함하는 반도체 기판.
  3. 청구항 2에 있어서, 상기 반도체층은 형성 온도를 조절하고 원료 가스 중 적어도 어느 하나의 공급량 및 공급 시간을 적어도 2번 이상 다르게 하여 형성된 반도체 기판.
  4. HVPE 장치를 이용하여 기초 기판 상에 반도체층을 형성한 후 레이저 리프트 오프에 의해 상기 기초 기판이 분리되어 상기 반도체층으로부터 제조되고,
    상기 반도체층은 300㎛ 내지 340㎛의 두께로 형성되고, 상기 기초 기판으로부터 분리된 후 가장자리와 중앙부의 높이차가 -150㎛ 내지 100㎛의 휨을 갖도록 하는 반도체 기판의 제조 방법.
  5. 청구항 4에 있어서, 상기 반도체층은 Ga를 포함하는 제 1 원료 가스와 질소를 포함하는 제 2 원료 가스를 이용하여 형성된 GaN층을 포함하는 반도체 기판의 제조 방법.
  6. 청구항 5에 있어서, 상기 반도체층은 형성 온도를 조절하고 원료 가스 중 적어도 어느 하나의 공급량 및 공급 시간을 적어도 2번 이상 다르게 하여 형성된 반도체 기판의 제조 방법.
  7. 청구항 6에 있어서, 상기 반도체층은 1000℃ 이상 내지 1010℃ 미만의 온도에서 형성된 반도체 기판의 제조 방법.
  8. 청구항 6에 있어서, 상기 반도체층은 상기 제 1 및 제 2 원료 가스 중 어느 하나의 공급량을 유지하고, 다른 하나의 공급량을 단계적으로 줄여가며 형성하는 반도체 기판의 제조 방법.
  9. 청구항 6에 있어서, 상기 반도체층은 상기 제 1 및 제 2 원료 가스 중 어느 하나의 공급량을 단계적으로 감소시키고, 다른 하나의 공급량을 단계적으로 증가시켜 형성하는 반도체 기판의 제조 방법.
  10. 청구항 6에 있어서, 상기 반도체층은 상기 제 1 및 제 2 원료 가스 중 적어도 어느 하나의 공급 시간으로 네 단계로 조절하여 형성하며, 제 2 공급 시간이 제 1 공급 시간보다 길고, 제 3 공급 시간은 상기 제 2 공급 시간보다 길며, 제 4 공급 시간은 상기 제 3 공급 시간보다 짧지만 상기 제 2 공급 시간보다 길거나 같은 반도체 기판의 제조 방법.



KR20140019545A 2014-02-20 2014-02-20 반도체 기판 및 그 제조 방법 KR20150020498A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20140019545A KR20150020498A (ko) 2014-02-20 2014-02-20 반도체 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140019545A KR20150020498A (ko) 2014-02-20 2014-02-20 반도체 기판 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130096251 Division 2013-08-14 2013-08-14

Publications (1)

Publication Number Publication Date
KR20150020498A true KR20150020498A (ko) 2015-02-26

Family

ID=52579278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140019545A KR20150020498A (ko) 2014-02-20 2014-02-20 반도체 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20150020498A (ko)

Similar Documents

Publication Publication Date Title
US9896780B2 (en) Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate
US20150035123A1 (en) Curvature compensated substrate and method of forming same
JP5238924B2 (ja) 単結晶基板及び窒化物半導体単結晶の製造方法
KR20070014711A (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
KR100763467B1 (ko) 단결정 질화갈륨 기판의 제조방법
KR101094403B1 (ko) 휨이 감소된 사파이어/질화갈륨 적층체
KR101420265B1 (ko) 기판 제조 방법
US8466471B2 (en) Nitride semiconductor free-standing substrate and method for making same
JP4850807B2 (ja) 炭化珪素単結晶育成用坩堝、及びこれを用いた炭化珪素単結晶の製造方法
US7112243B2 (en) Method for producing Group III nitride compound semiconductor
KR101117189B1 (ko) ＧａＮ 기판 자동분리 방법
JP2019052057A (ja) 複合基板、ｉｉｉ族窒化物結晶付複合基板、およびｉｉｉ族窒化物結晶の製造方法
KR20150020498A (ko) 반도체 기판 및 그 제조 방법
KR101369967B1 (ko) 휨이 없는 질화갈륨 자립기판 제조 방법
KR101474373B1 (ko) 반도체 기판 및 그 제조 방법
KR100643155B1 (ko) 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법
KR101539073B1 (ko) 반극성 ＧａＮ 템플레이트를 제조하기 위한 방법
US20240079412A1 (en) Nitride semiconductor substrate and manufacturing method therefor
JP7290182B2 (ja) 窒化物半導体基板及びその製造方法
KR20130078984A (ko) 질화갈륨 기판 제조방법
JP6982469B2 (ja) Ｉｉｉ族窒化物半導体基板及びｉｉｉ族窒化物半導体基板の製造方法
JP5631952B2 (ja) 基板の製造方法
KR101699794B1 (ko) 휨이 없는 질화갈륨 웨이퍼를 제조하는 방법, 및 그 웨이퍼
KR101480949B1 (ko) 화합물 반도체 기판 및 이의 제조 방법
KR20160063360A (ko) 반도체 웨이퍼 및 반도체 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application