KR101088953B1 - 〈110〉 배향을 가지며 에피택셜 방식으로 코팅된 실리콘 웨이퍼 및 그 제작 방법 - Google Patents

〈110〉 배향을 가지며 에피택셜 방식으로 코팅된 실리콘 웨이퍼 및 그 제작 방법 Download PDF

Info

Publication number
KR101088953B1
KR101088953B1 KR1020090049146A KR20090049146A KR101088953B1 KR 101088953 B1 KR101088953 B1 KR 101088953B1 KR 1020090049146 A KR1020090049146 A KR 1020090049146A KR 20090049146 A KR20090049146 A KR 20090049146A KR 101088953 B1 KR101088953 B1 KR 101088953B1
Authority
KR
South Korea
Prior art keywords
wafer
crystal
misalignment
single crystal
silicon
Prior art date
Application number
KR1020090049146A
Other languages
English (en)
Other versions
KR20090127085A (ko
Inventor
에리히 다우브
한스 욀크루그
올리버 슈멜머
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20090127085A publication Critical patent/KR20090127085A/ko
Application granted granted Critical
Publication of KR101088953B1 publication Critical patent/KR101088953B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/36—Single-crystal growth by pulling from a melt, e.g. Czochralski method characterised by the seed, e.g. its crystallographic orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 에피택셜 방식으로 코팅되며 웨이퍼 표면인 {110} 결정면에 대해 오배향된 평면을 포함하는 실리콘 웨이퍼로서, <110> 방향은 웨이퍼 표면에 대한 수선으로부터 각도 θ만큼 경사져 있으며, 경사진 <110> 방향의 투영은 웨이퍼 평면에서 <-110> 방향과 소정 각도(φ)를 형성하고, θ는 0 ≤ θ ≤ 3°및 45 °≤ φ ≤ 90°(및 모든 대칭적으로 등가인 방향)으로 주어지는 것인 실리콘 웨이퍼 및 그 제작 방법에 관한 것이다.
실리콘 웨이퍼, 에피텍셜 방식, 결정 배향, 종자 결정

Description

〈110〉 배향을 가지며 에피택셜 방식으로 코팅된 실리콘 웨이퍼 및 그 제작 방법{EPITAXIALLY COATED SILICON WAFER WITH 〈110〉 ORIENTATION AND METHOD FOR PRODUCING IT}
본 발명은 <110> 결정 배향을 갖는 실리콘 웨이퍼의 제작 방법에 관한 것이며, 이러한 방식으로 제작된 실리콘 웨이퍼에 관한 것이다.
단결정 실리콘은, 특히 직경이 큰(직경이 300 mm 이상인) 실리콘 로드의 경우에, 소위 초크랄스키(Czochralski) (CZ) 방법에 의해 성장된다. 이러한 경우에 있어서, 종자 결정(seed crystal)은 석영 도가니 내의 용융된 실리콘의 표면으로 이동되며, 느리게 상방으로 인상된다. 이러한 경우에 있어서, 우선적으로 넥크(neck)가 형성되고, 이후에 인상 속도(pulling rate)가 느려지며 결정의 원통형 영역으로 점차 바뀌는 원추 영역이 형성된다. 이러한 결정의 인상 축선(pulling axis)에 대한 결정 격자의 배향은 보통 종자 결정의 결정 배향에 의해 사전에 결정된다. 결정 성장 방향은 보통 결정 인상 방향에 대해 평행이거나, 또는 결정 인상 방향에 수직한 로드의 단면의 대응하는 결정면에 수직이다.
CZ 방법에서의 단결정 성장 중에 다양한 유형의 결정 결함이 발생할 수 있 다. 가능한 이러한 결함을 적게 갖는 결정을 성장시키는 것이 바람직하다. 특히 중요한 결함은 미끄럼 전위(slip dislocations)이다. 이러한 전위는 결정 인상 과정 중에 다수의 위치에서 발생할 수 있지만, 특히 인상 과정의 제1 부분에서 발생되며 이는 융해물 표면과 종자 결정 사이의 온도차에 의해 유발된다. 전위는 동적이며 결정 격자에서 최소 자유 에너지의 방향으로 전파되는 경향이 있다.
<001> 결정 배향이 요구되는 통상적인 결정 성장 도중에, 전위는 종종 인상 축선에 대해 기울어진 방향으로 전파되는데, 이는 상기 방향이 최소 에너지의 경로를 나타내기 때문이다. 이는 예컨대 JP 03-080184에 개시되어 있다. 가는 넥크의 적절한 신장을 통해, 상기 전위는 넥크 표면으로 전파되며 원추 부분 전에 넥크 표면에서 소멸되고 이후 사실상의 원통형 결정 부분이 생성된다. 결정 성장 축선을 따라 보다 근접하면서도 결정 성장 축선에 평행하지 않게 전파되는 전위는 비교적 작은 직경으로 넥크를 가늘게 함으로써, 다시 말해서 소위 가는 넥크[문헌에서는 또한 대쉬 넥크(dash neck)라 지칭함]를 형성함으로써 현저하게 제거된다. US 5,828,823의 교시내용은, 전위를 감소시키기 위해 직경이 약 10 mm인 긴 넥크를 성장시키는 것과 긴 결정의 대응하는 중량을 견딜 수 있는 넥크를 추가로 형성하는 것을 포함한다.
일부 용례에 있어서는, <001> 이외의 결정 배향을 갖는 실리콘 웨이퍼를 제공하는 것이 바람직하다. 이들 대안적인 배향 중 하나는 <110>이다. 이러한 결정 배향은 특히 높은 홀 이동도(hole mobility) 때문에 유리하다.
<110> 배향으로 성장된 결정에 있어서, 에너지가 낮은 결정면은 {111} 평면 이며, 다시 말해서 {110} 평면에 대해 수직한 평면이다. 전위는 이에 따라 <110> 결정 축선에 대해 평행한 방향으로 전파된다. 따라서, 이들 전위는 통상적인 넥크를 성장시켜서는 제거할 수 없는데, 이는 넥크 축선에 대해 소정 각을 이루기보다는 넥크 축선에 평행하게 위치하는 이들 전위가 넥크의 표면을 따라 전파되지 않기 때문이다. 이러한 사실로부터, 전술한 방식으로 인상된 단결정으로부터 생성된 각각의 실리콘 웨이퍼는 전위를 포함하게 된다.
이러한 문제를 피하기 위해, JP 03-080184는 약간 오배향된 종자 결정을 이용하여 전위가 전파되는 낮은 에너지의 방향이 성장 축선에 대해 약간 기울어지도록 하는 것을 제안한다. 성장 축선에 대해 낮은 에너지의 방향을 경사지게 한 결과로서, 전위는 넥크의 표면으로 전파되며 원통형 결정 부분이 생성되기 이전에 제거된다.
US 5,769,941은 또한 <110> 배향된 결정에서 축방향으로 전파되는 전위의 제거와 관련된다. 이는 종자 결정을 경사지게 하고 이에 따라 결정 축선으로부터 <110> 방향[{110} 평면에 수직함]을 경사지게 함으로써 달성되며, 이로써 전위는 넥크 표면으로 전파될 수 있게 된다.
종래 기술에서 공지된 모든 방법에 있어서, 오배향된 실리콘 단결정이 생성되며, 이때 오배향은 예컨대 2 내지 5 °(US 5,769,941)이거나 또는 오배향을 위해 <001> 방향과 <101> 방향 사이의 모든 각도(JP 03-080184)를 선택할 수 있다. JP 63-123893은 0.2 내지 4 °만큼 오배향된 결정을 개시하고 있다.
오배향의 크기는 생성되는 실리콘 웨이퍼의 특성에 크게 영향을 준다는 것이 밝혀져 있다. 때때로 실리콘 웨이퍼에 에피택셜 층을 제공하는 것이 바람직하다.
<110> 오배향된 웨이퍼의 에피택셜 층의 표면 조도는 경사 각도(웨이퍼 표면에 대한 수선과 실제 <110> 방향 사이의 각도)에 따라 좌우되며, 연마된 실리콘 웨이퍼(에피택셜 층이 없음)의 조도보다 작다는 것이 EP 1 592 045 A1에 밝혀져 있다. 이러한 효과는 0 내지 8 °의 경사 각도에서 관찰할 수 있다.
AFM 현미경 사진은 에피택셜 층 상에서 <110> 배향인 스텝(step) 및 쇼울더(shoulder)를 보여준다. EP 1 592 045 A1에 따르면, 쇼울더의 폭은 경사 각도 및 2개의 스텝 사이의 거리로부터 직접적으로 도출될 수 있다. 경사 각도가 1 °를 초과하면, 단원자 층 스텝들 사이의 쇼울더의 폭은 10 nm 이하이다.
적절한 조치[예컨대, 배향된 와이어 절단(wire sawing)]에 의해 CZ 인상 후에 다시 오배향을 완전히 감소시키려고 시도하는 경우에도, 0 °의 오배향(경사 각도)은 실제로 달성 불가능하다. 와이어 절단 도중에, 반도체 로드(초기 원추 및 말단부 원추가 없음)의 오배향은 보통, 와이어 소우(wire saw)의 와이어 갱(wire gang)-절단용 와이어로부터 형성됨-에 대해 절단용 스트립 상에 접합된 로드 편의 적절한 배향에 의해 감소된다. 절단용 스트립은 결코 완전히 정확하게 배향될 수 없고 비교적 작은 부정확성을 배제할 수 없기 때문에, 정확한 0 °의 오배향은 단지 드문 경우에만 달성된다. 따라서, 오배향이 0 °인 웨이퍼 또는 결정을 본 발명의 맥락에서 언급하는 경우, 약 10 ′ 또는 0.2 °이하의 비교적 작은 편차를 고려해야 함을 감안해야 한다.
와이어 절단 과정 중에 개별 로드 편의 오배향을 보정하면, 와이어 소우 갱 이 로드 편의 원통형 외측면과 90 °가 아닌 각도를 형성하기 때문에 절단된 실리콘 웨이퍼는 타원형 웨이퍼 형상을 갖는 결과를 초래한다. 이는 제작 기술의 관점에서 2가지 문제를 실질적으로 유발하는데, 첫째로 로드 편 양단에서의 경사 절단의 결과로서 소위 "하프문 웨이퍼(halfmoon wafer)"가 발생하며 보통 사용되는 탄소 스트립으로부터 자동적으로 웨이퍼가 싱글레이션될 수 없게 되고, 둘째로 타원형 웨이퍼의 라운딩을 위해 특수한 기법을 이용할 수 있어야만 하기 때문에 에지 라운딩 중의 복잡도는 상당히 증가하게 된다. 더욱이, 상업적으로 이용 가능한 카세트에서 타원형의 라운딩되지 않은 웨이퍼를 운반하면 에지 칩핑의 발생 가능성이 높아지는 결과를 초래할 수 있으며, 이는 웨이퍼가 불량 처리되는 결과를 낳는다.
또한, "하프문 웨이퍼"의 수동 처리는, 면도날처럼 날카로운 에지 때문에 조작자의 안전상 위험을 증가시키는 것과 연관된다.
본 발명의 목적은 에피택셜 방식으로 코팅되며 웨이퍼 표면인 {110} 결정면에 대해 오배향된 평면을 포함하는 실리콘 웨이퍼 및 그 제작 방법을 제공하는 것이다.
본 발명의 목적은 청구항 1에 청구된 바와 같은 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법에 의해 달성되며, 이때 상기 제작 방법은
a) <110> 배향을 갖는 종자 결정을 이용하여 초크랄스키 방법에 따른 <110> 배향을 갖는 실리콘 단결정을 인상하는 인상 단계로서, 종자 결정의 기하학적 축선은 종자 결정의 실제 <110> 결정 축선에 대해 특정 각도만큼 기울어져 있어서 인상되는 <110> 배향된 실리콘 단결정은 또한 종자 결정의 실제 <110> 결정 축선에 대해 종자 결정의 기하학적 축선이 약간 오배향되는 것인 인상 단계,
b) 상기 인상 단계 이후에 결과적으로 형성되는 실리콘 단결정의 오배향을 측정하고, 연삭기에서 가압 부재들 사이에 클램핑된 단결정을 적절하게 배향하며, 단결정이 균일한 특정 직경을 갖게 되고 단결정의 인상 이후에 결과적으로 형성되는 오배향이 변경될 때까지 단결정의 외측 표면을 연삭하여 제거함으로써, 상기 실리콘 단결정을 배향하고 원통형으로 연삭하는 단계,
c) 원통형으로 연삭된 단결정으로부터 웨이퍼를 세절하는 단계,
d) 기계적인 방법, 화학적인 방법, 또는 화학기계적인 방법에 의해 전술한 세절된 웨이퍼를 추가로 처리하면서도 이러한 방법에 의해 표면의 오배향은 크게 변경되지 않고 유지되게 하는 것인 단계,
e) 이러한 방식으로 추가로 처리된 웨이퍼에 에피택셜 층을 바람직하게 적용하는 단계로서, <110> 방향은 웨이퍼 표면에 대한 수선으로부터 소정 각도(θ)만큼 경사지고 경사진 <110> 방향의 투영은 웨이퍼 평면에서 <-110> 방향과 함께 소정 각도(φ)를 형성하며 θ는 0 ≤ θ ≤ 3 ° 및 45 °≤ φ ≤ 90 °(및 대칭적으로 등가인 모든 방향)에 의해 주어지는 것인 단계를 포함한다.
약간 오배향된 종자를 사용하는 것이 바람직하다. 상기 종자를 종자 홀더에 끼우는 것이 바람직하다.
사용되는 종자 결정의 오배향은 바람직하게는 5 °이하이며, 보다 바람직하게는 3 °이하이고, 가장 바람직하게는 2 °이하이다. 하한은 전위가 없는 인상 단계의 요구조건 및 이에 따라 요구되는 넥크 길이에 의해 제한된다.
오배향은 가장 가까운 <100> 또는 <111> 평면의 방향으로 지향되는 것이 바람직하다(결정 방향 및 평면의 정의와 관련하여 도 1 참조).
결과적으로, 이러한 방식으로 인상되는 단결정은 또한 대응하는 오배향을 갖는다.
단결정은 150 mm, 200 mm, 300 mm 또는 450 mm의 최종 요구 직경보다 약간 큰(수 mm 정도) 직경을 갖는 것이 바람직하다.
최종 요구 직경은 실리콘 웨이퍼 상에서 이후의 에지 기계가공 단계(에지 연삭 단계, 연마 단계) 중에 비로소 달성된다.
전위가 없는 결정을 인상할 수 있도록 하기 위해, 대쉬 넥킹 방법을 사용하여, 종자 결정이 도가니 내에 위치하는 폴리실리콘 융해물과 접촉한 이후에 우선 가는 넥크를 인상하는데, 이는 전위 라인의 전파를 방지한다.
요구되는 오배향을 세팅하기 위한 조치와는 별도로 종래 기술의 초크랄스키 방식으로 인상된 결정에 대응하는 단결정을 인상하는 단계 이후에, 초기 원추 및 말단부 원추를 세절하는 것이 바람직하다. 결정 편은 이후에 정의된 결정 방향에 평행하게 원통형으로 연삭된다. 이러한 경우에 있어서, 요구되는 결정 배향이 말단부에서 적용되는 가압 부재들에 의해 정해지는 방식으로 단결정 편을 배치한다.
결정 배향은 엑스레이 측각기(goniometer)에 의해 측정된다.
배향된 원통형 연삭을 위한 대응하는 방법 및 적절한 장치는 유럽 특허 명세서 EP 0 962 284 B1에 개시되어 있다.
단결정은 최종 웨이퍼 직경보다는 약간 크게 각각의 경우의 균일한 직경을 갖도록 원통형으로 연삭되는 것이 바람직하다.
배향된 원통형 연삭은, 로드 편의 요구되는 오배향을 설정하거나 또는 인상으로 인해 결정되는 오배향을 보정할 수 있도록 한다.
바람직하게는, 인상된 결정의 오배향의 크기는 예컨대 약 1 °만큼 감소되며, 이에 따라 예컨대 인상 후의 오배향의 크기가 약 1.5 °인 경우에는 원통형 연삭 후에 결과적으로 오배향의 크기는 약 0.5 °가 된다.
바람직하게는, 배향된 원통형 연삭 중에, CZ에 따른 오배향은 제작 기술의 관점에서 원하는 방향으로 경사지며, 다시 말하면 예컨대 가장 가까운 <111> 평면 또는 <100> 평면의 방향으로 경사지게 된다(도 1 참조). 결과적으로 오배향의 크기 및 방향은 변하게 된다.
원통형으로 연삭된 로드 편은 후속하여 와이어 소우에 의해 웨이퍼로 세절된다.
이는 바람직하게는 단결정의 로드 편에서 행해지는 것이 바람직하며, 절단된 웨이퍼가 크기 및 방향에 따라 한정되는 오배향된 <110> 결정면을 갖춘 소정 표면을 포함하도록 하는 방식으로 와이어 소우의 와이어 갱에 대해 경사져 있는 절단용 스트립 상에 단결정이 고정된다.
그러나, 전술한 바와 같이 단지 단결정의 인상 및 후속하는 배향된 원통형 연삭에 의해 요구되는 오배향을 달성하는 것이 특히 바람직하다.
이러한 바람직한 실시예에 있어서, 종래 기술에 따라 행해지는 와이어 절단 단계 중에 오배향(오배향의 크기 및 방향)은 전혀 변하지 않거나 기껏해야 최소한으로 변한다.
따라서, 세절된 웨이퍼는 입체 각도 φ 및 θ로 표현될 수 있는 오배향된 <110> 표면을 갖는다. 세절된 웨이퍼는 오배향된 <110> 평면을 가질 수 있고, 이 <110> 평면은 가장 가까운 <111> 평면의 방향으로 또는 가장 가까운 <011> 평면의 방향으로 경사져 있을 수 있다.
세절된 웨이퍼의 오배향은 θ = 0 내지 3 °, φ = 45 내지 90 °(및 대칭적으로 등가인 모든 방향)이다.
φ = 55 내지 85 °이고 θ = 0 내지 2.5 °(및 대칭적으로 등가인 모든 방향, 도 8 참조)인 것이 특히 바람직하며, φ = 60 내지 80 °이고 θ = 0.1 내지 1.5 °(및 대칭적으로 등가인 모든 방향, 도 9 참조)인 것이 매우 바람직하다.
결정으로부터 웨이퍼를 세절한 이후에, 기계가공 단계를 행하며, 이는 전체적으로 웨이퍼를 평평하게 하고 웨이퍼의 표면 및 에지가 부드러우며 이 표면 및 에지에 결함 및 입자가 없도록 하는 것을 목적으로 한다.
단측 연삭 또는 양측 연삭[SSG, DDG, 거친 연삭(coarse grinding) 및/또는 정밀 연삭(fine grinding)] 및/또는 랩핑(lapping)과 같은 순수한 기계적인 방법, 에칭(산에 의한 에칭 또는 알칼리에 의한 에칭) 및 세척 단계와 같은 화학적인 방법, 단측 및 양측 제거 연마(SSP, DSP) 또는 화학 기계적인 헤이즈 프리 연마(CMP)와 같은 화학 기계적인 방법이 바람직하다.
이들 기계가공 단계에서 <110> 표면의 오배향은 변경되지 않는다. 기껏해야 처리 기술의 관점에서 불가피한 최소한의 변경이 발생한다.
이러한 방식으로 기계가공된 웨이퍼에는 에피택셜 층이 마련되는 것이 바람직하다.
증착되는 에피택셜 층의 조도는 에피택셜 기판의 <110> 표면의 사전 설정된 오배향에 의해 결정적인 영향을 받는다.
방법 단계 중 일부는 이하에 보다 상세하게 설명된다.
<110> 결정 인상
첫째로, <110> 결정 방향이 축선 방향에 대해 사전에 결정된 각도로 기울어져 있는 종자 결정(오배향된 종자)을 사용하여 실리콘 단결정을 생성한다.
이러한 목적을 위해 결정을 인상하기 위해 실리콘 융해물이 있는 석영 도가니가 마련된다.
종자 결정 홀더 상에 끼워진 종자 결정을 실리콘 융해물 내로 침지시킨다. 종자 결정 홀더는 이후에 상승되고, 종자 결정 홀더 및 도가니가 동일한 방향 또는 반대 방향으로 회전하는 동안 실리콘을 연삭한다.
CZ 방법에 있어서, 종자 결정의 종축 방향은 인상 방향에 대응한다.
실리콘 결정의 직경 축소 공정(단면적이 감소함)은 종자 결정이 융해물 표면(대쉬 넥킹)과 접촉한 이후에 행해지는 것이 바람직하다. 결과적으로 열 충격에 의해 유발되는 전위 네트워크가 형성된다. 가는 넥크의 성장은 후속하여 인상되는 결정 편에 전위가 전파되지 못하도록 한다.
종자 결정은 후속하여 다시 상승되고, 단결정 실리콘으로 이루어진 실리콘 로드가 생성된다.
인상된 실리콘 로드는 최종적으로 대쉬 넥킹 공정에 의해 형성된 상부 부분, 똑바른 원통형 본체 및 또한 가능한 말단부 편 부분을 포함하며, 이때 직경은 감소된다.
이에 따라 결과적으로 종자 결정의 축방향에 대한 <110> 결정 방향의 경사 방향은 {110} 결정면과 나란한 가장 가까운 {111} 결정면의 방향, 다시 말하면 [001] 방향인 상태가 된다.
또한, 종자 결정의 축방향에 대한 <110> 결정 방향의 경사 방향은 {110} 결정면과 나란한 {100} 결정면의 방향, 즉 [1-10] 방향일 수 있다.
바람직하게는, 초기 원추 및 말단부 원추를 이후에 세절한다.
배향된 원통형 연삭
배향된 원통형 연삭은 결정의 요구되는 오배향을 설정하거나 또는 인상으로 인한 오배향을 보정할 수 있도록 한다.
인상 후에 단결정이 약 1.5 °의 오배향을 갖는 경우에 원통형 연삭 이후 결과적으로 약 0.5 °의 오배향이 형성되도록, 인상된 결정의 오배향은 약 1 °정도 감소되는 것이 바람직하다.
이러한 목적을 위해, 결정 축선은 요구되는 방식으로 배향되며 이후에 가압 부재가 결정의 말단부에 고정되고, 예컨대 접착식으로 접합되는 것이 바람직하다. 결정은 연삭기에서의 연삭 중에 상기 가압 부재들에서 클램핑된다. 후속하여 단결정이 사전에 결정된 균일한 최종 직경을 가질 때까지 단결정을 연삭한다.
와이어 절단
원통형으로 연삭된 단결정은 다음으로 와이어 소우를 이용하여 웨이퍼로 세절된다.
와이어 절단 중에, 하나의 작업으로 결정 편으로부터 다수의 웨이퍼가 세절된다.
US-5,771,876은 이러한 와이어 소우의 작동 원리를 설명한다.
와이어 소우는 2개 이상의 와이어 가이드 또는 편향 롤러 둘레에 권취되어 절단용 와이어에 의해 형성되는 와이어 갱을 구비한다.
절단용 와이어는 연마용 코팅으로 코팅될 수 있다.
고정식으로 접합된 연마용 입자가 없는 절단용 와이어를 갖는 와이어 소우를 사용할 때에는 세절 공정 중에 슬러리 형태의 연마용 입자가 공급된다.
세절 공정 중에, 테이블 상에 고정된 결정 편은 와이어 갱을 통과하며, 이때 절단용 와이어는 서로 나란히 평행하게 놓이는 와이어 섹션의 형태로 패치된다. 와이어 갱의 통과는, 와이어 갱을 향해 결정 편을 안내하거나(테이블 전진) 결정 편을 향해 와이어 갱을 안내하는 전진 장치에 의해 구현되는 테이블과 와이어 갱의 상대 운동에 의해 이루어진다.
단결정은, 절단된 웨이퍼가 크기 및 방향에 따라 정의되는 오배향된 <110> 결정면을 갖도록 하는 방식으로, 다시 말하면 배향된 원통형 연삭 이후의 결과적인 오배향을 추가적으로 보정할 수 있도록 하는 방식으로 와이어 소우의 와이어 갱에 대해 경사진 테이블 상에 고정되는 것이 바람직하다.
그러나, 오배향을 변경하지 않고, 다시 말해서 와이어 갱에 대해 테이블 또는 절단용 스트립을 경사지게 하지 않고 와이어 절단 단계를 행하는 것이 특히 바람직하다. 와이어 갱 및 절단용 스트립(또는 절단용 스트립의 가이드 에지)은 90 °의 각도를 형성하도록 되어 있어서 세절된 실리콘 웨이퍼의 결정 배향은 원통형 연삭 이후에 단결정의 결정 배향에 대응한다.
이러한 과정은 다음의 예시적인 실시예에 기초하여 설명될 수 있다.
대쉬 넥킹을 포함하는 초크랄스키 방법에 따라 약간 오배향된 <110> 종자에 의해 300 mm 결정을 인상하였고, 초기 원추 및 말단부 원추는 세절되었으며, 로드 편은 개별적인 로드 세그먼트로 분할되었다.
14 cm에 말단부가 위치하고 길이가 10 cm인 로드 편 상에서, 기하학적 로드 편 축선과 <110> 방향 사이의 오배향은 θ = 2.14 ° 및 φ ∼ 0 °로 측정되었다.
최종 제품에 대한 목표는 θ = 0.6 °이고 φ는 거의 90 °인 배향이었다.
배향된 원통형 연삭 이후에, 상황은 θ = 0.52 ° 및 φ = 88.9 °가 되었다. 와이어 갱에 대한 절단용 스트립 또는 테이블의 경사가 없는 표준 와이어 저장 공정은 오프 배향의 추가적인 최소한의 변경을 초래하며, 이러한 변경은 공정 기법상의 변동에 의해 유발된다.
웨이퍼가 싱글레이션된 후의 오프 배향은 θ = 0.54 ° 및 φ = 81.4 °로서 측정되었다(또한 표 1 마지막 열 참고). θ = 0.6 °인 웨이퍼 표면의 오프 배향에 대해 사전에 결정된 목표는, 종래 기술에 대해 공지된 제작 공차의 한계(Δθ = +/- 0.2 °) 내에서 완벽하게 달성될 수 있었다.
제작 기법의 관점에서 달성 가능한 φ의 공차는 θ의 크기에 따라 크게 좌우되며, 약 0.6 °의 각도(θ)에 대해 Δφ = +/- 10 °로 평가될 수 있다.
기계적 가공 단계 및 화학 기계적 가공 단계
와이어 절단 이후에 다음의 기계가공 단계를 행하는 것이 바람직하다.
- 기계적으로 민감한 에지를 라운딩하는 단계.
- 연삭 또는 랩핑과 같은 연마 단계를 행하는 단계.
EP 547894 A1은 랩핑 방법을 설명하며, 연삭 방법은 출원 EP 272531 A1 및 EP 580162 A1에 청구되어 있다.
<110> 배향된 실리콘 웨이퍼의 최종적인 편평도는 하나 이상의 연마 공정에 의해 구현되며, 방해가 되는 결정 층 및 불순물을 제거하기 위해 가능하다면 에칭 단계 이후에 행해질 수 있다. 적절한 에칭 방법은 예컨대 DE 19833257 C1에 공지 되어 있다.
화학 기계적 가공 단계의 군은, 표면을 완만하게 하고 부분적인 화학 반응 및 부분적인 기계적 재료 제거(연마)에 의해 표면의 잔류 손상을 제거하는 연마 단계를 포함한다.
일측부 상에서 이루어지는 전통적인 연마 방법("단측 연마")은 일반적으로 평면의 평행이 더욱 불량해지는 결과를 초래하는 반면, 양측부 상에 작용하는 연마 방법("양측 연마")은 편평도가 개선된 웨이퍼를 제작할 수 있도록 한다.
연삭, 세척 및 에칭 단계 이후에, 제거를 위한 연마를 통해 웨이퍼의 표면을 완만하게 한다. 단측 연마(SSP)의 경우에 있어서, 웨이퍼는 기계가공 중에 접합제, 진공 또는 점착에 의해 캐리어 플레이트 상의 후방측에 유지된다. 양측 연마(DSP)의 경우에 있어서, 웨이퍼는 얇은 치형 디스크 내로 여유있게 도입되며, 연마용 천으로 덮인 상부 연마 플레이트와 하부 연마 플레이트 사이에서 "자유롭게 부유하는" 방식으로 전방측과 후방측 상에서 동시에 연마된다.
또한, 실리콘 웨이퍼의 전방측은 예컨대 알칼리 연마 졸과 함께 부드러운 연마용 천을 이용하여 헤이즈 프리 방식으로 연마되며, 이 단계까지 제작된 반도체 웨이퍼의 기하학적 형상을 유지하기 위해 이 경우에 있어서는 예컨대 0.05 내지 1.5 ㎛으로 비교적 적게 재료가 제거된다. 문헌 상에서는, 이 단계를 종종 CMP 연마("chemo-mechanical polishing")라고 부른다.
에피텍셜 방식의 코팅
단결정 <110> 배향된 실리콘 웨이퍼에는 후속하여 소위 에피텍셜 코팅에 동 일한 결정 배향의 단결정으로 성장된 실리콘 층이 마련된다. 이렇게 에피택셜 방식으로 코팅된 실리콘 웨이퍼는 균질 재료로 구성된 실리콘 웨이퍼에 대해 특정한 장점을 가지며, 예컨대 구성요소의 단락에 따른 2극 CMOS 회로에서의 전하 역전("래치-업" 문제)을 방지하고, 결함 밀도가 더 낮으며[예컨대, COP("crystal-originated particles")의 개수가 감소함], 산소 함량이 감지할만한 수준이 아니고, 이에 따라 구성요소 관련 영역에 산소가 침전(precipitation)된 결과로서 단락이 발생할 위험을 배제할 수 있게 된다.
이러한 목적을 위해, 에피택시 반응기에서는, 서셉터 상의 하나 이상의 실리콘 웨이퍼가 열원에 의해 가열되며, 바람직하게는 상부 열원 및 하부 열원, 예컨대 램프 또는 램프 뱅크에 의해 가열되고, 이후에 실리콘 화합물, 캐리어 가스(예컨대, 수소) 및 적절하다면 도핑 가스(예컨대, 다이보레인)를 포함하는 소스 가스(실란)으로 구성되는 가스 혼합물에 노출된다.
에피택셜 층은, 소스 가스로서 실란, 예컨대 삼염화실란(SiHCl3, TCS)이 실리콘 웨이퍼의 표면으로 지나고 600 내지 1250 ℃의 온도에서 상기 표면에 증착되어 원소 실리콘 및 휘발성 부산물을 형성하고 실리콘 웨이퍼 상에 에피택셜 방식으로 성장된 실리콘 층을 형성하는 것인 CVD 방법("chemical vapor deposition")에 따라 증착되는 것이 바람직하다. 에피택셜 층은 도핑되지 않을 수 있거나, 또는 전도 유형 및 전도도를 설정하기 위해 붕소, 인, 비소, 또는 안티몬과 함께 적절한 도핑 가스를 이용하여 목표로 한 방식으로 도핑될 수 있다.
에피택셜 방식으로 코팅된 실리콘 웨이퍼의 다른 중요한 기하학적 파라메타(SFQR, GBIR 및 에지 롤 오프)를 최적화하기에 적절하며 특히 에피택시 공정 중 실리콘 웨이퍼의 전처리(원래의 산화물을 제거하기 위한 H2 베이크 공정, HCl 에칭 처리) 및 서셉터의 전처리와 관련되는 방법은, 출원 DE102005045337 A1, DE102005045338 A1 및 DE102005045339 A1에 설명되어 있으며, 또한 바람직하게는 본 발명에 따른 방법에서 사용된다.
본 발명에 따르면, 에피택셜 방식으로 코팅되며 웨이퍼 표면인 {110} 결정면에 대해 오배향된 평면을 포함하는 실리콘 웨이퍼 및 그 제작 방법을 확보할 수 있다.
도 1은 2차원으로 나타낸 결정 배향의 정의를 도시하고 있다.
도 2는 웨이퍼(1)의 오배향의 입체 각도 범위의 정의를 도시하고 있다. 각도(θ)는 <100> 방향의 경사 각도를 나타낸다. 추가적인 각도 표시(φ)는 실제 오배향의 각도에 대해 필요하다.
도 3은 도 2를 보충하는 도면으로서, 3차원으로 나타낸 오배향을 설명하기 위해 본 발명에서 사용되는 입체 각도의 정의를 도시하고 있다.
도 4는 [-110] 방향으로 노치(23)를 갖추고 에피택셜 방식으로 코팅된 반도체 웨이퍼(13)의 결정 배향을 개략적으로 도시하고 있다. 반도체 웨이퍼의 영역은 오배향된 <110> 결정면이고, 2.28 °인 입체 각도 θ 및 4.01 °인 입체 각도 φ로 서 표시된다. 1.01 °인 φ에 의한 회전은 도 2에서의 입체 각도 정의와 함께 도면부호 A로 도시되어 있다. 반도체 웨이퍼의 표면의 AFM 현미경 사진을 추가로 볼 수 있다. 결과적인 표면 조도는 AFM RMS (1 ㎛ × 1 ㎛) = 0.736 nm이었다.
도 5는 [-110] 방향으로 노치(24)를 갖는 반도체 웨이퍼(14)의 결정 배향을 개략적으로 도시하는 도면이다. 반도체 웨이퍼의 영역은 오배향된 <110> 결정면이며, 1.49 °인 입체 각도 θ 및 264.6 °인 입체 각도 φ로서 표시된다. 264.6 °인 φ에 의한 회전은 도 2에서의 입체 각도 정의와 함께 도면부호 B로 도시되어 있다. 반도체 웨이퍼의 표면의 AFM 현미경 사진을 추가로 볼 수 있다. 결과적인 표면 조도는 AFM RMS (1 ㎛ × 1 ㎛) = 0.089 nm이었다.
도 6은 [-110] 방향으로 노치(25)를 갖는 반도체 웨이퍼(15)의 결정 배향을 개략적으로 도시하고 있다. 반도체 웨이퍼의 영역은 오배향된 <110> 결정면이며, 1.18 °인 입체 각도 θ 및 68.0 °인 입체 각도 φ로서 표시된다. 68.0 °인 φ에 의한 회전은 도 2에서의 입체 각도 정의와 함께 도면부호 C로 표시된다. 반도체 웨이퍼의 표면의 AFM 현미경 사진을 추가로 볼 수 있다. 결과적인 표면 조도는 AFM RMS (1 ㎛ × 1 ㎛) = 0.054 nm이었다.
도 7은 표 1로부터의 결과를 정리한 것이다. 도 4 내지 도 6에서의 도면부호 A, B 및 C를 또한 도 7에서 사용하고 있다.
도 8은 웨이퍼(1)의 오배향의 바람직한 입체 각도 범위를 도시하는 도면이다. 각도 Θ가 0 내지 2.5 °라는 것은 <100> 방향으로의 경사각을 가리킨다. 각도 φ가 45 내지 90 °라는 것은 실제 오배향의 각도를 나타낸다. 도 8은 또한 이러한 오배향과 대칭적으로 등가인 방향을 도시하고 있다.
도 9는 웨이퍼(1)의 오배향의 바람직한 입체 각도 범위를 도시하는 도면이다. 각도 Θ가 0.1 내지 1.5 °라는 것은 <100> 방향으로의 경사각을 가리킨다. 각도 φ가 55 내지 85 °라는 것은 실제 오배향의 각도를 나타낸다. 도 9는 또한 이러한 오배향과 대칭적으로 등가인 방향을 도시하고 있다.
Figure 112009033665916-pat00001
조도값과 입체 각도 θ[°] 및 φ[°] 사이의 분명한 관계를 도 7과 함께 표 1로부터 알 수 있다. 각도 φ는 제1 사분면 상에 맵핑되었다. 이로써 각도 φ*를 얻게 되며, 이는 또한 도 7에서 우측을 향해 그래프로 표시되어 있다.
본 발명의 목적은 에피택셜 방식으로 코팅되며 웨이퍼 표면인 (110) 결정면에 대해 오배향된 평면을 포함하는 실리콘 웨이퍼에 의해 달성되며, 이때 <110> 방향은 웨이퍼 표면에 대한 수선으로부터 각도 θ만큼 경사져 있으며, 경사진 <110> 방향의 투영은 웨이퍼 평면에서 <-110> 방향과 소정 각도(φ)를 형성하고, θ는 0 ≤ θ ≤ 3°및 45 °≤ φ ≤ 90°로(그리고 모든 대칭적으로 등가인 방향에 의해) 주어진다. 웨이퍼 표면으로서 오배향된 (110) 결정면을 가지며 에피택셜 방식으로 코팅되고 55 내지 85 °인 φ 및 0 내지 2.5 °인 θ 및 대칭적으로 등가인 모든 방향을 특징으로 하는 실리콘 웨이퍼를 특히 선호한다.
마찬가지로 웨이퍼 표면으로서 오배향된 (110) 결정면을 가지며 에피택셜 방식으로 코팅되고 60 내지 80 °인 φ 및 0.1 내지 1.5 °인 θ 및 대칭적으로 등가인 모든 방향을 특징으로 하는 실리콘 웨이퍼를 특히 선호한다.
본 발명에 따라 에피택셜 방식으로 코팅된 실리콘 웨이퍼는 -0.055 내지 -0.089 nm인 AFM RMS에 따른 매우 낮은 조도에 의해 구별된다. 이러한 낮은 조도값은 종래 기술에서는 달성할 수 없으며, EP 1 592 045 A1, 도 9를 참조하라(비교값 : 0.10 및 0.12 nm). 또한, 종래 기술에서는 구현되는 조도값에 대해 각도(θ)가 결정적이었으며 θ에 대한 값은 0 내지 8 °가 적절하다고 가정하였다.
본 발명은 종래 기술에서의 통찰이 불완전하며 오배향된 웨이퍼 표면의 연구에서 입체 각도를 고려해야만 한다는 것을 최초로 개시하고 있다. 도 7에 도시된 바와 같은 각도(φ)와의 관계는 이를 명확하게 해준다.
본 발명의 맥락에서 입체 각도로 표현된 바 있는 오배향은 마찬가지로 당업자에게 널리 알려져 있는 "밀러 지수(Miller indices)"로 표시될 수 있다.
예 :
밀러 지수 (719 696 18), (722 690 13), (725 688 4), (725 688 0)으로 표현되는 φ = 45 °, 60 °, 80 °, 90 ° 및 Θ = 1.5 °
밀러 지수 (711 702 6), (712 701 4), (713 701 1), (713 700 0)으로 표현되는 φ = 45 °, 60 °, 80 °, 90 ° 및 Θ = 0.5 °
입체 각도 표시를 밀러 지수로 변환하는 추가적인 예는 다음과 같다.
Θ = 2 °, φ = -90 °≡ (681 731 0)
Θ = 1.5 °, φ = -90 °≡ (688 722 0)
Θ = 1 °, φ = -90 °≡ (694 719 0)
Θ = 1 °, φ = -45 °≡ (698 715 1)
Θ = 1 °, φ = 45 °≡ (715 698 1).
도 1은 결정 방향의 정의를 도시하는 도면.
도 2 및 도 3은 오배향의 입체 각도 범위의 정의를 도시하는 도면.
도 4 내지 도 6은 에피택셜 방식으로 코팅되며 특정하게 오배향된 웨이퍼의 입체 각도 범위 및 관련 AFM 현미경 사진을 도시하는 도면.
도 7은 특정 오배향에 대해 에피택셜 방식으로 코팅된 웨이퍼의 조도값을 나타내는 개략도.
도 8은 오배향의 바람직한 입체 각도 범위를 도시하는 도면.
도 9는 오배향의 바람직한 입체 각도 범위를 추가적으로 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1, 13, 14, 15 : 실리콘 웨이퍼
24, 25 : 노치

Claims (14)

  1. 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법으로서,
    a) <110> 배향을 갖는 종자 결정을 이용하여 초크랄스키 방법에 따른 <110> 배향을 갖는 실리콘 단결정을 인상하는 인상 단계로서, 종자 결정의 기하학적 축선은 종자 결정의 실제 [110] 결정 축선에 대해 특정 각도만큼 기울어져 있어서 인상되는 <110> 배향된 실리콘 단결정도 종자 결정의 실제 [110] 결정 축선에 대해 종자 결정의 기하학적 축선이 오배향되는 것인 인상 단계,
    b) 상기 인상 단계 이후에 결과적으로 형성되는 실리콘 단결정의 오배향을 측정하고, 연삭기에서 가압 부재들 사이에 클램핑된 단결정을 배향하며, 단결정이 균일한 특정 직경을 갖게 되고 단결정의 인상 이후에 결과적으로 형성되는 오배향이 감소되거나 요구되는 오배향이 설정될 때까지 단결정의 외측 표면을 연삭하여 제거함으로써, 상기 실리콘 단결정을 배향하고 원통형으로 연삭하는 단계,
    c) 원통형으로 연삭된 단결정을 와이어 소우에 의해 웨이퍼로 세절하는 단계,
    d) 상기 세절된 웨이퍼를 기계적인 방법, 화학적인 방법, 또는 화학기계적인 방법에 의해 추가로 처리하면서도 상기 방법에 의해 표면의 오배향은 크게 변경되지 않고 유지되게 하는 것인 단계,
    e) 상기 방법으로 추가로 처리된 웨이퍼에 에피택셜 층을 적용하는 단계로서, <110> 방향은 웨이퍼 표면에 대한 수선으로부터 소정 각도(θ)만큼 경사지고 경사진 <110> 방향의 투영은 웨이퍼 평면에서 <-110> 방향과 함께 소정 각도(φ)를 형성하며 θ는 0 ≤ θ ≤ 3 ° 및 45 °≤ φ ≤ 90 °(및 대칭적으로 등가인 모든 방향)에 의해 주어지는 것인 단계를 포함하는 것인 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법.
  2. 제1항에 있어서, 종자 결정이 도가니 내에 위치하는 폴리실리콘 융해물과 접촉한 이후에 우선 넥크를 인상하며, 이로써 전위 라인의 전파가 방지되도록 하는 대쉬 넥킹 방법을 사용하는 것인 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법.
  3. 제1항 또는 제2항에 있어서, 상기 단결정은 매경우에 150 mm, 200 mm, 300 mm 또는 450 mm보다 큰 균일한 직경으로 원통형으로 연삭되는 것인 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법.
  4. 제1항 또는 제2항에 있어서, 오배향된 원통형 연삭에 앞서, 오배향은 엑스레이 측각기에 의해 측정되는 것인 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법.
  5. 제1항 또는 제2항에 있어서, 배향된 원통형 연삭 중에 인상된 결정의 오배향은 1 °만큼 감소되고 원통형 연삭 이후의 오배향의 방향은 원하는 방향으로 경사지게 되는 것인 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법.
  6. 제1항 또는 제2항에 있어서, 상기 단결정의 절단 중에, 단결정은 절단된 웨이퍼가 크기 및 방향에 따라 한정되는 오배향된 <110> 결정면을 갖춘 소정 표면을 갖도록 하는 방식으로 와이어 소우의 와이어 갱에 대해 경사져 있는 절단용 스트립 상에 고정되는 것인 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법.
  7. 제1항 또는 제2항에 있어서, 단결정의 인상 및 후속하는 배향된 원통형 연삭에 의해 요구되는 오배향을 달성하며, 와이어 절단 단계 및 후속하는 기계가공 단계 중에 오배향은 변하지 않는 것인 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법.
  8. 제1항 또는 제2항에 있어서, 상기 실리콘 웨이퍼는 오배향된 <110> 표면이 있으며, 상기 오배향은 θ = 0 내지 2.5 °이고 φ = 55 내지 85 °인 것인 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법.
  9. 제1항 또는 제2항에 있어서, 오배향은 φ = 60 내지 80 °이고 θ = 0.1 내지 1.5 °인 것인 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법.
  10. 제8항에 있어서, 세절된 상기 웨이퍼는 오배향된 <110> 평면을 가지며 상기 <110> 평면은 가장 가까운 <111> 평면의 방향으로 또는 가장 가까운 <011> 평면의 방향으로 경사져 있는 것인 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제작 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020090049146A 2008-06-04 2009-06-03 〈110〉 배향을 가지며 에피택셜 방식으로 코팅된 실리콘 웨이퍼 및 그 제작 방법 KR101088953B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008026784A DE102008026784A1 (de) 2008-06-04 2008-06-04 Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
DE102008026784.8 2008-06-04

Publications (2)

Publication Number Publication Date
KR20090127085A KR20090127085A (ko) 2009-12-09
KR101088953B1 true KR101088953B1 (ko) 2011-12-01

Family

ID=41268729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090049146A KR101088953B1 (ko) 2008-06-04 2009-06-03 〈110〉 배향을 가지며 에피택셜 방식으로 코팅된 실리콘 웨이퍼 및 그 제작 방법

Country Status (7)

Country Link
US (1) US8133318B2 (ko)
JP (1) JP2010001210A (ko)
KR (1) KR101088953B1 (ko)
CN (1) CN101597795A (ko)
DE (1) DE102008026784A1 (ko)
SG (2) SG176450A1 (ko)
TW (1) TW201005135A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023900B2 (ja) * 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
CN101994157A (zh) * 2010-03-22 2011-03-30 浙江星宇电子科技有限公司 一种开单晶1*0参考面的方法
DE102010018570B4 (de) 2010-04-28 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben durch Bearbeiten eines Einkristalls
JP5359991B2 (ja) * 2010-05-20 2013-12-04 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
WO2013027299A1 (ja) 2011-08-25 2013-02-28 三菱マテリアルテクノ株式会社 結晶材料の真空保管方法および装置
EP3050075A1 (en) * 2013-09-24 2016-08-03 Siltronic AG A semiconductor wafer and a method for producing the semiconductor wafer
JP6477210B2 (ja) * 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
FR3036845B1 (fr) 2015-05-28 2017-05-26 Soitec Silicon On Insulator Procede de transfert d'une couche d'un substrat monocristallin
JP6690983B2 (ja) * 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第２のオリエンテーションフラット検出方法
CN113447508B (zh) * 2021-06-16 2022-11-22 四川欧瑞特光电科技有限公司 一种高集光高分辨变锥面弯晶的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091887A (ja) * 2006-09-05 2008-04-17 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63123893A (ja) 1986-11-13 1988-05-27 Mitsubishi Metal Corp シリコン単結晶製造方法
EP0272531B1 (en) 1986-12-08 1991-07-31 Sumitomo Electric Industries Limited Surface grinding machine
JPH0818899B2 (ja) 1989-08-22 1996-02-28 日本電気株式会社 結晶育成方法
JPH0615565A (ja) 1991-12-18 1994-01-25 Shin Etsu Handotai Co Ltd ウエーハ自動ラッピング装置
DE4224395A1 (de) * 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
US5828823A (en) 1995-03-01 1998-10-27 Unisys Corporation Method and apparatus for storing computer data after a power failure
DE19519460A1 (de) 1995-05-26 1996-11-28 Wacker Siltronic Halbleitermat Drahtsäge und Verfahren zum Abtrennen von Scheiben von einem Werkstück
US5578284A (en) * 1995-06-07 1996-11-26 Memc Electronic Materials, Inc. Silicon single crystal having eliminated dislocation in its neck
US5769941A (en) 1996-05-01 1998-06-23 Motorola, Inc. Method of forming semiconductor material
DE19825051A1 (de) 1998-06-04 1999-12-09 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Herstellung eines zylinderförmigen Einkristalls und Verfahren zum Abtrennen von Halbleiterscheiben
DE19833257C1 (de) 1998-07-23 1999-09-30 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
JP4142332B2 (ja) * 2002-04-19 2008-09-03 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶シリコンの製造方法、単結晶シリコンウェーハの製造方法、単結晶シリコン製造用種結晶、単結晶シリコンインゴットおよび単結晶シリコンウェーハ
JP4190906B2 (ja) 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
DE102005045339B4 (de) 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP5023900B2 (ja) * 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
JP2008088045A (ja) * 2006-09-05 2008-04-17 Sumco Corp シリコン単結晶の製造方法およびシリコンウェーハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091887A (ja) * 2006-09-05 2008-04-17 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
US20090304994A1 (en) 2009-12-10
KR20090127085A (ko) 2009-12-09
DE102008026784A1 (de) 2009-12-10
CN101597795A (zh) 2009-12-09
TW201005135A (en) 2010-02-01
SG176450A1 (en) 2011-12-29
JP2010001210A (ja) 2010-01-07
SG157333A1 (en) 2009-12-29
US8133318B2 (en) 2012-03-13

Similar Documents

Publication Publication Date Title
KR101088953B1 (ko) 〈110〉 배향을 가지며 에피택셜 방식으로 코팅된 실리콘 웨이퍼 및 그 제작 방법
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP4645622B2 (ja) ＧａＮ結晶の成長方法
US10822718B2 (en) Method for producing aluminum nitride single crystal substrate
US9349915B2 (en) β-Ga2O3-based single crystal substrate
WO2021153120A1 (ja) リン化インジウム基板
KR19980087276A (ko) Iii-v족 화합물 반도체 웨이퍼
WO2010035409A1 (ja) シリコンエピタキシャルウェーハの製造方法
WO2016136552A1 (ja) Ｃ面ＧａＮ基板
EP1632591A1 (en) Silicon epitaxial wafer, and silicon epitaxial wafer producing method
JP6722578B2 (ja) ＳｉＣウェハの製造方法
EP3967793A1 (en) Diamond crystal substrate and production method for diamond crystal substrate
EP2377975A1 (en) Method of growing gallium nitride crystals and process for producing gallium nitride crystals
EP3112504A1 (en) Epitaxial silicon carbide wafer manufacturing method
US8729676B2 (en) Silicon epitaxial wafer and method for manufacturing the same
EP3951025A1 (en) Gan substrate wafer and method for manufacturing gan substrate wafer
JP2005272240A (ja) シリコン単結晶引上用種結晶およびこれを用いたシリコン単結晶の製造方法
JP4311217B2 (ja) ３Ｃ−ＳｉＣ結晶の成長方法
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
JP2005223092A (ja) エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ
US20180308697A1 (en) Semiconductor substrate and manufacturing method of the same
JP2011155130A (ja) エピタキシャルウェーハ及びその製造方法
JP2011134830A (ja) エピタキシャルウェーハ
JP2023113512A (ja) エピタキシャルウェーハの製造方法
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee