TWI694183B - 由單晶矽製成的半導體晶圓 - Google Patents

由單晶矽製成的半導體晶圓 Download PDF

Info

Publication number
TWI694183B
TWI694183B TW107136182A TW107136182A TWI694183B TW I694183 B TWI694183 B TW I694183B TW 107136182 A TW107136182 A TW 107136182A TW 107136182 A TW107136182 A TW 107136182A TW I694183 B TWI694183 B TW I694183B
Authority
TW
Taiwan
Prior art keywords
bmd
semiconductor wafer
less
crystal silicon
single crystal
Prior art date
Application number
TW107136182A
Other languages
English (en)
Other versions
TW201917238A (zh
Inventor
麥可 伯伊
麥可 蓋姆里奇
提摩 穆勒
安卓亞斯 沙特
Original Assignee
德商世創電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商世創電子材料公司 filed Critical 德商世創電子材料公司
Publication of TW201917238A publication Critical patent/TW201917238A/zh
Application granted granted Critical
Publication of TWI694183B publication Critical patent/TWI694183B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種單晶矽的半導體晶圓，其包含： 經拋光的正面和背面； 潔淨區（denuded zone），其從該經拋光的正面向該背面延伸至不小於30微米的深度；以及 與該潔淨區相鄰且包含可發展成為BMD的BMD核的區域，其中在距該正面120微米的距離處， BMD的密度不小於2×108 ／立方公分（cm-3 ）。

Description

由單晶矽製成的半導體晶圓
本發明係關於一種具有正面及背面的由單晶矽製成的半導體晶圓，其中該半導體晶圓包含從正面向背面方向延伸至一定深度的潔淨區（denuded zone）以及與潔淨區相鄰且含有BMD核的區域。
潔淨區為半導體晶圓的區域，其從正面向背面方向延伸超過一定深度，且其中未形成稱為BMD（bulk micro defect，體微缺陷）的氧析出物。潔淨區通常作為用於容納電子元件的位置。
與潔淨區相鄰的是進一步延伸至半導體晶圓內部（主體）中且含有BMD核的區域。BMD核藉由熱處理會發展成為BMD。BMD係作為所謂的內部吸雜劑（internal getter），其特別可結合金屬雜質。在主要用於在潔淨區中構造電子元件之熱處理過程中，BMD核也可能發展成為BMD。
已知在尋求相對高密度的BMD時，單晶中存在空位係有利的。US 2002/0170631 A1描述一種用於生產具有深度潔淨區之單晶矽半導體晶圓的製程。該製程包含半導體晶圓的熱處理（RTA處理、快速熱退火（rapid thermal annel）），其包括半導體晶圓的短時間快速加熱及冷卻。該RTA處理係在含有濃度不小於100 ppma且不大於10,000 ppma的氧的氣氛中進行。此外，該製程更被加以構思以形成如下空位的濃度分佈：在半導體晶圓的正面及背面之間的中間或靠近中間實現空位的尖峰密度。由於空位、BMD晶種及BMD的濃度分佈相關，因此同樣在中間或靠近中間處發現BMD的尖峰密度。
具有3-D架構的現代積體電路的生產需要提供相對深入延伸至半導體晶圓中的潔淨區；以及包含BMD核的鄰接區域，該BMD核可發展成為BMD，其中該BMD及該潔淨區之間的距離應當盡可能小。一種已知的製程包括穿透式矽通孔（through silicon via）（TSV）的製作、以及從背面背向研磨（grinding-back）半導體晶圓直至遠超出半導體晶圓的中間（M.Motoyoshi，Proceedings of the IEEE，第97卷，第1期，2009年1月）。BMD與潔淨區的接近度被認為係確保在經背向研磨的半導體晶圓中也存在足夠密度的吸雜劑中心，特別是甚至在電子元件結構的構造期間。
因此，本發明之目的在於提供一種能更好地滿足所述要求的單晶矽半導體晶圓。
所述目的係透過一種單晶矽半導體晶圓實現，該半導體晶圓包含： 經拋光的正面和背面； 潔淨區，其從該經拋光的正面向該背面延伸至不小於30微米的深度；以及 與該潔淨區相鄰且包含可發展成為BMD的BMD核的區域，其中在距該正面120微米的距離處，BMD的密度不小於2×108 ／立方公分（cm-3 ）。
該單晶矽的半導體晶圓為未塗覆的半導體晶圓或塗覆有至少一個磊晶層的半導體晶圓。當單晶矽的半導體晶圓塗覆有磊晶層時，該磊晶層的上表面形成半導體晶圓的正面。該至少一個磊晶層較佳具有不小於1微米且不大於5微米的厚度。
在本發明的第一較佳實施態樣中，單晶矽的半導體晶圓為未塗覆的單晶矽基板晶圓，其潔淨區從經拋光的正面延伸至不小於45微米的深度，其中該半導體晶圓在與潔淨區相鄰的區域中包含BMD核，該BMD核在其發展成為BMD之後，在距該正面120微米的距離處，BMD的密度不小於3×109 ／立方公分。
在本發明的第二較佳實施態樣中，單晶矽的半導體晶圓為單晶的基板晶圓，其塗覆有至少一個單晶矽磊晶層且其潔淨區從塗覆的基板晶圓的經拋光的正面延伸至不小於45微米的深度，其中該半導體晶圓在與潔淨區相鄰的區域中包含BMD核，該BMD核在其發展成為BMD之後，在距該正面120微米的距離處，BMD的密度不小於3×109 ／立方公分。
該至少一個磊晶層具有較佳不小於1微米且不大於5微米的厚度。本發明的第二較佳實施態樣的半導體晶圓較佳為具有n/n- 摻雜或p/p- 摻雜的磊晶塗覆基板晶圓。n型摻雜劑較佳為磷，且p型摻雜劑較佳為硼。
在本發明的第三較佳實施態樣中，單晶矽的半導體晶圓為未塗覆的單晶矽基板晶圓，其潔淨區從經拋光的正面延伸至不小於30微米的深度，其中該半導體晶圓在與潔淨區相鄰的區域中包含BMD核，該BMD核在其發展成為BMD之後，在距該正面120微米的距離處，BMD的密度不小於2×108 ／立方公分。生產本發明的第三實施態樣的半導體晶圓所需之製程步驟數相對較少。
本發明的單晶矽半導體晶圓包含在潔淨區下方的區域中的BMD核，該BMD核可發展成為BMD。當發展成的BMD的密度向中心平面方向上從尖峰密度降低時，是較佳的。可將單晶矽半導體晶圓從背面背向研磨至殘餘厚度，同時較佳保留可發展成BMD尖峰密度的區域。
在潔淨區中，少數電荷載子的壽命較佳平均大於1000 微秒。
本發明的單晶矽半導體晶圓的背面所負載的缺陷較佳不超過100個。
本發明的第一較佳實施態樣的半導體晶圓的生產包含以下製程步驟： 提供單晶矽的基板晶圓； 透過DSP拋光該基板晶圓； 將該基板晶圓載入RTA反應器； 在含氧比例不小於0.5體積%且不大於2體積%的由氬及氧組成的氣氛中，在不小於1275℃且不大於1295℃的溫度下，對該基板晶圓進行不小於15秒且不大於30秒的第一RTA處理； 在該第一RTA處理後將該半導體晶圓冷卻至不大於800℃的溫度，其中至該基板晶圓的氣體進料被重置為100體積%的氬； 在由氬組成的氣氛中，在不小於1280℃且不大於1300℃的溫度範圍內，對該基板晶圓進行不小於20秒且不大於35秒的第二RTA處理； 從該半導體晶圓的正面去除氧化物層；以及 透過CMP拋光該基板晶圓的正面。
DSP（雙面拋光）為一種拋光方法，在其過程中同時拋光基板晶圓的正面和背面。
CMP（化學機械拋光）為一種拋光方法，在其過程中拋光基板晶圓的正面或背面。
較佳透過用HF水溶液處理基板晶圓，以從該基板晶圓的正面去除在第一RTA處理之後存在於該基板晶圓上的氧化物層。HF水溶液較佳含有不小於0.5重量%的HF且不大於2重量%的HF，且處理的持續時間較佳不小於150 秒且不大於350 秒。
本發明的第二較佳實施態樣的半導體晶圓的生產包含以下製程步驟： 提供單晶矽的基板晶圓； 透過DSP拋光該基板晶圓； 透過CMP拋光該基板晶圓的正面； 在該基板晶圓的正面上沉積至少一個單晶矽磊晶層； 將該塗覆的基板晶圓載入RTA反應器； 在含氧比例不小於0.5體積%且不大於2體積%的由氬及氧組成的氣氛中，在不小於1275℃且不大於1295℃的溫度下，對該塗覆的基板晶圓進行不小於15秒且不大於30秒的第一RTA處理； 在該第一RTA處理後將該塗覆的半導體晶圓冷卻至不大於800℃的溫度，其中至該基板晶圓的氣體進料被重置為100體積%的氬； 在由氬組成的氣氛中，在不小於1280℃且不大於1300℃的溫度範圍內，對該塗覆的基板晶圓進行不小於20秒且不大於35秒的第二RTA處理； 從該塗覆的基板晶圓的正面去除氧化物層；以及 透過CMP拋光該塗覆的基板晶圓的正面。
較佳透過用HF水溶液處理塗覆的基板晶圓，以從該塗覆的基板晶圓的正面去除在第一RTA處理之後存在於該塗覆的基板晶圓上的氧化物層。HF水溶液較佳含有不小於0.5重量%的HF且不大於2重量%的HF，且處理的持續時間較佳不小於150 秒且不大於350 秒。
在基板晶圓上沉積至少一個磊晶層係較佳透過CVD（化學氣相沉積）且較佳在單晶圓反應器中進行，例如US 2010/0213168 A1中所述。較佳的沉積氣體含有三氯矽烷作為矽源。然後，沉積溫度較佳不小於1110℃且不大於1180℃，特別較佳為1130℃。此外，沉積氣體較佳含有n型或p型摻雜劑。
本發明的第三較佳實施態樣的半導體晶圓的生產包含以下製程步驟： 提供單晶矽的基板晶圓； 將該基板晶圓載入RTA反應器； 在含氧比例不小於0.5體積%且不大於3.0體積%的由氮和氧組成的氣氛中，在不小於1250℃且不大於1310℃的溫度下，對該基板晶圓進行不小於5秒且不大於40秒的第一RTA處理； 在該第一RTA處理後將該基板晶圓冷卻至不大於800℃的溫度，其中至該基板晶圓的氣體進料被重置為100體積%的氬； 在由氬組成的氣氛中，在不小於1280℃且不大於1300℃的溫度範圍內，對該基板晶圓進行不小於20秒且不大於35秒的第二RTA處理； 透過DSP拋光該基板晶圓；以及 透過CMP拋光該基板晶圓的正面。
透過DSP拋光基板晶圓，以從基板晶圓的正面去除在第一RTA處理之後存在於基板晶圓上的氧化物層。在每種情況下藉此實現的從基板晶圓的正面和背面的材料去除較佳不小於8 微米。
提供單晶矽基板晶圓的步驟為在開始描述生產製程時所引述的步驟。基板晶圓較佳由透過CZ法提拉的單晶矽單晶切割並進行進一步加工。在CZ方法中，將矽在由石英製成的坩堝中熔化，並且單晶在種晶的末端生長，該種晶浸沒在所得熔體中並提拉。坩堝材料透過與熔體接觸而部分溶解，並且以此方式提供稍後發展成BMD所需的氧。
單晶矽單晶的直徑較佳不小於300 毫米。從單晶切割的基板晶圓較佳源自於n區域。n區域描述既不含空位團聚物、也不含矽間隙原子團聚物、也不含OSF缺陷（氧化誘發疊差）的單晶矽。此類材料例如在當根據CZ方法提拉單晶並且控制結晶邊界處的提拉速度V與軸向溫度梯度G的V／G比使其保持在臨界極限之間時形成。
從中切割所提供的單晶矽基板晶圓的單晶較佳不特意摻雜氮或碳。因此，所提供的單晶矽基板晶圓含有濃度較佳不大於3×1012 個原子／立方公分的氮以及濃度較佳不大於2.5×1015 個原子／立方公分的碳。考慮到根據新ASTM的校準因數，所提供的基板晶圓中的氧濃度較佳不小於4.5×1017 個原子／立方公分且不大於5.5×1017 個原子／立方公分。
從單晶切割的基板晶圓可經使用如研磨及蝕刻等的機械及化學加工步驟進一步加工。較佳提供已進行至少一次材料去除加工操作的單晶矽基板晶圓，其中在提供基板晶圓之前進行的最後一次材料去除處理較佳為透過蝕刻處理。
將所提供且視需要經磊晶塗覆的單晶矽基板層載入至RTA反應器中，並且在第一RTA處理過程中，較佳以不小於50℃／秒的速率加熱至目標溫度。
在第一RTA處理之後，將所提供且視需要經磊晶塗覆的基板層保留在RTA反應器中並冷卻，較佳冷卻至不大於800℃的溫度。冷卻速率較佳不小於30℃／秒。同時將至RTA反應器的氣體進料轉換為100%氬。
在第二RTA處理過程中，較佳以不小於50℃／秒的速率將所提供且視需要經磊晶塗覆的單晶矽基板層加熱至目標溫度。
第一RTA處理結束至第二RTA處理開始之間較佳不小於25秒且不大於50秒。
根據本發明（根據第一實施態樣、第二實施態樣及第三實施態樣）的半導體晶圓的負載缺陷較佳透過在第一RTA處理之前使氧（100體積%） 以較佳不小於8 slm且不大於18 slm（標準公升／分鐘）的流速通過RTA反應器來削減。可使用例如高解析度鐳射散射系統來分析半導體晶圓的負載缺陷。此處所含的分析結果之一部分係使用可確定背面上諸如粒子、刮痕、表面缺陷、及霧狀缺陷（haze）等缺陷的來自Rudolph Technologies的邊緣及背面檢查模組（EBI）獲得，而一部分係使用檢測正面上LLS缺陷（局部光散射體）的KLA Tencor Surfscan SP3檢測系統獲得。
本發明的單晶矽半導體晶圓包含具有BMD核的區域，該區域位於潔淨區下方且與潔淨區相鄰。BMD核係包含空位的中心，其中在析出熱處理後，可能發展成為BMD。析出熱處理非用於生產根據本發明的半導體晶圓的製程的組成部分，但卻是測試BMD可否能發展成所需的密度，亦或發展成能展現其作為吸雜劑中心之活性的BMD所必需的。因此，析出熱處理作為測試進行或較佳在將單晶矽半導體晶圓進一步加工成電子元件的過程中進行。
用於測試目的的典型析出熱處理由以下二階段析出熱處理組成：將根據本發明的半導體晶圓在氧下在780℃的溫度下持續3小時（階段1，穩定化步驟）、以及在1000℃的溫度持續16 小時（階段2，生長步驟）。
可透過例如IR鐳射散射斷層攝影術作為分析方法，使用來自日本Raytex公司的MO-441檢測器，沿著半導體晶圓的破裂邊緣確定發展成的BMD密度。通常透過在圖中繪製沿著半導體晶圓半徑的BMD平均密度（DBMD ） 來進行測量結果的評價（在每個徑向測量位置沿7至300 微米的深度上取平均值，其中在深度軸線中每5 微米測量BMD缺陷密度），例如至少25個彼此等距的徑向測量位置P。在徑向測量位置P處還確定了從第一次遇到BMD處至正面的距離DZ1，該距離沿著半導體晶圓的半徑繪製在圖中。距離DZ1的算術平均值表示潔淨區從經拋光的正面延伸至半導體晶圓內部的深度。在圖中還可繪製隨徑向測量位置P而變化的BMD平均大小sav （在每個徑向測量位置沿7至300 微米的深度上測量，在深度軸線中每5 微米測量BMD缺陷大小）、以及基於特定徑向測量位置P的BMD密度（DBMD ）在深度方向上的分佈，即沿著至半導體晶圓正面之距離d的分佈。
下面藉由實施例並參考附圖進一步闡明本發明。
提供直徑為300毫米的單晶矽基板晶圓。該基板晶圓由n區域組成且具有處於經蝕刻狀態的表面。將基板晶圓的第一部分進行根據本發明的用於生產根據第一較佳實施態樣的半導體晶圓的製程。
在第一RTA處理之前，使氧（100體積%）以10 slm的流速通過RTA反應器。然後在1290℃的溫度下在氬及氧（氧比例為1體積%）的氣氛中進行第一RTA處理。在該溫度下第一RTA處理的持續時間為20秒。隨後將基板晶圓冷卻至600℃的溫度並保持在該溫度40秒，同時將至半導體晶圓的氣體進料轉換為100%氬。然後在1295℃的溫度下且在氬氣氛中在30秒的時段內進行第二RTA處理。
然後從基板晶圓去除形成的氧化物層，並透過CMP拋光基板晶圓的正面。將根據本發明第一實施態樣的所得半導體晶圓進行為測試目的而提供的二階段析出熱處理。
將基板晶圓的第二部分進行根據本發明的用於生產根據第三較佳實施態樣的半導體晶圓的製程。
在第一RTA處理之前，使氧（100體積%）以10 slm的流速通過RTA反應器。然後在1290℃的溫度下在由氮及氧（氧比例為1體積%）構成的氣氛中進行第一RTA處理。在該溫度下第一RTA處理的持續時間為20秒。隨後將基板晶圓冷卻至600℃的溫度並保持在該溫度40秒，同時將至半導體晶圓的氣體進料轉換為100%氬。然後在1295℃的溫度下且在氬氣氛中在30秒的時段內進行第二RTA處理。
隨後，將基板晶圓首先透過DSP拋光，然後透過CMP拋光，並將根據本發明的第三實施態樣所得半導體晶圓同樣進行為測試目的而提供的二階段析出熱處理。
第1圖及第2圖分別顯示使用第一實施態樣（第1圖）及第三實施態樣（第2圖）的半導體晶圓之代表實施例的BMD平均密度DBMD 的徑向分佈。
第3圖及第4圖分別顯示使用潔淨區的相應深度不小於45 微米 （第3圖）及不小於30 微米 （第4圖）的第一實施態樣（第3圖）及第三實施態樣（第4圖）的半導體晶圓之代表實施例的距離DZ1的徑向分佈。
第5圖及第6圖分別顯示使用第一實施態樣（第5圖）及第三實施態樣（第6圖）的半導體晶圓之代表實施例的隨其徑向位置而變化的平均BMD大小sav 。
第7圖至第12圖分別顯示使用第一實施態樣（第7圖、第8圖及第9圖）及第三實施態樣（第10圖、第11圖及第12圖）的半導體晶圓之代表實施例的BMD密度DBMD 的深度分佈，其中確定中心（P = 0毫米；第7圖及第10圖）、半-半徑（P = 75毫米；第8圖及第11圖）、及徑向距離P = 140毫米 （第9圖及第12圖）處的深度分佈。
第13圖及第14圖顯示用邊緣及背面檢查模組（EBI）分析半導體晶圓的代表背面之後獲得的分析結果。第13圖顯示8個大於0.2 微米的缺陷而小於100個缺陷的本發明半導體晶圓背面的典型缺陷負荷，其中在半導體晶圓的生產期間，注意確保在第一RTA處理之前使純氧以10 slm的流速通過RTA反應器。如果省去氧通過反應器，則背面的缺陷負荷將明顯更大，而可檢測到具有高缺陷密度的環形缺陷區域（第14圖） （所有大於0.2微米的缺陷相繼被測量並描繪）。另一方面，將第一RTA處理之前的氧的流速設定為例如25 slm的值是不利的，在這種情況下，乳膠球當量≥0.13 微米的LLS缺陷數量高得不可接受。當氧的流速被選擇為落在不小於8 slm且不大於18 slm的範圍內時，情況並非如此。第15圖參照箱形圖顯示此差異，其中LLS缺陷的數量N已被歸一化。通常有利的是，藉由在晶圓測試片存在下運行，以規則的間隔重新調節RTA反應器的氧化狀態。此較佳在O2 體積%比例為75至100%且流速為20至25 slm的Ar／O2 環境中進行。
無
第1圖及第2圖分別顯示使用第一實施態樣（第1圖）及第三實施態樣（第2圖）的半導體晶圓之代表實施例的BMD平均密度DBMD 的徑向分佈。
第3圖及第4圖分別顯示使用潔淨區的相應深度不小於45 微米 （第3圖）及不小於30 微米 （第4圖）的第一實施態樣（第3圖）及第三實施態樣（第4圖）的半導體晶圓之代表實施例的距離DZ1的徑向分佈。
第5圖及第6圖分別顯示使用第一實施態樣（第5圖）及第三實施態樣（第6圖）的半導體晶圓之代表實施例的隨其徑向位置而變化的平均BMD大小sav 。
第7圖至第12圖分別顯示使用第一實施態樣（第7圖、第8圖及第9圖）及第三實施態樣（第10圖、第11圖及第12圖）的半導體晶圓之代表實施例的BMD密度DBMD 的深度分佈，其中確定中心（P = 0毫米；第7圖及第10圖）、半-半徑（P = 75毫米；第8圖及第11圖）、及徑向距離P = 140毫米 （第9圖及第12圖）處的深度分佈。
第13圖及第14圖顯示用邊緣及背面檢查模組（edge and back side inspection module，EBI）分析半導體晶圓的代表背面之後獲得的分析結果。
第15圖係一箱形圖，顯示不同氧的流速設定下的LLS缺陷數量。
：無。

Claims (4)

  1. 一種單晶矽的半導體晶圓，其包含： 經拋光的正面和背面； 潔淨區（denuded zone），其從該經拋光的正面向該背面延伸至不小於30 微米的深度；以及 與該潔淨區相鄰且包含可發展成為BMD的BMD核的區域，其中在距該正面120微米的距離處，BMD的密度不小於2×108 ／立方公分（cm-3 ）。
  2. 如請求項1所述的半導體晶圓，其中該潔淨區延伸至不小於45微米的深度，且與該潔淨區相鄰的區域包含可發展成為BMD的BMD核，其中在距該正面120微米的距離處，BMD的密度不小於3×109 ／立方公分。
  3. 如請求項2所述的半導體晶圓，其包含單晶矽的磊晶層，其中該磊晶層的上表面形成該半導體晶圓的正面，從而以該磊晶層的厚度的大小來增加該潔淨區延伸的深度。
  4. 如請求項1至3中任一項所述的半導體晶圓，其中該半導體晶圓的該背面所負載的缺陷係不超過100個。
TW107136182A 2017-10-26 2018-10-15 由單晶矽製成的半導體晶圓 TWI694183B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017219255.0 2017-10-26
??102017219255.0 2017-10-26
DE102017219255.0A DE102017219255A1 (de) 2017-10-26 2017-10-26 Halbleiterscheibe aus einkristallinem Silizium

Publications (2)

Publication Number Publication Date
TW201917238A TW201917238A (zh) 2019-05-01
TWI694183B true TWI694183B (zh) 2020-05-21

Family

ID=63965626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136182A TWI694183B (zh) 2017-10-26 2018-10-15 由單晶矽製成的半導體晶圓

Country Status (9)

Country Link
US (2) US20200248333A1 (zh)
EP (1) EP3701563B1 (zh)
JP (2) JP2021500302A (zh)
KR (1) KR102450059B1 (zh)
CN (1) CN111279461B (zh)
DE (1) DE102017219255A1 (zh)
SG (1) SG11202003708UA (zh)
TW (1) TWI694183B (zh)
WO (1) WO2019081201A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3929334A1 (de) 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0889510A1 (en) * 1996-06-28 1999-01-07 Sumitomo Sitix Corporation Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
JP2007045662A (ja) * 2005-08-10 2007-02-22 Sumco Corp 半導体シリコンウェーハおよびその製造方法
US20070252239A1 (en) * 2004-04-23 2007-11-01 Komatsu Electronic Metals Co., Ltd. Silicon Semiconductor Substrate Heat-Treatment Method and Silicon Semiconductor Substrate Treated by the Method
CN107210222A (zh) * 2015-01-21 2017-09-26 硅电子股份公司 外延涂布的半导体晶圆和生产外延涂布的半导体晶圆的方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845802A (ja) * 1994-08-03 1996-02-16 Nippon Steel Corp 半導体基板材料およびその製造方法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
JP3223847B2 (ja) * 1996-06-28 2001-10-29 住友金属工業株式会社 シリコン単結晶ウェーハの熱処理方法と製造方法
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JPH1126469A (ja) * 1997-07-07 1999-01-29 Toshiba Ceramics Co Ltd シリコンウェーハ内の清浄化方法
US6361619B1 (en) 1998-09-02 2002-03-26 Memc Electronic Materials, Inc. Thermally annealed wafers having improved internal gettering
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP4154881B2 (ja) * 2001-10-03 2008-09-24 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
US6808781B2 (en) * 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
EP1879224A3 (en) * 2002-04-10 2008-10-29 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
JP3791446B2 (ja) * 2002-04-23 2006-06-28 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2004063685A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20050012500A (ko) * 2003-07-25 2005-02-02 주식회사 실트론 실리콘웨이퍼의 결함 검출방법
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
CN101074489A (zh) * 2006-04-14 2007-11-21 东芝陶瓷株式会社 硅晶片
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
DE102009010556B4 (de) 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
CN102168314B (zh) * 2011-03-23 2012-05-30 浙江大学 直拉硅片的内吸杂工艺
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
TWI614808B (zh) * 2012-11-19 2018-02-11 太陽愛迪生公司 藉由活化非活性氧沉澱核製造高沉澱密度晶圓之方法
JP5976030B2 (ja) * 2014-04-11 2016-08-23 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
JP7110204B2 (ja) * 2016-12-28 2022-08-01 サンエディソン・セミコンダクター・リミテッド イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0889510A1 (en) * 1996-06-28 1999-01-07 Sumitomo Sitix Corporation Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
US20070252239A1 (en) * 2004-04-23 2007-11-01 Komatsu Electronic Metals Co., Ltd. Silicon Semiconductor Substrate Heat-Treatment Method and Silicon Semiconductor Substrate Treated by the Method
JP2007045662A (ja) * 2005-08-10 2007-02-22 Sumco Corp 半導体シリコンウェーハおよびその製造方法
CN107210222A (zh) * 2015-01-21 2017-09-26 硅电子股份公司 外延涂布的半导体晶圆和生产外延涂布的半导体晶圆的方法

Also Published As

Publication number Publication date
TW201917238A (zh) 2019-05-01
EP3701563B1 (de) 2021-12-01
US20200248333A1 (en) 2020-08-06
JP7331203B2 (ja) 2023-08-22
KR20200067205A (ko) 2020-06-11
US20220349089A1 (en) 2022-11-03
JP2021500302A (ja) 2021-01-07
US11639558B2 (en) 2023-05-02
EP3701563A1 (de) 2020-09-02
JP2022122935A (ja) 2022-08-23
KR102450059B1 (ko) 2022-09-30
CN111279461B (zh) 2023-08-15
SG11202003708UA (en) 2020-05-28
CN111279461A (zh) 2020-06-12
DE102017219255A1 (de) 2019-05-02
WO2019081201A1 (de) 2019-05-02

Similar Documents

Publication Publication Date Title
TWI539041B (zh) 單晶矽半導體晶圓及其製造方法
KR102175689B1 (ko) 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
JP5998225B2 (ja) 結晶関連欠陥の位置を示す方法
KR102001326B1 (ko) 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법
US7394129B2 (en) SOI wafer and method for producing it
JP5207706B2 (ja) シリコンウエハ及びその製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
KR101653345B1 (ko) 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법
TWI685591B (zh) 由單晶矽製成的半導體晶圓和其生產方法
JP7331203B2 (ja) 単結晶シリコンで構成された半導体ウェハ
US10020203B1 (en) Epitaxial silicon wafer
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JP2010003922A (ja) シリコンウェーハの製造方法
JP3933010B2 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
JP7536903B2 (ja) 単結晶シリコンから作られる半導体ウエハおよびその製造方法
JP2008294256A (ja) シリコン単結晶ウェーハの製造方法
JP2010173887A (ja) シリコンウェーハの製造方法