CN104584191B - 外延硅晶片的制造方法和外延硅晶片 - Google Patents

外延硅晶片的制造方法和外延硅晶片 Download PDF

Info

Publication number
CN104584191B
CN104584191B CN201380040947.9A CN201380040947A CN104584191B CN 104584191 B CN104584191 B CN 104584191B CN 201380040947 A CN201380040947 A CN 201380040947A CN 104584191 B CN104584191 B CN 104584191B
Authority
CN
China
Prior art keywords
silicon wafer
epitaxial
epitaxial layer
face
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380040947.9A
Other languages
English (en)
Other versions
CN104584191A (zh
Inventor
楢原和宏
增田纯久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN104584191A publication Critical patent/CN104584191A/zh
Application granted granted Critical
Publication of CN104584191B publication Critical patent/CN104584191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24488—Differential nonuniformity at margin

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

[课题]提供一种周边部的平坦度高的外延硅晶片的制造方法以及由此得到的外延硅晶片。[解决方法]一种外延硅晶片的制造方法，其特征在于，在硅晶片2的顶面23上形成外延层3，所述硅晶片2的顶面23的面取向为（100）面或（110）面，顶面23侧的端部的倒角宽度A1为200μm以下。

Description

外延硅晶片的制造方法和外延硅晶片
技术领域
本发明涉及在硅晶片的单面上形成外延层的外延硅晶片的制造方法以及由此得到的外延晶片。
背景技术
外延硅晶片是向成为基板的硅晶片的单面吹附硅源气体而使外延层生长的晶片，其被用于存储系元件、逻辑系元件、摄像元件等广泛的用途中。
为了提高这些半导体元件的集成度，由于外延硅晶片的平坦度是重要的要素之一，因此强烈寻求平坦度高的外延硅晶片。进而，为了由1片外延硅晶片制作更多的半导体元件，还要求晶片的整面、尤其是到边缘部（晶片端部）为止均呈现平坦的形状。测定晶片面的平整度（平坦度）时的边缘去除区域（edge exclusion zone）以往距离晶片边缘为3mm，现状已经推进到2mm，进而逐渐要求缩小至1mm。
此处，使用图10的（A）、（B），针对使外延层在硅晶片的（100）面上生长时的外延层的膜厚分布进行说明。
将图10的（B）示出的<110>取向作为基准晶体取向。图10的（B）中的<110>取向对应于图10的（A）中的0度（360度）、90度、180度、270度，图10的（B）中的<100>取向对应于图10的（A）中的45度、135度、225度、315度。另外，图10的（A）示出从外延晶片的外周端向内侧分别进入1mm、2mm、3mm处的圆周方向的外延层的膜厚分布（膜厚プロファイル）。
如图10的（A）可知：从<100>取向的周边部（从外延晶片的外周端起至1~3mm左右的外延表面周围区域）的外延层薄，<110>取向的周边部的外延层厚，周边部的外延层的膜厚沿着圆周方向产生周期性地变化。这是因为：<100>取向的周边部的外延层的生长速度慢，<110>取向的周边部的生长速度快。像这样，外延硅晶片的周边部的外延层的生长速度依赖于成为基底的硅晶片的晶体取向的性质被称为生长速度取向依赖性。所述生长速度取向依赖性成为外延硅晶片的周边部的平坦度恶化的主要原因。进而，由图10的（A）还可知，越接近外延硅晶片的外周端，则外延层的膜厚的圆周方向的最大值与最小值之差变得越大。这是因为，越接近外周端则外延层的生长速度取向依赖性越强。
像这样，在外延硅晶片的周边部，越接近外周端，则外延层的生长速度越依赖晶体取向，外延层的膜厚会沿圆周方向明显产生周期性的变化，因此可知，尤其是越接近外周端则周边部的平坦化越困难。该现象在使外延层生长在硅晶片的（110）面上时也会产生。
截止至今，关于外延层表面的平坦化，已知有如下方法：在形成外延层后对该外延层表面进行镜面研磨而提高平坦度的方法（专利文献1）；将使外延层生长时供给的原料气体流调整至径向的方法（专利文献2）等。
专利文献
专利文献1：日本特开平4-122023号公报
专利文献2：日本特开2000-269147号公报。
发明内容
然而，在专利文献1记载的制造方法中，需要追加对外延层表面进行镜面研磨的工序，因此招致制造成本的上升，进而还有可能因研磨加工而对外延层造成加工损伤。另外，对外延层表面的镜面研磨基本上进行面内均匀地等量的研磨，因此基本上无法抑制圆周方向的生长速度取向依赖性。专利文献2记载的方法虽然能够调整外延层的径向的膜厚分布，但无法调整圆周方向的膜厚分布，无法改善由生长速度取向依赖性导致的周边部的平坦度恶化。
因而，本发明鉴于上述课题，其目的在于，提供周边部的平坦度高的外延硅晶片的制造方法以及由此得到的外延硅晶片。
为了实现上述目的，本发明人等重复进行了深入研究，结果得到了以下所述的见解。
即发现了：要进行外延生长的面的晶面为（100）面或（110）面时，能够表现出前述的生长速度取向依赖性，通过使要生长的面侧的端部的倒角宽度为窄于以往使用的范围的200μm以下，能够抑制生长速度取向依赖性。如果使外延层在这样的硅晶片上生长，则能够抑制生长速度取向依赖性而得到周边部的平坦度高的外延硅晶片。本发明人等基于这样的见解，从而完成了本发明。
本发明的主要技术方案如下所示。
基于本发明的外延硅晶片的制造方法的特征在于，在硅晶片的前述单面上形成外延层，
所述硅晶片的单面的面取向为（100）面或（110）面，该单面侧的端部的倒角宽度为200μm以下。
另外，基于本发明的外延硅晶片的制造方法中，优选的是，前述硅晶片的中心部的前述外延层的膜厚为2~10μm。
另外，基于本发明的外延硅晶片的制造方法中，优选的是，前述硅晶片的前述单面侧的端部的倒角宽度为100μm以上。
另外，基于本发明的外延硅晶片的制造方法中，优选的是，前述硅晶片的另一面侧的端部的倒角宽度为300~400μm。
另外，基于本发明的外延硅晶片的制造方法中，优选的是，对于前述外延层的表面，将下述定义的PV值控制为12.5以下。
记
PV值为如下值：将边缘去除区域设为1mm时的ESFQR的各晶体取向的平均值之中、最大值减去最小值而得的值（nm）除以前述硅晶片的中心部的前述外延层的膜厚（μm）从而得到的值。
另外，基于本发明的外延硅晶片的特征在于，其具备：
单面的面取向为（100）面或（110）面、该单面侧的端部的倒角宽度为200μm以下的硅晶片；以及
在该硅晶片的前述单面上形成的外延层，
对于前述外延层的表面，下述定义的PV值为12.5以下，
记
PV值为如下值：将边缘去除区域设为1mm时的ESFQR的各晶体取向的平均值之中、最大值减去最小值而得的值（nm）除以前述硅晶片的中心部的前述外延层的膜厚（μm）从而得到的值。
另外，基于本发明的外延硅晶片优选的是，前述硅晶片的中心部的前述外延层的膜厚为2~10μm。
另外，基于本发明的外延硅晶片优选的是，前述硅晶片的另一面侧的端部的倒角宽度为300~400μm。
根据本发明，使硅晶片的要进行外延生长的面的端部的倒角宽度为200μm以下，其后形成外延层，因此能够抑制生长速度取向依赖性，能够提供周边部的平坦度高的外延硅晶片的制造方法以及由此得到的外延硅晶片。
附图说明
图1是基于本发明的一个实施方式的在硅晶片的（100）面上形成有外延层的外延硅晶片的模式图，（A）为沿着<100>取向的剖面图，（B）为沿着<110>取向的剖面图。
图2的（A）是表示基于本发明的一个实施方式的外延硅晶片的距离基准晶体取向的角度与外延层的膜厚的关系的图，（B）是将（A）进行45度周期化而得的图。
图3是用于说明基于本发明的一个实施方式的外延硅晶片的表面的ESFQR的图，（A）是外延硅晶片的俯视图，（B）是（A）的I-I剖面图。
图4的（A）是表示实施例1、7和比较例7中的距离基准晶体取向的角度与ESFQR的关系的图，（B）是将（A）进行45度周期化而得的图。
图5的（A）是示出实施例2、8和比较例8中的距离基准晶体取向的角度与ESFQR的关系的图，（B）是将（A）进行45度周期化而得的图。
图6是表示实施例2、8和比较例8中的距离基准晶体取向的角度与外延层的膜厚的关系的图。
图7是表示实施例1~12和比较例1~12中的硅晶片的顶面（top surface）的倒角宽度A1与PV值的关系的图。
图8是表示实施例4、10和比较例4、10中的距离基准晶体取向的角度与外延层的膜厚的关系的图，（A）是距离外周端为1mm处的膜厚的示意图，（B）是距离外周端为2mm处的膜厚的示意图，（C）是将（A）进行45度周期化并使用了0度的膜厚的相对值的图，（D）是与（C）同样地将（B）进行45度周期化并使用了相对值的图。
图9是表示实施例4、10和比较例4、10中的距离基准晶体取向的角度与外延晶片表面的ESFQR的关系的图，（A）是距离外周端为1mm处的ESFQR的示意图，（B）是距离外周端为1.5mm处的ESFQR的示意图，（C）是将（A）进行45度周期化而得的图，（D）是将（B）进行45度周期化而得的图。
图10是说明以往已知的外延层的生长速度取向依赖性的图，（A）是示出比较例7中的距离基准晶体取向的角度与外延层的膜厚的关系的图，（B）是示出成为基板的硅晶片的晶体取向的俯视图。
具体实施方式
以下，参照图1~9来说明基于本发明的一个实施方式的外延硅晶片1及其制造方法。需要说明的是，作为基准的晶体取向使用图10的（A）、（B）而与前述的<110>取向相同。
首先，使用图1的（A）说明基于本发明的一个实施方式的外延硅晶片1的制造方法。首先制作成为基板的硅晶片2。在硅晶片2的斜面区域22，将顶面23侧的端部的倒角宽度记作A1，并将背面24侧的端部的倒角宽度记作A2时，在本实施方式中，以硅晶片2的A1达到200μm以下的方式进行倒角。另外，本实施方式中，硅晶片2的顶面23的晶面为（100）面。需要说明的是，在本说明书中，如上所述，在硅晶片之中，将主要生长外延层的面称为硅晶片的“顶面”、其相反侧的面称为硅晶片的“背面”。
此处，可以通过任意的方法来控制硅晶片2的表面背面的倒角宽度。例如，针对由硅锭进行切片而得到的硅晶片，将硅晶片的端面用被覆有钻石的倒角磨石等进行倒角即可。
接着，在硅晶片2的单面即顶面23上形成外延层3而得到外延硅晶片1。在硅晶片2的顶面23上形成外延层3的外延生长条件没有特别限定。例如，将硅晶片在基座内以晶片表面背面为水平横向放置。接着，为了去除硅晶片的表面的自然氧化膜、颗粒，向腔室内供给氢气，以1150℃左右的温度进行60秒钟左右的氢烘焙。其后，向腔室内供给载气（H2气体）、硅源气体（四氯化硅、甲硅烷（SiH4）、三氯硅烷（SiHCl3）、二氯硅烷（SiH2Cl2）等）、掺杂气体（乙硼烷（B2H6）、膦（PH3）等），从而能够在以1000℃~1150℃的腔室温度进行了加热的硅晶片的表面以生长速度达到1~3μm/分钟的方式进行外延生长。
此处，说明使用图1的（A）、（B）使外延层3在硅晶片2的顶面23上生长时，外延层3的生长速度依赖于周边部11的硅晶片2的晶体取向的原因。
本发明人等着眼于：前述外延层的生长速度取向依赖性是因为斜面区域22的外延生长速度因晶体取向而异。即，<100>取向的斜面区域22的外延生长速度快于<110>取向的斜面区域22的外延生长速度。可推测这是由以下现象导致的。如图1的（A）所示，在<100>取向的斜面区域22的倒角部形成的外延层3存在生长速度快的（110）面，促进该部位的外延生长的结果，顶面23的边缘区域21上的外延层3的生长受到抑制。另一方面，如图1的（B）所示，在<110>取向的斜面区域22的倒角部形成的外延层3存在生长速度慢的（311）面和（111）面。因此，抑制该部位的外延生长的结果，顶面23的边缘区域21上的外延层3的生长被促进。其结果可以认为：顶面23的边缘区域21上的外延层3的膜厚在<100>取向上为变薄、在<110>取向上变厚。
由此，如图2的（A）所示，由于晶体取向，周边部11的外延层3的膜厚沿圆周方向而产生周期性的变化。本发明的目的在于尽量减小该周期性的变化。
此处，本发明人等发现：通过减小斜面区域22的、顶面23侧的倒角宽度A1，斜面区域22上的外延层3的区域缩小，能够抑制前述外延层的生长速度取向依赖性。因此，使顶面23侧的端部的倒角宽度A1为200μm以下时，通过在比以往倒角宽度更狭窄的硅晶片2的顶面23侧形成外延层3，能够抑制生长速度取向依赖性而得到周边部11的平坦度也高的外延硅晶片1。另一方面，A1超过200μm时，生长速度取向依赖性的抑制作用变薄弱。
需要说明的是，上记实施方式中，硅晶片2的顶面23的晶面为（100）面，但也可以为（110）面。其不同仅在于，为（100）面时外延层3的膜厚的生长速度取向依赖性为90度周期，而为（110）面时生长速度取向依赖性为180度周期这一点。通过使A1为200μm以下，能够抑制生长速度取向依赖性，能够获得相同的效果。
接着，针对通过使外延层3在A1为200μm以下的硅晶片2上生长而得到的、外延硅晶片1的周边部11的平坦性的评价方法进行说明。
说明在图2的（A）中，使<110>取向和<100>取向的周边部11的外延层3的膜厚分别在四处全部取相同值的理论圆周方向的周期性的例子。但是，实际上，出于硅晶片2无法相对于基座而正确地载置于中央等的理由，即使晶体取向相同，膜厚也会产生偏差。即使存在所述偏差，设为以45度周期取平均值的值时，也能够分晶体取向地正确评价膜厚。以45度周期取平均值是指：换言之为取如下平均值：将图2的（A）中的0度~45度、90度~135度、180度~225度、270度~315度这4个区分与分别反转为45度~90度、135度~180度、225度~270度、315度~360度这4个区分的合计8个区分的总膜厚的平均值（以下称为“45度周期化”。）。通过这样操作，即使相同的晶体取向存在膜厚的偏差，也能够将偏差的影响最小化（图2的（B））。需要说明的是，在图2的（A）、（B）中，将纵轴设为周边部的外延层的膜厚，即使是ESFQR也呈现同样的周期性，能够进行同样的45度周期化。需要说明的是，如图2的（B）所示，理论上呈现<110>取向的0度成为最大值，<110>取向之外的取向（例如<100>取向）成为最小值。
此处，ESFQR（Edge flatness metric, Sector based, Front surfacereferenced, Site Front least sQuaresRange）是指表示测定在周边部11形成的扇形区域（图3、扇形（sector）51）内的SFQR而得的平坦度的指标，值越小则表示平坦度越高。本说明书中的ESFQR是使用平坦度测定器（KLA-Tencor公司：Wafer Sight），将测定除外区域（边缘去除区域52）设为1mm，将晶片全周长以5度间隔分成72个分割，测定将扇形长度D设为30mm的扇形内的值。另外，SFQR（Site Front least sQuaresRange）是指表示基于SEMI标准的规定位点内的平坦度的指标。该SFQR是在所设定的位点内通过最小二乘法求出的来自基准面的＋侧和-侧的各个最大变位量的绝对值之和所示的，各位点所评价的值。（图3的（A）、（B））
PV（Peak Valley）值使用上记ESFQR来定义。本发明中，将边缘去除区域52设为1mm的ESFQR的各晶体取向的平均值之中，最大值减去最小值而得的值（nm）除以硅晶片的中心部的外延层的膜厚（μm）从而得到的值定义为PV值。其与图2的（B）中的ESFQR的最大值与最小值之差（nm）除以外延层的膜厚（μm）得到的值的意义相同。换言之，PV值是考虑要生长的外延层3的膜厚并表示外延硅晶片1的周边部11的平坦度的指标，值越低则周边部11的平坦度越高、即表示厚度偏差越小。
根据本实施方式，通过将硅晶片2的顶面23侧的倒角宽度A1设为200μm以下，能够抑制生长速度取向依赖性，其结果，能够获得PV值为12.5以下这一周边部的平坦度高的外延硅晶片1。这是因为，距离晶片的外周端为1mm的情况和1.5mm的情况下，圆周方向的ESFQR的变动宽度均变小，因此表现出生长速度取向依赖性的位置不取决于向晶片的外周侧移动，生长速度取向依赖性自身会降低。
另外，本发明中，硅晶片2的顶面23侧的倒角宽度A1越狭窄则越能够抑制生长速度取向依赖性这一点是优选的，为了在操作、运输时抑制外延晶片1产生裂纹、缺损等，优选硅晶片2的顶面23侧的倒角宽度A1为100μm以上。
另外，硅晶片2的背面24侧的倒角宽度A2优选为300~400μm。A2不影响使外延层3生长时的生长速度取向依赖性，因此通过设为比A1更大的倒角宽度，能够抑制外延硅晶片1在运输时产生裂纹、缺损。进而，为了使外延层3生长时、使用外延晶片1制作设备时的热处理，也期望背面的倒角宽度A2为300~400μm。
进而，本发明中，硅晶片2的中心部的外延层4的膜厚优选为2~10μm。外延层4的膜厚达到2μm以上时，使倒角宽度A1变宽的情况下，由生长速度取向依赖性导致的周边部的平坦度恶化会显著地表现出来，因此本发明是特别有效的。另一方面，膜厚超过10μm时，从能够抑制周边部的生长速度取向依赖性的观点来看，本发明是有效的，出于与其不同的原因，有可能会产生峰顶（crown）（周边部的外延层的凸起）的发生。
（外延晶片）
通过截止至今说明的制造方法得到的外延晶片1具有成为基板的硅晶片2、以及在该硅晶片2的单面即顶面23上形成的外延层3。此处，硅晶片2的顶面23的晶面为（100）面或（100）面，顶面23侧的倒角宽度长度A1为200μm以下。该外延硅晶片1的周边部11的平坦度的指标即前述PV值为12.5以下。
另外，基于本发明的外延晶片1的外延层3的膜厚优选为2~10μm。
进而，基于本发明的外延晶片1的背面24侧的倒角宽度长度A2优选为300~400μm。
实施例
接着，为了进一步明确本发明的效果，列举出以下的实施例和比较例，本发明不受以下实施例的任何限定。
（实施例1）
制作了直径为300mm、厚度为775μm、顶面侧端部的倒角宽度A1倒角加工成130μm的p型硅晶片。硅晶片的顶面的晶面为（100）面、背面的倒角宽度A2为350μm。
将该硅晶片载置于单片式外延装置内的基座上，向腔室内供给氢气，以1130℃的温度进行30秒钟的氢烘焙后，与作为载气的氢气一起将硅源气体（三氯硅烷）和掺杂气体（乙硼烷）供给至炉内，以1130℃的温度进行外延生长，以2.2μm/分钟的生长速度在硅晶片顶面形成硅晶片的中心部的膜厚为2μm的外延层，作为外延硅晶片。
相对于所制作的外延硅晶片，使用KLA-Tencor公司制造的Wafer Sight测定顶面的ESFQR。此时，将边缘去除区域（Edge Exclusion）设为1mm、将扇形长度设为30mm、将扇形数设为72。
（实施例2~12和比较例1~12）
除了将顶面侧的端部的倒角宽度A1和/或外延层的膜厚变更成表1记载的值之外，利用与实施例1相同的方法制作外延硅晶片。
表1示出实施例1~12和比较例1~12的外延硅晶片的PV值和ESFQR的最大值。
图4的（A）示出针对实施例1、7和比较例7的ESFQR的测定结果。
图4的（B）是将图4的（A）进行45度周期化而得的图。
图5的（A）示出针对实施例2、8和比较例8的ESFQR的测定结果。
图5的（B）是将图5的（A）进行45度周期化而得的图。
图6是同样地针对实施例2、8和比较例8示出外延晶片的周边部（距离外延晶片的外周端为1mm内侧的位置）的外延层的膜厚的圆周方向分布的示意图。
图7示出PV值相对于实施例1~12和比较例1~12的顶面侧的倒角宽度A1的关系。
图8的（A）和图8的（B）是表示针对实施例4、10和比较例4、10示出距离外延晶片的外周端分别为1mm、2mm内侧的位置的外延层的膜厚的圆周方向分布的测定结果的图。图8的（C）是将图8（A）进行45度周期化并使用了将0度时的膜厚设为1时的相对值的图，图8的（D）是同样地将图8的（B）进行45度周期化并使用了相对值的图。
图9的（A）和图9的（B）针对实施例4、10和比较例4、10示出距离外延晶片的外周端分别为1mm、1.5mm内侧的位置的ESFQR的测定结果。图9的（C）是将图9的（A）进行45度周期化而得的图，图9的（D）同样地是将图9的（B）进行45度周期化而得的图。
由图4的（A）、（B）和图5（A）、（B）可知：顶面侧的倒角宽度的长度A1越短，则平坦度（ESFQR）的偏差变得越小。由图6也可知：A1越短则越能够抑制生长速度取向依赖性，越能够抑制周边部的外延层的膜厚的圆周方向偏差。
另外，由图7和表1可知：通过使硅晶片2的顶面23侧的倒角宽度A1为200μm以下，能够抑制生长速度取向依赖性，因此尽管形成了2μm以上的外延层，也能够获得PV值为12.5以下这样周边部的平坦度高的外延硅晶片1。此处，如图8的（A）~（D）可知：距离外延晶片的外周端为1mm时或2mm时，外延层的圆周方向的膜厚的变动宽度均变小。进而，由图9的（A）~（D）可知：距离外延晶片的外周端为1mm时或1.5mm时，圆周方向的ESFQR的变动宽度均变小。因此能够得到如下结论：要表现生长速度取向依赖性的位置不会向晶片的外周侧移动，生长速度取向依赖性自身会降低。
根据本发明，将硅晶片的要外延生长的面的端部的倒角宽度设为200μm以下，其后形成外延层，因此能够抑制生长速度取向依赖性，能够提供周边部的平坦度高的外延硅晶片的制造方法以及由此得到的外延硅晶片。
1 外延硅晶片
11 外延硅晶片的周边部
2 硅晶片
21 边缘区域
22 斜面区域
23 顶面
24 背面
3 外延层
4 硅源气体
51 扇形
52 边缘去除区域。

Claims (4)

1.外延硅晶片的制造方法，其特征在于，在硅晶片的单面上形成外延层，所述硅晶片的该单面的面取向为（100）面或（110）面，该单面侧的端部的倒角宽度为200μm以下，且另一面侧的端部的倒角宽度为300~400μm，但是不包括300μm，
所述硅晶片的中心部的所述外延层的膜厚为2~10μm。
2.权利要求1所述的外延硅晶片的制造方法，其中，所述硅晶片的所述单面侧的端部的倒角宽度为100μm以上。
3.权利要求1所述的外延硅晶片的制造方法，其特征在于，在所述外延层的形成中，对于所述外延层的表面，将下述定义的PV值控制为12.5以下，
记
PV值为如下值：将边缘去除区域设为1mm时的ESFQR的各晶体取向的平均值之中、最大值减去最小值而得的值（nm）除以所述硅晶片的中心部的所述外延层的膜厚（μm）从而得到的值。
4.外延硅晶片，其特征在于，其具备：单面的面取向为（100）面或（110）面、该单面侧的端部的倒角宽度为200μm以下、且另一面侧的端部的倒角宽度为300~400μm、但是不包括300μm的硅晶片；以及
在该硅晶片的所述单面上形成的外延层，
所述硅晶片的中心部的所述外延层的膜厚为2~10μm，
对于所述外延层的表面，下述定义的PV值为12.5以下，
记
PV值为如下值：将边缘去除区域设为1mm时的ESFQR的各晶体取向的平均值之中、最大值减去最小值而得的值（nm）除以所述硅晶片的中心部的所述外延层的膜厚（μm）从而得到的值。
CN201380040947.9A 2012-08-09 2013-07-24 外延硅晶片的制造方法和外延硅晶片 Active CN104584191B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-177317 2012-08-09
JP2012177317A JP6035982B2 (ja) 2012-08-09 2012-08-09 エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
PCT/JP2013/004506 WO2014024404A1 (ja) 2012-08-09 2013-07-24 エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
CN104584191A CN104584191A (zh) 2015-04-29
CN104584191B true CN104584191B (zh) 2017-03-29

Family

ID=50067666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380040947.9A Active CN104584191B (zh) 2012-08-09 2013-07-24 外延硅晶片的制造方法和外延硅晶片

Country Status (6)

Country Link
US (1) US9631297B2 (zh)
JP (1) JP6035982B2 (zh)
KR (1) KR101659380B1 (zh)
CN (1) CN104584191B (zh)
TW (1) TWI531692B (zh)
WO (1) WO2014024404A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056749B2 (ja) * 2013-12-25 2017-01-11 信越半導体株式会社 エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法
JP6210043B2 (ja) * 2014-09-26 2017-10-11 信越半導体株式会社 貼り合わせウェーハの製造方法
KR20160112113A (ko) 2015-03-18 2016-09-28 주식회사 엘지실트론 웨이퍼 제조 장치
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102016210203B3 (de) * 2016-06-09 2017-08-31 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe, Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Halbleiterscheibe mit epitaktischer Schicht
JP6256576B1 (ja) * 2016-11-17 2018-01-10 株式会社Sumco エピタキシャルウェーハ及びその製造方法
KR20180074273A (ko) * 2016-12-23 2018-07-03 에스케이실트론 주식회사 에피텍셜 웨이퍼 제조 방법 및 장치
JP6717267B2 (ja) * 2017-07-10 2020-07-01 株式会社Sumco シリコンウェーハの製造方法
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
CN109545653A (zh) * 2017-09-22 2019-03-29 上海新昇半导体科技有限公司 改善外延硅片边缘平坦度的方法
DE102017222279A1 (de) 2017-12-08 2019-06-13 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
JP6881283B2 (ja) * 2017-12-27 2021-06-02 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
DE102018200415A1 (de) 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
CN108950680A (zh) * 2018-08-09 2018-12-07 上海新昇半导体科技有限公司 外延基座及外延设备
DE102019207772A1 (de) 2019-05-28 2020-12-03 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
CN110592665A (zh) * 2019-08-09 2019-12-20 上海新昇半导体科技有限公司 一种半导体薄膜平坦度改善的方法
KR102413432B1 (ko) * 2020-08-28 2022-06-27 에스케이실트론 주식회사 웨이퍼 및 그 형상 분석 방법
CN116097404A (zh) * 2021-09-07 2023-05-09 Ｊｘ金属株式会社 磷化铟基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04122023A (ja) 1990-09-13 1992-04-22 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
JP2000269147A (ja) 1999-03-18 2000-09-29 Shin Etsu Handotai Co Ltd 気相成長装置、気相成長方法及びシリコンエピタキシャルウェーハ
JP4959878B2 (ja) * 2001-05-10 2012-06-27 オンセミコンダクター・トレーディング・リミテッド ウエファの製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4815801B2 (ja) * 2004-12-28 2011-11-16 信越半導体株式会社 シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP4868522B2 (ja) * 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
WO2009060913A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャルウェーハの製造方法
US20100237470A1 (en) * 2007-11-08 2010-09-23 Sumco Corporation Epitaxial wafer
JP2009283650A (ja) 2008-05-22 2009-12-03 Sumco Corp 半導体ウェーハの再生方法
TWI535901B (zh) * 2008-09-29 2016-06-01 勝高股份有限公司 矽晶圓及其製造方法
JP2011249675A (ja) * 2010-05-28 2011-12-08 Showa Denko Kk 半導体発光素子の製造方法
IT1402357B1 (it) * 2010-09-17 2013-08-30 Marana Forni Di Marana Ferdinando Forno ad elevato rendimento per la cottura di cibi
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5757088B2 (ja) * 2011-01-05 2015-07-29 株式会社Sumco エピタキシャルウェーハの製造方法、エピタキシャルウェーハ

Also Published As

Publication number Publication date
KR20150023940A (ko) 2015-03-05
JP2014036153A (ja) 2014-02-24
US9631297B2 (en) 2017-04-25
JP6035982B2 (ja) 2016-11-30
KR101659380B1 (ko) 2016-09-23
TWI531692B (zh) 2016-05-01
TW201413074A (zh) 2014-04-01
US20150184314A1 (en) 2015-07-02
WO2014024404A1 (ja) 2014-02-13
CN104584191A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN104584191B (zh) 外延硅晶片的制造方法和外延硅晶片
US9896781B2 (en) Silicon carbide single-crystal substrate, silicon carbide epitaxial substrate and method of manufacturing them
US8372298B2 (en) Method for producing epitaxially coated silicon wafers
JP5479390B2 (ja) シリコンウェーハの製造方法
CN105378894B (zh) 外延晶片的制造方法
JP2008140856A (ja) エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
US20120056307A1 (en) Epitaxial silicon wafer and production method thereof
JP2012142485A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
TWI685030B (zh) 半導體晶圓的製造方法
JP2010118487A (ja) エピタキシャルウェーハの評価方法およびエピタキシャルウェーハの製造方法
JP6256576B1 (ja) エピタキシャルウェーハ及びその製造方法
KR20210014340A (ko) 웨이퍼의 에피택셜층의 성장 온도 설정 방법 및 에피택셜층의 성장 방법
JP7103210B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2004099415A (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法
CN113544817B (zh) 硅外延晶片的制造方法和硅外延晶片
JP2019117857A (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2008169109A (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant