JP2011249675A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2011249675A JP2011249675A JP2010123218A JP2010123218A JP2011249675A JP 2011249675 A JP2011249675 A JP 2011249675A JP 2010123218 A JP2010123218 A JP 2010123218A JP 2010123218 A JP2010123218 A JP 2010123218A JP 2011249675 A JP2011249675 A JP 2011249675A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- holding member
- flat surface
- light emitting
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】平坦面1aからなる素子形成部7と、平面視したときに素子形成部7を囲むように設けられ、板厚が外周1g側に向けて薄くされた面取り部1dとを備えた基板1を、基板保持部材2の一面2aに設けた凹部2hに、平坦面1aが基板保持部材2の一面2aに沿うように配置してから、平坦面1aに沿って原料ガスを流して、平坦面1aに半導体膜を成膜する工程と、前記半導体膜上に電極を形成してから、基板1を分割して複数の発光素子を形成する工程と、を有する発光素子の製造方法を用いることにより、上記課題を解決できる。
【選択図】図2
Description
前記半導体層の成膜方法としては、通常、Chemical Vapor Deposition(以下、CVD法)や有機金属化学気相成長法(Metal Organic Chemical Vapor Deposition;以下、MOCVD法)などのドライプロセスが用いられる。前記ドライプロセスでは、ウエハなどの基板を基板保持部材(サセプタ)に保持した状態で前記半導体膜の成膜を行う。
図11(a)に示すように、例えば、平面視略円形状の基板保持部材2の一面には、平面視略円形状の凹部2hが4つ設けられており、各凹部2hには、サテライトディスク4を介して、平面視略円形状の基板11が配置されている。
また、図11(a)に示すように、基板保持部材2の回転とは独立して、各基板11は回転軸nを軸として回転可能とされている。
図12に示すように、基板11は、基板11の一面11aが基板保持部材2の一面2aから突出するように配置されている。そのため、基板保持部材2の中心2c側から外周2g側へ向けて基板保持部材2の一面2aに沿って流される原料ガスG1が、基板11の外周側面11gに衝突して、基板11の外周端部11dで乱流を生じる。
その結果、基板11から製造される複数の発光素子チップにおいて、発光波長のバラツキ(発光波長の標準偏差σ)が大きくなり、目的とする波長を有する発光素子チップの収率に大きく影響を及ぼしてしまう。
また、同様に、発光層以外の半導体膜(例えば、n型半導体層やp型半導体層)の成長過程でも、基板面内における組成のバラツキを生じ、ひいては結晶性の低下を招く。
一方、基板の外周端部(エッジ)は、クラックの発生を防止する目的で、一般に面取りすることが第2高調波発生デバイスに用いられるサファイア基板等で知られている(特許文献1)。
(1) 平坦面からなる素子形成部と、平面視したときに前記素子形成部を囲むように設けられ、板厚が外周側に向けて薄くされた面取り部とを備えた基板を、基板保持部材の一面に設けた凹部に、前記平坦面が前記基板保持部材の一面より高く配置し、かつ前記基板保持部材の一面が、前記面取り部の上端と下端の間の高さに位置するように配置してから、前記平坦面に沿って原料ガスを流して、前記平坦面に半導体膜を成膜する工程と、
前記半導体膜上に電極を形成してから、前記基板を分割して複数の発光素子を形成する工程と、を有することを特徴とする半導体発光素子の製造方法。
(2) 前記平坦面と前記基板保持部材の一面との高さの差が100μm以下であることを特徴とする(1)に記載の半導体発光素子の製造方法。
(3) 前記基板保持部材をその一面に垂直な中心軸周りに回転させるとともに、前記基板を前記平坦面に垂直な中心軸周りに回転させて、前記半導体膜を成膜することを特徴とする(1)または(2)に記載の半導体発光素子の製造方法。
(4) 前記面取り部が、外周側に向けて板厚を薄くなるような傾斜面を有することを特徴とする(1)〜(3)のいずれかに記載の半導体発光素子の製造方法。
(5) 前記面取り部が、外周側に向けて板厚を薄くなるような湾曲面を有することを特徴とする(1)〜(4)のいずれかに記載の半導体発光素子の製造方法。
(6) 前記原料ガスが、V族元素を含むガスとIII族元素を含むガスの2種類のガスを含み、前記V族元素を含むガスを、前記III族元素を含むガスよりも前記平坦面に近づけて流すことを特徴とする(1)〜(5)のいずれかに記載の半導体発光素子の製造方法。
(第1の実施形態)
本発明の実施形態である発光素子の製造方法は、基板の面取り部の板厚を外周側に向けて薄くする工程(第1工程)と、前記基板を前記基板保持部材の凹部に配置してから、原料ガスを流して前記基板の一面(平坦面)に半導体膜を成膜する工程(第2工程)と、半導体膜上に複数の電極を形成した後、前記基板を分割して複数の発光素子を形成する工程(第3工程)と、を有する。
図1に示すように、円板状のウエハ(以下、基板)1の外周1g側の板厚が基板1の中心1c側から基板1の面取り部1d側に向けて薄くなるように面取りして、面取り部1dを形成する。面取り部1dを設けるための加工方法は特に限定されるものではなく、例えば、公知の研磨装置を用いることができる。面取り部1dの形成により、基板1の一面である平坦面1aは、平面視したときに面取り部1dによって囲まれた素子形成部7となる。
傾斜面1eは平坦面1aと角度θ4をなす傾斜面であり、一面側からd4の深さだけ面取りされて、面取り部1dが形成されている。また、傾斜面1fは平坦面1aと角度θ5をなす傾斜面であり、他面側からd5の深さだけ面取りされて、面取り部1dが形成されている。なお、角度θ4は作業性からθ5と同一にしてもよいが、角度θ5以下とすることが好ましい。
図2は、本発明の実施形態である発光素子の製造方法のドライプロセスで用いられる基板保持部材と基板の一例を示す概略図であって、図2(a)は平面図であり、図2(b)は図1(a)のA−A’線の断面図であり、図2(c)は図2(b)のB部の拡大断面の概略図である。
図2(a)及び図2(b)に示すように、基板保持部材2は、円板状の部材である。
図2(a)に示すように、基板保持部材2の中心2cと外周2gの間には、例えば4つの平面視円形状の凹部2hが設けられている。基板保持部材2としては、例えば、グラファイトなどを用いる。なお、本実施形態では、基板保持部材2に凹部2hを4つ設けているが、凹部2hの数は特に限定されず、例えば、6つの凹部2hを形成してもよい。
第2工程では、まず、図2に示すように、基板保持部材2の凹部2hに、サテライトディスク4を介して、基板1を嵌合する。基板1はその平坦面1aが基板保持部材2の一面2aと同一の高さ、もしくはそれよりもわずかに突出するように、凹部2hに配置されている。即ち、平坦面1aを基板保持部材2の一面2aより高く配置し、好ましくは基板保持部材2の一面2aが、面取り部1dを構成する傾斜面1eの上端と下端の間の高さに位置するように配置する。
次に、基板保持部材2の一面2aに沿って、図3に示すように、CVD用の原料ガスG1を流して、平坦面1aに半導体膜を成膜する。
図3(a)に示すように、CVD用の原料ガスG1は、基板保持部材2の中心2c側から外周2g側へ向けて放射状に流される。また、図3(b)に示すように、原料ガスG1は、基板保持部材2の一面2aに沿って流される。
半導体膜成膜後、前記半導体膜上に電極を形成してから、基板1を分割して複数の発光素子を形成する。同じ基板から分割された複数の発光素子は、ほぼ均一の半導体特性を有する半導体膜からなるので、発光特性がほぼ均一の発光素子を大量に製造することができる。
図4は、本実施形態において使用する基板断面模式図である。
図4に示す基板1は、厚さd1の断面視略矩形状である。基板1の面取り部1dには、湾曲面1h、1iが形成されており、中心1c側から外周1g側に向けて板厚が薄くなるように加工されている。湾曲面1hは、一面1a側からd4の深さだけ加工され、面取り部1dの一面1a側は外周1g側に凸状の湾曲形状とされている。湾曲面1iは、他面1b側からd5の深さだけ加工され、面取り部1dの他面1b側は外周1g側に凸状の湾曲形状とされている。面取り部1dの形成により、基板1の一面である平坦面1aは、平面視したときに面取り部1dによって囲まれた素子形成部7となる。
基板保持部材2の一面2aは、面取り部1dを構成する湾曲面1hの上端と下端の間の高さに位置するように配置するとよい。
図5に示すように、本実施形態では、基板1の面取り部1dが、中心1c側から外周1g側に向けて板厚が薄くなるように加工されているので、第1の実施形態と同様に、面取り部1dで原料ガスG1に乱流を発生させることがない。これにより、平坦面1aに原料ガスG1を均一の流速で吹き付けることができ、基板1の面内方向で均一の半導体特性を有する半導体膜を成膜できる。
図6は、本実施形態において使用する基板の断面模式図である。
図6に示す基板1は、厚さd1の断面視略矩形状である。基板1の面取り部1dには、湾曲面1jが形成されており、中心1c側から外周1g側に向けて板厚が薄くなるように加工されている。湾曲面1jは、面取り部1dが流線型になるように加工されて形成されている。面取り部1dの形成により、基板1の一面である平坦面1aは、平面視したときに面取り部1dによって囲まれた素子形成部7となる。
基板保持部材2の一面2aは、面取り部1dを構成する湾曲面1jの上端と中心の間の高さに位置するように配置するとよい。
図7に示すように、本実施形態では、基板1の面取り部1dは、中心1c側から外周1g側に向けて板厚が薄くなるように加工されているので、第1の実施形態と同様に、面取り部1dで原料ガスG1に乱流を発生させることがない。そのため、平坦面1aに原料ガスG1を均一の流速で吹き付けることができ、基板1の面内方向で均一の半導体特性を有する半導体膜を成膜できる。
凹部2hの深さd6は、第1の実施形態で示した深さd3より深くされている。そのため、図8に示すように、基板1は、平坦面1aが基板保持部材2の一面2aよりも凹むように、凹部2hに配置されている。
基板1は、平坦面1aが基板保持部材2の一面2aよりも凹むように凹部2hに配置されている。また、平坦面1aと基板保持部材2の一面2aとの段差d7は0〜150μm程度とされている。そのため、図9に示すように、原料ガスG1の流れが、面取り部1dで大きく乱されることはない。原料ガスG1に大きく乱流を発生させることがないので、平坦面1aに原料ガスG1を均一の流速で吹き付けることができ、基板1の面内方向で均一の半導体特性を有する半導体膜を成膜できる。
また、基板の一面が、例えば(0001)C面からなる平面である場合には、面取り部1dの近傍で乱流が発生したとしても、面取り部1dの近傍では半導体膜は形成されず、面取り部1dを除く基板の一面において面内方向で均一の半導体特性を有する半導体膜を形成することができる。その結果、前記基板から均一の発光特性を有する複数の発光素子を製造することができる。
図10は、本発明の発光素子の製造方法を示す図であって、原料ガスの流れの別の一例を示す断面図である。本実施形態では、CVD用の原料ガスG1として、V族元素を含むガスG2とIII族元素を含むガスG3の2種類のガスを用いた他は第1の実施形態と同一の構成とされている。
図10に示すように、V族元素を含むガスG2を、III族元素を含むガスG3よりも平坦面1a側に近づけて流す。複数のガスを同時に流す場合には、V族元素を含むガスG2を他のガスよりも平坦面1a側に近づけて流すことが好ましい。
これにより、V族ガス(アンモニアガス)をウエハ面内に均一に供給出来るため、膜厚均一性の良いエピ膜の形成が可能になる。
この半導体層20は、n型半導体層14、発光層15及びp型半導体層16の各層がこの順で積層されてなり、n型半導体層14はn型コンタクト層14aとn型クラッド層14bとから構成されてなる。また、発光層15は障壁層15aと井戸層15bとが交互に繰り返して積層された構造からなり、p型半導体層16はp型クラッド層16a及びp型コンタクト層16bから構成されてなる。
本発明の実施形態である発光素子の製造方法で用いられる基板1は、半導体膜が形成されていない基板(サファイア基板)や半導体膜を少なくとも1層形成したウエハが好ましく適用される。さらに、半導体膜を少なくとも1層形成したウエハの例示として、例えば、基板上にn型コンタクト層14aを形成したウエハやn型半導体層14を形成したウエハが挙げられる。
まず、図1に示すように、厚さ1000μmの基板の半導体膜を成長させる一面の外周側に、平坦面(一面)側から前記平坦面となす角度が45度の傾斜面(面取り部)を形成した。面取り部の深さは、一面から150μmの深さとした。
次に、基板の他面側にも同様に平坦面となす角度が45度の傾斜面(面取り部)を形成した。面取り部の深さは、他面から210μmの深さとした。
次に、特開2009−123718号公報に記載の公知の成膜プロセスを用いて青色発光素子の成膜条件で、前記基板の一面上にn型半導体層、発光層及びp型半導体層などの複数の半導体膜を積層した後、前記基板を格子状に分割して、複数の発光素子(実施例1の発光素子)を製造した。
各発光素子の発光スペクトル及び電流−電圧−輝度特性を測定した。各発光素子の発光色は青色であり、発光スペクトル特性はほぼ同一であった。製造した発光素子の発光波長の標準偏差σは2nmで、発光波長の均一性は良好であった。また、発光素子の電流−電圧−輝度特性も均一であった。
基板保持部材の凹部の深さを以下のように変えた他は実施例1と同様にして、実施例2、参考例1〜2の発光素子を製造した。
基板保持部材の凹部の深さは、3900μm(実施例2)、4050μm(参考例1)、4100μm(参考例2)とした。これにより、各凹部にサテライトディスクを嵌合させた場合、基板保持部材2の一面2aから突出する基板の高さは100μm(実施例2)、−50μm(参考例1)、−100μm(参考例2)となった。
実施例2、参考例1〜2の各発光素子の発光スペクトル及び電流−電圧−輝度特性を測定した。
実施例2の発光素子では、実施例1と同様に発光素子の発光色は青色であり、発光スペクトル特性はほぼ同一であった。発光素子の発光波長の標準偏差σは3nmで、発光波長の均一性は良好であった。また、発光素子の電流−電圧−輝度特性も均一であった。
また、参考例1及び2の場合には、サテライトディスクの上部端面に半導体積層物の小さな堆積物が観察された。
基板の面取り部を加工しなかった他は実施例1と同様にして、複数の発光素子(比較例1の発光素子)を製造した。
(比較例2)
基板保持部材の凹部の深さを表1の通りに変えた他は比較例1と同様にして、比較例2の発光素子を製造した。
基板保持部材の凹部の深さは、4050μmとした。これにより、各凹部にサテライトディスクを嵌合させた場合、基板保持部材2の一面2aから突出する基板の高さは−50μmとなった。
比較例1及び比較例2の各発光素子の発光スペクトル及び電流−電圧−輝度特性を測定した。基板の中心付近から得られた発光素子の発光色は青色であり、発光スペクトル特性はほぼ同一であった。
しかし、基板の外周端部付近から得られた発光素子の発光波長は中心付近から得られた発光素子よりも長波長側に約20nm〜50nm程度移動しており、基板内に大きな分布が存在していた。その結果、得られた発光素子の発光波長の標準偏差σは、7nm以上と大きいものであった。
また、基板の中心付近から得られた発光素子と、基板の外周端部付近から得られた発光素子の電流−電圧−輝度特性も大きく異なるものとなった。
また、比較例2においては、サテライトディスクの上部端面に半導体積層物の小さな堆積物が観察された。
サファイア基板を、n型コンタクト層14aを上層とする半導体膜(膜厚7μm)を形成したサファイア基板(厚さ1000μm)に変えた他は実施例1と同様にして、順次半導体層を形成し、実施例3の発光素子を製造した。実施例3の基板から得られた各発光素子の発光色は青色であり、発光スペクトル特性はほぼ同一であった。得られた発光素子の発光波長の標準偏差σは2nmであった。また、各発光素子の電流−電圧−輝度特性も均一であった。
Claims (6)
- 平坦面からなる素子形成部と、平面視したときに前記素子形成部を囲むように設けられ、板厚が外周側に向けて薄くされた面取り部とを備えた基板を、基板保持部材の一面に設けた凹部に、前記平坦面が前記基板保持部材の一面より高く配置し、かつ前記基板保持部材の一面が、前記面取り部の上端と下端の間の高さに位置するように配置してから、前記平坦面に沿って原料ガスを流して、前記平坦面に半導体膜を成膜する工程と、
前記半導体膜上に電極を形成してから、前記基板を分割して複数の発光素子を形成する工程と、を有することを特徴とする半導体発光素子の製造方法。 - 前記平坦面と前記基板保持部材の一面との高さの差が100μm以下であることを特徴とする請求項1に記載の半導体発光素子の製造方法。
- 前記基板保持部材をその一面に垂直な中心軸周りに回転させるとともに、前記基板を前記平坦面に垂直な中心軸周りに回転させて、前記半導体膜を成膜することを特徴とする請求項1または請求項2に記載の半導体発光素子の製造方法。
- 前記面取り部が、外周側に向けて板厚を薄くなるような傾斜面を有することを特徴とする請求項1〜3のいずれか1項に記載の半導体発光素子の製造方法。
- 前記面取り部が、外周側に向けて板厚を薄くなるような湾曲面を有することを特徴とする請求項1〜4のいずれか1項に記載の半導体発光素子の製造方法。
- 前記原料ガスが、V族元素を含むガスとIII族元素を含むガスの2種類のガスを含み、前記V族元素を含むガスを、前記III族元素を含むガスよりも前記平坦面に近づけて流すことを特徴とする請求項1〜5のいずれか1項に記載の半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010123218A JP2011249675A (ja) | 2010-05-28 | 2010-05-28 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010123218A JP2011249675A (ja) | 2010-05-28 | 2010-05-28 | 半導体発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011249675A true JP2011249675A (ja) | 2011-12-08 |
Family
ID=45414535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010123218A Pending JP2011249675A (ja) | 2010-05-28 | 2010-05-28 | 半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011249675A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014024404A1 (ja) * | 2012-08-09 | 2014-02-13 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08188875A (ja) * | 1995-01-06 | 1996-07-23 | Toshiba Mach Co Ltd | 気相成長方法 |
JP2004119859A (ja) * | 2002-09-27 | 2004-04-15 | Shin Etsu Handotai Co Ltd | サセプタ、半導体ウェーハの製造装置及び製造方法 |
JP2006049503A (ja) * | 2004-08-03 | 2006-02-16 | Sumco Corp | エピタキシャル成長装置 |
JP2006303152A (ja) * | 2005-04-20 | 2006-11-02 | Fuji Electric Holdings Co Ltd | エピタキシャル成膜装置およびエピタキシャル成膜方法 |
JP2007243060A (ja) * | 2006-03-10 | 2007-09-20 | Taiyo Nippon Sanso Corp | 気相成長装置 |
JP2008016609A (ja) * | 2006-07-05 | 2008-01-24 | Sumitomo Electric Ind Ltd | 有機金属気相成長装置 |
JP2010021232A (ja) * | 2008-07-09 | 2010-01-28 | Chubu Electric Power Co Inc | 半導体装置およびその製造方法 |
-
2010
- 2010-05-28 JP JP2010123218A patent/JP2011249675A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08188875A (ja) * | 1995-01-06 | 1996-07-23 | Toshiba Mach Co Ltd | 気相成長方法 |
JP2004119859A (ja) * | 2002-09-27 | 2004-04-15 | Shin Etsu Handotai Co Ltd | サセプタ、半導体ウェーハの製造装置及び製造方法 |
JP2006049503A (ja) * | 2004-08-03 | 2006-02-16 | Sumco Corp | エピタキシャル成長装置 |
JP2006303152A (ja) * | 2005-04-20 | 2006-11-02 | Fuji Electric Holdings Co Ltd | エピタキシャル成膜装置およびエピタキシャル成膜方法 |
JP2007243060A (ja) * | 2006-03-10 | 2007-09-20 | Taiyo Nippon Sanso Corp | 気相成長装置 |
JP2008016609A (ja) * | 2006-07-05 | 2008-01-24 | Sumitomo Electric Ind Ltd | 有機金属気相成長装置 |
JP2010021232A (ja) * | 2008-07-09 | 2010-01-28 | Chubu Electric Power Co Inc | 半導体装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014024404A1 (ja) * | 2012-08-09 | 2014-02-13 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
JP2014036153A (ja) * | 2012-08-09 | 2014-02-24 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
KR20150023940A (ko) * | 2012-08-09 | 2015-03-05 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼 |
KR101659380B1 (ko) | 2012-08-09 | 2016-09-23 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼 |
US9631297B2 (en) | 2012-08-09 | 2017-04-25 | Sumco Corporation | Method of producing epitaxial silicon wafer and epitaxial silicon wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5359698B2 (ja) | 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体 | |
JP5644256B2 (ja) | 化合物半導体の製造装置及び化合物半導体の製造方法 | |
JP6042545B2 (ja) | 高透明性窒化アルミニウム単結晶層、及びこれからなる素子 | |
JP5453768B2 (ja) | 化合物半導体製造装置、化合物半導体の製造方法、および化合物半導体製造用治具 | |
JP6060348B2 (ja) | 結晶性膜付き単結晶基板の製造方法、及び素子製造方法 | |
CN101615646A (zh) | 三维固体发光器件及其制造方法 | |
CN1965393A (zh) | 化合物半导体器件晶片的制造方法 | |
TWI590300B (zh) | Wafer tray for MOCVD reaction system | |
US20110265723A1 (en) | Metal-organic chemical vapor deposition apparatus | |
TWI529964B (zh) | 具有薄緩衝層的iii-v族基材及其製備方法 | |
KR100956221B1 (ko) | 화학 기상 증착 장치용 서셉터 | |
JP2012216603A (ja) | 窒化物半導体発光素子およびその製造方法 | |
KR101370742B1 (ko) | 질화물 반도체 적층 구조체의 제조 방법 및 질화물 반도체 발광 소자의 제조 방법 | |
WO2010038740A1 (ja) | 半導体発光素子の製造方法 | |
JP2011249675A (ja) | 半導体発光素子の製造方法 | |
CN103367571A (zh) | 氮化镓基板及外延晶片 | |
TW201332139A (zh) | 半導體元件及其製造方法 | |
JP2015098413A (ja) | 自立基板の製造方法および自立基板 | |
JP6963195B2 (ja) | 半導体素子の製造方法 | |
TW201240145A (en) | Light emitting diode and method of manufacturing the same | |
JP2008311500A (ja) | 発光素子用エピタキシャルウエハおよびその製造方法 | |
US20210090914A1 (en) | Method for manufacturing semiconductor element | |
TW202213617A (zh) | 托盤及其金屬有機化學氣相沉積反應器 | |
Coulon et al. | Impact of Inductively Coupled Plasma Etching Conditions on the Formation of Semi-Polar ([... formula...]) and Non-Polar ([... formula...]) GaN Nanorods | |
JP2007149771A (ja) | 半導体製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121101 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140819 |