JP2011249675A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2011249675A
JP2011249675A JP2010123218A JP2010123218A JP2011249675A JP 2011249675 A JP2011249675 A JP 2011249675A JP 2010123218 A JP2010123218 A JP 2010123218A JP 2010123218 A JP2010123218 A JP 2010123218A JP 2011249675 A JP2011249675 A JP 2011249675A
Authority
JP
Japan
Prior art keywords
substrate
holding member
flat surface
light emitting
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010123218A
Other languages
English (en)
Inventor
Hiromitsu Sakai
浩光 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2010123218A priority Critical patent/JP2011249675A/ja
Publication of JP2011249675A publication Critical patent/JP2011249675A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】基板の一面に面内方向で均一の半導体特性を有する半導体膜を形成して、前記基板から均一の発光特性を有する複数の発光素子を製造する発光素子の製造方法を提供することを目的とする。
【解決手段】平坦面1aからなる素子形成部7と、平面視したときに素子形成部7を囲むように設けられ、板厚が外周1g側に向けて薄くされた面取り部1dとを備えた基板1を、基板保持部材2の一面2aに設けた凹部2hに、平坦面1aが基板保持部材2の一面2aに沿うように配置してから、平坦面1aに沿って原料ガスを流して、平坦面1aに半導体膜を成膜する工程と、前記半導体膜上に電極を形成してから、基板1を分割して複数の発光素子を形成する工程と、を有する発光素子の製造方法を用いることにより、上記課題を解決できる。
【選択図】図2

Description

本発明は、半導体発光素子の製造方法に関する。
発光ダイオード(Light Emitting Diode;LED)などの半導体発光素子(以下発光素子という。)は、サファイア単結晶などのウエハ基板上にn型半導体層、発光層及びp型半導体層などの半導体層(化合物半導体層とも言う。)を連続成膜して製造する。
前記半導体層の成膜方法としては、通常、Chemical Vapor Deposition(以下、CVD法)や有機金属化学気相成長法(Metal Organic Chemical Vapor Deposition;以下、MOCVD法)などのドライプロセスが用いられる。前記ドライプロセスでは、ウエハなどの基板を基板保持部材(サセプタ)に保持した状態で前記半導体膜の成膜を行う。
図11は、従来の発光素子の製造方法で用いられる基板保持部材(サセプタ又はウエハキャリヤとも呼ばれる。)と基板(ウエハ)の一例を示す図であって、図11(a)は平面図であり、図11(b)は図11(a)のC−C’線の断面図である。
図11(a)に示すように、例えば、平面視略円形状の基板保持部材2の一面には、平面視略円形状の凹部2hが4つ設けられており、各凹部2hには、サテライトディスク4を介して、平面視略円形状の基板11が配置されている。
図11(b)に示すように、基板保持部材2には回転軸3が取り付けられており、中心軸mを軸として基板保持部材2を回転可能とされている。
また、図11(a)に示すように、基板保持部材2の回転とは独立して、各基板11は回転軸nを軸として回転可能とされている。
従来の発光素子の製造工程では、基板保持部材2及び各基板11を回転軸m、nを軸として回転させた状態で、CVD用の原料ガスを各基板11の一面11a上に吹き付けて、半導体層を連続成膜する。しかし、このとき、前記原料ガスに乱流が生じて、各基板11の一面11a内において、半導体層の膜厚や組成が均一になされない場合があった。
図12は、原料ガスの乱流の一例を示す拡大断面図である。
図12に示すように、基板11は、基板11の一面11aが基板保持部材2の一面2aから突出するように配置されている。そのため、基板保持部材2の中心2c側から外周2g側へ向けて基板保持部材2の一面2aに沿って流される原料ガスGが、基板11の外周側面11gに衝突して、基板11の外周端部11dで乱流を生じる。
例えば、青色発光素子の製造工程で発光層の成膜のために原料ガスGとしてインジウムを含むガスを用いた場合には、基板11の外周端部11dの半導体膜にはインジウムが多く取り込まれる。そのため、外周端部11d周辺の発光層からの発光色は、長波長化し、基板11の中心11c付近の発光層からの発光色と相違する。
その結果、基板11から製造される複数の発光素子チップにおいて、発光波長のバラツキ(発光波長の標準偏差σ)が大きくなり、目的とする波長を有する発光素子チップの収率に大きく影響を及ぼしてしまう。
また、同様に、発光層以外の半導体膜(例えば、n型半導体層やp型半導体層)の成長過程でも、基板面内における組成のバラツキを生じ、ひいては結晶性の低下を招く。
一方、基板の外周端部(エッジ)は、クラックの発生を防止する目的で、一般に面取りすることが第2高調波発生デバイスに用いられるサファイア基板等で知られている(特許文献1)。
特開平06―281983号公報
本発明は、上記事情を鑑みてなされたもので、基板面内の発光波長分布が均一である半導体膜を形成することで、前記基板から得られる複数の半導体発光素子の発光波長のバラツキ(σ)を小さくすることが可能な半導体発光素子の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
(1) 平坦面からなる素子形成部と、平面視したときに前記素子形成部を囲むように設けられ、板厚が外周側に向けて薄くされた面取り部とを備えた基板を、基板保持部材の一面に設けた凹部に、前記平坦面が前記基板保持部材の一面より高く配置し、かつ前記基板保持部材の一面が、前記面取り部の上端と下端の間の高さに位置するように配置してから、前記平坦面に沿って原料ガスを流して、前記平坦面に半導体膜を成膜する工程と、
前記半導体膜上に電極を形成してから、前記基板を分割して複数の発光素子を形成する工程と、を有することを特徴とする半導体発光素子の製造方法。
(2) 前記平坦面と前記基板保持部材の一面との高さの差が100μm以下であることを特徴とする(1)に記載の半導体発光素子の製造方法。
(3) 前記基板保持部材をその一面に垂直な中心軸周りに回転させるとともに、前記基板を前記平坦面に垂直な中心軸周りに回転させて、前記半導体膜を成膜することを特徴とする(1)または(2)に記載の半導体発光素子の製造方法。
(4) 前記面取り部が、外周側に向けて板厚を薄くなるような傾斜面を有することを特徴とする(1)〜(3)のいずれかに記載の半導体発光素子の製造方法。
(5) 前記面取り部が、外周側に向けて板厚を薄くなるような湾曲面を有することを特徴とする(1)〜(4)のいずれかに記載の半導体発光素子の製造方法。
(6) 前記原料ガスが、V族元素を含むガスとIII族元素を含むガスの2種類のガスを含み、前記V族元素を含むガスを、前記III族元素を含むガスよりも前記平坦面に近づけて流すことを特徴とする(1)〜(5)のいずれかに記載の半導体発光素子の製造方法。
本発明の半導体発光素子の製造方法によれば、基板面内の発光波長分布が均一である半導体膜を形成することが可能となり、1つの基板から得られる複数の半導体発光素子の発光波長のバラツキ(σ)を小さくすることができる。
すなわち、本発明の半導体発光素子の製造方法によれば、基板の平坦面が基板保持部材の一面より高く配置し、かつ基板保持部材の一面が、面取り部の上端と下端の間の高さに位置するように配置してから、前記平坦面に沿って原料ガスを流すので、基板の面取り部において原料ガスの流れを乱すことなく、前記基板の一面に面内分布が均一な半導体特性を有する半導体膜を形成することができ、均一な発光特性を有する複数の半導体発光素子を製造できる。
本発明の半導体発光素子の製造方法に用いる基板を示す断面模式図である。 本発明の半導体発光素子の製造方法で用いられる基板保持部材と基板の一例を示す概略図であって、図2(a)は平面図であり、図2(b)は図2(a)のA−A’線の断面図であり、図2(c)は図2(b)のB部の拡大断面図である。 本発明の半導体発光素子の製造方法を示す概略図であって、図3(a)は原料ガスの流れの一例を示す平面図であり、図3(b)は断面図である。 本発明の半導体発光素子の製造方法に用いる基板の別の例を示す断面模式図である。 本発明の半導体発光素子の製造方法を示す概略図であって、原料ガスの流れの一例を示す断面図である。 本発明の半導体発光素子の製造方法に用いる基板の別の例を示す断面模式図である。 本発明の半導体発光素子の製造方法を示す概略図であって、原料ガスの流れの一例を示す断面図である。 参考例としての半導体発光素子の製造方法で用いられる基板保持部材と基板の別の一例を示す拡大断面図である。 参考例としての半導体発光素子の製造方法を示す概略図であって、原料ガスの流れの一例を示す断面図である。 本発明の半導体発光素子の製造方法を示す概略図であって、原料ガスの流れの別の一例を示す断面図である。 従来の半導体発光素子の製造方法で用いられる基板保持部材と基板の一例を示す概略図であって、図11(a)は平面図であり、図11(b)は図11(a)のC−C’線の断面図である。 従来の半導体発光素子の製造方法の一例を示す工程図であって、原料ガスの乱流の一例を示す拡大断面図である。
以下、本発明を実施するための形態について説明する。
(第1の実施形態)
本発明の実施形態である発光素子の製造方法は、基板の面取り部の板厚を外周側に向けて薄くする工程(第1工程)と、前記基板を前記基板保持部材の凹部に配置してから、原料ガスを流して前記基板の一面(平坦面)に半導体膜を成膜する工程(第2工程)と、半導体膜上に複数の電極を形成した後、前記基板を分割して複数の発光素子を形成する工程(第3工程)と、を有する。
(第1工程)
図1に示すように、円板状のウエハ(以下、基板)1の外周1g側の板厚が基板1の中心1c側から基板1の面取り部1d側に向けて薄くなるように面取りして、面取り部1dを形成する。面取り部1dを設けるための加工方法は特に限定されるものではなく、例えば、公知の研磨装置を用いることができる。面取り部1dの形成により、基板1の一面である平坦面1aは、平面視したときに面取り部1dによって囲まれた素子形成部7となる。
図1に示すように、本実施形態では、厚さdの断面視略矩形状の基板1を用いる。基板1の面取り部1dには、傾斜面1e、1fが形成されており、中心1c側から外周1g側に向けて板厚が薄くなるように加工された薄肉部1kが形成されている。
傾斜面1eは平坦面1aと角度θをなす傾斜面であり、一面側からdの深さだけ面取りされて、面取り部1dが形成されている。また、傾斜面1fは平坦面1aと角度θをなす傾斜面であり、他面側からdの深さだけ面取りされて、面取り部1dが形成されている。なお、角度θは作業性からθと同一にしてもよいが、角度θ以下とすることが好ましい。
面取り部1dの形成は、基板の段階で実施しても、基板上にバッファ層や下地層などを形成したウエハとしてから実施してもよい。
基板1としては、2インチ、4インチ、6インチなどの径のウエハなどを用いる。基板1の厚みは、例えば、0.2〜1.5mm程度に設定される。
(第2工程)
図2は、本発明の実施形態である発光素子の製造方法のドライプロセスで用いられる基板保持部材と基板の一例を示す概略図であって、図2(a)は平面図であり、図2(b)は図1(a)のA−A’線の断面図であり、図2(c)は図2(b)のB部の拡大断面の概略図である。
図2(a)及び図2(b)に示すように、基板保持部材2は、円板状の部材である。
図2(a)に示すように、基板保持部材2の中心2cと外周2gの間には、例えば4つの平面視円形状の凹部2hが設けられている。基板保持部材2としては、例えば、グラファイトなどを用いる。なお、本実施形態では、基板保持部材2に凹部2hを4つ設けているが、凹部2hの数は特に限定されず、例えば、6つの凹部2hを形成してもよい。
図2(c)に示すように、断面視矩形状の凹部2hは、基板保持部材2の一面2aから深さdで形成されている。
第2工程では、まず、図2に示すように、基板保持部材2の凹部2hに、サテライトディスク4を介して、基板1を嵌合する。基板1はその平坦面1aが基板保持部材2の一面2aと同一の高さ、もしくはそれよりもわずかに突出するように、凹部2hに配置されている。即ち、平坦面1aを基板保持部材2の一面2aより高く配置し、好ましくは基板保持部材2の一面2aが、面取り部1dを構成する傾斜面1eの上端と下端の間の高さに位置するように配置する。
また、平坦面1aと基板保持部材2の一面2aが同じ高さになるように配置してもよい。具体的には、平坦面1aと基板保持部材2の一面2aの段差が100μm以下になるように配置することが好ましい。これにより、基板保持部材2の一面2aから基板1が突出する高さを低くして、後述する工程で、半導体膜形成のための原料ガスの乱流の発生を抑制できる。
なお、図2(b)に示すように、基板保持部材2の他面2bには、他面2bに垂直な中心軸mと同軸の回転軸3が取り付けられており、中心軸mの周りに基板保持部材2を所定の速度で回転させることができる構成とされている。また、凹部2hでも中心軸nの周りに各基板1を所定の速度で回転させることができる構成とされている。
基板保持部材2に基板1を配置した後、基板保持部材2を成膜装置のチャンバー内に配置し、チャンバー内を減圧する。
次に、基板保持部材2の一面2aに沿って、図3に示すように、CVD用の原料ガスGを流して、平坦面1aに半導体膜を成膜する。
図3は、本発明の実施形態である発光素子の製造方法を示す図であって、図3(a)は原料ガスの流れの一例を示す平面図であり、図3(b)は断面図である。
図3(a)に示すように、CVD用の原料ガスGは、基板保持部材2の中心2c側から外周2g側へ向けて放射状に流される。また、図3(b)に示すように、原料ガスGは、基板保持部材2の一面2aに沿って流される。
また、図3(b)に示すように、原料ガスGは、基板保持部材2の一面2aに平行に流される。このとき、平坦面1aは基板保持部材2の一面2aに平行に配置されているので、原料ガスGは、平坦面1aに平行に流される。また、基板1は、平坦面1aが基板保持部材2の一面2aからわずかに突出するように配置されているが、中心1c側から外周1g側に向けて板厚が薄くなるように加工されてなる面取り部1dが形成されているので、原料ガスGの流れが、基板1の面取り部1dで乱されることがない。これにより、平坦面1aに原料ガスGを均一の流速で吹き付けることができ、基板1の面内方向で均一の半導体特性を有する半導体膜を成膜できる。
なお、平坦面1aに半導体膜を成膜する際に、基板保持部材2と基板1を、それぞれの中心軸m、nの周りに回転させる。基板保持部材2と基板1を、それぞれの中心軸m、nの周りに回転させることにより、平坦面1aに原料ガスGをより均一に吹き付けることができ、基板1の面内方向でより均一の半導体特性を有する半導体膜を成膜できる。
(第3工程)
半導体膜成膜後、前記半導体膜上に電極を形成してから、基板1を分割して複数の発光素子を形成する。同じ基板から分割された複数の発光素子は、ほぼ均一の半導体特性を有する半導体膜からなるので、発光特性がほぼ均一の発光素子を大量に製造することができる。
本発明の実施形態である発光素子の製造方法は、平坦面1aからなる素子形成部と、前記素子形成部を囲むように設けられ、板厚が外周1g側に向けて薄くされた面取り部1dとを備えた基板を、基板保持部材2の一面2aに設けた凹部2hに、平坦面1aが基板保持部材2の一面2aに沿うように配置してから、平坦面1aに沿って原料ガスGを流して、平坦面1aに半導体膜を成膜する工程と、前記半導体膜上に電極を形成してから、基板1を分割して複数の発光素子を形成する工程と、を有する構成なので、基板1の面取り部1dで、原料ガスの流れを乱すことなく、平坦面1aに面内方向で均一の半導体特性を有する半導体膜を形成して、基板1から均一の発光特性を有する複数の発光素子を製造することができる。また、たとえ、平坦面1aを通過した原料ガスGの流れが乱されて、面取り部1dの近傍で乱流が発生し、面取り部1dに規格外の濃度の半導体膜が形成されたとしても、これを除去して、規格外の発光素子の発生を抑制できる。
本発明の実施形態である発光素子の製造方法は、平坦面1aと基板保持部材2の一面2aとの段差を100μm以下になるように、基板1を凹部2hに配置する構成なので、基板の面取り部で、原料ガスの流れを乱すことなく、平坦面1aに面内方向で均一の半導体特性を有する半導体膜を形成して、前記基板から均一の発光特性を有する複数の発光素子を製造することができる。
本発明の実施形態である発光素子の製造方法は、基板保持部材2をその一面2aに垂直な中心軸m周りに回転させるとともに、基板1を平坦面1aに垂直な中心軸n周りに回転させて、前記半導体膜を成膜する構成なので、平坦面1a全体に均一に原料ガスを流すことができ、平坦面1aに面内方向で均一の半導体特性を有する半導体膜を形成して、前記基板から均一の発光特性を有する複数の発光素子を製造することができる。
本発明の実施形態である発光素子の製造方法は、基板1の面取り部1dを面取りして、外周1g側に向けて板厚を薄くなるような傾斜面1e、1fを形成する構成なので、基板の面取り部で、原料ガスの流れを乱すことなく、平坦面1aに面内方向で均一の半導体特性を有する半導体膜を形成して、前記基板から均一の発光特性を有する複数の発光素子を製造することができる。
(第2の実施形態)
図4は、本実施形態において使用する基板断面模式図である。
図4に示す基板1は、厚さdの断面視略矩形状である。基板1の面取り部1dには、湾曲面1h、1iが形成されており、中心1c側から外周1g側に向けて板厚が薄くなるように加工されている。湾曲面1hは、一面1a側からdの深さだけ加工され、面取り部1dの一面1a側は外周1g側に凸状の湾曲形状とされている。湾曲面1iは、他面1b側からdの深さだけ加工され、面取り部1dの他面1b側は外周1g側に凸状の湾曲形状とされている。面取り部1dの形成により、基板1の一面である平坦面1aは、平面視したときに面取り部1dによって囲まれた素子形成部7となる。
基板保持部材2の一面2aは、面取り部1dを構成する湾曲面1hの上端と下端の間の高さに位置するように配置するとよい。
図5は、本発明の実施形態である発光素子の製造方法を示す図であって、原料ガスの流れの一例を示す断面図である。
図5に示すように、本実施形態では、基板1の面取り部1dが、中心1c側から外周1g側に向けて板厚が薄くなるように加工されているので、第1の実施形態と同様に、面取り部1dで原料ガスGに乱流を発生させることがない。これにより、平坦面1aに原料ガスGを均一の流速で吹き付けることができ、基板1の面内方向で均一の半導体特性を有する半導体膜を成膜できる。
本発明の実施形態である発光素子の製造方法は、面取り部1dが、外周1g側に向けて板厚を薄くなるような湾曲面1h、1iを有する構成なので、第1の実施形態と同様に、基板1の面取り部1dで原料ガスの流れを乱すことなく、平坦面1aに面内方向で均一の半導体特性を有する半導体膜を形成して、基板1から均一の発光特性を有する複数の発光素子を製造することができる。
(第3の実施形態)
図6は、本実施形態において使用する基板の断面模式図である。
図6に示す基板1は、厚さdの断面視略矩形状である。基板1の面取り部1dには、湾曲面1jが形成されており、中心1c側から外周1g側に向けて板厚が薄くなるように加工されている。湾曲面1jは、面取り部1dが流線型になるように加工されて形成されている。面取り部1dの形成により、基板1の一面である平坦面1aは、平面視したときに面取り部1dによって囲まれた素子形成部7となる。
基板保持部材2の一面2aは、面取り部1dを構成する湾曲面1jの上端と中心の間の高さに位置するように配置するとよい。
図7は、本発明の実施形態である発光素子の製造方法を示す図であって、原料ガスの流れの一例を示す断面図である。
図7に示すように、本実施形態では、基板1の面取り部1dは、中心1c側から外周1g側に向けて板厚が薄くなるように加工されているので、第1の実施形態と同様に、面取り部1dで原料ガスGに乱流を発生させることがない。そのため、平坦面1aに原料ガスGを均一の流速で吹き付けることができ、基板1の面内方向で均一の半導体特性を有する半導体膜を成膜できる。
本発明の実施形態である発光素子の製造方法は、面取り部1dが、外周1g側に向けて板厚を薄くなるような湾曲面1jを有する構成なので、第1の実施形態と同様に、基板1の面取り部1dで原料ガスの流れを乱すことなく、平坦面1aに面内方向で均一の半導体特性を有する半導体膜を形成して、基板1から均一の発光特性を有する複数の発光素子を製造することができる。
図8は、本発明の実施形態である発光素子の製造方法で用いられる基板保持部材と基板の関係において参考とする一例の拡大断面図である。ここでは、基板保持部材2の凹部2hの深さが異なる他は第1の実施形態と同一の構成とされている。
凹部2hの深さdは、第1の実施形態で示した深さdより深くされている。そのため、図8に示すように、基板1は、平坦面1aが基板保持部材2の一面2aよりも凹むように、凹部2hに配置されている。
図9は、前記参考とする発光素子の製造方法を示す図であって、原料ガスの流れの一例を示す断面図である。
基板1は、平坦面1aが基板保持部材2の一面2aよりも凹むように凹部2hに配置されている。また、平坦面1aと基板保持部材2の一面2aとの段差dは0〜150μm程度とされている。そのため、図9に示すように、原料ガスGの流れが、面取り部1dで大きく乱されることはない。原料ガスGに大きく乱流を発生させることがないので、平坦面1aに原料ガスGを均一の流速で吹き付けることができ、基板1の面内方向で均一の半導体特性を有する半導体膜を成膜できる。
この参考例とする発光素子の製造方法は、平坦面1aと基板保持部材2の一面2aとの段差dを0〜150μmになるように、基板1を凹部2hに配置する構成なので、基板の面取り部で、原料ガスの流れを大きく乱すことなく、基板の一面に面内方向で均一の半導体特性を有する半導体膜を形成して、前記基板から均一の発光特性を有する複数の発光素子を製造することができる。また、たとえ、平坦面1aを通過した原料ガスGの流れが乱されて、面取り部1dの近傍で乱流が発生し、面取り部1dに規格外の濃度の半導体膜が形成されたとしても、これを除去して、規格外の発光素子の発生を抑制できる。
また、基板の一面が、例えば(0001)C面からなる平面である場合には、面取り部1dの近傍で乱流が発生したとしても、面取り部1dの近傍では半導体膜は形成されず、面取り部1dを除く基板の一面において面内方向で均一の半導体特性を有する半導体膜を形成することができる。その結果、前記基板から均一の発光特性を有する複数の発光素子を製造することができる。
(第4の実施形態)
図10は、本発明の発光素子の製造方法を示す図であって、原料ガスの流れの別の一例を示す断面図である。本実施形態では、CVD用の原料ガスGとして、V族元素を含むガスGとIII族元素を含むガスGの2種類のガスを用いた他は第1の実施形態と同一の構成とされている。
図10に示すように、V族元素を含むガスGを、III族元素を含むガスGよりも平坦面1a側に近づけて流す。複数のガスを同時に流す場合には、V族元素を含むガスGを他のガスよりも平坦面1a側に近づけて流すことが好ましい。
これにより、V族ガス(アンモニアガス)をウエハ面内に均一に供給出来るため、膜厚均一性の良いエピ膜の形成が可能になる。
本発明の実施形態である発光素子の製造方法は、原料ガスGが、V族元素を含むガスGとIII族元素を含むガスGの2種類のガスを含み、前記V族元素を含むガスGを、前記III族元素を含むガスGよりも平坦面1a側に近づけて流す構成なので、必要な量のV族元素を含むガスGをウエハ面内に均一に供給することができ、基板の一面に面内方向で均一の半導体特性を有する半導体膜を形成して、基板1から均一の発光特性を有する複数の発光素子を製造することができる。
本発明が適用される発光素子の構成の一例としては、例えば、特開2009−123718号公報に記載のIII族窒化物化合物半導体発光素子を適用することができる。即ち、本発明が適用される発光素子の構成の一例としては、サファイア等の基板11上に中間層12と、III族元素としてGaを含有するIII族窒化物化合物半導体からなる半導体層20とが形成されているものが挙げられる。
この半導体層20は、n型半導体層14、発光層15及びp型半導体層16の各層がこの順で積層されてなり、n型半導体層14はn型コンタクト層14aとn型クラッド層14bとから構成されてなる。また、発光層15は障壁層15aと井戸層15bとが交互に繰り返して積層された構造からなり、p型半導体層16はp型クラッド層16a及びp型コンタクト層16bから構成されてなる。
本発明の実施形態である発光素子の製造方法で用いられる基板1は、半導体膜が形成されていない基板(サファイア基板)や半導体膜を少なくとも1層形成したウエハが好ましく適用される。さらに、半導体膜を少なくとも1層形成したウエハの例示として、例えば、基板上にn型コンタクト層14aを形成したウエハやn型半導体層14を形成したウエハが挙げられる。
(実施例1)
まず、図1に示すように、厚さ1000μmの基板の半導体膜を成長させる一面の外周側に、平坦面(一面)側から前記平坦面となす角度が45度の傾斜面(面取り部)を形成した。面取り部の深さは、一面から150μmの深さとした。
次に、基板の他面側にも同様に平坦面となす角度が45度の傾斜面(面取り部)を形成した。面取り部の深さは、他面から210μmの深さとした。
次に、前記平坦面を成膜面とするように、図2で示した基板保持部材(サセプタ)の凹部に基板を配置した。基板保持部材の凹部の深さは3950μmとし、基板保持部材の凹部内に配設されるサテライトディスクを用いて、基板保持部材の一面から基板が突出される配置とし、その突出した高さを50μmとした。なお、サテライトディスクの底面の厚さは3000μmである。
次に、特開2009−123718号公報に記載の公知の成膜プロセスを用いて青色発光素子の成膜条件で、前記基板の一面上にn型半導体層、発光層及びp型半導体層などの複数の半導体膜を積層した後、前記基板を格子状に分割して、複数の発光素子(実施例1の発光素子)を製造した。
各発光素子の発光スペクトル及び電流−電圧−輝度特性を測定した。各発光素子の発光色は青色であり、発光スペクトル特性はほぼ同一であった。製造した発光素子の発光波長の標準偏差σは2nmで、発光波長の均一性は良好であった。また、発光素子の電流−電圧−輝度特性も均一であった。
(実施例2、参考例1〜2)
基板保持部材の凹部の深さを以下のように変えた他は実施例1と同様にして、実施例2、参考例1〜2の発光素子を製造した。
基板保持部材の凹部の深さは、3900μm(実施例2)、4050μm(参考例1)、4100μm(参考例2)とした。これにより、各凹部にサテライトディスクを嵌合させた場合、基板保持部材2の一面2aから突出する基板の高さは100μm(実施例2)、−50μm(参考例1)、−100μm(参考例2)となった。
(実施例2、参考例1〜2の発光素子の評価)
実施例2、参考例1〜2の各発光素子の発光スペクトル及び電流−電圧−輝度特性を測定した。
実施例2の発光素子では、実施例1と同様に発光素子の発光色は青色であり、発光スペクトル特性はほぼ同一であった。発光素子の発光波長の標準偏差σは3nmで、発光波長の均一性は良好であった。また、発光素子の電流−電圧−輝度特性も均一であった。
また、参考例1及び2の場合には、サテライトディスクの上部端面に半導体積層物の小さな堆積物が観察された。
(比較例1)
基板の面取り部を加工しなかった他は実施例1と同様にして、複数の発光素子(比較例1の発光素子)を製造した。
(比較例2)
基板保持部材の凹部の深さを表1の通りに変えた他は比較例1と同様にして、比較例2の発光素子を製造した。
基板保持部材の凹部の深さは、4050μmとした。これにより、各凹部にサテライトディスクを嵌合させた場合、基板保持部材2の一面2aから突出する基板の高さは−50μmとなった。
(比較例1及び比較例2の発光素子の評価)
比較例1及び比較例2の各発光素子の発光スペクトル及び電流−電圧−輝度特性を測定した。基板の中心付近から得られた発光素子の発光色は青色であり、発光スペクトル特性はほぼ同一であった。
しかし、基板の外周端部付近から得られた発光素子の発光波長は中心付近から得られた発光素子よりも長波長側に約20nm〜50nm程度移動しており、基板内に大きな分布が存在していた。その結果、得られた発光素子の発光波長の標準偏差σは、7nm以上と大きいものであった。
また、基板の中心付近から得られた発光素子と、基板の外周端部付近から得られた発光素子の電流−電圧−輝度特性も大きく異なるものとなった。
また、比較例2においては、サテライトディスクの上部端面に半導体積層物の小さな堆積物が観察された。
(実施例3)
サファイア基板を、n型コンタクト層14aを上層とする半導体膜(膜厚7μm)を形成したサファイア基板(厚さ1000μm)に変えた他は実施例1と同様にして、順次半導体層を形成し、実施例3の発光素子を製造した。実施例3の基板から得られた各発光素子の発光色は青色であり、発光スペクトル特性はほぼ同一であった。得られた発光素子の発光波長の標準偏差σは2nmであった。また、各発光素子の電流−電圧−輝度特性も均一であった。
Figure 2011249675
本発明は、発光素子の製造方法に関するものであって、特に、平坦面に面内方向で均一の半導体特性を有する半導体膜を形成して、前記基板から均一の発光特性を有する複数の発光素子を製造する発光素子の製造方法に関するものであって、発光素子を製造・利用する産業において利用可能性がある。
1…基板(ウエハ)、1a…平坦面(一面)、1b…他面、1c…中心、1d…面取り部、1e、1f…傾斜面、1g…外周、1h、1i、1j…湾曲面、1k…薄肉部、2…基板保持部材(サセプタ)、2a…一面、2b…他面、2c…中心、2g…外周、2h…凹部、3…回転軸、4…サテライトディスク、7…素子形成部、11…基板(ウエハ)、11a…一面、11b…他面、11c…中心、11d…外周端部、11g…外周。

Claims (6)

  1. 平坦面からなる素子形成部と、平面視したときに前記素子形成部を囲むように設けられ、板厚が外周側に向けて薄くされた面取り部とを備えた基板を、基板保持部材の一面に設けた凹部に、前記平坦面が前記基板保持部材の一面より高く配置し、かつ前記基板保持部材の一面が、前記面取り部の上端と下端の間の高さに位置するように配置してから、前記平坦面に沿って原料ガスを流して、前記平坦面に半導体膜を成膜する工程と、
    前記半導体膜上に電極を形成してから、前記基板を分割して複数の発光素子を形成する工程と、を有することを特徴とする半導体発光素子の製造方法。
  2. 前記平坦面と前記基板保持部材の一面との高さの差が100μm以下であることを特徴とする請求項1に記載の半導体発光素子の製造方法。
  3. 前記基板保持部材をその一面に垂直な中心軸周りに回転させるとともに、前記基板を前記平坦面に垂直な中心軸周りに回転させて、前記半導体膜を成膜することを特徴とする請求項1または請求項2に記載の半導体発光素子の製造方法。
  4. 前記面取り部が、外周側に向けて板厚を薄くなるような傾斜面を有することを特徴とする請求項1〜3のいずれか1項に記載の半導体発光素子の製造方法。
  5. 前記面取り部が、外周側に向けて板厚を薄くなるような湾曲面を有することを特徴とする請求項1〜4のいずれか1項に記載の半導体発光素子の製造方法。
  6. 前記原料ガスが、V族元素を含むガスとIII族元素を含むガスの2種類のガスを含み、前記V族元素を含むガスを、前記III族元素を含むガスよりも前記平坦面に近づけて流すことを特徴とする請求項1〜5のいずれか1項に記載の半導体発光素子の製造方法。
JP2010123218A 2010-05-28 2010-05-28 半導体発光素子の製造方法 Pending JP2011249675A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010123218A JP2011249675A (ja) 2010-05-28 2010-05-28 半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010123218A JP2011249675A (ja) 2010-05-28 2010-05-28 半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2011249675A true JP2011249675A (ja) 2011-12-08

Family

ID=45414535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010123218A Pending JP2011249675A (ja) 2010-05-28 2010-05-28 半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP2011249675A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014024404A1 (ja) * 2012-08-09 2014-02-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08188875A (ja) * 1995-01-06 1996-07-23 Toshiba Mach Co Ltd 気相成長方法
JP2004119859A (ja) * 2002-09-27 2004-04-15 Shin Etsu Handotai Co Ltd サセプタ、半導体ウェーハの製造装置及び製造方法
JP2006049503A (ja) * 2004-08-03 2006-02-16 Sumco Corp エピタキシャル成長装置
JP2006303152A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd エピタキシャル成膜装置およびエピタキシャル成膜方法
JP2007243060A (ja) * 2006-03-10 2007-09-20 Taiyo Nippon Sanso Corp 気相成長装置
JP2008016609A (ja) * 2006-07-05 2008-01-24 Sumitomo Electric Ind Ltd 有機金属気相成長装置
JP2010021232A (ja) * 2008-07-09 2010-01-28 Chubu Electric Power Co Inc 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08188875A (ja) * 1995-01-06 1996-07-23 Toshiba Mach Co Ltd 気相成長方法
JP2004119859A (ja) * 2002-09-27 2004-04-15 Shin Etsu Handotai Co Ltd サセプタ、半導体ウェーハの製造装置及び製造方法
JP2006049503A (ja) * 2004-08-03 2006-02-16 Sumco Corp エピタキシャル成長装置
JP2006303152A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd エピタキシャル成膜装置およびエピタキシャル成膜方法
JP2007243060A (ja) * 2006-03-10 2007-09-20 Taiyo Nippon Sanso Corp 気相成長装置
JP2008016609A (ja) * 2006-07-05 2008-01-24 Sumitomo Electric Ind Ltd 有機金属気相成長装置
JP2010021232A (ja) * 2008-07-09 2010-01-28 Chubu Electric Power Co Inc 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014024404A1 (ja) * 2012-08-09 2014-02-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2014036153A (ja) * 2012-08-09 2014-02-24 Sumco Corp エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
KR20150023940A (ko) * 2012-08-09 2015-03-05 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
KR101659380B1 (ko) 2012-08-09 2016-09-23 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
US9631297B2 (en) 2012-08-09 2017-04-25 Sumco Corporation Method of producing epitaxial silicon wafer and epitaxial silicon wafer

Similar Documents

Publication Publication Date Title
JP5359698B2 (ja) 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
JP5644256B2 (ja) 化合物半導体の製造装置及び化合物半導体の製造方法
JP6042545B2 (ja) 高透明性窒化アルミニウム単結晶層、及びこれからなる素子
JP5453768B2 (ja) 化合物半導体製造装置、化合物半導体の製造方法、および化合物半導体製造用治具
JP6060348B2 (ja) 結晶性膜付き単結晶基板の製造方法、及び素子製造方法
CN101615646A (zh) 三维固体发光器件及其制造方法
CN1965393A (zh) 化合物半导体器件晶片的制造方法
TWI590300B (zh) Wafer tray for MOCVD reaction system
US20110265723A1 (en) Metal-organic chemical vapor deposition apparatus
TWI529964B (zh) 具有薄緩衝層的iii-v族基材及其製備方法
KR100956221B1 (ko) 화학 기상 증착 장치용 서셉터
JP2012216603A (ja) 窒化物半導体発光素子およびその製造方法
KR101370742B1 (ko) 질화물 반도체 적층 구조체의 제조 방법 및 질화물 반도체 발광 소자의 제조 방법
WO2010038740A1 (ja) 半導体発光素子の製造方法
JP2011249675A (ja) 半導体発光素子の製造方法
CN103367571A (zh) 氮化镓基板及外延晶片
TW201332139A (zh) 半導體元件及其製造方法
JP2015098413A (ja) 自立基板の製造方法および自立基板
JP6963195B2 (ja) 半導体素子の製造方法
TW201240145A (en) Light emitting diode and method of manufacturing the same
JP2008311500A (ja) 発光素子用エピタキシャルウエハおよびその製造方法
US20210090914A1 (en) Method for manufacturing semiconductor element
TW202213617A (zh) 托盤及其金屬有機化學氣相沉積反應器
Coulon et al. Impact of Inductively Coupled Plasma Etching Conditions on the Formation of Semi-Polar ([... formula...]) and Non-Polar ([... formula...]) GaN Nanorods
JP2007149771A (ja) 半導体製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121101

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140819