JP5644256B2 - 化合物半導体の製造装置及び化合物半導体の製造方法 - Google Patents
化合物半導体の製造装置及び化合物半導体の製造方法 Download PDFInfo
- Publication number
- JP5644256B2 JP5644256B2 JP2010184775A JP2010184775A JP5644256B2 JP 5644256 B2 JP5644256 B2 JP 5644256B2 JP 2010184775 A JP2010184775 A JP 2010184775A JP 2010184775 A JP2010184775 A JP 2010184775A JP 5644256 B2 JP5644256 B2 JP 5644256B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- substrate
- holding body
- layer
- support portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/12—Substrate holders or susceptors
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Description
この場合、サテライトディスクとサファイア基板とが直接接触しないように、サファイア基板を所定の支持部材上に載置する方法が採用されている。
しかし、サファイア基板を支持する支持部材の位置や形状により、サファイア基板表面に温度差が生じ、化合物半導体の結晶成長の均一性が低下する場合がある。また、サファイア基板および化合物半導体層の成長過程で生じるウェーハの反りによっても、同様な問題が発生する。
本発明の目的は、MOCVD法を用いた化合物半導体の製造において、化合物半導体の結晶を成長させる基板表面の温度分布及び反りの変化によるウェーハ面内平均の狙い値からのズレを抑制することにある。これによって、半導体薄膜の品質のバラツキが低減し、例えば、発光素子の場合、発光波長、発光出力の特性の均一性が向上し、収率の改善が期待できる。
(1)有機金属気相成長法を用いて化合物半導体の層を形成する化合物半導体製造装置であって、反応容器と、前記反応容器内に配置され、被形成体の被形成面が上方を向くように当該被形成体が載置される保持体と、前記反応容器内に外部から原料ガスを供給する原料供給口と、を備え、前記保持体は、当該保持体の上面の中心から前記被形成体の外周部よりも内側で当該被形成体の下面と接し、当該保持体の上面と当該被形成体の下面とが所定の間隔を保つように当該被形成体を支持する支持部を有し、前記支持部は、前記保持体の前記上面の中心から、前記被形成体の有効半径R0の0.70倍〜0.73倍の半径(R1)の同心円間の位置に設けられることを特徴とする化合物半導体の製造装置。
(2)前記支持部は、前記保持体の前記上面の少なくとも3箇所に設けられた突起を有することを特徴とする前項(1)に記載の化合物半導体の製造装置。
(3)前記保持体の前記上面に設けられた前記突起の周囲に、当該突起に沿って当該上面から所定の段差を有するように溝部が形成されていることを特徴とする前項(2)に記載の化合物半導体の製造装置。
(4)前記支持部と前記被形成体の接触面積は、当該被形成体の面積の1%以下であることを特徴とする前項(1)乃至(3)のいずれか1項に記載の化合物半導体の製造装置。
(5)前記支持部は、前記保持体の前記上面に形成されたリング形状を有することを特徴とする前項(1)に記載の化合物半導体の製造装置。
(6)前記保持体の前記上面に設けられた前記リング形状の前記支持部の内周側と外周側とに、それぞれ、当該上面から所定の段差を有するように溝部が形成されていることを特徴とする前項(5)に記載の化合物半導体の製造装置。
(7)前記支持部は、成長温度における熱伝導率が10W/(m・K)以下の材料からなることを特徴とする前項(1)乃至(6)のいずれか1項に記載の化合物半導体の製造装置。
(8)前記保持体は、炭化珪素(SiC)でコートされた黒鉛(C)で構成され、前記支持部は、サファイアからなることを特徴とする前項(1)乃至(7)のいずれか1項に記載の化合物半導体の製造装置。
(9)前記化合物半導体が、III族窒化物半導体であることを特徴とする前項(1)乃至(8)のいずれか1項に記載の化合物半導体の製造装置。
(11)前記被形成体を700℃以上1200℃以下に加熱することを特徴とする前項(10)に記載の化合物半導体の製造方法。
(12)前記化合物半導体が、III族窒化物半導体であることを特徴とする前項(10)又は(11)に記載の化合物半導体の製造方法。
また、基板をサテライトディスク上に直接載置する場合に比べ、基板に反りが生じていても、基板表面の温度分布が抑制される。さらに、基板とサテライトディスクの接触面積が小さく、接触面積のバラツキによる温度不均一が生じにくい。
図1は、MOCVD(Metal Organic Chemical Vapor Deposition)装置1の断面構成を示す図である。図2は、図1に示すMOCVD装置1のII−II断面図である。
MOCVD装置1は、例えば、III族窒化物半導体の結晶をエピタキシャル成長させるための基板110(後述する図5参照)や、さらにその上に、予め任意の組成の化合物半導体層を少なくとも1層形成してなる化合物半導体基板(一例として、後述する化合物半導体基板40も挙げられ、本明細書ではこれらを被形成体ともいう)を任意に選ぶことができる。例えば、化合物半導体基板40を用いる場合には、その結晶成長面が上方を向くように配置し、且つ、エピタキシャル成長を行わせる結晶の原料となる原料ガスを、化合物半導体基板40の上方から供給する、所謂、縦型の構成を有している。
収容部11の底面には、反応室内に供給された原料ガスを反応室の外部に排出するための複数の排気管が貫通形成されている。収容部11の底面中央部には、後述する軸21を通すための貫通孔が形成されている。
図3は、上述したMOCVD装置1で使用される基板保持体30の構成を説明する図である。図3(a)は、3個の突起状の支持部32を有する基板保持体30の上面図であり、図3(b)は、化合物半導体基板40を載置した場合の図3(a)のIIIB−IIIB断面図であり、図3(c)は、図3(b)の支持部32の拡大断面図である。
本実施の形態では、突起部321の高さHは、特に限定されないが、通常、0.05mm〜1mmの範囲であり、好ましくは、0.1mm〜0.5mmの範囲である。突起部321の高さHが過度に高いと、化合物半導体基板40の表面温度を所定の温度に保つために、基板保持体30の温度をより高温にする必要があり、電力負荷の増大や耐熱性の点で課題が発生する。
また、例えば、結晶のエピタキシャル成長が700℃未満の低温成長の場合、突起部321の高さHを高くすることが可能となる。突起部321の高さHが過度に低い場合、反りにより化合物半導体基板40が基板保持体30に接触し、温度が不均一となる可能性があるため望ましくない。
尚、突起部321の径Dは、化合物半導体基板40の下面との接触面積が小さくなるように突起部321を構成するのが、望ましい。突起部321の材質および劣化と加工精度を考慮し、通常0.3mm〜3mmの範囲であり、好ましくは、0.5mm〜2mmの範囲である。また、溝部322の幅Wは、通常、0.5mm〜5mmの範囲であり、好ましくは、0.7mm〜3mmの範囲である。
また、突起部321の断面形状は特に限定されず、例えば、円形、三角形、四角形、楕円形等が挙げられる。同様に、溝部322の断面形状も限定されず、例えば、長方形、半(楕)円形、台形、3角形等も利用可能である。さらに、突起部321の化合物半導体基板40との接触面の形状は特に限定されず、例えば、平面、曲面等が挙げられる。
また、支持部32を本体部31と異なる材料を用いて構成してもよい。この場合、支持部32を構成する材料としては、化合物半導体基板40にエピタキシャル成長させる温度における熱伝導率が10W/(m・K)以下のものであることが好ましい。具体的な材料としては、例えば、アルミナ(Al2O3)、窒化ケイ素(Si3N4)、石英ガラス(SiO2)、ジルコニア(ZrO2)等が挙げられる。これらの中でも、石英ガラス(SiO2)又はジルコニア(ZrO2)は熱伝導性が特に小さく、化合物半導体基板40と本体部31の間の熱伝導を抑制することが可能となる。
また、突起状の支持部32を低熱伝導材料により構成し、支持部32の周囲に溝部322を設けることにより、化合物半導体基板40と基板保持体30の間の支持部32付近の熱伝導が抑制され、支持部32の影響が緩和される。
図4は、上述したMOCVD装置1で使用される基板保持体30の第2の実施の形態を説明する図である。図4(a)は、リング形状の支持部を有する基板保持体の上面図であり、図4(b)は、化合物半導体基板40を載置した場合の図4(a)のIVB−IVB断面図である。図3と同じ構成については同じ符号を使用しその説明を省略する。
支持部32Lが配置されている円の半径R2は、化合物半導体基板40の有効半径R0より短い長さである(R2<R0)。図3に示した実施の形態と同様に、支持部32Lが配置されている円の半径R2と、化合物半導体基板40の有効半径R0との関係は、R1と同様であることが好ましい。化合物半導体基板40を、本体部31の上面の中心から半径R2の円上に配置された支持部32L上に載置すると、化合物半導体基板40の反りが変化しても、結晶のエピタキシャル成長面の平均温度変化が抑制され、発光層が形成されたウェーハ面内の発光波長の平均値の目標値からのズレが抑制される。
また、リング形状の支持部32Lを低熱伝導材料により構成し、支持部32Lの外周側及び内周側に溝部322Lo,322Liを設けることにより、化合物半導体基板40の支持部32L付近の基板保持体30との間の熱伝導が抑制される。
次に、MOCVD装置1で使用する原料ガスについて説明する。
本実施の形態では、MOCVD装置1を用いてサファイア製の基板110(図5参照)上(サファイア基板(c面))に予め任意の組成の化合物半導体層を形成した化合物半導体基板40上に、さらにIII族窒化物半導体層を形成する。原料としては、III族の元素を含む有機金属と窒素を含むアンモニアNH3とを使用する。有機金属は主として液体原料であるため、液体状の有機金属に窒素N2および水素H2にてバブリングを行い、得られた窒素N2、水素H2および有機金属を混合させてなる有機金属ガスMOを原料ガスとして供給する。本実施の形態では、供給管13より有機金属ガスMOおよびアンモニアNH3の供給を行う。
n型のドーパントの原料としては、例えば、モノシラン(SiH4)、ジシラン(Si2H6)等のシラン化合物;ゲルマンガス(GeH4)、テトラメチルゲルマニウム((CH3)4Ge)、テトラエチルゲルマニウム((C2H5)4Ge)等のゲルマニウム化合物が挙げられる。
p型のドーパントの原料としては、例えば、ビスシクロペンタジエニルマグネシウム(Cp2Mg)、ビスエチルシクロペンタジエニルマグネシウム(EtCp2Mg)等の有機マグネシウム化合物が挙げられる。
次に、MOCVD装置1を用いて製造される積層半導体ウェーハを説明する。
図5は、MOCVD装置1を用いて製造される積層半導体ウェーハSWの断面図の一例を示している。積層半導体ウェーハSWを構成する化合物半導体としては、特に限定されるものではなく、例えば、III−V族化合物半導体、II−VI族化合物半導体、IV−IV族化合物半導体等が挙げられる。本実施の形態では、III−V族化合物半導体が好ましく、III族窒化物半導体がより好ましい。以下、III族窒化物半導体を有する積層半導体ウェーハSWを例に挙げて説明する。特に、成長温度が、特性に与える影響が大きい発光素子について示す。
以下に、積層半導体ウェーハSWの構成を説明する。
基板110は、III族窒化物半導体とは異なる材料から構成され、基板110上にIII族窒化物半導体結晶がエピタキシャル成長される。基板110を構成する材料としては、例えば、サファイア、炭化珪素(シリコンカーバイド:SiC)、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。これらの中でも、サファイア、炭化珪素が好ましい。本実施の形態では、基板110としてサファイアを用いている。基板110の表面は、例えば、鏡面加工や凹凸加工を施したものが望ましい。
基板110はIII族窒化物半導体とは異なる材料から構成されるため、バッファ機能を発揮する中間層120を基板110上に設けておくことが好ましい。単結晶構造を有する中間層120を基板110上に成膜した場合、中間層120のバッファ機能が有効に作用し、中間層120上に成膜される下地層130と化合物半導体層100とは、良好な結晶性を持つ結晶膜となる。中間層120は、Alを含有することが好ましく、III族窒化物半導体であるAlNを含むことが特に好ましい。
下地層130に用いる材料としては、Gaを含むIII族窒化物半導体(GaN系化合物半導体)が用いられる。特に、AlGaN、GaNが好ましい。なお、本明細書中、各元素の組成比を省略して、AlGaNやGaInN等といった表記を用いることがある。下地層130の膜厚は0.1μm以上、好ましくは0.5μm以上、さらに好ましくは1μm以上である。
n型半導体層140は、n型コンタクト層140aおよびn型クラッド層140bから構成される。n型コンタクト層140aとしては、下地層130と同様にGaN系化合物半導体が用いられる。下地層130およびn型コンタクト層140aを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を0.1μm〜20μm、好ましくは0.5μm〜15μm、さらに好ましくは1μm〜12μmの範囲に設定することが好ましい。
発光層150は、窒化ガリウム系化合物半導体からなる障壁層150aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層150bとが交互に繰り返して積層され、且つ、n型半導体層140側及びp型半導体層160側にそれぞれ障壁層150aが配される順で積層して形成される。本実施の形態において、発光層150は、6層の障壁層150aと5層の井戸層150bとが交互に繰り返して積層される構成となっている。
また、障壁層150aとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層150bよりもバンドギャップエネルギーが大きいAlcGa1−cN(0≦c≦0.3)等の窒化ガリウム系化合物半導体を好適に用いることができる。
p型半導体層160は、p型クラッド層160aおよびp型コンタクト層160bから構成される。p型クラッド層160aとしては、好ましくは、AldGa1−dN(0<d≦0.4)のものが挙げられる。p型クラッド層160aの膜厚は、好ましくは1nm〜400nmであり、より好ましくは5nm〜100nmである。
p型コンタクト層160bとしては、AleGa1−eN(0≦e<0.5)を含んでなる窒化ガリウム系化合物半導体層が挙げられる。p型コンタクト層160bの膜厚は、特に限定されないが、10nm〜500nmが好ましく、より好ましくは50nm〜200nmである。
次に、積層半導体ウェーハSWから得られる発光素子チップLCを説明する。
発光素子チップLCにおいては、p型半導体層160のp型コンタクト層160b上に透明正極170が積層され、さらにその上に正極ボンディングパッド180が形成されるとともに、n型半導体層140のn型コンタクト層140aに形成された露出領域140cに負極ボンディングパッド190が積層されている。
以下に、発光素子チップLCの構成を説明する。
透明正極170を構成する材料としては、例えば、ITO(In2O3−SnO2)、AZO(ZnO−Al2O3)、IZO(In2O3−ZnO)、GZO(ZnO−Ga2O3)等の従来公知の材料が挙げられる。透明正極170の構造は特に限定されず、従来公知の構造を採用することができる。透明正極170は、p型半導体層160上のほぼ全面を覆うように形成しても良く、格子状や樹形状に形成しても良い。
透明正極170上に形成される電極としての正極ボンディングパッド180は、例えば、従来公知のAu、Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Ta、Ni、Cu等の材料から構成される。正極ボンディングパッド180の構造は特に限定されず、従来公知の構造を採用することができる。正極ボンディングパッド180の厚さは、例えば100nm〜2000nmの範囲内であり、好ましくは300nm〜1000nmの範囲内である。
負極ボンディングパッド190は、基板110上に成膜された中間層120および下地層130の上にさらに成膜された化合物半導体層100(n型半導体層140、発光層150およびp型半導体層160)において、n型半導体層140のn型コンタクト層140aに接するように形成される。負極ボンディングパッド190を形成する際は、p型半導体層160、発光層150およびn型半導体層140の一部を除去し、n型コンタクト層140aの露出領域140cを形成し、この上に負極ボンディングパッド190を形成する。負極ボンディングパッド190の材料としては、正極ボンディングパッド180と同じ組成・構造でもよく、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
次に、積層半導体ウェーハSWの製造方法を説明する。
本実施の形態では、前述した基板110上に、スパッタ法を用いて、プラズマで活性化して反応した原料を基板110上に成膜して中間層120を形成する。ここで、V族元素を窒素とし、中間層120を成膜する際のガス中における窒素のガス分率を50体積%〜99体積%以下の範囲とするとともに、中間層120を単結晶として形成する。次いで、中間層120上に、MOCVD法又はスパッタ法によって下地層130を成膜し、化合物半導体基板40を形成する。
続いて、このように形成した化合物半導体基板40を使用し、MOCVD装置1を用いて以下の手順に従い製造される。
次に、ガス供給口を介して支持体20の各凹部の底部に向けて窒素N2の供給を開始させ、軸21の回転を開始させる。これに伴い、支持体20は矢印A方向に回転し、支持体20に取り付けられた6個の基板保持体30は矢印B方向に回転する。
また、加熱部50のコイルに対する給電が開始され、加熱部50に流れる電流により、支持体20が電磁誘導加熱され、支持体20に保持される6個の基板保持体30および各基板保持体30に保持される化合物半導体基板40が所定の温度に加熱される。
化合物半導体基板40は、700℃〜1200℃の範囲に加熱される。また、化合物半導体基板40の温度は、それぞれの結晶成長に適した値に調整される。
次に、発光素子チップLCの製造方法を説明する。
上述したような製膜プロセスが終了すると、支持体20から基板保持体30が取り出され、さらに基板保持体30から積層半導体ウェーハSWが取り外される。そして、積層半導体ウェーハSWのp型半導体層160上に透明正極170を積層し、その上に正極ボンディングパッド180を形成する。また、エッチング等を用いてn型コンタクト層140aに露出領域140cを形成し、この露出領域140cに負極ボンディングパッド190を設ける。その後、基板110の中間層120の形成面とは反対の面を、所定の厚さになるまで研削及び研磨する。そして、基板110の厚さが調整されたウェーハを、例えば350μm角の正方形に切断することにより、発光素子チップLCを得る。
実施例において、サファイア基板のエピタキシャル結晶成長面の温度測定と化合物半導体ウェーハから得られた発光波長の分布(波長分布σ)の評価方法は以下の通りである。
サファイア基板のエピタキシャル結晶成長面の温度は、8μm〜14μmの波長域の光を利用した放射温度計を用いて測定した。測定方法は、発光層成長中の測定ポートの下を、自転しながら公転するウェーハが横切る軌跡上の温度を測定し、測定値は、基板中心からの距離毎に平均した。
発光波長の波長分布は、PLマッパー(ACCENT社製:RPM−Σ)を用いて測定した。
<積層半導体ウェーハIの調製>
有効半径(R0)50mm、厚さ0.91mmのサファイア製の基板110(表面:c面)を使用し、図1に示すMOCVD装置1を用いて、この基板110上に化合物半導体層100をエピタキシャル成長させ、積層半導体ウェーハIを調製した。
MOCVD装置1の基板保持体30として、図3(a)に示すように3個の突起状の支持部32を有する構成とした。3個の突起状の支持部32は、本体部31の上面の中心から半径R1(35mm)の円の円周上に沿って互いに略等間隔を保つように配置されている。
支持部32を構成する材料は、基板110と同様にサファイア(表面;c面)である。支持部32の形状は、径D=1mmφ、高さH=0.3mmである。ここで、基板110と支持部32の接触面積は、基板110の面積の約0.03%である。溝部322の形状は、深さLが1mm、幅Wが2mmである。本体部31の材質は、SiCコートされた黒鉛である。
さらに、発光層150の上に、厚さ10nmのMgドープAl0.07Ga0.93Nからなるp型クラッド層160a、厚さ150nmのMgドープGaNからなるp型コンタクト層160bを順に形成し、積層半導体ウェーハIを調製した。尚、窒化ガリウム系化合物半導体層の積層は、MOCVD法により、当該技術分野においてよく知られた通常の条件で行なった。
その後、PLマッパー(ACCENT社製:RPM−Σ)により積層半導体ウェーハIから得られた発光波長(nm)を測定し波長分布を求めた。
表1に、MOCVD装置1で使用した基板保持体30の本体部31の中心から半径R(mm)の位置、半径R(mm)の位置における基板110のエピタキシャル結晶成長面の温度(℃)、半径R(mm)の位置における発光波長(nm)の結果を示す。これらの結果に基づき、エピタキシャル成長面の温度分布(最高温度と最低温度との差ΔT:℃)、発光層150が形成されたウェーハ面内(積層半導体ウェーハ面内)の発光波長分布(標準偏差σ:nm)を求めた。
<積層半導体ウェーハIIの調製>
実施例1と同様な方法で積層半導体ウェーハIIを作製した。MOCVD装置1の基板保持体30として、本体部31の中央部31bが平坦に形成されているものを使用し、この本体部31の中央部31bにサファイア製の基板110を直接載置し、それ以外は実施例1と同様な条件で基板110上に化合物半導体層100をエピタキシャル成長させ、積層半導体ウェーハIIを調製した。ここで、基板110と本体部31の中央部31bとの接触面積は、基板110の反りの影響で正確に把握できないが、基板110の面積の80%〜100%程度である。
表1に、MOCVD装置1で使用した基板保持体30の本体部31の中心から半径R(mm)の位置、半径R(mm)の位置における基板110のエピタキシャル結晶成長面の温度(℃)、半径R(mm)の位置における発光波長(nm)の結果を示す。また、これらの結果に基づき、結晶のエピタキシャル成長面の温度分布(ΔT:℃)、発光層150が形成されたウェーハ面内(積層半導体ウェーハ面内)の発光波長分布(σ:nm)を求めた。
表1及び図7の結果から、サファイア製の基板110を、本体部31の上面の中心から基板110の有効半径R0より短い長さの位置に配置された3個の支持部32に載置し、この状態で基板110上に化合物半導体層100をエピタキシャル成長させて調製した積層半導体ウェーハI(実施例1)は、結晶のエピタキシャル成長面の温度分布が抑制され(ΔT=0.70℃)、発光層150が形成されたウェーハ面内(積層半導体ウェーハ面内)の発光波長の分布(σ=0.90nm)が低減することが分かる。
<積層半導体ウェーハIIIの調製>
有効半径(R0)75mm、厚さ1mmのサファイア製の基板110(表面:c面)を使用し、図1に示すMOCVD装置1を用いて、この基板110上に化合物半導体層100をエピタキシャル成長させ、積層半導体ウェーハIIIを調製した。
MOCVD装置1の基板保持体30として、図3(a)に示すように3個の突起状の支持部32を有する構成とした。3個の突起状の支持部32は、本体部31の上面の中心から半径R1(55mm)の円の円周上に沿って互いに略等間隔を保つように配置されている。
実施例1と同様な手順により、MOCVD装置1で使用した基板保持体30の本体部31の中心から半径R(mm)の位置、半径R(mm)の位置における基板110のエピタキシャル結晶成長面の温度(℃)、半径R(mm)の位置における発光波長(nm)を測定した結果、結晶のエピタキシャル成長面の温度分布(ΔT)=1.1℃であり、発光層150が形成されたウェーハ面内(積層半導体ウェーハ面内)の発光波長分布(σ)=1.4nmであり、良好な結果であった。
図9に示すように、有効半径50mm(=R0)の基板110を載置する支持部32の位置(支持位置)が、本体部31の上面の中心から35.355mm(=R0/√2)の場合、得られるウェーハ面内(積層半導体ウェーハ面内)の発光波長の平均波長ズレ(縦軸)は、反り(横軸)の増大の影響を受けることなく0を維持し、発光波長の狙い波長からのズレを抑制できる。
Claims (12)
- 有機金属気相成長法を用いて化合物半導体の層を形成する化合物半導体製造装置であって、
反応容器と、
前記反応容器内に配置され、被形成体の被形成面が上方を向くように当該被形成体が載置される保持体と、
前記反応容器内に外部から原料ガスを供給する原料供給口と、を備え、
前記保持体は、当該保持体の上面の中心から前記被形成体の外周部よりも内側で当該被形成体の下面と接し、当該保持体の上面と当該被形成体の下面とが所定の間隔を保つように当該被形成体を支持する支持部を有し、
前記支持部は、前記保持体の前記上面の中心から、前記被形成体の有効半径R0の0.70倍〜0.73倍の半径(R1)の同心円間の位置に設けられることを特徴とする化合物半導体の製造装置。 - 前記支持部は、前記保持体の前記上面の少なくとも3箇所に設けられた突起を有することを特徴とする請求項1に記載の化合物半導体の製造装置。
- 前記保持体の前記上面に設けられた前記突起の周囲に、当該突起に沿って当該上面から所定の段差を有するように溝部が形成されていることを特徴とする請求項2に記載の化合物半導体の製造装置。
- 前記支持部と前記被形成体の接触面積は、当該被形成体の面積の1%以下であることを特徴とする請求項1乃至3のいずれか1項に記載の化合物半導体の製造装置。
- 前記支持部は、前記保持体の前記上面に形成されたリング形状を有することを特徴とする請求項1に記載の化合物半導体の製造装置。
- 前記保持体の前記上面に設けられた前記リング形状の前記支持部の内周側と外周側とに、それぞれ、当該上面から所定の段差を有するように溝部が形成されていることを特徴とする請求項5に記載の化合物半導体の製造装置。
- 前記支持部は、成長温度における熱伝導率が10W/(m・K)以下の材料からなることを特徴とする請求項1乃至6のいずれか1項に記載の化合物半導体の製造装置。
- 前記保持体は、炭化珪素(SiC)でコートされた黒鉛(C)で構成され、
前記支持部は、サファイアからなることを特徴とする請求項1乃至7のいずれか1項に記載の化合物半導体の製造装置。 - 前記化合物半導体が、III族窒化物半導体であることを特徴とする請求項1乃至8のいずれか1項に記載の化合物半導体の製造装置。
- 有機金属気相成長法を用いて反応容器内で化合物半導体の層を被形成体上の被形成面にエピタキシャル成長により形成する化合物半導体の製造方法であって、
保持体に、当該保持体の上面の中心から前記被形成体の外周部よりも内側で当該被形成体の下面に接し当該保持体の上面と当該被形成体の下面とが所定の間隔を保つように当該被形成体を支持する支持部を設け、当該支持部上に当該被形成体の前記被形成面が上側を向き、且つ、当該被形成体の裏面が当該保持体の上面と接触しないように当該被形成体を載置する工程と、
前記被形成体を載置した前記保持体を前記反応容器内に回転可能に設置する工程と、
前記保持体を設置した前記反応容器内に前記化合物半導体の原料ガスを供給する工程と、
を有し、
前記被形成体を載置する工程において、前記被形成体は、前記保持体の前記上面の中心から当該被形成体の有効半径R0の0.70倍〜0.73倍の半径(R1)の同心円間の円周上の少なくとも3箇所に設けられた突起状の前記支持部上に載置されることを特徴とする化合物半導体の製造方法。 - 前記被形成体を700℃以上1200℃以下に加熱することを特徴とする請求項10に記載の化合物半導体の製造方法。
- 前記化合物半導体が、III族窒化物半導体であることを特徴とする請求項10又は11に記載の化合物半導体の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010184775A JP5644256B2 (ja) | 2010-08-20 | 2010-08-20 | 化合物半導体の製造装置及び化合物半導体の製造方法 |
PCT/JP2011/068562 WO2012023557A1 (ja) | 2010-08-20 | 2011-08-16 | 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体 |
US13/817,388 US9064696B2 (en) | 2010-08-20 | 2011-08-16 | Apparatus for manufacturing compound semiconductor, method for manufacturing compound semiconductor, and compound semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010184775A JP5644256B2 (ja) | 2010-08-20 | 2010-08-20 | 化合物半導体の製造装置及び化合物半導体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012044030A JP2012044030A (ja) | 2012-03-01 |
JP5644256B2 true JP5644256B2 (ja) | 2014-12-24 |
Family
ID=45605210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010184775A Active JP5644256B2 (ja) | 2010-08-20 | 2010-08-20 | 化合物半導体の製造装置及び化合物半導体の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9064696B2 (ja) |
JP (1) | JP5644256B2 (ja) |
WO (1) | WO2012023557A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5359698B2 (ja) * | 2009-08-31 | 2013-12-04 | 豊田合成株式会社 | 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体 |
WO2014017650A1 (ja) * | 2012-07-26 | 2014-01-30 | Dowaエレクトロニクス株式会社 | サセプタ、結晶成長装置および結晶成長方法 |
JP5904101B2 (ja) * | 2012-11-22 | 2016-04-13 | 豊田合成株式会社 | 化合物半導体の製造装置およびウェハ保持体 |
JP2015095599A (ja) * | 2013-11-13 | 2015-05-18 | シャープ株式会社 | 化合物半導体薄膜成長装置 |
JP6303592B2 (ja) * | 2014-02-25 | 2018-04-04 | 東京エレクトロン株式会社 | 基板処理装置 |
US9517539B2 (en) * | 2014-08-28 | 2016-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer susceptor with improved thermal characteristics |
DE102015118215A1 (de) * | 2014-11-28 | 2016-06-02 | Aixtron Se | Substrathaltevorrichtung mit vereinzelten Tragvorsprüngen zur Auflage des Substrates |
US10438795B2 (en) * | 2015-06-22 | 2019-10-08 | Veeco Instruments, Inc. | Self-centering wafer carrier system for chemical vapor deposition |
JP7012518B2 (ja) | 2017-11-24 | 2022-01-28 | 昭和電工株式会社 | SiCエピタキシャル成長装置 |
JP7081979B2 (ja) * | 2018-05-22 | 2022-06-07 | 株式会社Screen Spe テック | 基板処理装置 |
CN109671824B (zh) * | 2018-11-09 | 2020-03-27 | 华灿光电(浙江)有限公司 | 一种发光二极管的外延片的制备方法 |
CN109545911B (zh) * | 2018-11-09 | 2020-04-14 | 华灿光电(浙江)有限公司 | 一种发光二极管的外延片的制备方法 |
CN113169101B (zh) * | 2019-01-08 | 2022-09-30 | 应用材料公司 | 用于基板处理腔室的泵送设备与方法 |
CN114016005B (zh) * | 2021-10-28 | 2023-10-13 | 河北普莱斯曼金刚石科技有限公司 | 一种单晶金刚石多片共同生长的制备方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758041A (ja) * | 1993-08-20 | 1995-03-03 | Toshiba Ceramics Co Ltd | サセプタ |
JPH0758039A (ja) * | 1993-08-20 | 1995-03-03 | Toshiba Ceramics Co Ltd | サセプタ |
US6528767B2 (en) | 2001-05-22 | 2003-03-04 | Applied Materials, Inc. | Pre-heating and load lock pedestal material for high temperature CVD liquid crystal and flat panel display applications |
JP2004103708A (ja) | 2002-09-06 | 2004-04-02 | Hitachi Cable Ltd | 半導体装置製造用治具 |
JP4642550B2 (ja) * | 2004-10-29 | 2011-03-02 | 東京エレクトロン株式会社 | 基板載置台、基板処理装置、および基板の温度制御方法 |
US20060090855A1 (en) * | 2004-10-29 | 2006-05-04 | Tokyo Electron Limited | Substrate mounting table, substrate processing apparatus and substrate temperature control method |
JP5537766B2 (ja) * | 2007-07-04 | 2014-07-02 | 株式会社ニューフレアテクノロジー | 気相成長装置及び気相成長方法 |
JP5169097B2 (ja) * | 2007-09-14 | 2013-03-27 | 住友電気工業株式会社 | 半導体装置の製造装置および製造方法 |
JP5370850B2 (ja) * | 2007-11-08 | 2013-12-18 | 株式会社Sumco | エピタキシャル膜成長方法、ウェーハ支持構造およびサセプタ |
JP2010080614A (ja) * | 2008-09-25 | 2010-04-08 | Sanyo Electric Co Ltd | 基板トレイ及びその基板トレイを備えた気相成長装置 |
-
2010
- 2010-08-20 JP JP2010184775A patent/JP5644256B2/ja active Active
-
2011
- 2011-08-16 US US13/817,388 patent/US9064696B2/en active Active
- 2011-08-16 WO PCT/JP2011/068562 patent/WO2012023557A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US9064696B2 (en) | 2015-06-23 |
JP2012044030A (ja) | 2012-03-01 |
WO2012023557A1 (ja) | 2012-02-23 |
US20130143393A1 (en) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5644256B2 (ja) | 化合物半導体の製造装置及び化合物半導体の製造方法 | |
JP5359698B2 (ja) | 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体 | |
JP5453768B2 (ja) | 化合物半導体製造装置、化合物半導体の製造方法、および化合物半導体製造用治具 | |
JP5169097B2 (ja) | 半導体装置の製造装置および製造方法 | |
JP6062436B2 (ja) | サセプタ、結晶成長装置および結晶成長方法 | |
US20120070577A1 (en) | Film-forming apparatus and film-forming method | |
JP2006173560A (ja) | ウエハガイド、有機金属気相成長装置および窒化物系半導体を堆積する方法 | |
US8932892B2 (en) | Epitaxiay wafer, method for manufacturing the same and method for manufacturing LED chip | |
JP6704386B2 (ja) | 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ | |
KR100956221B1 (ko) | 화학 기상 증착 장치용 서셉터 | |
JP2018037537A (ja) | 気相成長装置 | |
JP5904101B2 (ja) | 化合物半導体の製造装置およびウェハ保持体 | |
JP5440109B2 (ja) | 化合物半導体の製造方法 | |
US10062807B2 (en) | Method for manufacturing nitride semiconductor template | |
JP4497170B2 (ja) | エピタキシャル基板の製造方法 | |
JP5267262B2 (ja) | 化合物半導体の製造方法、化合物半導体発光素子の製造方法、化合物半導体製造装置 | |
JP5338569B2 (ja) | 化合物半導体の製造方法および積層半導体ウェーハの製造方法 | |
JP2014120658A (ja) | 化合物半導体の成膜装置 | |
JP2007149771A (ja) | 半導体製造装置 | |
KR20120117135A (ko) | 반도체 성장용 서셉터 | |
KR20090107372A (ko) | 질화물계 반도체층의 성장방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5644256 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |