TW201937541A - 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法 - Google Patents

磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法 Download PDF

Info

Publication number
TW201937541A
TW201937541A TW108123008A TW108123008A TW201937541A TW 201937541 A TW201937541 A TW 201937541A TW 108123008 A TW108123008 A TW 108123008A TW 108123008 A TW108123008 A TW 108123008A TW 201937541 A TW201937541 A TW 201937541A
Authority
TW
Taiwan
Prior art keywords
main surface
substrate
indium phosphide
surface roughness
outer edge
Prior art date
Application number
TW108123008A
Other languages
English (en)
Other versions
TWI701709B (zh
Inventor
藤原新也
樋口恭明
Original Assignee
日商住友電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=56615152&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW201937541(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 日商住友電氣工業股份有限公司 filed Critical 日商住友電氣工業股份有限公司
Publication of TW201937541A publication Critical patent/TW201937541A/zh
Application granted granted Critical
Publication of TWI701709B publication Critical patent/TWI701709B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B5/00—Measuring arrangements characterised by the use of mechanical techniques
    • G01B5/28—Measuring arrangements characterised by the use of mechanical techniques for measuring roughness or irregularity of surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B5/00—Measuring arrangements characterised by the use of mechanical techniques
    • G01B5/28—Measuring arrangements characterised by the use of mechanical techniques for measuring roughness or irregularity of surfaces
    • G01B5/285—Measuring arrangements characterised by the use of mechanical techniques for measuring roughness or irregularity of surfaces for controlling eveness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00—Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24—AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds

Abstract

本發明提供一種可使生長於基板上之磊晶膜之均勻性良好、且可提高使用該磊晶膜之磊晶晶圓之PL特性及電特性之磷化銦基板、以及磷化銦基板之檢查方法、及磷化銦基板之製造方法。磷化銦基板係包含第1主面及第2主面之磷化銦基板，上述磷化銦基板之第1主面之中心之表面粗糙度Ra1、以及於距上述第1主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度Ra2、Ra3、Ra4及Ra5之平均值m1為0.5 nm以下，上述表面粗糙度Ra1、Ra2、Ra3、Ra4及Ra5之標準偏差σ1為0.2 nm以下。

Description

磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法
本發明係關於一種磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法。
磷化銦(InP)基板因具有發光之特性且電子之遷移速度較快等而被廣泛用於半導體雷射、LED(Light Emitting Diode：發光二極體)或者高速裝置等。於半導體雷射及LED中，於在InP基板上形成磊晶膜後測定PL強度，藉此可簡單地檢查發光性能。該PL發光強度較強者較佳。又，於高速裝置中，InP基板與磊晶膜之界面之雜質所導致之洩漏會成為問題，因此界面之n型或p型雜質較少者電特性穩定。
於專利文獻1(日本專利特開2007-311490號公報)中揭示有如下技術：藉由將化合物半導體基板之表面粗糙度Rms設為0.2 nm以下而減少化合物半導體基板之表面之雜質。
於專利文獻2(日本專利特開2010-248050號公報)中揭示有如下技術：利用硫酸過氧化氫混合物及磷酸將磷化銦基板洗淨，藉此降低基板表面之雜質濃度，並抑制於基板上成形磊晶層之情形時PL特性及電特性惡化。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2007-311490號公報
[專利文獻2]日本專利特開2010-248050號公報
[發明所欲解決之問題]
專利文獻1(日本專利特開2007-311490號公報)之技術規定化合物半導體基板之表面粗糙度，但並未規定表面粗糙度之面內不均一性。因此，於化合物半導體基板之表面積較大且表面粗糙度存在面內不均一性之情形時，無法一律降低基板表面之雜質濃度。
專利文獻2(日本專利特開2010-248050號公報)之技術為了降低基板表面之雜質濃度而規定洗淨條件。基板表面之雜質濃度亦與基板之表面粗糙度相關，基板之表面粗糙度會受基板之研磨條件影響。然而，於專利文獻2(日本專利特開2010-248050號公報)中並未揭示根據基板之研磨條件控制基板之表面粗糙度。
本發明之目的在於提供一種基板之正背面粗糙度得以控制從而可使生長於基板上之磊晶膜之均勻性良好且可提高使用該磊晶膜之磊晶晶圓之PL特性之磷化銦基板、以及磷化銦基板之檢查方法、及磷化銦基板之製造方法。
[解決問題之技術手段]
本發明之一態樣之磷化銦基板係(1)一種磷化銦基板，其係包含第1主面及第2主面之磷化銦基板，上述第1主面之中心之表面粗糙度Ra1、以及於距上述第1主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度Ra2、Ra3、Ra4及Ra5之平均值m1為0.4 nm以下，上述表面粗糙度Ra1、Ra2、Ra3、Ra4及Ra5之標準偏差σ1為上述平均值m1之10%以下，上述第2主面之中心之表面粗糙度Ra6、以及於距上述第2主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度Ra7、Ra8、Ra9及Ra10之平均值m2為0.2 nm以上且3 nm以下，上述表面粗糙度Ra6、Ra7、Ra8、Ra9及Ra10之標準偏差σ2為上述平均值m2之10%以下。
(2)上述磷化銦基板較佳為最大直徑為150 mm以上。
(3)本發明之一態樣之磷化銦基板之檢查方法係包含如下步驟之磷化銦基板之檢查方法：於上述磷化銦基板之主面之中心、及於距主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位，使用原子力顯微鏡於1 μm見方之視野下以0.4 nm之間距測定磷化銦基板之表面粗糙度。
(4)本發明之一態樣之磷化銦基板之製造方法係如上述(1)或(2)之磷化銦基板之製造方法，且具備如下步驟：準備包含第1主面及第2主面之磷化銦晶圓之步驟；使用第1研磨布對上述磷化銦晶圓之第1主面及第2主面進行兩面研磨之步驟；使用第2研磨布對上述經兩面研磨之磷化銦晶圓之第1主面進行單面精研磨之步驟；及將上述經單面精研磨之磷化銦晶圓洗淨之步驟。
[發明之效果]
根據上述態樣，可提供一種基板之正背面粗糙度得以控制從而可使生長於基板上之磊晶膜之均勻性良好且可提高使用該磊晶膜之磊晶晶圓之PL特性之磷化銦基板、以及磷化銦基板之檢查方法、及磷化銦基板之製造方法。
[本發明之實施形態之說明]
首先列述本發明之實施態樣並進行說明。於本說明書中，分別以[]表示個別方位，以＜＞表示集合方位，以()表示個別面，以｛｝表示集合面。又，關於負之指數，結晶學上係將“-”(橫槓)附在數字上，但於本說明書中係將負之符號附在數字之前。
本發明之一態樣之磷化銦基板係(1)一種磷化銦基板，其係包含第1主面及第2主面者，上述第1主面之中心之表面粗糙度Ra1、以及於距上述第1主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度Ra2、Ra3、Ra4及Ra5之平均值m1為0.4 nm以下，上述表面粗糙度Ra1、Ra2、Ra3、Ra4及Ra5之標準偏差σ1為上述平均值m1之10%以下，上述第2主面之中心之表面粗糙度Ra6、以及於距上述第2主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度Ra7、Ra8、Ra9及Ra10之平均值m2為0.2 nm以上且3 nm以下，上述表面粗糙度Ra6、Ra7、Ra8、Ra9及Ra10之標準偏差σ2為上述平均值m2之10%以下。此處，所謂於距上述第1主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位，意指於距上述第1主面之外緣部5 mm之內側沿上述外緣部以等間隔配置並且以定向平面方向(於將結晶之主面設為(100)之情形時為[0-1-1]方向)為基準以90°之間隔配置之4個部位。
上述磷化銦基板由於第1主面之表面粗糙度之平均值較小且遍及第1主面之整個面表面粗糙度之不均一性較小，故而基板之第1主面之表面粗糙度得以控制，從而可使生長於第1主面上之磊晶膜之均勻性良好且可提高該磊晶膜之PL特性。
上述磷化銦基板由於第2主面之表面粗糙度之平均值較小且遍及第1主面之整個面表面粗糙度之不均一性較小，故而於在基板之第1主面上形成磊晶膜之步驟中，可抑制支持基板之基座與基板之第2主面之接觸狀態局部變化。因此，可抑制隨著該接觸狀態之變化而基板之溫度分佈不均等問題之產生，結果可形成膜質優異之磊晶膜。
(2)上述磷化銦基板較佳為最大直徑為150 mm以上。
上述(1)之磷化銦基板由於第1主面及第2主面之表面粗糙度遍及整個主面被控制，故而即便為最大直徑為150 mm以上之大口徑基板，亦可於基板表面形成均勻之磊晶膜。又，若如此，則可藉由使用大面積之基板增加可形成於該基板之半導體元件(晶片)之數量。結果，可降低形成半導體元件之步驟(裝置步驟)中之製造成本，並且可改善生產性。
本發明之一態樣之磷化銦基板之檢查方法係(3)一種磷化銦基板之檢查方法，其包含如下步驟：於上述磷化銦基板之主面之中心、及於距主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位，使用原子力顯微鏡於1 μm見方之視野下以0.4 nm之間距測定磷化銦基板之表面粗糙度。
藉由使用原子力顯微鏡(AFM：Atomic Force Microscope)以0.4 nm之間距測定表面粗糙度，可確實地檢測出原子級別下之凹凸。進而，藉由於主面之中心及外緣部4個部位之合計5個部位測定表面粗糙度，可算出基板主面之整體之表面粗糙度之不均一性。藉此，可選別出可於主面上均勻地形成磊晶膜之基板。又，藉由使用既有之AFM，可降低選別之成本。
本發明之一態樣之磷化銦基板之製造方法係(4)一種磷化銦基板之製造方法，其係如上述(1)或(2)之磷化銦基板之製造方法，且具備如下步驟：準備包含第1主面及第2主面之磷化銦晶圓之步驟；使用第1研磨布對上述磷化銦晶圓之第1主面及第2主面進行兩面研磨之步驟；使用第2研磨布對上述經兩面研磨之磷化銦晶圓之第1主面進行單面精研磨之步驟；及將上述經單面精研磨之磷化銦晶圓洗淨之步驟。
藉此，可將基板之第1主面與第2主面之表面粗糙度之平均值及表面粗糙度之不均一性控制在所期望之範圍。
[本發明之實施形態之詳細內容]
以下，一面參照圖式，一面對本發明之實施形態之磷化銦基板、磷化銦基板之檢查方法及磷化銦基板之製造方法之具體例進行說明。再者，於以下之圖式中，對於相同或相當之部分標註相同之參照符號，且不對其進行重複說明。
＜實施形態1＞
使用圖1～圖4對本發明之一實施形態中之磷化銦基板進行說明。圖1係表示本發明之一態樣之磷化銦基板10之立體模式圖。圖2係將圖1之磷化銦基板10沿A-A線切斷後之剖視圖。圖3係自第1主面11側觀察磷化銦基板10之俯視圖。圖4係自第2主面12側觀察磷化銦基板10之俯視圖。
磷化銦基板(以下亦記述為InP基板)10包含磷化銦(InP)之單晶。如圖1所示，InP基板10於俯視下大致為圓形。如圖2所示，InP基板10包含第1主面11與第2主面12，且第1主面11與第2主面12大致平行。於使用InP基板使磊晶膜生長時，於第1主面11上使磊晶膜生長。此時，第2主面12與成膜裝置之基座接觸並載置於其上。
上述第1主面11之中心之表面粗糙度Ra1、以及於距上述第1主面11之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度Ra2、Ra3、Ra4及Ra5之平均值m1為0.4 nm以下，上述表面粗糙度Ra1、Ra2、Ra3、Ra4及Ra5之標準偏差σ1為上述平均值m1之10%以下。
此處，表面粗糙度係指JIS B 0601所規定之算術平均粗糙度Ra，並定義為自粗糙度曲線沿其平均線之方向選取基準長度，將該選取部分之平均線至測定曲線為止之距離(偏差之絕對值)進行合計並平均所得之值。
第1主面11之中心之表面粗糙度Ra1係利用以下方法測定所得之值。以如圖3之由四方形包圍之1所表示之區域般包含第1主面11之中心點之方式自第1主面11中選取1 μm見方之視野。於該選取範圍內使用原子力顯微鏡以0.4 nm之間距測定表面粗糙度Ra1。
所謂於距第1主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位，係如圖3之由四方形包圍之2～5所表示之區域般位於自於第1主面之外緣部上將該外緣部4等分之部位朝向第1主面之中心5 mm之距離(於圖3中係由d1表示)之內側之4個區域。上述4個部位之表面粗糙度Ra2、Ra3、Ra4及Ra5係利用以下方法測定所得之值。以包含上述4個部位之方式自第1主面11中選取1 μm見方之視野。於該選取範圍內使用原子力顯微鏡以0.4 nm之間距分別測定表面粗糙度Ra2、Ra3、Ra4及Ra5。
基板之第1主面之5個部位之表面粗糙度Ra1、Ra2、Ra3、Ra4及Ra5之平均值m1如上所述般設為0.4 nm以下，但較佳為0.1 nm以上且0.3 nm以下。藉由將表面粗糙度之平均值m1設為0.4 nm以下，可於基板之第1主面上形成良好之磊晶膜。
基板之第1主面之5個部位之表面粗糙度R1、R2、R3、R4及R5之標準偏差σ1設為上述平均值m1之10%以下，但較佳為8%以下，更佳為6%以下。藉由如上述般將標準偏差σ設為上述平均值m1之10%以下，基板之第1主面之表面粗糙度得以控制，從而可於基板表面形成均勻之磊晶膜。
第2主面12較佳為上述第2主面12之中心之表面粗糙度Ra6、以及於距上述第2主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度Ra7、Ra8、Ra9及Ra10之平均值m2為0.2 nm以上且3 nm以下，上述表面粗糙度Ra6、Ra7、Ra8、Ra9及Ra10之標準偏差σ2為上述平均值m2之10%以下。如此，於除第1主面11以外第2主面12之表面粗糙度亦被管理之InP基板10中，於在第1主面11使磊晶膜生長時，可於整個第2主面12內使第2主面12與搭載有InP基板10之成膜裝置之基座之間之接觸狀態均勻化。因此，可抑制因產生局部之接觸狀態之不均一性所引起之InP基板10內之溫度分佈之發生。因此，可提高所形成之磊晶膜之結晶性或雜質濃度等膜質之均勻性。結果，可提高該磊晶膜之良率。
第2主面12之中心之表面粗糙度Ra6係利用以下方法測定所得之值。以如圖4之由四方形包圍之6所表示之區域般包圍第2主面12之中心點之方式自第2主面12中選取1 μm見方之視野。於該選取範圍內使用原子力顯微鏡以0.4 nm之間距測定表面粗糙度Ra6。
所謂於距第2主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位，係如圖4之由四方形包圍之7～10所示之區域般位於自於第2主面之外延部上將該外緣部4等分之部位朝向第2主面之中心5 mm之距離(於圖4中以d2表示)之內側之4個區域。上述4個部位之表面粗糙度Ra7、Ra8、Ra9及Ra10係利用以下方法測定所得之值。以包圍上述4個部位之方式自第2主面12中選取1 μm見方之視野。於該選取範圍內使用原子力顯微鏡以0.4 nm之間距分別測定表面粗糙度Ra7、Ra8、Ra9及Ra10。
基板之第2主面之5個部位之表面粗糙度Ra6、Ra7、Ra8、Ra9及Ra10之平均值m2為0.2 nm以上且3 nm以下，較佳為0.4 nm以上且3 nm以下，進而較佳為0.5 nm以上且2 nm以下。再者，若第2主面之表面粗糙度之平均值m2超過3 nm，則有因磊晶膜之形成步驟中之基座與基板之第2主面之接觸狀態局部變化(偏差)而導致基板之溫度分佈變得不均勻，結果所獲得之磊晶膜之品質降低之虞。又，為了將第2主面之表面粗糙度之平均值m2設為未達0.2 nm，需要高度之表面處理，基板之製造成本增大並且基板之製造步驟中之生產性降低。例如，為了將基板背面之表面粗糙度之平均值m2設為未達0.2 nm，難以利用使用中性之金剛石漿料之通常之研磨實現而必需使用膠體二氧化矽與化學成分之CMP(Chemical Mechanical Polishing，化學機械研磨)處理等。
第2主面之表面粗糙度之標準偏差σ2為上述平均值m2之10%以下，較佳為8%以下，進而較佳為6%以下。若如此，則可使第2主面與基座之接觸狀態於整個第2主面內大致均勻，結果可於第1主面上形成均勻之磊晶膜。
InP基板10之直徑D較佳為150 mm以上，進而較佳為150 mm以上且300 mm以下。InP基板10由於第1主面及第2主面之表面粗糙度遍及整個主面被控制，故而即便為最大直徑為150 mm以上之大口徑基板，亦可於基板表面形成均勻之磊晶生長層。又，若如此，則可藉由使用大面積之基板增加可形成於該基板之半導體元件(晶片)之數量。結果，可降低形成半導體元件之步驟(裝置步驟)中之製造成本，並且可改善生產性。
InP基板10之厚度較佳為500 μm以上且800 μm以下。藉此，即便InP基板相對大型，亦可控制正背面粗糙度，從而可提高磊晶層之形成步驟或半導體元件之製造步驟中之良率。
＜實施形態2＞
使用圖3及圖4對本發明之一實施形態中之磷化銦基板之檢查方法進行說明。
磷化銦基板之檢查方法包含如下步驟：於上述磷化銦基板之主面之中心、及於距主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位，使用原子力顯微鏡於1 μm見方之視野下以0.4 nm之間距測定磷化銦基板之表面粗糙度。
詳細而言，首先，於磷化銦基板10之主面之中心、及於距主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位，選取1 μm見方之視野。此處，InP基板10之主面可為第1主面11及第2主面12之任一者。所謂於距主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位，係如圖3之由四方形包圍之2～5所表示之區域或圖4之由四方形包圍之7～10所表示之區域般位於自於主面之外延部上將該外緣部4等分之部位朝向主面之中心5 mm之距離(圖3之d1或圖4之d2所表示之距離)之內側之區域。再者，上述4個部位係於距上述第1主面或上述第2主面之外緣部5 mm之內側沿上述外緣部以等間隔配置並且以定向平面(結晶之(001)方位)為基準以90°之間隔配置之4個部位。於磷化銦基板為帶凹口之晶圓之情形時，上述4個部位係以如下方式進行定位。將於以基板之中心為旋轉軸將連結凹口與基板之中心之線自凹口旋轉45°後之線上距第1主面或上述第2主面之外緣部5 mm之內側之位置設為基準A點。將於以基板之中心為旋轉軸將連結基準A點與基板之中心之線自基準A點之位置以90°間隔旋轉後之線上距第1主面之外緣部5 mm之內側之位置設為B點、C點、D點。將基準A點與B點、C點、D點設為上述4個部位。將測定之視野設為合計5個部位，藉此可測定InP基板之主面之整個面之表面粗糙度，因此可檢查InP基板之主面之整個面。又，藉由將測定之視野設為5個部位，可迅速地進行檢查。視野為1 μm見方。
繼而，於上述視野內，使用原子力顯微鏡(AFM)(例如Veeco公司製造之「Dimension3000」)或掃描式探針顯微鏡(例如Bruker AXS公司製造之「Dimension ICON」)以0.4 nm之間距測定InP基板之表面粗糙度。
如以上所說明般，根據實施形態2中之InP基板之檢查方法，可確實地檢測出原子級別之凹凸。又，關於InP基板之表面，可使用既有之原子力顯微鏡(AFM)或掃描式探針顯微鏡(SPM)測定原子級別之凹凸，因此不耗費成本。對利用該方法測定之原子級別之凹凸與實施磊晶生長後利用SIMS(Secondary Ion Mass Spectrometry，二次離子質譜儀)對磊晶膜與InP基板之界面之雜質量進行評價，結果判明原子級別下之凹凸與界面之雜質間存在關係。根據該方法，可降低成本，並且可減少於InP基板生長之磊晶膜與基板之界面之雜質量。
＜實施形態3＞
使用圖5對實施形態1所記載之磷化銦基板之製造方法進行說明。如圖5所示，磷化銦基板之製造方法具備如下步驟：準備包含第1主面及第2主面之磷化銦晶圓之步驟(S10)；使用第1研磨布對上述磷化銦晶圓之第1主面及第2主面進行兩面研磨之步驟(S20)；使用第2研磨布對上述經兩面研磨之磷化銦晶圓之第1主面進行單面精研磨之步驟(S30)；及將上述經單面精研磨之磷化銦晶圓洗淨之步驟(S40)。
於準備磷化銦晶圓(以下亦稱為InP晶圓)之步驟(S10)中，首先，準備InP鑄錠。該鑄錠既可包含InP，亦可包括包含選自由Fe、S、Sn、及Zn所組成之群之至少一種物質之摻雜劑。
繼而，自所準備之鑄錠對InP晶圓進行切片加工。切片加工之方法並無特別限定。該InP晶圓因切片加工而包含損壞層。
繼而，使用第1研磨布對經切片加工之InP晶圓之第1主面及第2主面進行兩面研磨(S20)。兩面研磨例如可使用圖6(a)所示之兩面研磨裝置60進行。兩面研磨裝置60包含進行旋轉運動之上壓盤61及與上壓盤61共有旋轉軸並進行旋轉運動之下壓盤62。於上壓盤61之下表面及下壓盤62之上表面分別安裝有第1研磨布63。又，兩面研磨裝置60包含以由上壓盤61與下壓盤62夾持之方式而設置且與壓盤共有旋轉軸並進行旋轉運動之保持InP晶圓66之晶圓載子65。於上壓盤61形成有用以將研磨液自外部供給至InP晶圓66之研磨面之研磨液注入孔64。於兩面研磨步驟中，InP晶圓66係以第1主面與上壓盤61對向、第2主面與下壓盤62對向之方式保持於晶圓載子65。上壓盤61相對於InP晶圓66之相對速度較佳為與下壓盤62相對於InP晶圓66之相對速度相同。
圖6(b)係表示將InP晶圓66設置於兩面研磨裝置之晶圓載子65之狀態之概略俯視圖。如圖6(b)所示，InP晶圓66設置於晶圓載子65之保持孔之內部。晶圓載子65係以InP晶圓66之厚度較晶圓載子65之厚度大之方式形成。
若上壓盤61及下壓盤62之尺寸為直徑750 mm以上，則研磨後之InP晶圓表面之平坦度提高，故而較佳。作為第1研磨布，例如較佳為使用使聚胺基甲酸酯之樹脂含浸於不織布之基材而成者。再者，第1研磨布較佳為於對InP晶圓進行研磨前預先使用金剛石顆粒物進行修整。藉此，第1研磨布之表面之平坦度與表面粗糙度變得均勻。因此，使用第1研磨布進行研磨後之InP基板之表面粗糙度亦變得均勻。
關於兩面研磨之條件，例如可於達到加工裕度之7/10為止於通常之條件下實施兩面研磨，然後關於加工裕度之剩餘之3/10，將轉數降低為通常之50%，藉此將研磨速度設為1/3並進行兩面研磨。再者，所謂通常之兩面研磨條件，例如係指以上壓盤5～10 rpm(正轉方向)、下壓盤20～30 rpm(正轉方向)、內齒輪5～10 rpm(正轉方向)、太陽齒輪10～15 rpm(正轉方向)之轉數使各壓盤及各齒輪旋轉，施加面壓80～150 g/cm2 之負載，一面使研磨材(例如(股)Fujimi Incorporated製造之「INSEC IPP」)以300 ml/min之流量流動一面進行研磨之條件。藉此，可有效地降低基板之表面粗糙度。因此，基板之正背面粗糙度得以控制。兩面研磨較佳為一面使研磨液及界面活性劑以固定流量流動一面進行。
進行兩面研磨後之InP晶圓之第1主面及第2主面之表面粗糙度之平均值分別較佳為1.0 nm以下。再者，所謂表面粗糙度之平均值，係指InP晶圓之主面之中心及於距主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度之平均值。再者，該等表面粗糙度之標準偏差較佳為0.1 nm以下。藉此，於之後之步驟中，容易將InP基板之表面粗糙度及不均一性調整為所期望之範圍。
繼而，使用第2研磨布對經兩面研磨之晶圓之第1主面進行單面精研磨(S30)。單面精研磨例如可使用圖7所示之單面研磨裝置70進行。具體而言，首先，使用蠟73將複數片InP晶圓74貼附於圓板狀之陶器製之研磨平板72之表面。或者，將晶圓吸附用之背襯膜貼附於陶器製之圓板狀之研磨平板72之表面，並利用水之表面張力將複數片InP晶圓74貼附於背襯膜上。將第2研磨布76貼附於直徑為600 mm以上之圓板狀之研磨壓盤77上。研磨壓盤77由旋轉軸78能夠旋轉地支持。研磨平板72由自研磨頭720下垂之軸722能夠旋轉地保持。研磨壓盤77之上方具有研磨液供給管79，研磨液75係自研磨液供給管79供給至第2研磨布76上。藉由使研磨壓盤77與研磨平板72沿順時針方向旋轉而對InP晶圓74進行研磨。
作為第2研磨布76，較佳為使用不織布型之研磨布。作為研磨液75，可使用公知之InP研磨用研磨劑。
關於單面精研磨之條件，例如可於達到加工裕度之9/10為止於通常之條件下實施單面研磨，然後關於加工裕度之剩餘之1/10，將轉數降低為通常之50%，藉此將研磨速度設為1/2並進行單面研磨。再者，所謂通常之單面研磨條件，係指以下壓盤50～80 rpm(正轉方向)、上壓盤50～80 rpm(正轉方向)之轉數使各壓盤旋轉，施加面壓40～100 g/cm2 之負載，一面使研磨材(例如(股)Fujimi Incorporated製造之「INSEC SP」)以140 ml/min之流量流動一面進行研磨之條件。藉此，可有效地降低基板之表面粗糙度。因此，基板之正背面粗糙度得以控制。單面精研磨較佳為一面使研磨液及界面活性劑以固定流量流動一面進行。
進行單面精研磨後之InP晶圓之第1主面之表面粗糙度之平均值較佳為0.4 nm以下。再者，所謂表面粗糙度之平均值，係指InP晶圓之主面之中心及於距主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度之平均值。再者，該等表面粗糙度之標準偏差較佳為0.05 nm以下。藉此，於之後之步驟中，容易將InP基板之表面粗糙度及不均一性調整為所期望之範圍。
繼而，將經單面精研磨之磷化銦晶圓洗淨(S40)。洗淨液可使用包含稀鹽酸、稀硫酸、稀硝酸、及有機酸之至少1種之酸性溶液。於洗淨步驟中，可使用酸性溶液減少InP晶圓之主面之原子級別下之凹凸，從而將InP基板之第1主面之表面粗糙度之平均值m1設為0.4 nm以下。
洗淨步驟(S40)中所使用之酸性溶液為稀鹽酸、稀硫酸、稀硝酸、及有機酸之至少1種。作為有機酸，例如較佳為使用甲酸、乙酸、草酸、乳酸、蘋果酸、及檸檬酸等。酸性溶液之pH值較佳為0～4，更佳為1～3。稀鹽酸之濃度較佳為0.001%～0.5%，稀硫酸之濃度較佳為0.001%～0.5%，稀硝酸之濃度較佳為0.001%～0.5%，有機酸之濃度較佳為0.1%～1%。藉由將酸性溶液設為該範圍內，可進一步降低InP基板之表面粗糙度。
洗淨步驟(S40)較佳為向酸性溶液中添加氧化劑後進行。氧化劑並無特別限定，例如可使用過氧化氫水等。藉由使用添加有氧化劑之酸性溶液將InP晶圓之表面洗淨，可提高洗淨步驟之速度。再者，氧化劑之濃度並無特別限定，例如較佳為0.5 ppm以上且10 ppm以下，更佳為1 ppm以上且5 ppm以下。藉由將氧化劑之濃度設為0.5 ppm以上，可抑制酸性溶液之洗淨能力之降低。藉由將氧化劑之濃度設為10 ppm以下，可防止與InP晶圓表面之氧化物、有機物或微粒子等反應。
洗淨步驟(S40)中所使用之酸性溶液之溫度並無特別限定，較佳為設為室溫。藉由設為室溫，可使進行InP晶圓之表面處理之設備簡化。
又，洗淨時間並無特別限定，例如較佳為10秒以上且300秒以下。若於該範圍內實施洗淨步驟(S40)，則可削減酸性溶液之費用，並可實現生產性之提高。再者，於該等之洗淨後，為了去除酸性或者鹼性液等洗淨液，亦可實施純水沖洗步驟。進而，於最終之洗淨步驟後之純水沖洗步驟後利用離心乾燥等去除InP晶圓之水分。於該純水沖洗步驟時施加900～2000 kHz之超音波，藉此可防止微粒子之附著。又，於純水沖洗時，為了防止InP晶圓之表面氧化，使用氧濃度被脫氣為100 ppb以下之純水。藉由以上步驟自InP晶圓製作InP基板。
＜實施形態4＞
對本實施形態中之磊晶晶圓進行說明。磊晶晶圓具備實施形態1中之InP基板、及形成於InP基板之第1主面上之磊晶膜。磊晶膜既可為1層，亦可為複數層。
於InP基板與磊晶膜之界面，例如Si濃度為1.8×1017 atoms/cm3 以下，S濃度為2×1013 atoms/cm3 以下。
繼而，對本實施形態中之磊晶晶圓之製造方法進行說明。首先，根據實施形態3製造InP基板。
繼而，於InP基板之表面上形成磊晶膜。形成磊晶膜之方法並無特別限定，可採用OMVPE(Organo Metallic Vapor Phase Epitaxy：有機金屬氣相生長)法、HVPE(Hydride Vapor Phase Epitaxy：氫化物氣相生長)法、MBE(Molecular Beam Epitaxy：分子束磊晶)法等。
再者，為了於將特定構造之磊晶膜形成於InP基板之第1主面上後將InP基板分割成各個元件，例如亦可實施進行切割等之分割步驟。
藉由實施以上步驟，可製造磊晶晶圓。
以如上方式製造之磊晶晶圓例如被搭載於引線框架等。而且，藉由實施打線接合步驟等，可獲得使用上述元件之半導體裝置。
本實施形態中之磊晶晶圓之製造方法使用實施形態1之InP基板10。因此，可製造PL特性之惡化得以抑制之磊晶晶圓。
於此種磊晶晶圓中，於InP基板包括包含選自由Fe、S、Sn、及Zn所組成之群中之至少一種物質之摻雜劑之情形時具有如下效果。
於摻雜劑為Fe之情形時，磊晶晶圓例如具有1×1016 atoms/cc以上且1×1017 atoms/cc之摻雜劑濃度，電特性為半絕緣性。於此情形時，於InP基板與磊晶層之界面，若Si、S之濃度較高，則會產生電特性異常(洩漏)。然而，於本實施形態中，由於可於InP基板與磊晶層之界面降低Si、S之濃度，故而磊晶晶圓可較佳地用於HEMT(High Electron Mobility Transistor：高電子遷移度電晶體)、HBT(Heterojunction Bipolar Transistor：異質接合雙極電晶體)等。
於摻雜劑為S之情形時，磊晶晶圓例如具有0.5×1018 atoms/cc以上且8×1018 atoms/cc之摻雜劑濃度，電特性為n型。於此情形時，於InP基板與磊晶膜之界面，若O、C之濃度較高，則會產生電特性異常及發光強度降低。然而，於本實施形態中，由於可於InP基板與磊晶層之界面降低O、C之濃度，故而磊晶晶圓可較佳地用於雷射等。又，於可降低Haze(霧度)之情形時，可進一步提高磊晶晶圓之發光強度。
於摻雜劑為Sn之情形時，磊晶晶圓例如具有1×1018 atoms/cc以上且6×1018 atoms/cc之摻雜劑濃度，電特性為n型。於此情形時，於InP基板與磊晶膜之界面，若O、C之濃度較高，則會產生電特性異常及發光強度降低。然而，於本實施形態中，由於可於InP基板與磊晶層之界面降低O、C之濃度，故而磊晶晶圓可較佳地用於雷射等。又，於可降低Haze之情形時，可進一步提高磊晶晶圓之發光強度。
於摻雜劑為Zn之情形時，磊晶晶圓例如具有3×1018 atoms/cc以上且8×1018 atoms/cc之摻雜劑濃度，電特性為p型。於此情形時，於InP基板10與磊晶膜之界面，若Si、S之濃度較高，則會產生電特性異常及發光強度降低。然而，於本實施形態中，由於可於InP基板與磊晶層之界面降低Si、S之濃度，故而磊晶晶圓可較佳地用於雷射等。又，於可降低Haze之情形時，可進一步提高磊晶晶圓之發光強度。
[實施例]
藉由實施例對本發明進而具體地進行說明。但是，本發明不受該等實施例限定。
＜製造例A～L＞
(InP基板之製造)
首先，利用垂直布里基曼法(Vertical Bridgeman法，VB法)使InP單晶沿[100]方向結晶生長，獲得InP鑄錠。繼而，對InP鑄錠進行切片加工，獲得主面自(100)向[110]方向偏離2°之InP晶圓。InP晶圓係直徑為153 mm、厚度為780 μm之圓盤狀。
繼而，使用兩面研磨裝置(壓盤尺寸750 mm)對InP晶圓之主面之兩面進行研磨。研磨布使用使聚胺基甲酸酯之樹脂含浸於不織布之基材而成者(NITTAHAAS公司製造之SubaIV)。再者，研磨布係預先利用金剛石顆粒物((股)Fujimi Incorporated公司製造之Padless200H)進行修整而得者。表1所示之「(a)兩面研磨條件」之具體內容如下所述。
標準：以上壓盤8 rpm(正轉方向)、下壓盤24 rpm(正轉方向)、內齒輪7 rpm(正轉方向)、太陽齒輪11 rpm(正轉方向)之轉數使各壓盤、各齒輪旋轉，施加面壓100 g/cm2 之負載，一面使研磨材(例如(股)Fujimi Incorporated製造之「INSEC IPP」)以300 ml/min之流量流動一面進行研磨。
變更：於達到兩面研磨之加工裕度之7/10為止於上述標準之條件下實施兩面研磨。然後，將轉數降低為通常之50%，藉此將研磨速度設為1/3並對加工裕度之剩餘之3/10進行兩面研磨。
表1所示之「(a-1)界面活性劑」之具體內容如下所述。
有：於上述(a)兩面研磨條件下，於對加工裕度之剩餘之3/10之厚度進行研磨時，一面使界面活性劑(和光純藥公司製造之NCW1001)與研磨液一併以固定之流量流動一面進行兩面研磨。
無：於上述(a)兩面研磨條件下未使用界面活性劑。
表1所示之「(a-2)加工裕度(μm)」表示加工裕度之厚度。
繼而，使用單面研磨裝置(壓盤尺寸830 mm)對兩面研磨後之InP晶圓之單面(相當於第1主面)進行研磨。研磨布使用不織布(千代田(股)公司製造之CIEGAL PS8410)，研磨材使用精研磨材((股)Fujimi Incorporated公司製造之INSEC SP)。表1所示之「(b)單面精研磨條件」之具體內容如下所述。
標準：以下壓盤60 rpm(正轉方向)、上壓盤60 rpm(正轉方向)之轉數使各壓盤旋轉，施加面壓80 g/cm2 之負載，一面使研磨材(例如(股)Fujimi Incorporated製造之「INSEC SP」)以140 ml/min之流量流動一面進行研磨。單面精研磨之加工裕度約為1 μm。
變更：於達到單面精研磨之加工裕度之9/10為止於上述標準之條件下實施單面研磨。然後，將轉數降低為通常之50%，藉此將研磨速度設為1/2並對加工裕度之剩餘之1/10進行單面研磨。
表1所示之「(b-1)界面活性劑」之具體內容如下所述。
有：於在上述(b)單面精研磨條件下對加工裕度之剩餘之1/10之厚度進行研磨時，一面使界面活性劑(和光純藥公司製造之NCW1001)與研磨液一併以固定之流量流動一面進行兩面研磨。
無：於上述(b)單面精研磨條件下未使用界面活性劑。
繼而，於利用0.1%之氟化氫將InP晶圓洗淨後，利用溶存氧量50 ppb之超純水進行沖洗，並利用IPA蒸汽乾燥機實施乾燥。藉此，獲得製造例A～L之InP基板。
(InP基板之測定)
對於所獲得之InP基板，如圖3及圖4所示，於基板中心及距基板之外緣5 mm之內側之4點，於0.2 μm見方之視野下分別測定表面粗糙度Ra1～Ra10。具體而言，關於InP基板之第1主面及第2主面，利用AFM裝置(Veeco公司製造之「Dimension3000」)針對各部位以0.40 nm之間距對每1行512個樣本之512行進行表面粗糙度測定。此時使用輕敲模式。根據表面粗糙度之測定值算出表面粗糙度之平均值m1、m2、標準偏差σ1、σ2、σ1/m1、σ2/m2。將結果示於表1。
(磊晶膜之形成)
於所獲得之InP基板之第1主面上利用OMVPE法形成具有300 nm之厚度之InP膜。於該InP膜上利用OMVPE法形成具有5 nm之厚度之InGaAs膜。於該InGaAs膜上利用OMVPE法形成具有300 nm之厚度之InP膜。藉此，製造於InP基板上形成有磊晶膜之磊晶晶圓。磊晶膜形成時之InP基板溫度為580℃。
＜評價＞
關於製造例A～製造例L之磊晶晶圓，測定InGaAs膜之PL強度。PL測定係使用激發光波長532 nm之半導體雷射並於照射射束直徑100 μm、測定溫度25℃、激發光強度300 mW之條件下進行，測定波長範圍為相當於來自InGaAs層之發光波長之1250 nm～1500 nm。又，PL強度設為發光波長之峰值強度。測定機使用Nanometrics公司製造之PLM150。將結果示於表1。

[表1]



＜評價結果＞
關於製造例A～C、E～G，第1主面之表面粗糙度之平均值m1為0.4 nm以下，表面粗糙度之標準偏差σ1為上述平均值m1之10%以下，第2主面之表面粗糙度之平均值m2為0.2 nm以上且3 nm以下，表面粗糙度之標準偏差σ2為上述平均值m2之10%以下。關於該等製造例，於面內控制基板之正背面粗糙度，藉此磊晶生長時之基板溫度於面內變得均勻，從而磊晶生長膜之PL特性優異。
關於製造例D、H、L，第2主面之表面粗糙度之平均值m2超過4.4 nm，基板之正背面粗糙度於面內之控制不充分而磊晶生長時之基板溫度未於面內變的充分均勻，從而磊晶生長膜之PL特性變差。
關於製造例I、J、K，第1主面之表面粗糙度之平均值m1超過0.4 nm，而磊晶生長膜之PL特性變差。
應當認為本次所揭示之實施形態及實施例之全部內容為例示且並非限制性者。本發明之範圍並非由上述實施形態而是由申請專利範圍所表示，並且意圖包含與申請專利範圍均等之意義、及範圍內之所有變更。
[產業上之可利用性]
本發明之磷化銦基板可用於半導體雷射、LED、光束裝置等。
1‧‧‧區域
2～5‧‧‧區域
6‧‧‧區域
7～10‧‧‧區域
10‧‧‧磷化銦基板
11‧‧‧第1主面
12‧‧‧第2主面
60‧‧‧兩面研磨裝置
61‧‧‧上壓盤
62‧‧‧下壓盤
63‧‧‧研磨布
64‧‧‧研磨液注入孔
65‧‧‧晶圓載子
66‧‧‧InP晶圓
70‧‧‧單面研磨裝置
72‧‧‧研磨平板
73‧‧‧蠟
74‧‧‧InP晶圓
75‧‧‧研磨液
76‧‧‧第2研磨布
77‧‧‧研磨壓盤
78‧‧‧旋轉軸
79‧‧‧研磨液供給管
720‧‧‧研磨頭
722‧‧‧軸
D‧‧‧直徑
d1‧‧‧距離
d2‧‧‧距離
圖1係表示本發明之一態樣之磷化銦基板之立體模式圖。
圖2係將圖1之磷化銦基板沿A-A線切斷後之剖視圖。
圖3係自第1主面側觀察本發明之一態樣之磷化銦基板之俯視圖。
圖4係自第2主面側觀察本發明之一態樣之磷化銦基板之俯視圖。
圖5係表示本發明之一態樣之磷化銦基板之製造步驟之流程圖。
圖6(a)係兩面研磨裝置之概略圖。(b)係設置有磷化銦晶圓之晶圓載子之概略俯視圖。
圖7係單面研磨裝置之概略圖。

Claims (4)

  1. 一種磷化銦基板，其係包含第1主面及第2主面者，且 上述第1主面之中心之表面粗糙度Ra1、以及於距上述第1主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度Ra2、Ra3、Ra4及Ra5之平均值m1為0.4 nm以下， 上述表面粗糙度Ra1、Ra2、Ra3、Ra4及Ra5之標準偏差σ1為上述平均值m1之10%以下， 上述第2主面之中心之表面粗糙度Ra6、以及於距上述第2主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度Ra7、Ra8、Ra9及Ra10之平均值m2大於0.4 nm且為3 nm以下， 上述表面粗糙度Ra6、Ra7、Ra8、Ra9及Ra10之標準偏差σ2為上述平均值m2之10%以下。
  2. 一種磷化銦基板，其係包含第1主面及第2主面者，且 上述第1主面之中心之表面粗糙度Ra1、以及於距上述第1主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度Ra2、Ra3、Ra4及Ra5之平均值m1為0.1 nm以上且0.3 nm以下， 上述表面粗糙度Ra1、Ra2、Ra3、Ra4及Ra5之標準偏差σ1為上述平均值m1之10%以下， 上述第2主面之中心之表面粗糙度Ra6、以及於距上述第2主面之外緣部5 mm之內側沿上述外緣部以等間隔配置之4個部位之表面粗糙度Ra7、Ra8、Ra9及Ra10之平均值m2為0.5 nm以上且2 nm以下， 上述表面粗糙度Ra6、Ra7、Ra8、Ra9及Ra10之標準偏差σ2為上述平均值m2之10%以下。
  3. 如請求項1或2之磷化銦基板，其中上述磷化銦基板之最大直徑為150 mm以上。
  4. 一種磷化銦基板之製造方法，其係製造如請求項1至3中任一項之磷化銦基板之方法，且具備： 準備包含第1主面及第2主面之磷化銦晶圓之步驟； 使用第1研磨布對上述磷化銦晶圓之第1主面及第2主面進行兩面研磨之步驟； 使用第2研磨布對上述經兩面研磨之磷化銦晶圓之第1主面進行單面精研磨之步驟；及 將上述經單面精研磨之磷化銦晶圓洗淨之步驟。
TW108123008A 2015-02-09 2016-01-26 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法 TWI701709B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-023050 2015-02-09
JP2015023050 2015-02-09

Publications (2)

Publication Number Publication Date
TW201937541A true TW201937541A (zh) 2019-09-16
TWI701709B TWI701709B (zh) 2020-08-11

Family

ID=56615152

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105102374A TWI667687B (zh) 2015-02-09 2016-01-26 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法
TW108123008A TWI701709B (zh) 2015-02-09 2016-01-26 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105102374A TWI667687B (zh) 2015-02-09 2016-01-26 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法

Country Status (6)

Country Link
US (2) US10473445B2 (zh)
EP (2) EP4174913A1 (zh)
JP (3) JP6296177B2 (zh)
CN (2) CN107112201B (zh)
TW (2) TWI667687B (zh)
WO (1) WO2016129172A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831435B (zh) * 2022-10-24 2024-02-01 台亞半導體股份有限公司 基板研磨方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016129172A1 (ja) * 2015-02-09 2016-08-18 住友電気工業株式会社 インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法
WO2018198718A1 (ja) * 2017-04-28 2018-11-01 Ｊｘ金属株式会社 半導体ウエハ及び半導体ウエハの研磨方法
CN109290875B (zh) * 2017-07-25 2021-06-22 北京通美晶体技术股份有限公司 背面有凹坑的磷化铟晶片、制法和制备其的腐蚀液
JP6521198B1 (ja) * 2018-02-23 2019-05-29 住友電気工業株式会社 リン化インジウム結晶基板
JP6701418B1 (ja) * 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
CN114252397A (zh) * 2021-12-27 2022-03-29 中国电子科技集团公司第十三研究所 一种增透膜剩余反射率测试陪片
WO2023139759A1 (ja) * 2022-01-21 2023-07-27 住友電気工業株式会社 Ｉｉｉ－ｖ族化合物半導体単結晶基板およびその製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207976B2 (ja) * 2006-05-17 2009-01-14 住友電気工業株式会社 化合物半導体基板の表面処理方法、および化合物半導体結晶の製造方法
CA1018642A (en) * 1973-12-10 1977-10-04 Klaus J. Bachmann Inp led's doped with cd sn p2
JPS6376413A (ja) * 1986-09-19 1988-04-06 Nippon Mining Co Ltd 半導体ウエハ及びその製造方法
JP3456254B2 (ja) 1994-05-31 2003-10-14 昭和電工株式会社 ホール素子用エピタキシャルウェーハ及びその製造方法
JP3306578B2 (ja) * 1996-10-24 2002-07-24 昭和電工株式会社 化合物半導体エピタキシャルウエハ
JPH11207607A (ja) * 1998-01-22 1999-08-03 Japan Energy Corp 研磨方法及びＩｎＰ基板
JP2001102337A (ja) 1999-09-28 2001-04-13 Hitachi Cable Ltd 半導体結晶ウエハの研磨方法及び半導体結晶ウエハ
US6492279B1 (en) * 2000-01-27 2002-12-10 Micron Technology, Inc. Plasma etching methods
JP3624809B2 (ja) * 2000-02-29 2005-03-02 昭和電工株式会社 洗浄剤組成物、洗浄方法及びその用途
JP2002151448A (ja) * 2000-11-13 2002-05-24 Hitachi Chem Co Ltd 酸化セリウム研磨剤用ｃｍｐパッド及び基板の研磨方法
JP2002255692A (ja) * 2001-03-02 2002-09-11 Nippon Steel Corp 炭化珪素エピタキシャル基板およびその製造方法
JP2003218033A (ja) 2002-01-21 2003-07-31 Nikko Materials Co Ltd エピタキシャル成長方法
JP2003257899A (ja) 2002-03-04 2003-09-12 Sumitomo Electric Ind Ltd ウエハー加工方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
CN1207756C (zh) * 2003-06-27 2005-06-22 中国科学院上海光学精密机械研究所 ZnAl2O4/α－Al2O3复合衬底材料的制备方法
JP4359770B2 (ja) * 2003-12-26 2009-11-04 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造ロット
JP2006173425A (ja) * 2004-12-17 2006-06-29 Hitachi Cable Ltd 半導体結晶ウェハ
JP4577138B2 (ja) * 2005-08-01 2010-11-10 トヨタ自動車株式会社 車両用自動変速機の油圧制御装置
JP2007103463A (ja) 2005-09-30 2007-04-19 Sumitomo Electric Ind Ltd ポリシングスラリー、ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶の表面処理方法およびＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶基板
JP2007180270A (ja) * 2005-12-28 2007-07-12 Sumitomo Chemical Co Ltd 化合物半導体エピタキシャル基板の製造方法
JP2007234952A (ja) 2006-03-02 2007-09-13 Sumitomo Electric Ind Ltd 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP2008198855A (ja) * 2007-02-14 2008-08-28 Hitachi Cable Ltd 化合物半導体ウェハ
JP2009182126A (ja) * 2008-01-30 2009-08-13 Sumitomo Electric Ind Ltd 化合物半導体基板の加工方法および化合物半導体基板
JP2009182135A (ja) * 2008-01-30 2009-08-13 Sumitomo Electric Ind Ltd 化合物半導体基板の製造方法および化合物半導体基板
JP5471001B2 (ja) * 2009-04-20 2014-04-16 住友電気工業株式会社 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
JP5370393B2 (ja) 2011-03-03 2013-12-18 住友電気工業株式会社 化合物半導体単結晶基板
JP2012190918A (ja) * 2011-03-09 2012-10-04 Sumitomo Metal Mining Co Ltd 表面粗さ測定装置
US8605428B2 (en) * 2011-07-01 2013-12-10 Intel Corporation Apparatus, system and method for concealed venting thermal solution
CN105755534B (zh) * 2011-08-05 2019-01-08 住友电气工业株式会社 衬底、半导体器件及其制造方法
US9324449B2 (en) * 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
WO2014055752A1 (en) * 2012-10-04 2014-04-10 Sunedison, Inc. Uv treatment of polished wafers
JP2014157979A (ja) 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2015126003A (ja) 2013-12-25 2015-07-06 日立金属株式会社 化合物半導体ウェハの製造方法
WO2016129172A1 (ja) * 2015-02-09 2016-08-18 住友電気工業株式会社 インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831435B (zh) * 2022-10-24 2024-02-01 台亞半導體股份有限公司 基板研磨方法

Also Published As

Publication number Publication date
JP6508373B2 (ja) 2019-05-08
US20200041247A1 (en) 2020-02-06
TWI701709B (zh) 2020-08-11
EP3258481A1 (en) 2017-12-20
TW201638995A (zh) 2016-11-01
JP2019145812A (ja) 2019-08-29
JPWO2016129172A1 (ja) 2017-04-27
CN107112201B (zh) 2020-07-28
US20170363406A1 (en) 2017-12-21
JP6296177B2 (ja) 2018-03-20
US10663277B2 (en) 2020-05-26
EP4174913A1 (en) 2023-05-03
US10473445B2 (en) 2019-11-12
EP3258481A4 (en) 2018-09-19
CN111952150B (zh) 2023-06-20
CN111952150A (zh) 2020-11-17
CN107112201A (zh) 2017-08-29
WO2016129172A1 (ja) 2016-08-18
JP2018133571A (ja) 2018-08-23
TWI667687B (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
TWI667687B (zh) 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法
TWI478228B (zh) Silicon wafer manufacturing method
TWI722923B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
TWI722922B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
TWI735256B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
US10395933B2 (en) Method for manufacturing semiconductor wafer
JP6013410B2 (ja) Ｇａ２Ｏ３系単結晶基板
JP4244411B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6477990B1 (ja) Ｉｉｉ−ｖ族化合物半導体基板およびエピタキシャル層付ｉｉｉ−ｖ族化合物半導体基板
JP2012114138A (ja) シリコンウェーハのエピタキシャル成長方法
JP2007214368A (ja) Ｍｏｖｐｅ用化合物半導体ウェハ、その製造方法及びｍｏｖｐｅ用化合物半導体エピタキシャルウェハの製造方法
JP6706705B2 (ja) Ｇａ２Ｏ３系単結晶基板
CN116988156A (zh) 一种氧化镓衬底及其制备方法
WO2020136973A1 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
JP6505995B2 (ja) Ｇａ２Ｏ３系単結晶基板