JP2009182126A - 化合物半導体基板の加工方法および化合物半導体基板 - Google Patents
化合物半導体基板の加工方法および化合物半導体基板 Download PDFInfo
- Publication number
- JP2009182126A JP2009182126A JP2008019325A JP2008019325A JP2009182126A JP 2009182126 A JP2009182126 A JP 2009182126A JP 2008019325 A JP2008019325 A JP 2008019325A JP 2008019325 A JP2008019325 A JP 2008019325A JP 2009182126 A JP2009182126 A JP 2009182126A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor substrate
- polishing
- substrate
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】基板の反り量を低減できる化合物半導体基板の加工方法を提供する。
【解決手段】この化合物半導体基板の加工方法は、化合物半導体基板1の研磨面2と反対側の裏面3を、平面形状が円形状の研磨プレート11に貼り付ける工程を備える。また、研磨プレート11を回転させる工程を備える。また、研磨面2を研磨定盤に接触させて研磨する工程を備える。そして、貼り付ける工程では、研磨面2の凸部分4を、研磨する工程で相対的に大きな研磨荷重が加えられる研磨プレート11の位置、つまり研磨プレート11の径方向の中心側および最外周側に配置する。
【選択図】図7
【解決手段】この化合物半導体基板の加工方法は、化合物半導体基板1の研磨面2と反対側の裏面3を、平面形状が円形状の研磨プレート11に貼り付ける工程を備える。また、研磨プレート11を回転させる工程を備える。また、研磨面2を研磨定盤に接触させて研磨する工程を備える。そして、貼り付ける工程では、研磨面2の凸部分4を、研磨する工程で相対的に大きな研磨荷重が加えられる研磨プレート11の位置、つまり研磨プレート11の径方向の中心側および最外周側に配置する。
【選択図】図7
Description
この発明は、化合物半導体基板の加工方法および化合物半導体基板に関し、特に、異方性を有する化合物半導体基板の加工方法および化合物半導体基板に関する。
光デバイスや電子デバイスなどの半導体装置を製造する場合には、一般に半導体基板をチャンバ(反応室)内で加熱し、加熱の間に様々な化学および物理処理を実行する。たとえば、基板上へのエピタキシャル層の形成は、チャンバ内に原料ガスを供給し、加熱された基板の表面に原料ガス成分を原料とした膜をエピタキシャル成長させることにより行なわれる。
このような場合には、半導体装置の信頼性および品質の確保ならびに歩留り向上のため、基板の温度分布の均一化が重要視されている。このとき、基板の反り量が大きいと、基板を保持するサセプタから基板への熱伝達が不均一となるため、基板表面の温度分布も不均一となる。そのため、基板表面に形成されるエピタキシャル層の組成も不均一となる。
また、加熱した状態で基板表面にエピタキシャル成長により半導体膜を形成した後に、室温まで温度降下させると、半導体膜側と基板側とに生じる歪によって、基板の反りが誘起される。基板の反り量が大きくなると基板が割れる可能性がある。
したがって、半導体膜積層のために基板を加熱する前に、基板の反り量をできる限り小さくしておくことが重要である。一般に基板の反り量を低減させるには、基板を結晶から切り出すスライスプロセスでの改善が最も寄与率が高いとされていた。したがって、従来技術の枠組みでも、スライスプロセスでの技術開発に重点が置かれている。スライスプロセスの改善によって基板の反り量を低減させる技術は、たとえば特許文献1および2に提案されている。
特開2002−18831号公報
特開2003−340708号公報
しかしながら、スライスプロセスの改善による基板の反り量の低減だけでは、必ずしも十分に反り量が低減できない場合がある。そのような場合には、スライス後の基板を研磨することにより、反り量の低減を図っている。研磨は、セラミックまたはガラス製の研磨プレートに基板を複数枚貼り付けた後、研磨布に基板をこすりつけて行なわれる。
現状、基板が幾何学的に同じ向きに統一されて、または、基板に形成されたオリエンテーションフラットの向きを研磨プレートの径方向に揃えるなどして、研磨プレートへの基板の貼り付けが行なわれている。しかし、研磨後の基板の反りは必ずしも芳しくなく、基板の反り量低減のためには更なる改良の余地がある。
それゆえに、この発明の主たる目的は、基板の反り量を低減できる化合物半導体基板の加工方法を提供することである。また、この発明の他の目的は、上記加工方法によって反り量が改善された、化合物半導体基板を提供することである。
この発明に係る化合物半導体基板の加工方法は、化合物半導体基板の研磨面と反対側の面を、平面形状が円形状の研磨プレートに貼り付ける工程を備える。また、研磨プレートを回転させる工程を備える。また、研磨面を研磨定盤に接触させて研磨する工程を備える。そして、貼り付ける工程では、研磨面の凸部分を、研磨する工程で相対的に大きな研磨荷重が加えられる前記研磨プレートの位置に配置する。
化合物半導体基板には異方性がある。異方性とは、通常、方向によって性質が異なることをいうが、本明細書では特に、基板の面方位による硬度の違いを指すものとする。一般に、[011]方向と[0−11]方向とにおいて、結晶の硬さ(ビッカース硬度)に違いがある。特に、閃亜鉛鉱型(Zinc blend)結晶構造を有するGaAsのシリコンドープ品では、異方性が大きい。この異方性によって、基板には鞍型状の反りが発生する。
化合物半導体で鞍型の反りが発生するメカニズムについて詳述した文献はないが、一般には、材料による転位(刃状転位、らせん転位)の入り方の違いによるもの、また、転位に関連した破壊靭性の方位依存性によるものが原因になっているものといわれている。同じ材料でもドーパントが異なれば、鞍型反りの状態も変化する。結晶からウェハを切り出し、整形加工を経てラッピングで厚さ調整を行ない、最終鏡面(無ひずみ面)に仕上げる、一連の加工プロセスにおいて、加工中に加工変質層が入る、つまり加工により表面層が材質的に変化することによって、異方性に基づく鞍型反りが発生する。
本発明では、鞍型状反りに着目して、基板の反り量を改善する。つまり、鞍型状反りが発生している基板では、相対的に大きな研磨荷重が加えられ研磨されやすい研磨プレートの位置、つまり研磨プレートにおいて基板の研磨量の多い位置に、研磨される対象の面である研磨面において凸状になっている部分を優先的に配置するようにして、研磨プレートに基板を貼り付ける。このようにすれば、鞍型状に反っている基板の、より大きく反っている部分をより多く研磨することができ、その結果、研磨後の基板の反り量を軽減することができる。
上記加工方法において好ましくは、研磨面は、化合物半導体基板の(100)面である。貼り付ける工程では、化合物半導体基板の[011]方向が研磨プレートの径方向に沿い、[0−11]方向が研磨プレートの周方向に沿うように、化合物半導体基板を研磨プレートに貼り付ける。
研磨面が化合物半導体基板の(100)面である場合には、[011]方向が研磨面において凸状になっている。一方、[011]方向と直交する[0−11]方向は研磨面において凹んでいる。そこで、基板の[011]方向が、基板の研磨量がより大きくなる方向である研磨プレートの径方向に沿うように配置して、基板を研磨プレートに貼り付ける。このように結晶の異方性方向に着目し、その方向を統一するように基板を研磨プレートに貼り付け研磨加工することにより、鞍型状に反っている基板の、より大きく反っている部分をより多く研磨することができる。よって、研磨後の基板の反り量を効率的に軽減することができる。
上記加工方法において好ましくは、研磨面は、化合物半導体基板の(−100)面である。貼り付ける工程では、化合物半導体基板の[0−11]方向が研磨プレートの径方向に沿い、[011]方向が研磨プレートの周方向に沿うように、化合物半導体基板を前記研磨プレートに貼り付ける。
研磨面が化合物半導体基板の(−100)面である場合には、[0−11]方向が研磨面において凸状になっている。一方、[0−11]方向と直交する[011]方向は研磨面において凹んでいる。そこで、基板の[0−11]方向が、基板の研磨量がより大きくなる方向である研磨プレートの径方向に沿うように配置して、基板を研磨プレートに貼り付ける。このように結晶の異方性方向に着目し、その方向を統一するように基板を研磨プレートに貼り付け研磨加工することにより、鞍型状に反っている基板の、より大きく反っている部分をより多く研磨することができる。よって、研磨後の基板の反り量を効率的に軽減することができる。
上記加工方法において好ましくは、化合物半導体基板は、GaAs(ヒ化ガリウム)、InP(リン化インジウム)、ZnSe(セレン化亜鉛)のいずれかの基板である。これらの化合物半導体は立方晶閃亜鉛鉱型結晶構造をとる。GaAsにSiをドープしたものは最も顕著な異方性を示す傾向がある。InP他の化合物半導体基板についても、異方性があり鞍型状の反りが存在すると考えられる。よって、鞍型状に反っているGaAsなどの化合物半導体基板の、より大きく反っている部分をより多く研磨することにより、研磨後の基板の反り量を軽減することができる。
上記加工方法において好ましくは、研磨面は、化合物半導体基板の(0001)面である。貼り付ける工程では、化合物半導体基板の[11−20]方向が研磨プレートの径方向に沿い、[1−100]方向が研磨プレートの周方向に沿うように、化合物半導体基板を前記研磨プレートに貼り付ける。
研磨面が化合物半導体基板の(0001)面である場合には、[11−20]方向が研磨面において凸状になっている。一方、[11−20]方向と直交する[1−100]方向は研磨面において凹んでいる。そこで、基板の[11−20]方向が、基板の研磨量がより大きくなる方向である研磨プレートの径方向に沿うように配置して、基板を研磨プレートに貼り付ける。このように結晶の異方性方向を統一するように基板を研磨プレートに貼り付け研磨加工することにより、鞍型状に反っている基板の、より大きく反っている部分をより多く研磨することができる。よって、研磨後の基板の反り量を効率的に軽減することができる。
上記加工方法において好ましくは、化合物半導体基板は、GaN(窒化ガリウム)、AlN(窒化アルミニウム)、およびSiC(炭化ケイ素)のいずれかの基板である。これらの化合物半導体は六方晶ウルツ鉱型結晶構造をとる。GaN、AlN、SiCなどの化合物半導体基板についても、異方性があり鞍型状の反りが存在すると考えられる。よって、鞍型状に反っているGaNなどの化合物半導体基板の、より大きく反っている部分をより多く研磨することにより、研磨後の基板の反り量を軽減することができる。
この発明に係る化合物半導体基板は、直径が3インチ以上4インチ以下であって、Warpの平均値が3μm以下、標準偏差が0.7μm以下である。化合物半導体基板は、片面のみ鏡面研磨されている。基板の鏡面研磨されていない非研磨面である裏面は、スライスやラッピングなどの機械加工された面であり、面粗さは5点算術平均粗さ(Ra)が0.5μm以上3.0μm以下程度の、梨地状の面である。従来、直径が3インチ以上4インチ以下である、片面鏡面研磨された化合物半導体基板では、Warpの値が3μm以下である基板の発生頻度はきわめて低く数%程度であった。この発明によれば、上記の加工方法によって、Warpの平均値が3μm以下であって、かつ標準偏差が0.7μm以下とばらつきも小さい、片面のみ鏡面研磨された化合物半導体基板を得ることができる。
この発明の化合物半導体基板の加工方法によると、基板の反り量を低減することができる。
以下、図面に基づいてこの発明の実施の形態を説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
(実施の形態1)
図1は、この発明の化合物半導体基板の加工方法を説明する流れ図である。図1を参照して、化合物半導体基板の加工方法を説明する。図1に示すように、まず工程(S10)において、化合物半導体の結晶原料よりバルク単結晶成長により得られた化合物半導体単結晶インゴットを、板状に切断(スライス)する。たとえば、内周刃式切断機やマルチワイヤソーを用いて、インゴットをスライスすることができる。次に工程(S20)において、スライス後の基板周囲の角張りを削り落とす、円形加工(ベベリング)、ヘキカイ加工が行なわれる。
図1は、この発明の化合物半導体基板の加工方法を説明する流れ図である。図1を参照して、化合物半導体基板の加工方法を説明する。図1に示すように、まず工程(S10)において、化合物半導体の結晶原料よりバルク単結晶成長により得られた化合物半導体単結晶インゴットを、板状に切断(スライス)する。たとえば、内周刃式切断機やマルチワイヤソーを用いて、インゴットをスライスすることができる。次に工程(S20)において、スライス後の基板周囲の角張りを削り落とす、円形加工(ベベリング)、ヘキカイ加工が行なわれる。
次に工程(S30)において、円形加工後の基板の両面を同時に加工して、基板を所定の厚み、平坦性、表面粗さに加工する、両面ラッピングが行なわれる。両面ラッピングにより基板の表裏両面が同等に加工され、基板に加工ダメージが入ると、基板の異方性によって、基板には鞍型状の反りが発生する。
図2は、加工対象である化合物半導体基板の平面図である。図3は、図2に示す化合物半導体基板の斜視図である。図4は、図2に示すIV−IV線による化合物半導体基板の断面図である。図5は、図2に示すV−V線による化合物半導体基板の断面図である。
図2には、加工対象である化合物半導体基板1の、両面ラッピングによる基板間の厚さばらつき調整後、欠陥の除去および表面粗さの軽減のためのエッチングが行なわれた後の状態であって、研磨される面である研磨面2が示されている。両面ラッピング中に鞍型状反りが発生し、鞍型状反りの凸部分が加工されるため、両面ラッピング直後の基板は逆鞍型形状を呈する。その後エッチングにより加工ダメージを除去すると、基板は鞍型形状に戻る。図3は、化合物半導体基板1の鞍型状反りを誇張して示すために、化合物半導体基板1の厚みは無視して描いた図となっている。化合物半導体基板1が鞍型状に反っているために、図3では、研磨面2と反対側の面である裏面3の一部が見えている。
図2および図3には、反り状態を+、−の符号で示す。+、−の符号は、鞍型状反りの凸、凹状態をそれぞれ表している。化合物半導体基板1は、+符号が付されている凸部分4では、研磨面2が凸状となるように反っており、−符号が付されている凹部分5では、研磨面2が凹状となるように反っている。つまり、図4に示す、凹部分5同士を結ぶ図2のIV−IV線における断面では、基板1の研磨面2の中心部付近は、基板1の外周部の凹部分5に対して凸である形状となっている。一方、図5に示す、凸部分4同士を結ぶ図2のV−V線における断面では、基板1の研磨面2の中心部付近は、基板1の外周部の凸部分4に対して凹んでいる形状となっている。
化合物半導体基板1は、GaAsにシリコン(Si)をドープしたものとすることができる。GaAsにSiをドープした化合物半導体基板1では、鞍型状反りが特に顕著に現れる。但し、ドープされていないGaAs、P型ZnをドープしたGaAsでも、程度は小さいものの同様の鞍型状反りを示す。また、InP、ZnSeなどの他の化合物半導体についても同様に、鞍型状反りが存在するものと考えられる。
図1に戻って、次に工程(S40)において、化合物半導体基板1を研磨プレートに貼り付ける。図6および図7は、化合物半導体基板を研磨プレートに貼り付けた状態を示す模式図である。図6は、研磨プレート11を、化合物半導体基板1が貼り付けられている面側からみた状態を示す。図7は、一枚の化合物半導体基板1に着目し、化合物半導体基板1の鞍型状反りの形状と研磨プレート11へ貼り付ける方向との関係を、鞍型状反りを誇張して示す図となっている。
図6に示すように、化合物半導体基板1は、研磨面2と反対側の裏面3が平面形状円形状の研磨プレート11に貼り付けられている。化合物半導体基板1は研磨プレート11に裏面3が貼り付けられ、研磨面2を研磨定盤に接触させて片面の研磨面2のみが研磨される、片面研磨方式によって研磨される。研磨プレート11は、セラミックまたはガラス製のものを使用することができる。
また、図6に示すように、複数枚の化合物半導体基板1は、研磨面2の凸部分4が研磨プレート11の径方向に沿うように配置され、また研磨面2の凹部分5が研磨プレート11の周方向に沿うように配置されて、研磨プレート11に貼り付けられている。よって、図7に示すように、研磨プレート11の径方向においては、化合物半導体基板1の裏面3の中心部は研磨プレート11に接触するが、化合物半導体基板1の外周部に相当する凸部分4では、裏面3と研磨プレート11との密着度が弱く、凸部分4が研磨プレート11の表面から離れる方向に浮き上がっている。一方、研磨プレート11の周方向においては、化合物半導体基板1の外周部の凹部分5が研磨プレート11とよく密着しているため、逆に沈み込んでいる。
したがって、化合物半導体基板1の研磨面2では、凸部分4が最も研磨プレート11の表面から離れた部分となっている。凸部分4が、研磨プレート11の径方向の、中心側または外周側に位置するように、化合物半導体基板1は研磨プレート11に貼り付けられる。
図1に戻って、次に工程(S50)において、化合物半導体基板1の貼り付けられた研磨プレート11を回転させる。次に工程(S60)において、研磨プレート11とは独立に研磨定盤を回転させ、互いに独立して回転する研磨定盤と研磨プレート11とを接近させて、化合物半導体基板1の研磨面2を研磨定盤に接触させ、研磨面2を研磨する。
ここで、研磨プレート11に加えられる研磨荷重について説明する。図8は、研磨プレートの中心部に相対的に大きな研磨荷重が加えられる例について示す模式図である。図9は、研磨プレートの外周部に相対的に大きな研磨荷重が加えられる例について示す模式図である。
図8では、研磨プレート11の、化合物半導体基板1が貼り付けられる側と反対側の中心部において、エアシリンダ12が設けられている。研磨プレート11の化合物半導体基板1が貼り付けられる面に対向する位置には、図示しない研磨定盤が備えられている。化合物半導体基板1の研磨面2を研磨するときには、エアシリンダ12が作動し、研磨プレート11が研磨定盤へ向かう方向に荷重Wが加えられる。エアシリンダ12が研磨プレート11の中心部に荷重Wを加えるので、研磨プレート11には径方向に荷重分布が生じ、中心部側に相対的に大きな研磨荷重が加えられる。この研磨荷重のため、化合物半導体基板1の研磨のされ方に特徴が出る。つまり、図8に示す例では、化合物半導体基板1は、研磨プレート11の径方向の中心側(内側)に配置された部分が、最も多く研磨されることになる。
図9では、研磨プレート11の、化合物半導体基板1が貼り付けられる側と反対側の中心部において、リング状錘13が設けられている。研磨プレート11の化合物半導体基板1が貼り付けられる面に対向する位置には、図示しない研磨定盤が備えられている。化合物半導体基板1の研磨面2を研磨するときには、リング状錘13の自重によって、研磨プレート11が研磨定盤へ向かう方向に荷重Wが加えられる。リング状錘13が研磨プレート11の外周部に荷重を加え、また、研磨プレート11の回転による研磨定盤と研磨面2との相対速度は研磨プレート11の最外周部で最大となることにより、研磨プレート11には、外周部側に相対的に大きな研磨荷重が加えられる。よって、図9に示す例では、化合物半導体基板1は、研磨プレート11の径方向の外周側(外側)に配置された部分が、最も多く研磨されることになる。
そこで、図8または図9に示すように研磨荷重が加えられる場合には、図6および図7を参照して説明した通り、化合物半導体基板1の研磨面2の凸部分4を、相対的に大きな研磨荷重が加えられる研磨プレート11の径方向の中心側(内側)または外周側(外側)に配置するように、化合物半導体基板1を研磨プレート11に貼り付けることができる。このようにすれば、化合物半導体基板1の研磨面2において最も凸となっている(すなわち、反り量の大きい)凸部分4を、より多く研磨することができることになる。したがって、鞍型状に反っている化合物半導体基板1の、より大きく反っている部分である凸部分4をより多く研磨することができる。
このとき、化合物半導体基板1の研磨面2を(100)面とするように、化合物半導体基板1を調製することができる。研磨面2が化合物半導体基板1の(100)面である場合には、[011]方向および[0−1−1]方向が、研磨面2において凸状になっている凸部分4である。一方、[011]方向と直交する、[0−11]方向および[01−1]方向は、研磨面2において凹んでいる凹部分5となる。
そこで、化合物半導体基板1の[011]方向が、研磨量がより大きくなる方向である研磨プレート11の径方向に沿い、[0−11]方向が研磨プレート11の周方向に沿うように配置して、化合物半導体基板1を研磨プレート11に貼り付ける。つまり、化合物半導体基板1の[011]方向が、研磨プレート11の径方向の内側(中心側)または外側(外周側)を向くように、異方性方向を統一して化合物半導体基板1を研磨プレート11に貼り付ける。これにより、鞍型状に反っている化合物半導体基板1の、より大きく反っている部分である凸部分4をより多く研磨することができる。よって、研磨後の化合物半導体基板1の反り量を、効率的に軽減することができる。
なお、化合物半導体基板1の[011]方向が研磨プレート11の径方向と一致するように化合物半導体基板1を研磨プレート11に貼り付けることが最も好ましい。しかし、化合物半導体基板1の[011]方向が研磨プレート11の径方向と完全に一致せず、化合物半導体基板1の[011]方向は研磨プレート11の径方向に対し所定の角度(たとえば±20°以内、より好ましくは±10°以内)で傾斜していてもよい。上記傾斜の角度が±20°以内であれば、鞍型状に反っている化合物半導体基板1の、より大きく反っている部分をより多く研磨することができる効果が、同様に得られる。より効率的な研磨のためには、上記傾斜の角度が±10°以内であるのが好ましい。
図1に戻って、次に工程(S70)において、後処理として化合物半導体基板1を研磨プレート11から剥離し、その後化合物半導体基板1は洗浄される。このようにして、化合物半導体基板1の加工が完了する。
以上説明したように、この発明の化合物半導体基板1の加工方法では、研磨プレート11に化合物半導体基板1を貼り付け、鞍型状反りが発生しているGaAsシリコンドープ品などの、化合物半導体基板1を研磨する。このとき、相対的に大きな研磨荷重が加えられ研磨されやすい研磨プレート11の位置、つまり研磨プレート11において化合物半導体基板1の研磨量の多い位置に、研磨される対象の面である研磨面2において凸状になっている部分である凸部分4を優先的に配置する。
このようにすれば、鞍型状に反っている化合物半導体基板1の、より大きく反っている凸部分4をより多く研磨することができるので、研磨後の化合物半導体基板1の反り量を軽減することができる。
研磨後の化合物半導体基板1の表面には、複数層の半導体の薄膜(エピタキシャル層)が積層され、活性層をもった光デバイス、電子デバイスなどが形成される。たとえば、AlGaAs、AlGaInPなどの三元、四元の薄膜が形成される。薄膜の形成は、たとえば800℃程度の温度雰囲気中における気相成長によって行なわれる。このとき、反り量の軽減した化合物半導体基板1を用い、かつ、加熱時にサセプタ(基板保持具)に接触する側の化合物半導体基板1の裏面3は、鏡面研磨されていない機械加工された面であり表面粗さの大きな梨地状の面であるので、輻射および伝導による化合物半導体基板1への熱伝達を均一化することができる。つまり、化合物半導体基板1を加熱するときの表面温度分布を均一化することができるので、化合物半導体基板1表面に形成されるエピタキシャル層の組成を均一化することができる。その結果、たとえば活性層の発光波長を均一化させることができ、デバイスの信頼性および品質の確保ならびに歩留り向上を達成することができる。
また、GaAsを化合物半導体基板1として用い、その表面上にAlGaAs、AlGaInPなどの薄膜が形成される場合、薄膜はGaAsより格子定数が小さい。そのため、800℃に加熱した後室温まで降下させると、薄膜側に引っ張り歪が残り、逆に基板側には圧縮歪が生じて、歪による基板の反りが誘起される。基板の反り量が大きくなると、基板が割れたり、基板を保持し回転するサセプタから基板が飛び出したりする可能性がある。その場合、反り量の軽減した化合物半導体基板1を用いることにより、化合物半導体基板1の割れなどの不具合の発生を抑制することができる。
なお、化合物半導体基板1の反り量は、Warpによって評価することができる。図10は、Warpの定義について説明するための模式図である。Warpとは、非吸着時の基板において、基板中心部における基準面(Three point focal plane)からの最高値と最低値とを合わせた距離である。つまり、図10に示す吸着固定されていない状態の化合物半導体基板1で、化合物半導体基板1の中心部における、化合物半導体基板1の自重による変形成分を補正した基準面FPを考える。基準面FPよりも下側に位置する研磨面2の表面において基準面FPから最も離れた点と、基準面FPとの距離を、Daとする。基準面FPよりも上側に位置する研磨面2の表面において基準面FPから最も離れた点と、基準面FPとの距離を、Dbとする。そのときWarpは次式で表される。
Warp=Da+Db
このようなWarpの測定値は、常に正の値となる。
Warp=Da+Db
このようなWarpの測定値は、常に正の値となる。
実施の形態1で説明した化合物半導体基板1の加工方法では、研磨プレート11への化合物半導体基板1の貼り付け方向を調整することによって、化合物半導体基板1のWarpを、貼り付け方向を調整しない場合と比較して大幅に低減することができる。直径3インチの基板の場合、たとえば基板の表面の約15万ポイントを測定して、Warpを求めることができる。
(実施の形態2)
図11は、実施の形態2の化合物半導体基板の平面図である。図12は、実施の形態2の化合物半導体基板を研磨プレートに貼り付けた状態を示す模式図である。実施の形態2では、化合物半導体基板1の研磨面2が(−100)面である点で実施の形態1とは異なっている。
図11は、実施の形態2の化合物半導体基板の平面図である。図12は、実施の形態2の化合物半導体基板を研磨プレートに貼り付けた状態を示す模式図である。実施の形態2では、化合物半導体基板1の研磨面2が(−100)面である点で実施の形態1とは異なっている。
研磨面2が化合物半導体基板1の(−100)面である場合には、[0−11]方向および[01−1]方向が、研磨面2において凸状になっている凸部分4である。一方、[0−11]方向と直交する、[011]方向および[0−1−1]方向は、研磨面2において凹んでいる凹部分5となる。
そこで、化合物半導体基板1の[0−11]方向が、研磨量がより大きくなる方向である研磨プレート11の径方向に沿い、[011]方向が研磨プレート11の周方向に沿うように配置して、化合物半導体基板1を研磨プレート11に貼り付ける。つまり、化合物半導体基板1の[0−11]方向が、研磨プレート11の径方向の内側(中心側)または外側(外周側)を向くように、異方性方向を統一して化合物半導体基板1を研磨プレート11に貼り付ける。これにより、鞍型状に反っている化合物半導体基板1の、より大きく反っている部分である凸部分4をより多く研磨することができる。よって、研磨後の化合物半導体基板1の反り量を、効率的に軽減することができる。
なお、実施の形態1および2の説明においては、立方晶閃亜鉛鉱型結晶構造を有するGaAsシリコンドープ品を例にして説明したが、この発明の加工方法は、たとえばGaN、AlN、SiCなどの六方晶ウルツ鉱型結晶構造を有する化合物半導体基板にも、同様に適用できる。六方晶をとる化合物半導体基板では、研磨面が化合物半導体基板の(0001)面であり、[11−20]方向が研磨面において凸状になっている。一方、[11−20]方向と直交する[1−100]方向は研磨面において凹んでいる。
そこで、図1に示す化合物半導体基板の加工方法を用いて六方晶の化合物半導体基板を加工する場合、化合物半導体基板1の研磨面2を研磨する工程(S60)において、基板の[11−20]方向が、基板の研磨量がより大きくなる方向である研磨プレートの径方向に沿うように配置して、基板を研磨プレートに貼り付ける。これにより、六方晶をとる化合物半導体基板のより大きく反っている部分をより多く研磨することができるので、研磨後の基板の反り量を効率的に軽減することができる。
以下、この発明の実施例について説明する。この発明の化合物半導体基板の加工方法によって、研磨プレートへの化合物半導体基板の貼り付け方向を調整して研磨した基板のWarpを計測する実験を行なった。また、研磨プレートへの化合物半導体基板の貼り付け方向を調整せずに研磨した基板のWarpを、比較例として計測した。
実施例の化合物半導体基板は以下のように加工した。まず、GaAs種結晶から結晶成長した後に加熱処理により熱歪みを除去した、GaAs単結晶インゴットを、マルチワイヤソーなどにより板状にスライス(切断)して、GaAs基板を作製した。インゴットには、スライスする前に、スライス後の基板の面方位を揃えるためのオリエンテーションフラットやノッチを形成することができる。次にスライスされたGaAs基板の形状加工として、基板周囲の面取り(ベベリング)を行なった。続いて、アルミナ、セリア、ベンガラなどの砥粒を使用したGaAs基板両面の機械的研磨(ラッピング)によりGaAs基板の厚さ調整を行ない、さらに基板表面の欠陥の除去および表面粗さの軽減のために基板表面を溶解するエッチングを行なった。
このようにして得られたGaAs基板を、異方性向きを統一して、研磨プレートに貼り付けた。つまり、両面ラッピングおよびエッチングを施されたGaAs基板には鞍型状の反りが発生しており、鞍型状に反っているGaAs基板のより大きく反っている凸部分をより多く研磨できる研磨プレートの位置に、凸部分を配置して、GaAs基板を研磨プレートに貼り付けた。そして、研磨プレートと研磨定盤とを各々独立に回転させ、GaAs基板の片面のみの鏡面研磨を行なった。片面鏡面研磨後のGaAs基板を研磨プレートから剥離し、洗浄により不純物などを除去し、乾燥させた後にGaAs基板のWarpの計測を実施した。
また、比較例の化合物半導体基板は、実施例と同じGaAs基板とし、研磨プレートへの貼り付け時に異方性向きを統一せず貼り付けた点のみ異なる条件とした。実施例、比較例ともに3インチ、4インチおよび6インチのGaAs基板をそれぞれ50サンプル準備し、各サンプルについて基板表面の約15万ポイントを測定してWarpを求め、50サンプルのWarpの平均値および標準偏差を算出した。化合物半導体基板1の厚みは、研磨プレートへ貼り付けた状態で500±15μmの範囲とした。結果を表1に示す。
表1に示すように、実施例のGaAs基板では、Warpの平均値が3.8μm以下であり、標準偏差は0.7μm以下であった。直径が3インチおよび4インチの場合には、Warpの平均値は2.9μm以下であって標準偏差は0.5μmと、より好ましい結果が得られた。これに対し、比較例のGaAs基板では、Warpの平均値はいずれも6.5μm以上であり、標準偏差は1.2μmであった。
つまり、実施例、比較例ともに、両面ラッピング後のGaAs基板の片面のみを研磨して鏡面としており、鏡面研磨される研磨面と反対側の裏面は、ラッピング加工後の機械加工された面であり、梨地状の面である。このような片面研磨方式の場合、研磨プレートへの貼り付け時に異方性向きを統一せず貼り付ける従来の加工方法では、Warpの値が3μm以下である基板も存在するがその発生頻度はきわめて低く数%程度であって、その結果Warpの平均値を3μm以下にすることはできない。また標準偏差がより大きいことから、Warpの値のばらつきも大きかった。
これに対し、本発明の加工方法によって研磨された、直径が3インチ以上4インチ以下であるGaAs基板では、Warpの平均値が3μm以下であり、従来と比較し大幅に低減させることができる。Warpが劇的に改善しているために、基板加熱時の表面温度分布を均一化でき、そのため基板表面に形成されるエピタキシャル層の膜質を均一化できるので、デバイスの信頼性および品質の向上を達成することができる。かつ、標準偏差も0.7μmと小さくなっており、Warpの値のばらつきが小さくなっていることより、歩留りの向上をも達成できるGaAs基板を得ることができることが示された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。この発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 化合物半導体基板、2 研磨面、3 裏面、4 凸部分、5 凹部分、11 研磨プレート、12 エアシリンダ、13 リング状錘。
Claims (7)
- 化合物半導体基板の研磨面と反対側の面を、平面形状が円形状の研磨プレートに貼り付ける工程と、
前記研磨プレートを回転させる工程と、
前記研磨面を研磨定盤に接触させて研磨する工程とを備える、化合物半導体基板の加工方法において、
前記貼り付ける工程では、前記研磨面の凸部分を、前記研磨する工程で相対的に大きな研磨荷重が加えられる前記研磨プレートの位置に配置する、化合物半導体基板の加工方法。 - 前記研磨面は、前記化合物半導体基板の(100)面であって、
前記貼り付ける工程では、前記化合物半導体基板の[011]方向が前記研磨プレートの径方向に沿い、[0−11]方向が前記研磨プレートの周方向に沿うように、前記化合物半導体基板を前記研磨プレートに貼り付ける、請求項1に記載の化合物半導体基板の加工方法。 - 前記研磨面は、前記化合物半導体基板の(−100)面であって、
前記貼り付ける工程では、前記化合物半導体基板の[0−11]方向が前記研磨プレートの径方向に沿い、[011]方向が前記研磨プレートの周方向に沿うように、前記化合物半導体基板を前記研磨プレートに貼り付ける、請求項1に記載の化合物半導体基板の加工方法。 - 前記化合物半導体基板は、GaAs、InP、およびZnSeのいずれかの基板である、請求項1から請求項3のいずれかに記載の化合物半導体基板の加工方法。
- 前記研磨面は、前記化合物半導体基板の(0001)面であって、
前記貼り付ける工程では、前記化合物半導体基板の[11−20]方向が前記研磨プレートの径方向に沿い、[1−100]方向が前記研磨プレートの周方向に沿うように、前記化合物半導体基板を前記研磨プレートに貼り付ける、請求項1に記載の化合物半導体基板の加工方法。 - 前記化合物半導体基板は、GaN、AlN、およびSiCのいずれかの基板である、請求項5に記載の化合物半導体基板の加工方法。
- 直径が3インチ以上4インチ以下であって、Warpの平均値が3μm以下、標準偏差が0.7μm以下である、片面のみ鏡面研磨された、化合物半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008019325A JP2009182126A (ja) | 2008-01-30 | 2008-01-30 | 化合物半導体基板の加工方法および化合物半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008019325A JP2009182126A (ja) | 2008-01-30 | 2008-01-30 | 化合物半導体基板の加工方法および化合物半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009182126A true JP2009182126A (ja) | 2009-08-13 |
Family
ID=41035870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008019325A Withdrawn JP2009182126A (ja) | 2008-01-30 | 2008-01-30 | 化合物半導体基板の加工方法および化合物半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009182126A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011062774A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Epson Corp | 定盤セット、研磨装置および研磨方法 |
WO2013061788A1 (ja) * | 2011-10-24 | 2013-05-02 | 住友電気工業株式会社 | 炭化珪素基板の製造方法および炭化珪素基板 |
US8860040B2 (en) | 2012-09-11 | 2014-10-14 | Dow Corning Corporation | High voltage power semiconductor devices on SiC |
US8940614B2 (en) | 2013-03-15 | 2015-01-27 | Dow Corning Corporation | SiC substrate with SiC epitaxial film |
US9018639B2 (en) | 2012-10-26 | 2015-04-28 | Dow Corning Corporation | Flat SiC semiconductor substrate |
US9017804B2 (en) | 2013-02-05 | 2015-04-28 | Dow Corning Corporation | Method to reduce dislocations in SiC crystal growth |
US9279192B2 (en) | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
WO2016129172A1 (ja) * | 2015-02-09 | 2016-08-18 | 住友電気工業株式会社 | インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法 |
US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
-
2008
- 2008-01-30 JP JP2008019325A patent/JP2009182126A/ja not_active Withdrawn
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011062774A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Epson Corp | 定盤セット、研磨装置および研磨方法 |
WO2013061788A1 (ja) * | 2011-10-24 | 2013-05-02 | 住友電気工業株式会社 | 炭化珪素基板の製造方法および炭化珪素基板 |
US8860040B2 (en) | 2012-09-11 | 2014-10-14 | Dow Corning Corporation | High voltage power semiconductor devices on SiC |
US9337277B2 (en) | 2012-09-11 | 2016-05-10 | Dow Corning Corporation | High voltage power semiconductor device on SiC |
US9018639B2 (en) | 2012-10-26 | 2015-04-28 | Dow Corning Corporation | Flat SiC semiconductor substrate |
US9165779B2 (en) | 2012-10-26 | 2015-10-20 | Dow Corning Corporation | Flat SiC semiconductor substrate |
US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
US9017804B2 (en) | 2013-02-05 | 2015-04-28 | Dow Corning Corporation | Method to reduce dislocations in SiC crystal growth |
US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
US8940614B2 (en) | 2013-03-15 | 2015-01-27 | Dow Corning Corporation | SiC substrate with SiC epitaxial film |
US9279192B2 (en) | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
US10002760B2 (en) | 2014-07-29 | 2018-06-19 | Dow Silicones Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
JPWO2016129172A1 (ja) * | 2015-02-09 | 2017-04-27 | 住友電気工業株式会社 | インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法 |
WO2016129172A1 (ja) * | 2015-02-09 | 2016-08-18 | 住友電気工業株式会社 | インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法 |
TWI667687B (zh) * | 2015-02-09 | 2019-08-01 | 日商住友電氣工業股份有限公司 | 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009182126A (ja) | 化合物半導体基板の加工方法および化合物半導体基板 | |
JP4678039B2 (ja) | SiC基板 | |
JP5014737B2 (ja) | SiC単結晶基板の製造方法 | |
JP2009182135A (ja) | 化合物半導体基板の製造方法および化合物半導体基板 | |
JP2006347776A (ja) | サファイア基板およびその製造方法 | |
TWI604094B (zh) | 半導體磊晶晶圓的製造方法及半導體磊晶晶圓 | |
JP2007284283A (ja) | GaN単結晶基板の加工方法及びGaN単結晶基板 | |
JP2015225902A (ja) | サファイア基板、サファイア基板の製造方法 | |
JP2017210396A (ja) | 結晶基板の製造方法 | |
WO2018216657A1 (ja) | SiCウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ | |
TW200301931A (en) | Semiconductor wafer and method of manufacturing the same | |
WO2017216997A1 (ja) | 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法 | |
JP4492293B2 (ja) | 半導体基板の製造方法 | |
JP2019125731A (ja) | 貼り合わせウェーハの製造方法 | |
WO2010016510A1 (ja) | 半導体ウェーハの製造方法 | |
JP6327519B2 (ja) | 炭化珪素単結晶基板の加工方法、及び治具付き炭化珪素単結晶基板 | |
JP4846312B2 (ja) | 単結晶インゴットの外形加工方法 | |
JP2005255463A (ja) | サファイア基板とその製造方法 | |
US20130149941A1 (en) | Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate | |
JP2014213403A (ja) | 基板の反りの低減方法、基板の製造方法、サファイア基板 | |
JP2009051678A (ja) | サファイア基板の製造方法 | |
JP7300248B2 (ja) | SiCウェハ及びSiCウェハの製造方法 | |
JP2007214368A (ja) | Movpe用化合物半導体ウェハ、その製造方法及びmovpe用化合物半導体エピタキシャルウェハの製造方法 | |
WO2015182280A1 (ja) | サファイア基板、サファイア基板の製造方法 | |
JP2010192485A (ja) | 窒化物半導体基板の加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110405 |