JP2017210396A - 結晶基板の製造方法 - Google Patents

結晶基板の製造方法 Download PDF

Info

Publication number
JP2017210396A
JP2017210396A JP2016106551A JP2016106551A JP2017210396A JP 2017210396 A JP2017210396 A JP 2017210396A JP 2016106551 A JP2016106551 A JP 2016106551A JP 2016106551 A JP2016106551 A JP 2016106551A JP 2017210396 A JP2017210396 A JP 2017210396A
Authority
JP
Japan
Prior art keywords
crystal substrate
substrate body
crystal
state
lattice plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016106551A
Other languages
English (en)
Other versions
JP6714431B2 (ja
Inventor
昌弘 林
Masahiro Hayashi
昌弘 林
千春 木村
Chiharu Kimura
千春 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2016106551A priority Critical patent/JP6714431B2/ja
Priority to US15/600,937 priority patent/US10325793B2/en
Publication of JP2017210396A publication Critical patent/JP2017210396A/ja
Application granted granted Critical
Publication of JP6714431B2 publication Critical patent/JP6714431B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67353—Closed carriers specially adapted for a single substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/64—Flat crystals, e.g. plates, strips or discs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Abstract

【課題】オフ角の分布が小さい結晶基板を提供する。
【解決手段】結晶基板の製造方法は、湾曲した結晶格子面１３Ａを含む結晶基板本体１Ａを準備する準備工程と、結晶格子面１３Ａの形状的特徴を測定する測定工程と、形状的特徴に基づいて結晶格子面１３Ａが準備工程時における結晶格子面１３Ａより平坦化されるように、結晶基板本体１Ａを反らせた状態で保持する保持工程と、保持された結晶基板本体１Ａの表面１１Ａを平坦化するように加工する加工工程とを含む。
【選択図】図３

Description

本発明は、結晶基板の製造方法に関する。
半導体デバイス等において用いられる結晶基板の性質は結晶格子配列の均一性、基板表面の平滑性、基板の反りの有無等に依存して変化する。
窒化物半導体レーザ素子のレーザ発振寿命を向上させることを目的として、転位集中領域を有する窒化物半導体基板上に窒化物半導体層を積層し、窒化物半導体層の転位集中領域の直上の位置に凹部を形成する構成が開示されている（特許文献１）。窒化物系化合物半導体発光素子における駆動電流・電圧の低減及び輝度の増加を目的として、結晶方位が＜０００１＞方向より０．０５°以上２°以下の範囲で傾斜したＧａＮ基板上に窒化物系化合物半導体からなるアクセプタードーピング層及び活性層を形成する構成が開示されている（特許文献２）。基板の反りの抑制、平坦性・平滑性の向上等を目的として、基板の表裏における加工変質層の厚みの違いを考慮した加工方法が開示されている（特許文献３）。クラックを抑制することを目的として、湾曲したプレートに基板を貼り付けて基板の物理的な反り方向を制御する方法が開示されている（特許文献４及び特許文献５）。
結晶基板の性質に関する指標として、基板表面と結晶格子面とのなす角度であるオフ角がある。オフ角は結晶格子の状態（結晶成長方向等）、基板表面の状態（切り出し角度、反り、表面処理等）等に応じて変化する。従って、基板表面全体においてオフ角に分布が生じる場合がある。オフ角の分布は結晶基板及びこれを用いた製品の性能に悪影響を与える場合があるため、できるだけ低減されることが求められる。
本発明は、上記に鑑みてなされたものであって、オフ角の分布が小さい結晶基板を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、湾曲した結晶格子面を含む結晶基板本体を準備する準備工程と、前記結晶格子面の形状的特徴を測定する測定工程と、前記形状的特徴に基づいて前記結晶格子面が前記準備工程時における前記結晶格子面より平坦化されるように、前記結晶基板本体を反らせた状態で保持する保持工程と、保持された前記結晶基板本体の表面を平坦化するように加工する加工工程とを含む結晶基板の製造方法である。
本発明によれば、オフ角の分布が小さい結晶基板を提供することが可能となる。
図１は、実施の形態に係る結晶基板の内部構造を例示する図である。 図２は、実施の形態に係る結晶基板の製造方法の流れを例示するフローチャートである。 図３は、実施の形態の第１の例に係る結晶基板の表面を加工するまでの手順を例示する図である。 図４は、実施の形態の第２の例に係る結晶基板の表面を加工するまでの手順を例示する図である。 図５は、実施の形態の第１の例に係る結晶基板の裏面を加工するまでの手順を例示する図である。 図６は、実施の形態の第２の例に係る結晶基板の裏面を加工するまでの手順を例示する図である。 図７は、実施例１に係る結晶基板の形状を示す斜視図である。 図８は、実施例１に係る結晶基板における測定箇所を示す上面図である。 図９は、実施例２に係る結晶基板の表面の加工変質層の厚さを例示する図である。
図１は、実施の形態に係る結晶基板本体１の内部構造を例示する図である。図１は結晶基板本体１の断面の一部を模式的に示す図であり、主要な構成要素の形状的特徴、配置関係等を示している。図１において、結晶基板本体１の表面１１、裏面１２、結晶格子面１３、第１のオフ角θ１、及び第２のオフ角θ２が示されている。
オフ角θ１，θ２は、表面１１（表面１１が曲面の場合にはその接平面）と結晶格子面１３（結晶格子面１３が曲面の場合にはその接平面）とのなす角度である。本例に係る結晶格子面１３は湾曲した面、すなわち場所によって曲率が異なる曲面である。そのため、オフ角θ１，θ２は測定する場所によって異なる値となる。すなわち、オフ角θ１，θ２は表面１１の領域において分布を有している。本例においては、表面１１上の点Ａに対応する結晶格子面１３の曲率が点Ｂに対応する結晶格子面１３の曲率より大きい。この場合、点Ａに対応する第１のオフ角θ１は点Ｂに対応する第２のオフ角θ２より大きくなる（θ１＞θ２）。
図２は、実施の形態に係る結晶基板の製造方法の流れを例示するフローチャートである。本実施の形態に係る製造方法は準備工程、測定工程、保持工程、及び加工工程を含む。
先ず、準備工程において、湾曲した結晶格子面１３を含む結晶基板本体１を準備する（Ｓ１０１）。準備工程には様々な工程が含まれ得るが、例えば所定の製造方法により新たな結晶基板本体１を製造する工程、既に製造されている結晶基板本体１の一部を切り出す工程等が含まれ得る。湾曲した結晶格子面１３を含むか否かの判定方法は特に限定されるべきものではないが、例えば適宜な計測法を用いて湾曲の有無を確かめてもよいし、結晶格子面１３に湾曲が生じることが経験上知られている製造方法を用いて結晶基板本体１を製造することによって、湾曲した結晶格子面１３を含むと推定してもよい。また、後述する測定工程の測定結果を利用して、湾曲した結晶格子面１３を含む結晶基板本体１を準備してもよい。
次いで、測定工程において、準備された結晶基板本体１の結晶格子面１３の形状的特徴を測定する（Ｓ１０２）。ここで測定される形状的特徴は結晶格子面１３が単に湾曲しているか否かを示すものではなく、各結晶基板本体１に固有の特徴を比較的高精度に示すものであることが好ましい。形状的特徴は後述する保持工程で用いられる手段の選択に利用される。形状的特徴は、例えば凹形状であるか凸形状であるかを示す情報、曲率の変化（結晶格子面１３の位置と曲率との関係、オフ角の分布の極値の数等）を示す情報等であり得る。また、測定工程において測定された形状的特徴に基づいて上記準備工程が行われてもよい。
次いで、保持工程において、測定された形状的特徴に基づいて結晶格子面１３が平坦化されるように（曲率が小さく（曲率半径が大きく）なるように）結晶基板本体１を反らせた状態で保持する（Ｓ１０３）。例えば、測定工程において結晶格子面１３が凹形状であることがわかっている場合、結晶基板本体１を凸形状に反らせることにより、結晶格子面１３を平坦化することができる。結晶基板本体１を反らせた状態で保持するための手段は特に限定されるべきものではないが、例えば結晶格子面１３の形状的特徴のパターンに合わせて準備された複数の治具の中から適合する治具を選択して使用するようにしてもよい。
次いで、保持された結晶基板本体１の表面１１を平坦化するように加工する（Ｓ１０４）。表面１１を平坦化する手段は特に限定されるべきものではなく、公知又は新規な研削技術等を適宜利用することができる。しかし、ここで行われる処理によっては、反った状態で保持された結晶基板本体１にクラック等の不具合が生じる場合があるため、適切な加工方法が選択されるべきである。好適な加工方法については後述する。
上記製造方法により、結晶格子面１３の形状的特徴と結晶基板本体１の表面１１の形状的特徴とが近似するため、オフ角θ１，θ２の分布を小さくすることができる。
図３は、実施の形態の第１の例に係る結晶基板本体１Ａの表面１１Ａを加工するまでの手順を例示する図である。図３において、第１の状態５１、第２の状態５２、第３の状態５３、及び第４の状態５４が示されている。
第１の状態５１において、準備工程により準備され測定工程により測定された結晶基板本体１Ａと、保持工程において用いられる貼り付け用治具２１Ａとが示されている。本例に係る結晶基板本体１Ａの結晶格子面１３Ａの形状的特徴は、断面視凹形状を有するという特徴、及び略中央部においてオフ角の分布が１つの極小値（曲率半径が１つの極大値）を有するという特徴を含んでいる。本例に係る結晶基板本体１Ａの表面１１Ａ及び裏面１２Ａは共に平坦であり、互いに平行である。貼り付け用治具２１Ａは結晶基板本体１Ａを反った状態で保持するための道具であり、結晶格子面１３Ａの形状的特徴に基づいて選択される。本例に係る貼り付け用治具２１Ａは凸形状の当接面２２Ａを有する。
第２の状態５２において、貼り付け用治具２１Ａに結晶基板本体１Ａが反った状態で保持された状態が示されている。結晶基板本体１Ａの裏面１２Ａが貼り付け用治具２１Ａの当接面２２Ａに貼り付けられることにより、結晶基板本体１Ａ全体が凸形状に湾曲する。このとき、結晶格子面１３Ａは結晶基板本体１Ａの湾曲に伴い、初期の状態（準備工程時）よりも平坦化される。結晶基板本体１Ａの表面１１Ａは裏面１２Ａと同様に当接面２２Ａの形状に反って湾曲する。
第３の状態５３において、貼り付け用治具２１Ａに保持された結晶基板本体１Ａの表面１１Ａが研削処理等により平坦化された状態が示されている。
第４の状態５４において、貼り付け用治具２１Ａから外された結晶基板本体１Ａの状態が示されている。第４の状態５４における結晶基板本体１Ａを完成品としての結晶基板５Ａとしてもよい。このとき、結晶基板本体１Ａの裏面１２Ａは平坦に戻り、表面１１Ａは凹形状に湾曲し、結晶格子面１３Ａは第３の状態５３より若干凹形状に湾曲する。第４の状態５４における結晶格子面１３Ａの曲率は第１の状態５１における結晶格子面１３Ａの曲率より小さくなっている。また、第４の状態５４における表面１１Ａと結晶格子面１３Ａとの形状的類似性は、第１の状態５１における表面１１Ａと結晶格子面１３Ａとの形状的類似性より高くなっている。これにより、第４の状態５４における表面１１Ａ上のオフ角の分布は、第１の状態５１における表面１１Ａ上のオフ角の分布より小さくなる。
図４は、実施の形態の第２の例に係る結晶基板本体１Ｂの表面１１Ｂを加工するまでの手順を例示する図である。図４において、第１の状態６１、第２の状態６２、第３の状態６３、及び第４の状態６４が示されている。
第１の状態６１において、準備工程により準備され測定工程により測定された結晶基板本体１Ｂと、保持工程において用いられる貼り付け用治具２１Ｂとが示されている。本例に係る結晶基板本体１Ｂの結晶格子面１３Ｂは断面視においてわずかに凹形状を有し、略中央部においてオフ角の分布が１つの極小値（曲率半径が１つの極大値）を有するという形状的特徴を有している。本例に係る結晶格子面１３Ｂの曲率は、図３に示す第１の例に係る結晶格子面１３Ａの曲率より小さい。本例に係る結晶基板本体１Ｂの表面１１Ｂ及び裏面１２Ｂは共に結晶格子面１３Ｂの湾曲方向とは反対方向に湾曲している。表面１１Ｂ及び裏面１２Ｂの湾曲形状の曲率は略同一である。結晶格子面１３Ｂの曲率は表面１１Ｂ及び裏面１２Ｂの曲率より小さい。本例に係る貼り付け用治具２１Ｂは結晶格子面１３Ｂの形状的特徴及び結晶基板本体１Ｂの形状的特徴に基づいて選択されている。貼り付け用治具２１Ｂは、図３に示す第１の例に係る貼り付け用治具２１Ａと同様に凸形状の当接面２２Ｂを有し、当接面２２Ｂの曲率は裏面１２Ｂの曲率より若干大きくなっている。
第２の状態６２において、貼り付け用治具２１Ｂに結晶基板本体１Ｂが反った状態で保持された状態が示されている。当接面２２Ｂの曲率が裏面１２Ｂの曲率より若干大きいことから、裏面１２Ｂが当接面２２Ｂに貼り付けられることにより結晶基板本体１Ｂ全体の曲率が若干大きくなる。これにより、結晶格子面１３Ｂは初期の状態よりも平坦化される。
第３の状態６３において、貼り付け用治具２１Ｂに保持された結晶基板本体１Ｂの表面１１Ｂが研削処理等により平坦化された状態が示されている。
第４の状態６４において、貼り付け用治具２１Ｂから外された結晶基板本体１Ｂの状態が示されている。第４の状態６４における結晶基板本体１Ｂを完成品としての結晶基板５Ｂとしてもよい。このとき、表面１１Ｂと結晶格子面１３Ｂとの形状的類似性が第１の状態６１より高くなっている。これにより、第４の状態６４における表面１１Ｂ上のオフ角の分布は第１の状態６１における表面１１Ｂ上のオフ角の分布より小さくなる。
図５は、実施の形態の第１の例に係る結晶基板本体１Ａ（結晶基板５Ａ）の裏面１２Ａを加工するまでの手順を例示する図である。図５において、第１の状態７１、第２の状態７２、第３の状態７３、及び第４の状態７４が示されている。
第１の状態７１において、図３の第４の状態５４における結晶基板本体１Ａと、結晶基板本体１Ａの裏面１２Ａを加工するために用いられる貼り付け用治具３１とが示されている。貼り付け用治具３１は平坦な当接面３２を有する。結晶基板本体１Ａは表面１１Ａが下方を向くように（当接面３２と対面するように）配置される。
第２の状態７２において、貼り付け用治具３１の当接面３２に表面１１Ａが貼り付けられることにより結晶基板本体１Ａが保持された状態が示されている。このとき、湾曲していた表面１１Ａと、表面１１Ａと高い形状的類似性を有する結晶格子面１３Ａとが平坦化され、裏面１２Ａが湾曲した形状となる。
第３の状態７３において、貼り付け用治具３１に保持された結晶基板本体１Ａの裏面１２Ａが研削処理等により平坦化された状態が示されている。
第４の状態７４において、貼り付け用治具３１から外された結晶基板本体１Ａの状態が示されている。第４の状態７４における結晶基板本体１Ａを完成品としての結晶基板５Ａとしてもよい。このとき、貼り付け用治具３１により平坦化されていた表面１１Ａ及び結晶格子面１３Ａが湾曲した状態に戻ると共に、第３の状態７３において平坦化された裏面１２Ａが湾曲した形状となる。これにより、結果的に表面１１Ａ、裏面１１Ａ、及び結晶格子面１３Ａの全てが略同一の湾曲形状となり、互いに高い形状的類似性を有するようになる。
図６は、実施の形態の第２の例に係る結晶基板本体１Ｂ（結晶基板５Ｂ）の裏面１２Ｂを加工するまでの手順を例示する図である。図６において、第１の状態８１、第２の状態８２、第３の状態８３、及び第４の状態８４が示されている。
第１の状態８１において、図４の第４の状態６４における結晶基板本体１Ｂと、結晶基板本体１Ｂの裏面１２Ｂを加工するために用いられる、図５に示したものと同様の貼り付け用治具３１とが示されている。結晶基板本体１Ｂは表面１１Ｂが下方を向くように（当接面３２と対面するように）配置される。
第２の状態８２において、貼り付け用治具３１の当接面３２に表面１１Ｂが貼り付けられることにより結晶基板本体１Ｂが保持された状態が示されている。本例に係る結晶基板本体１Ｂの表面１１Ｂは略平坦である。そのため、貼り付け用治具３１に保持された後においても表面１１Ｂと結晶格子面１３Ｂとは略平坦の状態に維持される。
第３の状態８３において、貼り付け用治具３１に保持された結晶基板本体１Ｂの裏面１２Ｂが研削処理等により平坦化された状態が示されている。
第４の状態８４において、貼り付け用治具３１から外された結晶基板本体１Ｂの状態が示されている。第４の状態８４における結晶基板本体１Ｂを完成品としての結晶基板５Ｂとしてもよい。このとき、表面１１Ｂ、裏面１２Ｂ、及び結晶格子面１３Ｂの全てが略平坦となる。
本実施の形態に係る結晶基板本体１Ａ，１Ｂ（結晶基板５Ａ，５Ｂ）の種類は特に限定されるべきものではなく、表面１１Ａ，１１Ｂと結晶格子面１３とによりオフ角を形成する様々な基板が本実施の形態の対象となる。結晶基板本体１Ａ，１Ｂの種類として、例えば窒化ガリウム、サファイア、炭化ケイ素等からなる単結晶基板が挙げられる。
上記本実施の形態の第１の例及び第２の例においては、曲面形状の当接面２２Ａ，２２Ｂを有する貼り付け用治具２１Ａ，２１Ｂを用いて結晶基板本体１Ａ，１Ｂを反らせた状態で保持している。そのため、結晶基板本体１Ａ，１Ｂの保持時及び取り外し時において、結晶基板本体１Ａ，１Ｂにクラック、割れ等の破損が生じる恐れがある。このような破損の可能性は、結晶基板本体１Ａ，１Ｂの保持及び取り外しを表面１１Ａ，１１Ｂ及び裏面１２Ａ，１２Ｂの加工変質層が少ない状態で行うことにより低減される。加工変質層の厚さ（深さ）が１μｍ以下であれば、保持時及び取り外し時における結晶基板本体１Ａ，１Ｂの破損をほぼ確実に防ぐことができる。加工変質層の評価は、例えば結晶基板本体１Ａ，１Ｂ断面の顕微鏡・透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）等による観察、顕微ラマン分光測定装置による応力の測定、ＸＲＣ（X-ray Rocking Curve）法による測定、Ｘ線反射率法による測定等により行うことができる。
なお、図３〜図６に示したような手順を繰り返し行うことにより、オフ角の分布を更に改善することができる。
（実施例１）
以下に、上記製造方法の具体的な実施例を説明する。
＜基板準備工程＞
厚さが５００μｍであり、直径が２インチ（５０．８ｍｍ）のｃ面、すなわち（０００１）面を主面とする、ＧａＮからなる結晶基板本体１を準備した。図７は、実施例１に係る結晶基板本体１の形状を示す斜視図である。実施例１に係る結晶基板本体１の表面１１はＧａ面であり、表面１１を上に向けた場合に（０００１）面となる結晶格子面が凹形状に反っている。図７においてａ面断面４１が示されている。結晶基板本体１のＧａ面（表面１１）及びＮ面（裏面１２）はＣＭＰ（Chemical Mechanical Polishing）で仕上げられている。結晶基板本体１には結晶方位を示すオリエンテーションフラットが施されている。
＜結晶格子面測定工程＞
線源がＣｕのＫα線のＸ線回折装置を用いて表面１１側から（０００２）結晶格子面の分布（形状的特徴）を測定した。結晶格子面分布はａ軸＜１１−２０＞に沿って１２ｍｍ間隔で５点、ｍ軸＜１−１００＞に沿って１２ｍｍ間隔で５点測定することで把握された。図８は、実施例１に係る結晶基板本体１における測定箇所を示す上面図である。ａ軸に沿った測定点をそれぞれａ１〜ａ５とし、ｍ軸に沿った測定点をそれぞれｍ１〜ｍ５とする。ａ３及びｍ３は同一の場所である。
各測定点におけるオフ角をＸＲＣ法により評価した。その結果を表１に示す。
表１に示す測定結果から、ａ軸方向はａ３の０．０６°を中心としてオフ角が分布しており、ｍ軸方向はｍ３の０．２７°を中心としてオフ角が分布していることがわかる。結晶格子面はａ軸方向及びｍ軸方向共に、図３に示すように表面１１側からみて凹形状に湾曲していることがわかる。凹形状のオフ角の分布を評価する指標として、曲率半径を算出した。ａ軸方向についてはａ１とａ５との間の距離４８ｍｍの角度変化量から、ｍ軸方向についてはｍ１とｍ５との間の距離４８ｍｍと角度変化量から各曲率半径を計算した。その結果、ａ軸方向の曲率半径は４．３ｍ、ｍ軸方向の曲率半径は４．５ｍであった。
＜基板保持工程＞
結晶格子面測定工程のオフ角の曲率半径測定結果から、当接面が凸形状であり、その曲率半径が５．０ｍである貼り付け用治具を選定した。結晶基板本体１を当接面へ貼り付ける工程は、貼り付け用冶具の当接面を加熱してホットメルトワックスを溶かす工程、ホットメルトワックス上に結晶基板本体１を置く工程、真空引きで結晶基板本体１と当接面との間の気泡を抜く工程、結晶基板本体１を上部からシリコンラバーで加圧する工程、及び結晶基板本体１と当接面とが密着した状態で冷却する工程を含むものであった。貼り付け用治具に接着された結晶基板本体１の中心部は縁部より高くなり、中心部と縁部との高さの差は６５μｍであった。
＜表面平坦加工工程＞
次に＃６００の砥石を用いて表面１１の研削加工を行った。結晶基板本体１の中心部から約７０μｍ削ることにより表面１１を平坦にした。研削後、貼り付け用冶具を加熱して結晶基板本体１を剥がし、洗浄した。
その後、表面１１上のオフ角の分布の変化を確認するため上述した結晶格子面測定工程と同様の評価を行った。その結果を表２に示す。
表２に示す測定結果から、ａ軸方向の曲率半径が１９．６ｍ、ｍ軸方向の曲率半径が２７５.０ｍとなり、表１に示す測定結果より曲率半径が大きくなり、平坦性が改善されていることがわかる。ａ軸方向及びｍ軸方向の曲率半径が大きくなったことは、結晶基板本体１のオフ角の分布が表面平坦加工工程により小さくなったことを意味する。
＜裏面平坦加工工程＞
その後、結晶基板本体１の厚みを均一にするために裏面１２を加工した。先ず、裏面１２を上に向けて結晶基板本体１を貼り付け用冶具の当接面に貼り付けた。ここでは平坦な当接面を有する貼り付け用冶具を用い、基板保持工程と同様の手順により裏面１２を当接面に接着させた。その後、裏面１２が平坦になるまで研削処理を行った。その結果、結晶基板本体１の厚みは４２０μｍになった。その後、結晶基板本体１を貼り付け用冶具から外し洗浄した。
＜表面仕上工程＞
平坦な当接面を有する貼り付け用冶具に表面１１が上を向くように結晶基板本体１を貼り付けた。表面１１を、ダイヤモンドスラリーを用いて研磨をした後、ＣＭＰにより加工ダメージを除去するように仕上処理を行った。仕上後の結晶基板本体１の厚さは４００μｍになった。その後、結晶基板本体１のオフ角の分布を再度評価したが、表１の測定結果と略同一であった。
上記実施例１のような工程を経ることにより、ａ軸方向及びｍ軸方向の曲率半径が大きくなり、結晶基板本体１のオフ角の分布を小さくすることができた。オフ角の分布が小さい結晶基板を使用することにより、表面１１上で特性が均一の複数のデバイスを製造することが可能となる。これにより、デバイス製造の歩留まりを向上させ、製造コストを削減することが可能となる。
（実施例２）
以下に、基板保持工程において保持される結晶基板本体１の表面１１の加工変質層の厚さとクラックとの関係についての実施例を示す。
＜加工変質層の制御＞
実施例１と同様に、厚さが５００μｍであり、直径が２インチ（５０．８ｍｍ）のｃ面、すなわち（０００１）面を主面とする、ＧａＮからなる複数の結晶基板本体１を準備した。表面１１の加工変質層を制御するために、粒径の異なるダイヤスラリーを用いて表面１１を研磨し、加工変質層の深さについて調査した。加工変質層の深さは結晶基板本体１の断面をＴＥＭにより観察して評価した。
図９は、実施例２に係る結晶基板本体１の表面１１の加工変質層の厚さを例示する図である。図９において、粒径３μｍのダイヤスラリーで研磨したときの、結晶基板本体１の表面１１近傍の断面の状態を示すＴＥＭの観察結果が示されている。図９において、黒いコントラストで表現されている加工変質層の最も厚い（表面１１から最も深い）部分の厚さＤが示されている。図９に示す例では、Ｄ≒１．２μｍであった。１つの結晶基板本体１について４箇所のＴＥＭ観察を行い、最もＤが大きかった箇所を後述する加工変質層厚さとした。なお、裏面１２はＣＭＰ仕上げで加工変質層は無い状態であった。
粒径が１μｍ，２μｍ，３μｍ，６μｍの４種類のダイヤスラリーを用い、それぞれのダイヤスラリーにより結晶基板本体１を１０枚ずつ研磨した。各結晶基板本体１の厚さを５００μｍから４８０μｍに仕上げた。それぞれの粒径のダイヤスラリーで研磨した後の基板表面１の加工変質層厚さを評価した。その後、曲率半径が３．０ｍの凸形状の当接面を有する貼り付け用冶具を用いて結晶基板本体１を保持した。結晶基板本体１の貼り付けは実施例１と同様に行った。貼り付け後に結晶基板本体１にクラックが入っているかを評価した。これらの評価結果を表３に示す。
表３において、実施例２−１は粒径１μｍのダイヤスラリーを用いて研磨した場合の例であり、実施例２−２は粒径２μｍのダイヤスラリーを用いて研磨した場合の例であり、比較例１−１は粒径３μｍのダイヤスラリーを用いて研磨した場合の例であり、比較例１−２は粒径６μｍのダイヤスラリーを用いて研磨した場合の例である。表３において、比較的小さい粒径１μｍ及び２μｍのダイヤスラリーを用いた場合の実施例２−１及び２−２においては貼り付け後の結晶基板本体１にクラックが発生しなかったことが示されている。一方、比較的大きい粒径３μｍ及び６μｍのダイヤスラリーを用いた場合の比較例１−１及び１−２においては貼り付け後の結晶基板本体１にクラックが発生したことが示されている。このことから、結晶基板本体１の表面１１及び裏面１２の加工変質層厚さが小さい程、結晶基板本体１を貼り付け用治具に貼り付ける際にクラック等の破損が発生し難いことがわかる。従って、曲面形状の当接面を有する貼り付け用冶具に結晶基板本体１を貼り付ける際、結晶基板本体１の表面１１及び裏面１２の加工変質層を薄くしておくことにより、結晶基板本体１を破損することなく貼り付けることができる。
（実施例３）
以下に、曲面形状の当接面を有する貼り付け用冶具から結晶基板本体１を取り外すときの基板表面１の加工変質層の厚さとクラックとの関係についての実施例を示す。
＜加工変質層の制御＞
実施例１と同様に、厚さが５００μｍであり、直径が２インチ（５０．８ｍｍ）のｃ面、すなわち（０００１）面を主面とする、ＧａＮからなる複数の結晶基板本体１を準備した。曲率半径が３．０ｍの凸形状の当接面を有する貼り付け用冶具を用いて結晶基板本体１を保持した。結晶基板本体１の貼り付けは実施例１と同様に行った。結晶基板本体１は中心部と縁部との高さの差は１０８μｍであった。＃６００の砥石を用いて研削加工を行った。結晶基板本体１の中心部から約１２０μｍ削ることにより表面１１を平坦にした。
その後、粒径が１μｍ，２μｍ，３μｍ，６μｍの４種類のダイヤスラリーを用い、それぞれダイヤスラリーにより結晶基板本体１を１０枚ずつ研磨した。各結晶基板本体１の表面１１から３０μｍ削った。その後、貼り付け用冶具を加熱してホットメルトワックスを融解させ、結晶基板本体１を貼り付け用治具から外した。取り外し後の結晶基板本体１にクラックが入っているか評価を行った。その結果を表４に示す。
表４において、実施例３−１は粒径１μｍのダイヤスラリーを用いて研磨した場合の例であり、実施例３−２は粒径２μｍのダイヤスラリーを用いて研磨した場合の例であり、比較例２−１は粒径３μｍのダイヤスラリーを用いて研磨した場合の例であり、比較例２−２は粒径６μｍのダイヤスラリーを用いて研磨した場合の例である。表４において、比較的小さい粒径１μｍ及び２μｍのダイヤスラリーを用いた場合の実施例３−１及び３−２においては取り外し後の結晶基板本体１にクラックが発生しなかったことが示されている。一方、比較的大きい粒径３μｍ及び６μｍのダイヤスラリーを用いた場合の比較例２−１及び２−２においては取り外し後の結晶基板本体１にクラックが発生したことが示されている。このことから、結晶基板本体１の表面１１及び裏面１２の加工変質層厚さが小さい程、結晶基板本体１を貼り付け用治具から取り外す際にクラック等の破損が発生し難いことがわかる。
なお、凸形状の当接面を有する貼り付け用冶具に結晶基板本体１を貼り付けると結晶基板本体１の中心部が高くなる。この状態で研磨を行うと、結晶基板本体１及び貼り付け用冶具が不安定になる。そのため、結晶基板本体１を先に研削して平坦にすることが望ましい。また、凹形状の当接面を有する貼り付け用冶具に結晶基板本体１を貼り付ける場合、結晶基板本体１の中心部と凹形状の中心部とを一致させないと結晶基板本体１の高さが一様にはならないため、結晶基板本体１及び貼り付け用冶具が不安定になる。また、結晶基板本体１の外形が真円ではない場合にも結晶基板本体１及び貼り付け用冶具が不安定になる。そのため、このような場合にも結晶基板本体１を先に研削して平坦にすることが望ましい。
以上のように、曲面形状の当接面を有する貼り付け用冶具から結晶基板本体１を外す際、結晶基板本体１の表面１１及び裏面１２の加工変質層を浅くしておくことにより、結晶基板本体１を破損することなく外すことができる。
以上、本発明の実施の形態を説明したが、上記実施の形態は例として提示したものであり、発明の範囲を限定することを意図するものではない。この新規な実施の形態はその他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。この実施の形態及びその変形は発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，１Ａ，１Ｂ 結晶基板本体
５Ａ，５Ｂ 結晶基板
１１，１１Ａ，１１Ｂ 表面
１２，１２Ａ，１２Ｂ 裏面
１３，１３Ａ，１３Ｂ 結晶格子面
４１ ａ面断面
Ｄ （加工変質層の）厚さ
θ１，θ２ オフ角
特開２００４−３２７６５５号公報 特開２００１−１９６６３２号公報 特開２００９−０２９６６２号公報 特開２００４−３５６６０９号公報 特開２０１３−１７３６７５号公報

Claims (6)

  1. 湾曲した結晶格子面を含む結晶基板本体を準備する準備工程と、
    前記結晶格子面の形状的特徴を測定する測定工程と、
    前記形状的特徴に基づいて前記結晶格子面が前記準備工程時における前記結晶格子面より平坦化されるように、前記結晶基板本体を反らせた状態で保持する保持工程と、
    保持された前記結晶基板本体の表面を平坦化するように加工する加工工程と、
    を含む結晶基板の製造方法。
  2. 前記準備工程により準備される前記結晶基板本体の前記表面と前記結晶格子面とにより形成されるオフ角の分布は、１つの極値を有する、
    請求項１に記載の結晶基板の製造方法。
  3. 前記加工工程は、前記結晶基板本体の裏面を前記表面に対して平行となるように加工する工程を更に含む、
    請求項１又は２に記載の結晶基板の製造方法。
  4. 前記保持工程は、前記結晶格子面の形状を平坦化する凸形状又は凹形状の当接面に前記結晶基板本体を貼り付ける工程を含む、
    請求項１〜３のいずれか１項に記載の結晶基板の製造方法。
  5. 前記加工工程により加工される部分の変質層の厚さは、１μｍ以下である、
    請求項１〜４のいずれか１項に記載の結晶基板の製造方法。
  6. 前記結晶基板本体は、１３族窒化物の単結晶基板である、
    請求項１〜５のいずれか１項に記載の結晶基板の製造方法。
JP2016106551A 2016-05-27 2016-05-27 結晶基板の製造方法 Active JP6714431B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016106551A JP6714431B2 (ja) 2016-05-27 2016-05-27 結晶基板の製造方法
US15/600,937 US10325793B2 (en) 2016-05-27 2017-05-22 Method for producing crystal substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016106551A JP6714431B2 (ja) 2016-05-27 2016-05-27 結晶基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017210396A true JP2017210396A (ja) 2017-11-30
JP6714431B2 JP6714431B2 (ja) 2020-06-24

Family

ID=60418923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016106551A Active JP6714431B2 (ja) 2016-05-27 2016-05-27 結晶基板の製造方法

Country Status (2)

Country Link
US (1) US10325793B2 (ja)
JP (1) JP6714431B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021062459A (ja) * 2019-10-16 2021-04-22 株式会社ディスコ 研削方法
WO2021235067A1 (ja) * 2020-05-21 2021-11-25 信越半導体株式会社 基板ウェーハの製造方法、及び基板ウェーハ
US11919125B2 (en) 2018-09-29 2024-03-05 Corning Incorporated Carrier wafers and methods of forming carrier wafers

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110000692B (zh) * 2019-04-29 2024-01-09 青岛高测科技股份有限公司 一种用于半导体晶棒磨削工序的上下料装置及使用方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066355A (ja) * 2006-09-05 2008-03-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、３族窒化物基板、エピタキシャル層付き３族窒化物基板、３族窒化物デバイス、エピタキシャル層付き３族窒化物基板の製造方法、および３族窒化物デバイスの製造方法。
JP2009029662A (ja) * 2007-07-27 2009-02-12 Mitsubishi Chemicals Corp 窒化物半導体基板の製造方法
JP2011077508A (ja) * 2009-09-02 2011-04-14 Mitsubishi Chemicals Corp 窒化物半導体基板の製造方法
JP2013116853A (ja) * 2013-03-22 2013-06-13 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP2013173675A (ja) * 2010-01-15 2013-09-05 Mitsubishi Chemicals Corp 単結晶基板、それを用いて得られるｉｉｉ族窒化物結晶及びｉｉｉ族窒化物結晶の製造方法
JP2014534941A (ja) * 2011-09-30 2014-12-25 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および作成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3929008B2 (ja) 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP2004327655A (ja) 2003-04-24 2004-11-18 Sharp Corp 窒化物半導体レーザ素子、その製造方法および半導体光学装置
JP4232605B2 (ja) 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP4816277B2 (ja) 2006-06-14 2011-11-16 日立電線株式会社 窒化物半導体自立基板及び窒化物半導体発光素子
JP5589398B2 (ja) 2010-01-20 2014-09-17 豊田合成株式会社 半導体ウェーハの製造方法
JP6106932B2 (ja) 2012-03-19 2017-04-05 株式会社リコー １３族窒化物結晶、及び１３族窒化物結晶基板
JP2013203653A (ja) 2012-03-29 2013-10-07 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶およびｉｉｉ族窒化物結晶基板
JP6232853B2 (ja) 2012-10-12 2017-11-22 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066355A (ja) * 2006-09-05 2008-03-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、３族窒化物基板、エピタキシャル層付き３族窒化物基板、３族窒化物デバイス、エピタキシャル層付き３族窒化物基板の製造方法、および３族窒化物デバイスの製造方法。
JP2009029662A (ja) * 2007-07-27 2009-02-12 Mitsubishi Chemicals Corp 窒化物半導体基板の製造方法
JP2011077508A (ja) * 2009-09-02 2011-04-14 Mitsubishi Chemicals Corp 窒化物半導体基板の製造方法
JP2013173675A (ja) * 2010-01-15 2013-09-05 Mitsubishi Chemicals Corp 単結晶基板、それを用いて得られるｉｉｉ族窒化物結晶及びｉｉｉ族窒化物結晶の製造方法
JP2014534941A (ja) * 2011-09-30 2014-12-25 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および作成方法
JP2013116853A (ja) * 2013-03-22 2013-06-13 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11919125B2 (en) 2018-09-29 2024-03-05 Corning Incorporated Carrier wafers and methods of forming carrier wafers
JP2021062459A (ja) * 2019-10-16 2021-04-22 株式会社ディスコ 研削方法
JP7353714B2 (ja) 2019-10-16 2023-10-02 株式会社ディスコ 研削方法
WO2021235067A1 (ja) * 2020-05-21 2021-11-25 信越半導体株式会社 基板ウェーハの製造方法、及び基板ウェーハ
JP2021184417A (ja) * 2020-05-21 2021-12-02 信越半導体株式会社 基板ウェーハの製造方法、及び基板ウェーハ

Also Published As

Publication number Publication date
US20170345694A1 (en) 2017-11-30
JP6714431B2 (ja) 2020-06-24
US10325793B2 (en) 2019-06-18

Similar Documents

Publication Publication Date Title
JP6714431B2 (ja) 結晶基板の製造方法
JP6626583B2 (ja) 半導体ウエハ及び半導体ウエハの研磨方法
JP5982971B2 (ja) 炭化珪素単結晶基板
US9455229B2 (en) Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
JP2016501809A (ja) 平坦なＳｉＣ半導体基板
US20140103353A1 (en) Group iii nitride composite substrate and method for manufacturing the same, laminated group iii nitride composite substrate, and group iii nitride semiconductor device and method for manufacturing the same
JP2009182126A (ja) 化合物半導体基板の加工方法および化合物半導体基板
US9938638B2 (en) Method for producing semiconductor epitaxial wafer and semiconductor epitaxial wafer
US20210301421A1 (en) SiC WAFER AND MANUFACTURING METHOD FOR SiC WAFER
JP2008042157A (ja) ３族窒化物基板の製造方法、および３族窒化物基板
JP2007284283A (ja) ＧａＮ単結晶基板の加工方法及びＧａＮ単結晶基板
JP2015225902A (ja) サファイア基板、サファイア基板の製造方法
JP5045292B2 (ja) 窒化物半導体基板の製造方法
JP6230112B2 (ja) ウェハの製造方法およびウェハの製造装置
JP2024014982A (ja) 亀裂低減に最適な格子面配向を持つＳｉＣ結晶基板およびその製造方法
WO2017216997A1 (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
JP2006203071A (ja) Ｉｉｉ−ｖ族化合物半導体単結晶基板
JP2018199591A (ja) ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
US20150170928A1 (en) Silicon carbide substrate and fabrication method thereof
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
US20140045411A1 (en) Methods of and apparatus for producing wafers
JP5332691B2 (ja) 窒化物半導体基板の加工方法
JP7300248B2 (ja) ＳｉＣウェハ及びＳｉＣウェハの製造方法
JP6149988B2 (ja) 炭化珪素単結晶基板
JP6697748B2 (ja) ＧａＮ基板およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200605

R150 Certificate of patent or registration of utility model

Ref document number: 6714431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250