JP5589398B2 - 半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP5589398B2 JP5589398B2 JP2010010472A JP2010010472A JP5589398B2 JP 5589398 B2 JP5589398 B2 JP 5589398B2 JP 2010010472 A JP2010010472 A JP 2010010472A JP 2010010472 A JP2010010472 A JP 2010010472A JP 5589398 B2 JP5589398 B2 JP 5589398B2
- Authority
- JP
- Japan
- Prior art keywords
- lapping
- wafer
- semiconductor wafer
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明の目的は、半導体発光素子の製造方法において、サファイア基板の反りの増大を抑制し基板の割れを防止することにある。
[1]半導体ウェーハの製造方法であって、基板と基板とは異なる材料で構成され且つ基板上に成膜された半導体層とを有する半導体ウェーハの反り量を測定する反り量測定工程と、反り量を測定した半導体ウェーハの基板における被研削面を研削処理する研削工程と、研削工程により研削処理された半導体ウェーハの被研削面を、第1の荷重下で第1の期間にわたってラッピング処理する第1のラッピング工程と、反り量測定工程において半導体層側が凸となり且つ基板側が凹となる反り量が得られた半導体ウェーハに関し、第1のラッピング工程によりラッピング処理された半導体ウェーハの被研削面を、第1の荷重より大きい第2の荷重下で第1の期間より短い第2の期間にわたってさらにラッピング処理する第2のラッピング工程と、を有することを特徴とする半導体ウェーハの製造方法。
[2]反り量測定工程における半導体ウェーハの反り量が30〜250μmの範囲であるとき、第1のラッピング工程において、第1の荷重が50g/cm 2 〜300g/cm 2 の範囲から選択され、第2のラッピング工程において、第2の荷重が30g/cm2〜230g/cm2の範囲から選択されることを特徴とする[1]に記載の半導体ウェーハの製造方法。
[3]第1のラッピング工程において、第1の期間が5分間〜120分間の範囲から選択され、第2のラッピング工程において、第2の期間が10秒間〜5分間の範囲から選択されることを特徴とする[1]又は[2]に記載の半導体ウェーハの製造方法。
[4]第1のラッピング工程と第2のラッピング工程とに跨って、板材に取り付けられた基板の被研削面が対向して配置されるラップ定盤に平均粒径1μm〜15μmの範囲から選択された粒径の遊離砥粒を供給することにより、被研削面のラッピング処理を行うことを特徴とする[1]乃至[3]のいずれかに記載の半導体ウェーハの製造方法。
[5]基板は、サファイアであり、半導体層は、III族窒化物半導体を含むn型半導体層、発光層、p型半導体層が積層されたもので構成されることを特徴とする[1]乃至[4]のいずれかに記載の半導体ウェーハの製造方法。
[6]反り量測定工程の後、反り量を測定した半導体ウェーハの基板側が外部に露出するように半導体層側を板材に取り付ける取付工程をさらに含み、取付工程に続く研削工程、第1のラッピング工程および第2のラッピング工程が、板材に半導体ウェーハを取り付けたままの状態で行われることを特徴とする[1]乃至[5]のいずれかに記載の半導体ウェーハの製造方法。
初めに、本実施の形態が適用される半導体発光素子の製造方法により製造する半導体発光素子の構成を説明する。
図2は、本実施の形態における半導体発光素子の一例である積層半導体Iを説明する図である。図2に示すように、積層半導体Iは、基板11上に形成された中間層12の上に、III族窒化物半導体からなる下地層13、n型半導体層14、発光層15、p型半導体層16が順次積層されている。ここで、n型半導体層14、発光層15及びp型半導体層16の積層体を半導体層20と称する。
n型半導体層14は、n型コンタクト層14a及びn型クラッド層14bを有する。発光層15は、障壁層15a及び井戸層15bが交互に積層された構造を有する。p型半導体層16は、p型クラッド層16a及びp型コンタクト層16bが積層されている。
また、障壁層15aとしては、井戸層15bよりもバンドギャップエネルギーが大きいAlcGa1−cN(0≦c≦0.3)等の窒化ガリウム系化合物半導体を好適に用いることができる。
p型コンタクト層16bとしては、少なくともAleGa1−eN(0≦e<0.5)を含んでなる窒化ガリウム系化合物半導体層が挙げられる。p型コンタクト層16bの膜厚は、特に限定されないが、10nm〜500nmが好ましく、より好ましくは50nm〜200nmである。
ここで、基板11上にIII族窒化物半導体結晶をエピタキシャル成長させる際、例えば、スパッタ法等を用いて、プラズマで活性化して反応した原料を基板11上に成膜して中間層12を形成する。
中間層12をスパッタ法によって形成した後、その中間層12上に、有機金属化学気相成長法(MOCVD)により、下地層13、n型半導体層14、発光層15及びp型半導体層16を順次成膜する。
次に、調製したウェーハの反り量を測定する(ウェーハの反り量測定工程:ステップ200)。サファイア基板上にIII族窒化物半導体を成膜した場合、ウェーハ中央部がウェーハ周辺部よりも高くなる形状(上に凸)に反る。そこで、ウェーハの反り量を、水平な基準面に置いたウェーハの裏面中心部と基準面との距離と定義する。
本実施の形態において、ウェーハの反り量は、以下の方法にて測定する。先ず、半導体層が成膜された面を上にしてウェーハを基準面に置き、ウェーハ表面中心部の基準面からの高さ(H)を測定する。次にウェーハの厚さを、ウェーハ中心部1箇所と周辺部4箇所の合計5箇所において測定し、5箇所のウェーハの厚さを平均して、当該ウェーハの厚さ(t)とする。そして、ウェーハ表面中心部の基準面からの高さ(H)とウェーハの厚さ(t)との差(H−t)を反り量とする。
本実施の形態において、サファイア製の基板11上に、III族窒化物半導体を含む化合物半導体の積層構造を形成すると、基板11の反り量は、例えば30μm〜250μm程度である。これは、有機金属化学気相成長法(MOCVD)により化合物半導体の積層構造を形成する場合、主として、サファイア製の基板11と化合物半導体との熱膨張係数の差により、基板11に反りが生じることに原因があると考えられる。
次に、ウェーハの被研削面を研削する(ウェーハの研削工程:ステップ300)。本実施の形態では、研削処理により、基板11の厚さを、ウェーハ調製後の約1000μm程度から約160μm程度にまで減少させる。研削処理は、例えば、ウェーハを所定の研削機に取り付け、研削機の固定砥石によりウェーハの被研削面を研削する。研削処理の時間は、特に限定されないが、本実施の形態では、通常、約5〜120分間程度である。
研削処理に使用する固定砥石としては、特に限定されず、例えば、メタル砥石及びビトリ砥石等が挙げられる。また、砥石の形状としては、例えば、粗研削カップホイール型研削砥石等が挙げられる。砥石粒の砥粒粒度としては、例えば、砥番(JIS一般砥粒粒度)270〜1,800の範囲から選択される。
研削処理を施すウェーハは、以下の通り所定の研削機に取り付けられる。
図3に示すように、基板11上にIII族窒化物半導体からなる半導体層20(図2参照)を積層して形成されたウェーハ10は、固定シート32及び固定用ワックス(固定材)33を介し、例えば、4個のウェーハ10が円盤状に形成されたセラミックプレート31のプレート面31aに固定されている。4個のウェーハ10は、被研削面10aが露出するように(図3では、上向き)、プレート面31aの同心円上に固定されている。
続いて、ウェーハ10の被研削面はラッピング処理される(第1のラッピング工程:ステップ400)。ここで、ラッピングは、通常、ラップ定盤と呼ばれる平面の台上にウェーハ10を被研削面10aが下に向くようにして置き、ラップ定盤とウェーハ10の被研削面10aとの間に、砥粒としてダイヤモンドスラリー等のラップ剤を挟み、ウェーハ10に上から所定荷重を加え、摺動させてウェーハ10の被研削面10aの研磨を行う。
図4に示すように、研削処理が施されたウェーハ10の被研削面10aとラップ定盤34のラップ面34aとを対向させ、ウェーハ10を固定したセラミックプレート31をラップ定盤34の上に置く。続いて、所定の上下動機構(図示せず)により所定の圧接手段40を下降させセラミックプレート31の上面に当接させ、圧接手段40により、ウェーハ10の被研削面10aを圧力Pでラップ面34aに圧接する。
本実施の形態では、圧力Pは、ラッピング処理され得る圧力範囲であればよく、ラッピング処理されるウェーハ10の径により適宜選択され、特に限定されない。ウェーハ10の径が、2インチ〜6インチの場合、圧力Pは、好ましくは、50g/cm2〜300g/cm2の範囲から設定される。この範囲から設定された圧力Pでウェーハ10を加圧し、ウェーハ10の被研削面10aをラップ面34aに圧接している。そして、所定の回転駆動機構(図示せず)によりセラミックプレート31及びラップ定盤34をA方向に回転させ、各ウェーハ10の被研削面10aを研磨する。
ラップ定盤34のラップ面34aに遊離砥粒を供給する方法に特に制限はなく、例えば、ラップ定盤34上に遊離砥粒を粉粒体そのまま供給する方法、遊離砥粒を水や油に分散した研磨液として供給する方法が挙げられる。研磨液の供給方法に特に制限はなく、例えば、連続的供給、間欠的供給が挙げられる。
次に、第2のラッピング工程について説明する。前述した第1のラッピング工程においてラッピング処理されたウェーハ10の被研削面10aは、予め測定したウェーハ10の反り量に応じた荷重下で、さらに、ラッピング処理が施される(第2のラッピング工程:ステップ500)。この処理を施すことにより、ウェーハ10の被研削面10aに残留するダメージの深さをコントロールし、ウェーハ10の反りを低減させる。
ここで、第2のラッピング工程におけるウェーハ10への荷重は、前述したように、本実施の形態では、セラミックプレート31の上面(載置面)に載置された、例えば、錘(ウエイト)で構成された圧接手段40により、適宜調整する。尚、圧接手段40は、例えば、シリンダによる流体圧を利用する構成であってもよい。
上述した条件下で行われる第2のラッピング工程におけるラッピング処理のレートは、本実施の形態では、通常、0.5μm/分〜5μm/分である。このラッピング処理により、ウェーハ10の厚さは、さらに、0.1μm〜4.5μm程度減少し、同時にウェーハ10の反りが低減する。
上述した2段階のラッピング処理(第1のラッピング工程、第2のラッピング工程)により被研削面10aがラッピング処理されたウェーハ10は、その後、例えば、350μm角の正方形に切断することにより半導体発光素子として形成される。
以下に示す方法により、基板11と基板11上に成膜された半導体層20とを有するウェーハ10を調製した。
まず、厚さが約1000μm程度で径が4インチのサファイア基板11を準備し、図2に示すように、基板11上に、スパッタ法を用いてAlNからなる中間層(バッファ層)12を成膜し、引き続きMOCVD法を用いてアンドープGaNからなる下地層13と、n型半導体層14、発光層15、p型半導体層16を順次積層をした。なお、n型半導体層14は、Siドープn型GaNからなるn型コンタクト層14aとIn0.03Ga0.97Nからなるn型クラッド層14bとから形成した。
次に、p型半導体層16上にスパッタ法により、ITO(酸化インジウム錫(In2O3−SnO2))からなる透光性正極を積層し、その上に正極ボンディングパッドを形成した。さらに、半導体発光素子の負極を形成するためにマスクプロセスとエッチングプロセスにより、n型半導体層14のn型コンタクト層14aに露出領域を設け、負極を形成した。
続いて、ウェーハ10の裏面を、図4に示すように、前述の方法にて第1のラッピング処理をした。なお、第1のラッピング処理における圧接手段40の圧力Pを100g/cm2にして、基板11の厚さを160μmから120μm程度迄に減少させた。
試験例1と同様な条件でウェーハ10を調製し、第2のラッピング工程における圧力Pを80g/cm2にした以外は試験例1と同様な条件に設定し、ウェーハ10に研削処理及びラッピング処理を施した。第2のラッピング処理後のウェーハ10の反りは、4枚とも約150μmとなった。また、ウェーハ10の割れ発生率の結果を表1に示す。
試験例1と同様な条件でウェーハ10を調製し、ウェーハ10の反り量を測定せずに、研削処理及びラッピング処理を施し、さらに、第2のラッピング工程における圧力Pを100g/cm2にした以外は、試験例1と同様な条件に設定して比較実験した。第2のラッピング処理後の4枚のウェーハ10の反りは、−2000μm〜+2000μmの間でばらついていた。また、ウェーハ10の割れ発生率の結果を表1に示す。
基板11として、厚さが約1500μm程度で径が6インチのサファイア基板11を準備し、試験例1に記載の方法に準じてウェーハ10を調製した。このようにして調製した6インチのウェーハ10の反り量は、120μmであった。さらに第1のラッピング処理における圧力Pを100g/cm2にして、基板11の厚さを約160μmから約120μm迄に減少させた。
第2のラッピング処理における圧接手段40の圧力Pを130g/cm2にして、基板11の厚さを3μm減少させた。第2のラッピング処理後のウェーハ10の反りは、4枚とも約70μmとなった。また、ウェーハ10の割れ発生率の結果を表1に示す。
試験例4と同様な条件でウェーハ10を調製し、第2のラッピング工程における圧力Pを80g/cm2にした以外は、試験例4と同様な条件に設定し、ウェーハ10に研削処理及びラッピング処理を施した。第2のラッピング処理後のウェーハ10の反りは、4枚とも約210μmとなった。また、ウェーハ10の割れ発生率の結果を表1に示す。
試験例4と同様な条件でウェーハ10を調製し、ウェーハ10の反り量を測定せずに、第2のラッピング工程における圧力Pを100g/cm2にした以外は、試験例4に記載の条件に設定して比較実験した。第2のラッピング処理後の4枚のウェーハ10の反りは、−3000μm〜+3000μmの間でばらついていた。また、ウェーハ10の割れ発生率の結果を表1に示す。
Claims (6)
- 半導体ウェーハの製造方法であって、
基板と当該基板とは異なる材料で構成され且つ当該基板上に成膜された半導体層とを有する半導体ウェーハの反り量を測定する反り量測定工程と、
前記反り量を測定した前記半導体ウェーハの前記基板における被研削面を研削処理する研削工程と、
前記研削工程により研削処理された前記半導体ウェーハの前記被研削面を、第1の荷重下で第1の期間にわたってラッピング処理する第1のラッピング工程と、
前記反り量測定工程において前記半導体層側が凸となり且つ前記基板側が凹となる前記反り量が得られた半導体ウェーハに関し、前記第1のラッピング工程によりラッピング処理された当該半導体ウェーハの前記被研削面を、前記第1の荷重より大きい第2の荷重下で前記第1の期間より短い第2の期間にわたってさらにラッピング処理する第2のラッピング工程と、
を有することを特徴とする半導体ウェーハの製造方法。 - 前記反り量測定工程における前記半導体ウェーハの前記反り量が30〜250μmの範囲であるとき、
前記第1のラッピング工程において、前記第1の荷重が50g/cm 2 〜300g/cm 2 の範囲から選択され、
前記第2のラッピング工程において、前記第2の荷重が30g/cm2〜230g/cm2の範囲から選択されることを特徴とする請求項1に記載の半導体ウェーハの製造方法。 - 前記第1のラッピング工程において、前記第1の期間が5分間〜120分間の範囲から選択され、
前記第2のラッピング工程において、前記第2の期間が10秒間〜5分間の範囲から選択されることを特徴とする請求項1又は2に記載の半導体ウェーハの製造方法。 - 前記第1のラッピング工程と前記第2のラッピング工程とに跨って、板材に取り付けられた前記基板の前記被研削面が対向して配置されるラップ定盤に平均粒径1μm〜15μmの範囲から選択された粒径の遊離砥粒を供給することにより、当該被研削面のラッピング処理を行うことを特徴とする請求項1乃至3のいずれか1項に記載の半導体ウェーハの製造方法。
- 前記基板は、サファイアであり、
前記半導体層は、III族窒化物半導体を含むn型半導体層、発光層、p型半導体層が積層されたもので構成されることを特徴とする請求項1乃至4のいずれか1項に記載の半導体ウェーハの製造方法。 - 前記反り量測定工程の後、前記反り量を測定した前記半導体ウェーハの前記基板側が外部に露出するように前記半導体層側を板材に取り付ける取付工程をさらに含み、
前記取付工程に続く前記研削工程、前記第1のラッピング工程および前記第2のラッピング工程が、前記板材に前記半導体ウェーハを取り付けたままの状態で行われることを特徴とする請求項1乃至5のいずれか1項に記載の半導体ウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010010472A JP5589398B2 (ja) | 2010-01-20 | 2010-01-20 | 半導体ウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010010472A JP5589398B2 (ja) | 2010-01-20 | 2010-01-20 | 半導体ウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011151151A JP2011151151A (ja) | 2011-08-04 |
JP5589398B2 true JP5589398B2 (ja) | 2014-09-17 |
Family
ID=44537884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010010472A Active JP5589398B2 (ja) | 2010-01-20 | 2010-01-20 | 半導体ウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5589398B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11919125B2 (en) | 2018-09-29 | 2024-03-05 | Corning Incorporated | Carrier wafers and methods of forming carrier wafers |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101830470B1 (ko) * | 2012-03-30 | 2018-02-20 | 신토고교 가부시키가이샤 | 반도체 소자용 기판의 휨 교정 장치 및 휨 교정 방법 |
JP6072166B1 (ja) * | 2015-08-11 | 2017-02-01 | 有限会社サクセス | 表面変質層深さ測定方法、半導体ウエハ研削方法、及び、半導体ウエハ製造方法 |
JP6714431B2 (ja) | 2016-05-27 | 2020-06-24 | 株式会社サイオクス | 結晶基板の製造方法 |
CN116175397A (zh) * | 2022-12-13 | 2023-05-30 | 西安奕斯伟材料科技有限公司 | 一种用于研磨硅片的设备和方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000202759A (ja) * | 1999-01-13 | 2000-07-25 | Matsushita Electric Ind Co Ltd | 半導体ウエハの研磨方法および研磨装置 |
KR20000077147A (ko) * | 1999-05-03 | 2000-12-26 | 조셉 제이. 스위니 | 화학기계적 평탄화 방법 |
JP4615182B2 (ja) * | 2002-08-22 | 2011-01-19 | 株式会社Sumco | 半導体ウェーハの製造方法 |
JP2009051678A (ja) * | 2007-08-24 | 2009-03-12 | Sumitomo Metal Mining Co Ltd | サファイア基板の製造方法 |
-
2010
- 2010-01-20 JP JP2010010472A patent/JP5589398B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11919125B2 (en) | 2018-09-29 | 2024-03-05 | Corning Incorporated | Carrier wafers and methods of forming carrier wafers |
Also Published As
Publication number | Publication date |
---|---|
JP2011151151A (ja) | 2011-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI463553B (zh) | Iii族氮化物結晶及其表面處理方法、iii族氮化物積層體及其製造方法、與iii族氮化物半導體裝置及其製造方法 | |
JP5589398B2 (ja) | 半導体ウェーハの製造方法 | |
TWI646635B (zh) | Iii族氮化物複合基板與其製造方法、及iii族氮化物半導體裝置與其製造方法 | |
TWI438946B (zh) | Manufacturing method of semiconductor wafers | |
TWI689611B (zh) | Iii族氮化物積層體及具有該積層體之發光元件 | |
US20060273324A1 (en) | Light-emitting diode and process for producing the same | |
JP6328557B2 (ja) | 窒化アルミニウム基板およびiii族窒化物積層体 | |
WO2013039003A1 (ja) | 発光ダイオード素子 | |
TW201107102A (en) | Method for producing a semiconductor wafer | |
TW201638995A (zh) | 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法 | |
JP2003197961A (ja) | Iii族窒化物系化合物半導体発光素子 | |
JP2003197963A (ja) | Iii族窒化物系化合物半導体発光素子用の基板の製造方法 | |
JP5767141B2 (ja) | 窒化ガリウム基板およびそれを用いた光デバイス | |
JP2005302804A (ja) | 発光ダイオード及びその製造方法 | |
JP2009252871A (ja) | 半導体発光素子の製造方法および半導体発光素子の製造装置 | |
JP6248395B2 (ja) | Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
Koyama et al. | Effects of N-face finishing on geometry of double-side polished GaN substrate | |
JP2014053614A (ja) | 発光ダイオード素子 | |
KR20090096759A (ko) | 그룹 3족 질화물계 반도체 박막 성장용 기판, 그의 제조방법 및 이를 이용한 광전자 소자 제조 방법 | |
JP5668769B2 (ja) | Iii族窒化物結晶およびその表面処理方法、iii族窒化物積層体およびその製造方法、ならびにiii族窒化物半導体デバイスおよびその製造方法 | |
JP3581145B1 (ja) | 窒化物半導体基板の加工方法 | |
JP2010045262A (ja) | 半導体発光素子の製造方法 | |
JP6038237B2 (ja) | 窒化ガリウム基板の製造方法 | |
JP3581145B6 (ja) | 窒化物半導体基板の加工方法 | |
KR101261238B1 (ko) | 반도체 기판의 래핑 장치 및 이를 이용한 반도체 기판의 래핑 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121019 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5589398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |