TWI463553B - Iii族氮化物結晶及其表面處理方法、iii族氮化物積層體及其製造方法、與iii族氮化物半導體裝置及其製造方法 - Google Patents

Iii族氮化物結晶及其表面處理方法、iii族氮化物積層體及其製造方法、與iii族氮化物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI463553B
TWI463553B TW098112200A TW98112200A TWI463553B TW I463553 B TWI463553 B TW I463553B TW 098112200 A TW098112200 A TW 098112200A TW 98112200 A TW98112200 A TW 98112200A TW I463553 B TWI463553 B TW I463553B
Authority
TW
Taiwan
Prior art keywords
group iii
iii nitride
polishing
nitride crystal
crystal
Prior art date
Application number
TW098112200A
Other languages
English (en)
Other versions
TW200949926A (en
Inventor
Keiji Ishibashi
Naoki Matsumoto
Masato Irikura
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200949926A publication Critical patent/TW200949926A/zh
Application granted granted Critical
Publication of TWI463553B publication Critical patent/TWI463553B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

III族氮化物結晶及其表面處理方法、III族氮化物積層體及其製造方法、與III族氮化物半導體裝置及其製造方法
本發明係關於一種適用於半導體裝置之基板等的III族氮化物結晶之表面處理方法。
為用於半導體裝置之基板等，成長後之III族氮化物結晶之表面較好的是處理成儘可能平坦且雜質濃度較低。因此，於美國專利第6,399,500號說明書中揭示有：使用不含研磨粒之鹼性拋光液對Ga1-X-Y AlX InY N結晶之表面進行拋光，然後利用純水進行拋光。
然而，由於III族氮化物結晶之化學性質穩定，因此即便使用如上述之不含研磨粒之鹼性拋光液進行拋光，拋光效率亦較低。
因此，為對化學性質穩定之III族氮化物結晶有效率地進行表面處理，必需進行使用研磨粒之研磨或拋光。尤其好的是使用莫氏硬度(Mohs hardness)高於III族氮化物結晶、例如莫氏硬度高於7之硬質研磨粒對III族氮化物結晶進行研磨。
然而，當對III族氮化物結晶進行研磨時，硬質研磨粒切入至結晶表面而將表面層機械去除，因此研磨後硬質研磨粒沒入至結晶之表面而殘留。由於III族氮化物結晶化學性質穩定，故利用化學藥液之表面蝕刻不可行。因此，利用化學藥液之清洗處理無法充分地去除殘留於結晶表面之硬質研磨粒。因此，於在該結晶上形成磊晶層等之後續步驟中，會產生由殘留於結晶表面之研磨粒所引起之污染之問題。
因此，本發明之目的在於提供一種可將研磨後殘留於結晶表面之硬質研磨粒去除而減少結晶表面之雜質的III族氮化物結晶之表面處理方法。
此處，藉由在研磨後使用莫氏硬度為7以下之軟質研磨粒之拋光，可將研磨後殘留於結晶表面之硬質研磨粒去除。然而，於使用軟質研磨粒進行拋光後，軟質研磨粒會殘留於結晶表面。又，於包含高錯位密度區域與低錯位密度區域之III族氮化物結晶中，會產生如下問題：高錯位密度區域及其周邊被大量地去除而產生凹陷，從而導致有效面積縮小。
因此，本發明之目的亦在於提供一種如下的III族氮化物結晶之表面處理方法：其於在研磨後進行使用軟質研磨粒之拋光之情形時，可抑制高錯位密度區域及其周邊之表面被過剩去除而防止凹陷，又，可將殘留於結晶表面之軟質研磨粒去除而減少結晶表面之雜質。
本發明係一種III族氮化物結晶之表面處理方法，其包括：使用莫氏硬度高於7之硬質研磨粒對III族氮化物結晶之表面進行研磨之步驟；以及使用不含研磨粒之拋光液對經研磨之III族氮化物結晶之表面進行拋光之無研磨粒拋光步驟；並且不含研磨粒之拋光液之pH值為1以上、6以下或8.5以上、14以下。
於本發明之III族氮化物結晶之表面處理方法中之無研磨粒拋光步驟中，可使用壓縮率為1.5%以上、20%以下之拋光墊，於0.98kPa(10gf/cm2 )以上、58.8kPa(600gf/cm2 )以下之拋光壓力下進行拋光。
又，於本發明之III族氮化物結晶之表面處理方法中，可進而包括：於研磨步驟之後、無研磨粒拋光步驟之前，使用含有莫氏硬度為7以下之軟質研磨粒之拋光液，對經研磨之III族氮化物結晶之表面進行拋光之軟質研磨粒拋光步驟。此處，於軟質研磨粒拋光步驟中，可使用壓縮率為0.8%以上、5%以下之拋光墊，於4.9kPa(50gf/cm2 )以上、98kPa(1000gf/cm2 )以下之拋光壓力下進行拋光。
又，本發明係一種藉由上述表面處理所獲得之III族氮化物結晶。此處，藉由上述表面處理，可使III族氮化物結晶之表面粗糙度Ra為2nm以下。又，可使加工變質層之厚度為50nm以下。又，上述III族氮化物結晶含有低錯位密度區域與高錯位密度區域，可使低錯位密度區域之表面與高錯位密度區域之表面之高低差為3μm以下。又，於上述含有低錯位密度區域與高錯位密度區域之III族氮化物結晶中，相對於低錯位密度區域之整個表面，低錯位密度區域之平坦面區域可具有40%以上之面積。
又，本發明係一種III族氮化物積層體，其含有上述III族氮化物結晶、以及於III族氮化物結晶之表面上磊晶成長之至少一層III族氮化物層。又，本發明係一種III族氮化物積層體之製造方法，其係使用上述III族氮化物結晶者，且其包括：準備III族氮化物結晶之步驟；以及使至少一層III族氮化物層於III族氮化物結晶之表面上磊晶成長之步驟。
又，本發明係一種III族氮化物半導體裝置，其含有上述III族氮化物結晶、於III族氮化物結晶之表面上磊晶成長之至少一層III族氮化物層、以及形成於III族氮化物層之最表層及III族氮化物結晶之至少一方之表面上之電極。又，本發明係一種III族氮化物半導體裝置之製造方法，其係使用上述III族氮化物結晶者，且其包括：準備III族氮化物結晶之步驟；使至少一層III族氮化物層於III族氮化物結晶之表面上磊晶成長之步驟；以及於III族氮化物層之最表層及III族氮化物結晶之至少一方之表面上形成電極之步驟。
根據本發明，可提供一種III族氮化物結晶之表面處理方法，其可藉由無研磨粒拋光將研磨後殘留於結晶表面之硬質研磨粒去除，從而減少結晶表面之雜質。又，可提供一種如下的III族氮化物結晶之表面處理方法：其可於在研磨後使用軟質研磨粒進行拋光之情形時，藉由軟質研磨粒拋光而將研磨後殘留於結晶表面之硬質研磨粒去除，進而將軟質研磨粒拋光後殘留於結晶表面之軟質研磨粒去除，而減少結晶表面之雜質。
再者，本申請案之拋光液除不含研磨粒者以外，亦包括含有研磨粒者。
通過結合附圖閱讀本發明的以下詳細描述，將更容易明白本發明的前述及其它目的、特徵、態樣及優點。
(實施形態1)
參照圖1及圖2，本發明之III族氮化物結晶之表面處理方法之一實施形態包括：使用莫氏硬度高於7之硬質研磨粒16對III族氮化物結晶1之表面進行研磨之步驟；以及使用不含研磨粒之拋光液27對經研磨之III族氮化物結晶1之表面進行拋光之無研磨粒拋光步驟；並且不含研磨粒之拋光液27之pH值為1以上、6以下或8.5以上、14以下。本實施形態之III族氮化物結晶之表面處理方法中，藉由使用硬質研磨粒之研磨步驟後的使用不含研磨粒且pH值為1以上、6以下或8.5以上、14以下之拋光液的無研磨粒拋光步驟，可將殘留於結晶表面之硬質研磨粒去除而減少結晶表面之雜質。
參照圖1，本實施形態之III族氮化物結晶之表面處理方法包括使用莫氏硬度高於7之硬質研磨粒16對III族氮化物結晶1之表面進行研磨之步驟。藉由該研磨步驟，可對III族氮化物結晶之表面有效率地進行研磨。
本實施形態之研磨步驟係指使用莫氏硬度高於7之硬質研磨粒16以機械方式使III族氮化物結晶1之表面變平滑之步驟，例如參照圖1，一面使壓盤15以旋轉軸15c為中心而旋轉，一面自研磨粒供給口19朝壓盤15上供給硬質研磨粒16，並且一面於固定有III族氮化物結晶1之結晶固持器11上放置鉛垂14並使III族氮化物結晶1以旋轉軸11c為中心而旋轉，一面將III族氮化物結晶1按壓於供給有硬質研磨粒16之壓盤15上，藉此可對III族氮化物結晶1之表面進行研磨。
此處，壓盤15只要為能夠順暢地進行研磨者則並無特別限制，可較好地使用：含有Sn(錫)、Sn-Bi(錫-鉍)合金、Sn-Sb(錫-銻)合金、Sn-Pb(錫-鉛)合金、Cu(銅)等金屬材料，Al2 O3 (氧化鋁)、SiO2 (二氧化矽)、CeO2 (氧化鈰)等無機材料，酚樹脂、胺酯樹脂、醯胺樹脂、醯亞胺樹脂等有機材料等之壓盤；以及使該等複合而成之壓盤。又，可於壓盤15上固定墊(未圖示)，於該墊上散布硬質研磨粒16，並以與上述相同之方式進行研磨。
又，硬質研磨粒16只要莫氏硬度高於7則並無特別限制，可較好地使用含有金剛石、SiC、BN、Si3 N4 、Al2 O3 、Cr2 O3 、ZrO2 等材料之研磨粒。該等研磨粒之種類及粒徑係考慮該等之機械研磨作用後而選定。為提高研磨速度，可使用高硬度且粒徑較大之研磨粒。為使表面粗糙度Ra及Ry較小而形成平滑之面、及/或減少加工變質層，可使用低硬度且粒徑較小之研磨粒。為縮短研磨時間而獲得平滑之表面，可使用粒度較大之研磨粒至較小之研磨粒而進行多階段之研磨。
再者，此處所謂表面粗糙度Ra係指如下之值：自粗糙度曲面於其平均面之方向上抽取基準面積，對自該抽取部分之平均面至測定曲面為止之距離(偏差之絕對值)進行合計，然後以基準面積將該合計值平均所獲得之值。又，表面粗糙度Ry係指如下之值：自粗糙度曲面於其平均面之方向上抽取基準面積，將自該抽取部分之平均面至最高之頂部為止之高度與至最低之底部為止之深度相加所獲得之和。表面粗糙度Ra及Ry可藉由AFM(Atomic Force Microscopy，原子力顯微鏡)觀察來確認。又，所謂加工變質層係指由於結晶表面之研削或研磨而形成於結晶之表面側區域之晶格混亂之層，可藉由TEM(Transmission Electron Microscope，穿透型電子顯微鏡)觀察、CL(Cathodoluminescence，陰極發光)觀察來確認該層之存在及其厚度。
再者，作為以機械方式使III族氮化物結晶1之表面變平滑之步驟，可使用磨削(grinding)來代替研磨。磨削時係使用以黏合劑將硬質研磨粒固定之磨石，與研磨相比可高速度地將III族氮化物結晶之表面上之雜質去除而使表面變平滑。
參照圖2，本實施形態之III族氮化物結晶之表面處理方法包括無研磨粒拋光步驟，其使用不含研磨粒之拋光液27對經研磨之III族氮化物結晶1之表面進行拋光。藉由該無研磨粒拋光步驟，可將殘留於結晶表面之硬質研磨粒去除而減少結晶表面之雜質。
本實施形態之無研磨粒拋光步驟係指使用不含研磨粒之拋光液以化學方式使III族氮化物結晶1之表面變平滑之步驟，例如參照圖2，一面使固定於壓盤25上之拋光墊28以旋轉軸25c為中心而旋轉，一面自拋光液供給口29朝拋光墊28上供給不含研磨粒之拋光液27，並且一面於固定有III族氮化物結晶1之結晶固持器21上放置鉛垂24並使III族氮化物結晶1以旋轉軸21c為中心而旋轉，一面將III族氮化物結晶1按壓於上述拋光墊28上，藉此可將殘留於III族氮化物結晶1之表面之研磨粒等雜質高效率地去除。
此處，壓盤25只要為能夠順暢地進行無研磨粒拋光者則並無特別限制，可較好地使用：含有不鏽鋼、鋁(Al)等金屬材料，氧化鋁(Al2 O3 )、氧化鎂(MgO)、氮化鋁(AlN)、碳化矽(SiC)等無機材料，酚樹脂、胺酯樹脂、醯胺樹脂、醯亞胺樹脂等有機材料等之壓盤；以及使該等複合而成之壓盤。
無研磨粒拋光步驟中所使用之不含研磨粒之拋光液之pH值為1以上、6以下或8.5以上、14以下。若pH值小於1或大於14，則結晶之表面粗糙度Ra及Ry變大。又，若pH值大於6.5、小於8.5，則結晶表面之雜質之去除效果較小。根據相同之原因，pH值更好的是2以上、4以下或10以上、12以下。
此處，對不含研磨粒之拋光液進行pH值調整時，可使用：鹽酸、硝酸、硫酸、磷酸等無機酸，甲酸、乙酸、檸檬酸、蘋果酸、酒石酸、琥珀酸、鄰苯二甲酸、順丁烯二酸、反丁烯二酸等有機酸，KOH、NaOH等無機鹼，NH4 OH、胺等有機鹼，硫酸鹽、硝酸鹽、磷酸鹽等無機鹽，檸檬酸鹽、蘋果酸鹽等有機鹽等。於該等pH值調整劑中，就提高結晶表面之雜質之去除效果之觀點而言，不含金屬元素之有機酸、有機鹼較無機酸及無機鹼更好。又，於有機酸之中，較好的是羧基為2個以上之多元羧酸。進而，亦可藉由添加下述氧化劑來調整pH值。
又，不含研磨粒之拋光液較好的是含有氧化劑。不含研磨粒之拋光液藉由含有氧化劑，ORP(Oxidation Reduction Potential，氧化還原電位)變高，殘留於結晶表面之研磨粒等雜質之去除效果提高。此處，作為氧化劑，並無特別限制，就提高ORP之觀點而言，可較好地使用：次氯酸，三氯異三聚氰酸等氯化異三聚氰酸，二氯異三聚氰酸鈉等氯化異三聚氰酸鹽，高錳酸鉀等高錳酸鹽，重鉻酸鉀等重鉻酸鹽，溴酸鉀等溴酸鹽，硫代硫酸鈉等硫代硫酸鹽，過硫酸銨、過硫酸鉀等過硫酸鹽，硝酸，過氧化氫水，臭氧等。
此處，就提高殘留於結晶表面之研磨粒等雜質之去除效果之觀點而言，較好的是不含研磨粒之拋光液之pH值x與ORP值y(mV)之間有以下關係。即，於1≦x≦6之酸性條件下，較好的是滿足
-50x+1000<y<-50x+1800　…(1)之關係；
又，於8.5≦x≦14之鹼性條件下，較好的是滿足
-50x+800<y<-50x+1500　…(2)之關係。
又，於不含研磨粒之拋光液中，就提高雜質之去除效果之觀點而言，可進而添加界面活性劑。不含研磨粒之拋光液中所添加之界面活性劑並無特別限制，可使用陰離子性、陽離子性或非離子性之界面活性劑，就雜質去除效果較高之觀點而言，可較好地使用陰離子性或陽離子性之界面活性劑等。
此處，III族氮化物結晶係藉由HVPE(Hydride Vapor Phase Epitaxy，氫化物氣相磊晶)法、昇華法等各種氣相法，溶液法(包括助熔劑法)等各種液相法而成長。於III族氮化物結晶之成長過程中，為減小結晶內之錯位密度，有時於底層基板上形成具有開口部之SiO2 等之遮罩層，於其上方使III族氮化物結晶進行刻面成長(例如參照日本專利特開2003-165799號公報、日本專利特開2003-183100號公報等)。
參照圖4A及圖4B，上述藉由刻面成長而成長之III族氮化物結晶1中存在：結晶中所存在之錯位聚集之高錯位密度區域1h、以及錯位減少之低錯位密度區域1k。此處，含有高錯位密度區域1h與低錯位密度區域1k之III族氮化物結晶具有如下構造：相對於低錯位密度區域而將高錯位密度區域配置成條紋狀之構造(條紋型構造，參照圖4A及圖4B)、或相對於低錯位密度區域而將高錯位密度區域排列成點狀之構造(點型構造，未圖示)等。又，III族氮化物結晶1中之高錯位密度區域1h及低錯位密度區域1k可藉由CL觀察(日立製作所製造S-4300)等進行觀察。
於上述藉由刻面成長法而成長之III族氮化物結晶中，低錯位密度區域1k之表面為Ga原子表面，而高錯位密度區域1h之表面為N原子表面。因此，高錯位密度區域1h之表面與低錯位密度區域1k之表面相比，化學拋光之速度較快。因此，參照圖4A及圖4B，若對含有高錯位密度區域1h與低錯位密度區域1k之III族氮化物結晶1之表面進行無研磨粒拋光等化學拋光，則高錯位密度區域1h之表面會比低錯位密度區域1k之表面凹陷。
因此，於本實施形態之無研磨粒拋光步驟中，較好的是使用壓縮率為1.5%以上、20%以下之拋光墊28。若拋光墊28之壓縮率小於1.5%，則無研磨粒拋光後之結晶之表面粗糙度Ra及Ry增大。若拋光墊28之壓縮率大於20%，則雜質之去除效果變小，III族氮化物結晶之高錯位密度區域1h之表面之凹陷變大，又，低錯位密度區域1k之表面中之平坦面區域1ps變小。就上述觀點而言，無研磨粒拋光步驟中所使用之拋光墊之壓縮率更好的是3%以上、10%以下。
就上述觀點而言，拋光墊28較好的是由聚胺酯等所形成，且具有麂皮、不織布、彈性體、發泡體(泡沫)等形態。
此處，於本申請案中，拋光墊之壓縮率係使用T1 與T2 藉由下式(A)來定義，
壓縮率(%)=(T1 -T2 )/T2 ×100　(A)
上述T1 係指將初始荷重W1 加載於墊上後經過1分鐘後之墊之厚度，上述T2 係指將荷重增加至W2 後經過1分鐘後之墊之厚度。此處，於壓縮率之計算時，將初始荷重W1 設為100g，將荷重W2 設為1600g。
又，無研磨粒拋光步驟中之拋光壓力較好的是0.98kPa(10gf/cm2 )以上、58.8kPa(600gf/cm2 )以下。若拋光壓力小於0.98kPa(10gf/cm2 )，則殘留於結晶表面之硬質研磨粒等雜質之去除效果變小，又，整個結晶表面之平滑化效果變小。若拋光壓力大於58.8kPa(600gf/cm2 )，則結晶之表面粗糙度Ra及Ry增大，又，低錯位密度區域1k之表面中之平坦面區域1ps變小。就上述觀點而言，無研磨粒拋光步驟中之拋光壓力更好的是4.9kPa(50gf/cm2 )以上、39.2kPa(400gf/cm2 )以下。
又，為進一步去除硬質研磨粒，可於上述無研磨粒拋光步驟之後設置使用水之清洗步驟。清洗之方法並無特別限制，可使用超音波清洗、擦洗等，就提高硬質研磨粒之去除效果之觀點而言，較好的是擦洗。擦洗較好的是於拋光之後、結晶表面乾燥之前進行。根據擦洗，不僅可有效地去除結晶主表面之雜質，而且可有效地去除結晶側表面之雜質。
再者，對於使用藉由黏合劑將硬質研磨粒固定之磨石來進行磨削之III族氮化物結晶1之表面，亦可使用不含研磨粒之拋光液27進行拋光。藉由上述無研磨粒拋光步驟，可將殘留於結晶表面之硬質研磨粒去除而減少結晶表面之雜質。
(實施形態2)
參照圖1~圖3，本發明之III族氮化物結晶之表面處理方法之其他實施形態進而包括：於實施形態1之表面處理方法之研磨步驟(圖1)之後、無研磨粒拋光步驟(圖2)之前，使用含有莫氏硬度為7以下之軟質研磨粒36之拋光液37對經研磨之表面進行拋光的軟質研磨粒拋光步驟(圖3)。藉由上述軟質研磨粒拋光步驟，可將殘留於結晶表面之硬質研磨粒去除。又，由於軟質研磨粒拋光步驟而殘留於結晶表面之軟質研磨粒可藉由隨後進行之無研磨粒拋光步驟而去除。
即，本實施形態之III族氮化物結晶之表面處理方法包括：使用莫氏硬度高於7之硬質研磨粒對III族氮化物結晶之表面進行研磨之步驟(圖1)；使用含有莫氏硬度為7以下之軟質研磨粒36之拋光液37對經研磨之表面進行拋光的軟質研磨粒拋光步驟(圖3)；以及使用不含研磨粒之pH值為1以上、6以下或8.5以上、14以下之拋光液對經軟質研磨粒拋光之III族氮化物結晶之表面進行拋光的無研磨粒拋光步驟(圖2)。
此處，本實施形態之研磨步驟與實施形態1之研磨步驟相同。
本實施形態之軟質研磨粒拋光步驟係指以化學機械方式使III族氮化物結晶1之表面變平滑之步驟，例如參照圖3，一面使固定於壓盤35上之拋光墊38以旋轉軸35c為中心而旋轉，一面自拋光液供給口39朝拋光墊38上供給含有軟質研磨粒36之拋光液37，並且一面於固定有III族氮化物結晶1之結晶固持器31上放置鉛垂34並使III族氮化物結晶1以旋轉軸31c為中心而旋轉，一面將III族氮化物結晶1按壓於上述拋光墊38上，藉此能夠以化學機械方式對III族氮化物結晶1之表面進行拋光。藉由該軟質研磨粒拋光步驟，可將殘留於結晶表面之硬質研磨粒去除。
此處，壓盤35只要為能夠順暢地進行軟質研磨粒拋光者則並無特別限制，可較好地使用：含有不鏽鋼、鋁(Al)、氧化鋁(Al2 O3 )、氧化鎂(MgO)、氮化鋁(AlN)、碳化矽(SiC)等無機材料，酚樹脂、胺酯樹脂、醯胺樹脂、醯亞胺樹脂等有機材料等之壓盤；以及使該等複合而成之壓盤。
軟質研磨粒拋光步驟中所使用之軟質研磨粒只要莫氏硬度為7以下則並無特別限制，可較好地使用含有ZrO2 、SiO2 、CeO2 、MnO2 、Fe2 O3 、Fe3 O4 、NiO、ZnO、CoO、Co3 O4 、GeO2 、Ga2 O3 、In2 O3 等材料之研磨粒。就提高下一步驟之無研磨粒拋光時之軟質研磨粒之去除性的觀點而言，軟質研磨粒之金屬元素較好的是離子化傾向較大者。進而，就亦提高下述清洗時之軟質研磨粒之去除性的觀點而言，離子化傾向大於H(氫)之金屬元素更好。
又，含有軟質研磨粒36之拋光液37並無特別限制，就提高殘留於結晶表面之硬質研磨粒等雜質之去除效果之觀點而言，較好的是具有與不含研磨粒之拋光液相同之pH值。即，含有軟質研磨粒36之拋光液37之pH值較好的是1以上、6以下或8.5以上、14以下，更好的是2以上、4以下或10以上、12以下。又，對含有軟質研磨粒之拋光液進行pH值調整時，可使用與不含研磨粒之拋光液相同之無機酸、有機酸、無機鹼、有機鹼、無機鹽、有機鹽及氧化劑。又，於該等pH值調整劑中，就提高結晶表面之雜質之去除效果之觀點而言，不含金屬元素之有機酸及有機鹼較無機酸及無機鹽更好。又，於有機酸之中，較好的是羧基為2個以上之多元羧酸。
又，就提高殘留於結晶表面之硬質研磨粒等雜質之去除效果之觀點而言，含有軟質研磨粒之拋光液較好的是與不含研磨粒之拋光液相同，pH值x與ORP值y(mV)之間有以下關係。即，於1≦x≦6之酸性條件下，較好的是滿足
-50x+1000<y<-50x+1800　…(3)之關係；
又，於8.5≦x≦14之鹼性條件下，較好的是滿足
-50x+800<y<-50x+1500　…(4)之關係。
此處，III族氮化物結晶係藉由HVPE(氫化物氣相磊晶)法、昇華法等各種氣相法，溶液法(包括助熔劑法)等各種液相法而成長。於III族氮化物結晶之成長過程中，為減小結晶內之錯位密度，有時於底層基板上形成具有開口部之SiO2 等之遮罩層，於其上方使III族氮化物結晶進行刻面成長(例如參照日本專利特開2003-165799號公報、日本專利特開2003-183100號公報等)。參照圖4A及圖4B，該藉由刻面成長而成長之III族氮化物結晶1中存在：結晶中所存在之錯位聚集之高錯位密度區域1h、以及錯位減少之低錯位密度區域1k。此處，含有高錯位密度區域1h與低錯位密度區域1k之III族氮化物結晶具有如下構造：相對於低錯位密度區域而將高錯位密度區域配置成條紋狀之構造(條紋型構造，參照圖4A及圖4B)、或相對於低錯位密度區域而將高錯位密度區域排列成點狀之構造(點型構造，未圖示)等。又，III族氮化物結晶1中之高錯位密度區域1h及低錯位密度區域1k可藉由CL觀察(日立製作所製造S-4300)等進行觀察。
於上述藉由刻面成長法而成長之III族氮化物結晶中，低錯位密度區域1k之表面為Ga原子表面，高錯位密度區域1h之表面為N原子表面。因此，高錯位密度區域1h之表面與低錯位密度區域1k之表面相比，化學機械拋光之速度較快。因此，參照圖4A及圖4B，若對含有高錯位密度區域1h與低錯位密度區域1k之III族氮化物結晶1之表面利用含有軟質研磨粒之拋光液進行拋光等化學機械拋光，則高錯位密度區域1h之表面會比錯位密度區域1k之表面凹陷。
因此，於本實施形態之軟質研磨粒拋光步驟中，較好的是使用壓縮率為0.8%以上、5%以下之拋光墊38，於4.9kPa(50gf/cm2 )以上、98kPa(1000gf/cm2 )以下之拋光壓力下進行拋光。就該觀點而言，拋光墊38較好的是由聚胺酯等所形成，且具有麂皮、不織布、彈性體、發泡體(泡沫)等形態。
若拋光墊38之壓縮率小於0.8%，則軟質研磨粒拋光後之結晶之表面粗糙度Ra及Ry變大。若拋光墊38之壓縮率大於5%，則III族氮化物結晶之高錯位密度區域1h之表面之凹陷變大，低錯位密度區域1k之表面中之平坦面區域1ps變小。就該觀點而言，拋光墊38之壓縮率更好的是1%以上、3%以下。
又，若拋光壓力小於4.9kPa(50gf/cm2 )，則殘留於結晶表面之硬質研磨粒等雜質之去除效果變小，又，整個結晶表面之平滑化效果變小。若拋光壓力大於98.1kPa(1000gf/cm2 )，則結晶之表面粗糙度Ra、Ry變大，高錯位密度區域之表面之凹陷變大，又，低錯位密度區域1k之表面中之平坦面區域1ps變小。就該觀點而言，拋光壓力更好的是9.8kPa(100gf/cm2 )以上、68.6kPa(700gf/cm2 )以下。
本實施形態之無研磨粒拋光步驟中，除對經軟質研磨粒拋光之III族氮化物結晶之表面進行拋光而非對經研磨之III族氮化物結晶之表面進行拋光以外，與實施形態1之無研磨粒拋光步驟相同。藉由上述無研磨粒拋光步驟而將殘留於結晶表面之軟質研磨粒等雜質去除。
又，為進一步去除軟質研磨粒，可於上述無研磨粒拋光步驟之後設置使用水之清洗步驟。清洗之方法並無特別限制，可使用超音波清洗、擦洗等，就提高軟質研磨粒之去除效果之觀點而言，較好的是擦洗。擦洗較好的是於拋光之後、結晶表面乾燥之前進行。根據擦洗，不僅可有效地去除結晶主表面之雜質，亦可有效地去除結晶側表面之雜質。
(實施形態3)
參照圖2，本發明之III族氮化物結晶之一實施形態係藉由實施形態1或實施形態2之表面處理所獲得之III族氮化物結晶1。由於本實施形態之III族氮化物結晶受到了實施形態1或實施形態2之表面處理，故殘留於結晶表面之硬質研磨粒、軟質研磨粒等雜質被去除。因此，藉由使一層以上之III族氮化物層於本實施形態之III族氮化物結晶之表面上磊晶成長，可良率佳地獲得高特性之半導體裝置。
對於本實施形態之III族氮化物結晶1，就使一層以上之III族氮化物層於結晶表面上磊晶成長而良率佳地獲得高特性之半導體裝置的觀點而言，其表面粗糙度Ra較好的是2nm以下，更好的是1nm以下。又，就相同之觀點而言，表面粗糙度Ry較好的是20nm以下，更好的是10nm以下。進而，就相同之觀點而言，III族氮化物結晶之加工變質層之厚度較好的是50nm以下，更好的是30nm以下。
本實施形態之III族氮化物結晶可為結晶表面之錯位密度均勻之結晶，亦可為結晶表面之錯位密度不均勻之結晶。作為結晶表面之錯位密度不均勻之結晶，可列舉如圖4A及圖4B所示之含有低錯位密度區域1k與高錯位密度區域1h之結晶。
參照圖4A及圖4B，本實施形態之III族氮化物結晶較好的是低錯位密度區域1k之表面與高錯位密度區域1h之表面的高低差D為3μm以下。藉由在低錯位密度區域1k之表面與高錯位密度區域1h之表面的高低差D為3μm以下之III族氮化物結晶1之表面上使一層以上之III族氮化物層磊晶成長，可良率佳地獲得高特性之半導體裝置。
又，參照圖4A及圖4B，本實施形態之III族氮化物結晶較好的是，相對於低錯位密度區域1k之整個表面1ks，低錯位密度區域1k之平坦面區域1ps具有40%以上之面積。此處，低錯位密度區域1k之平坦面區域1ps係定義為如下面區域：自低錯位密度區域1k表面之最高點P0 或最高線L0 朝向低錯位密度區域之外緣以固定距離10μm之間隔而取點P1 、點P2 ...、點Pk-1 、點Pk (此處k為正整數)時，包含點Pk-1 與點Pk 之直線與基準平面Q所成之傾角θ未達0.1°的任意之點Pk 所存在之面區域，上述基準平面Q於低錯位密度區域1K表面之最高點P0 或最高線L0 處與該表面(近似於平面之曲面)相切。該平坦面區域1ps自低錯位密度區域1k表面之中心部朝向外緣部連續地存在。由於拋光時高錯位密度區域1h容易被去除，因此位於高錯位密度區域1h附近之低錯位密度區域1k之外緣部與低錯位密度區域1k之中心部相比被優先去除，而產生形狀凹陷。因此產生上述傾角θ變大而達到0.1°以上之區域。又，將低錯位密度區域1k之平坦面區域1ps之面積相對於低錯位密度區域1k之整個表面1ks之面積的比例(百分率)定義為平坦面區域率(單位：%)。
又，藉由在低錯位密度區域1k之平坦面區域1ps相對於低錯位密度區域1k之整個表面1ks而具有40%以上之面積的III族氮化物結晶(即，平坦面區域率為40%以上之III族氮化物結晶)之表面上使一層以上之III族氮化物層磊晶成長，可良率佳地獲得高特性之III族氮化物半導體裝置。就上述觀點而言，平坦面區域率較好的是60%以上，更好的是80%以上。
(實施形態4)
參照圖5，本發明之III族氮化物積層體包含：實施形態3之III族氮化物結晶1、以及於III族氮化物結晶1之表面上磊晶成長之至少一層III族氮化物層650。由於本實施形態之III族氮化物積層體500具有於實施形態3之III族氮化物結晶之表面上磊晶成長之至少一層III族氮化物層650，因此藉由PL(Photoluminescence，光致發光)法所發出之光之強度(PL強度)較高。
更具體而言，參照圖5，本實施形態之III族氮化物積層體係於n型GaN結晶基板(III族氮化物結晶1)之一方之主表面上，依序設置有作為n型半導體層620的厚度為1μm之n型GaN層621及厚度為150nm之n型Al0.1 Ga0.9 N層622、發光層640、以及作為p型半導體層630的厚度為20nm之p型Al0.2 Ga0.8 N層631及厚度為150nm之p型GaN層632，以作為磊晶成長之至少一層III族氮化物層。此處，發光層640具有如下多重量子井結構：4層由厚度為10nm之GaN層形成之障壁層與3層由厚度為3nm之Ga0.85 In0.15 N層形成之井層交替積層而成之多重量子井結構。
(實施形態5)
參照圖5，本發明之III族氮化物積層體之製造方法係使用實施形態3之III族氮化物結晶1的III族氮化物積層體500之製造方法，其包括：準備III族氮化物結晶1之步驟、以及使至少一層III族氮化物層650於III族氮化物結晶1之表面上磊晶成長之步驟。藉由使一層以上之III族氮化物層於上述III族氮化物結晶之表面上磊晶成長，可獲得藉由PL法所發出之光之強度(PL強度)較高之III族氮化物積層體。
參照圖5，本實施形態之III族氮化物積層體之製造方法例如係將n型GaN結晶基板(III族氮化物結晶1)配置於MOCVD(Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積)裝置內，並利用MOCVD法，使作為n型半導體層620的厚度為1μm之n型GaN層621及厚度為150nm之n型Al0.1 Ga0.9 N層622、發光層640、以及作為p型半導體層630的厚度為20nm之p型Al0.2 Ga0.8 N層631及厚度為150nm之p型GaN層632於該n型GaN結晶基板(III族氮化物結晶1)之一方之主表面上依序磊晶成長，來作為至少一層III族氮化物層650。此處，發光層640形成為如下多重量子井結構：4層由厚度為10nm之GaN層形成之障壁層與3層由厚度為3nm之Ga0.85 In0.15 N層形成之井層交替積層而成之多重量子井結構。
(實施形態6)
參照圖6，本發明之III族氮化物半導體裝置包含：實施形態3之III族氮化物結晶1、於III族氮化物結晶1之表面上磊晶成長之至少一層III族氮化物層650、以及形成於III族氮化物層650之最表層及III族氮化物結晶1之至少一方之表面上的電極661及662。由於本實施形態之III族氮化物半導體裝置600具有於實施形態3之III族氮化物結晶之表面上磊晶成長之至少一層III族氮化物層650，因此發光強度較高。
更具體而言，參照圖6，本實施形態之III族氮化物半導體裝置係於n型GaN結晶基板(III族氮化物結晶1)之一方之主表面上，依序設置有作為n型半導體層620的厚度為1μm之n型GaN層621及厚度為150nm之n型Al0.1 Ga0.9 N層622、發光層640、以及作為p型半導體層630的厚度為20nm之p型Al0.2 Ga0.8 N層631及厚度為150nm之p型GaN層632，以作為磊晶成長之至少一層III族氮化物層650。此處，發光層640具有如下多重量子井結構：4層由厚度為10nm之GaN層形成之障壁層與3層由厚度為3nm之Ga0.85 In0.15 N層形成之井層交替積層而成之多重量子井結構。
又，本實施形態之III族氮化物半導體裝置中，作為形成於III族氮化物層650之最表層及III族氮化物結晶1之至少一方之表面上的電極，於III族氮化物層650之最表層即p型GaN層632上設置有第2電極662(p側電極)，於n型GaN結晶基板(III族氮化物結晶1)之另一方之主表面上設置有第1電極661(n側電極)。
再者，含有作為上述III族氮化物半導體裝置600之LED(Light Emitting Diode，發光二極體，以下相同)之半導體裝置700中，III族氮化物半導體裝置600之第2電極(p側電極)藉由焊錫層670而接合於導電體682，且第1電極(n側電極)藉由金屬線690而接合於導電體681。
(實施形態7)
本發明之III族氮化物半導體裝置之製造方法係使用實施形態3之III族氮化物結晶的半導體裝置之製造方法，其包括：準備III族氮化物結晶1之步驟；使至少一層III族氮化物層650於III族氮化物結晶1之表面上磊晶成長之步驟；以及於III族氮化物層650之最表層及III族氮化物結晶1之至少一方之表面上形成電極661、662之步驟。藉由使一層以上之III族氮化物層於上述III族氮化物結晶之表面上磊晶成長，可良率佳地獲得III族氮化物半導體裝置。
參照圖6，本實施形態之III族氮化物半導體裝置之製造方法例如係將n型GaN結晶基板(III族氮化物結晶1)配置於MOCVD裝置內，並利用MOCVD(有機金屬化學氣相沈積)法，使作為n型半導體層620的厚度為1μm之n型GaN層621及厚度為150nm之n型Al0.1 Ga0.9 N層622、發光層640、以及作為p型半導體層630的厚度為20nm之p型Al0.2 Ga0.8 N層631及厚度為150nm之p型GaN層632於該n型GaN結晶基板(III族氮化物結晶1)之一方之主表面上依序磊晶成長，來作為至少一層III族氮化物層650。此處，發光層640形成為如下多重量子井結構：4層由厚度為10nm之GaN層形成之障壁層與3層由厚度為3nm之Ga0.85 In0.15 N層形成之井層交替積層而成之多重量子井結構。
其次，於n型GaN結晶基板(III族氮化物結晶1)之另一方之主表面上形成直徑為100μm之n側電極作為第1電極661。另一方面，於p型GaN層632上形成p側電極作為第2電極662。將上述積層體製成400μm見方之晶片，而獲得作為III族氮化物半導體裝置600之LED(發光二極體)。
其後，藉由焊錫層670將上述p側電極接合於導電體682，並藉由金屬線690將上述n側電極與導電體681接合，而獲得含有LED之半導體裝置700。
(實施例A1～A7，比較例AR1、AR2)
1.研磨步驟
於與{0001}面平行之面對藉由HVPE法成長之n型GaN結晶進行切片，獲得直徑50mm×厚度0.5mm之n型GaN結晶基板(III族氮化物結晶1)。參照圖1，用蠟將該n型GaN結晶基板(III族氮化物結晶1)之背面(N原子表面。該表面為(000-1)表面)貼附於陶瓷製之結晶固持器11上。於研磨裝置(未圖示)中設置直徑為300mm之壓盤15，一面自研磨粒供給口19將粒徑為2μm之金剛石研磨粒(硬質研磨粒16)散布於Sn(錫)製之壓盤15上，一面使壓盤15以其旋轉軸15c為中心進行旋轉，並且一面將鉛垂14放置於結晶固持器11上由此將n型GaN結晶基板(III族氮化物結晶1)按壓於壓盤15上，一面使n型GaN結晶基板(III族氮化物結晶1)以結晶固持器11之旋轉軸11c為中心而旋轉，藉此對n型GaN結晶之表面(Ga原子表面。該表面為(0001)面)進行研磨。再者，金剛石研磨粒之莫氏硬度為10。
此處，將研磨壓力設為29.4kPa(300gf/cm2 )，將n型GaN結晶基板(III族氮化物結晶1)及壓盤15之轉速均設為30rpm(次/min)~100rpm(次/min)，將研磨時間設為30分鐘。藉由該研磨，n型GaN結晶基板之表面成為鏡面。該研磨後之n型GaN結晶基板之表面粗糙度Ry為30nm，表面粗糙度Ra為3.0nm。
2.無研磨粒拋光步驟
其次，參照圖1及圖2，保持固定於結晶固持器11(於圖2中相當於結晶固持器21)上之狀態而以如下之方式對研磨後之n型GaN結晶基板(III族氮化物結晶1)進行無研磨粒拋光。於設置在拋光裝置(未圖示)上之直徑為380mm之壓盤25上設置拋光墊28，一面自拋光液供給口29將不含研磨粒之拋光液27供給於拋光墊28，一面使拋光墊28以旋轉軸25c為中心而旋轉，並且一面藉由將鉛垂24放置於結晶固持器21上而將固定於結晶固持器21上之研磨後之n型GaN結晶基板(III族氮化物結晶1)按壓於拋光墊28上，一面使n型GaN結晶基板(III族氮化物結晶1)以結晶固持器21之旋轉軸21c為中心而旋轉，藉此對n型GaN結晶基板(III族氮化物結晶1)之表面(Ga原子表面)進行拋光。
此處，使用含有表1所示之酸及氧化劑、且具有表1所示之pH值及ORP值之液體作為不含研磨粒之拋光液27。表1中之TCIA表示三氯異三聚氰酸，DCIA-Na表示二氯異三聚氰酸鈉。又，使用具有表1所示之壓縮率之聚胺酯製不織布墊作為拋光墊28。又，使用不鏽鋼壓盤作為壓盤25。關於拋光條件，將拋光壓力設為29.4kPa(300gf/cm2 )，將n型GaN結晶基板(III族氮化物結晶1)及拋光墊28之轉速均設為30rpm(次/min)~100rpm(次/min)，將拋光時間設為30分鐘。
藉由上述步驟，進行表1所示之實施例A1~A7、比較例AR1及AR2之結晶之表面處理，並對表面處理後之結晶表面之雜質濃度以及表面粗糙度Ra及Ry進行測定。此處，作為雜質之C(碳)之濃度係藉由AES(Auger electron spectroscopy，歐傑電子能譜)法來測定。一般認為該C來源於金剛石研磨粒。又，表面粗糙度Ra及Ry係根據結晶表面之10μm×10μm之正方形範圍內的AFM(原子力顯微鏡)觀察而計算出。將結果匯總於表1。
參照表1，如實施例A1~A7所示，藉由如下表面處理，可獲得結晶表面之雜質濃度較低、且表面粗糙度Ra及Ry較低之結晶表面，上述表面處理包括：使用莫氏硬度大於7之硬質研磨粒(例如莫氏硬度為10之金剛石研磨粒)之研磨步驟；以及使用不含研磨粒之pH值為1以上、6以下之拋光液與壓縮率為1.5%以上、20%以下之拋光墊，於拋光壓力為0.98kPa以上、58.8kPa以下之條件下進行之無研磨粒拋光步驟。又，於比較例AR1中，不含研磨粒之拋光液之pH值為0.5，因小於1，故表面粗糙度Ra及Ry變大。又，於比較例AR2中，pH值為7，因大於6，故殘留於結晶表面之雜質即C(碳)之濃度變高。
(實施例B1~B5、比較例BR1)
1.研磨步驟
使用粒徑為3μm之金剛石研磨粒作為硬質研磨粒16，且使用Sn-Bi(Bi含有率：2質量%)合金製壓盤作為壓盤15，除此以外，以與實施例A1相同之方式進行n型GaN結晶基板(III族氮化物結晶1)之表面(Ga原子表面)之研磨步驟。藉由該研磨，n型GaN結晶基板之表面成為鏡面。該研磨後之n型GaN結晶基板之表面粗糙度Ry為58nm，表面粗糙度Ra為5.1nm。
2.無研磨粒拋光步驟
其次，使用含有表2所示之鹼及氧化劑、且具有表2所示之pH值及ORP值之液體作為不含研磨粒之拋光液27，又，使用具有表2所示之壓縮率之聚胺酯製麂皮墊作為拋光墊28，又，使用不鏽鋼製壓盤作為壓盤25，又，將拋光壓力設為19.6kPa(200gf/cm2 )，除此以外，以與實施例A1相同之方式進行n型GaN結晶基板(III族氮化物結晶1)之表面(Ga原子表面)之無研磨粒拋光步驟。此處，表2中之TCIA表示三氯異三聚氰酸，DCIA-Na表示二氯異三聚氰酸鈉。
藉由上述步驟，進行表2所示之實施例B1~B7及比較例BR1之結晶之表面處理，並對表面處理後之結晶表面之雜質濃度以及表面粗糙度Ra及Ry進行測定。此處，作為雜質之C(碳)之濃度、表面粗糙度Ra及Ry係以與實施例A1相同之方式而求得。將結果匯總於表2。
參照表2，如實施例B1~B5所示，藉由如下表面處理，可獲得結晶表面之雜質濃度較低、且表面粗糙度Ra及Ry較低之結晶表面，上述表面處理包括：使用莫氏硬度大於7之硬質研磨粒(例如莫氏硬度為10之金剛石研磨粒)之研磨步驟；以及使用不含研磨粒之pH值為8.5以上、14以下之拋光液與壓縮率為1.5%以上、20%以下之拋光墊，於拋光壓力為0.98kPa以上、58.8kPa以下之條件下進行之無研磨粒拋光步驟。又，於比較例BR1中，pH值為7，因大於6，故殘留於結晶表面之雜質即C(碳)之濃度變高。
(實施例C1~C13)
1.研磨步驟
使用藉由HVPE法形成刻面而成長之含有高錯位密度區域及低錯位密度區域之n型GaN結晶基板作為III族氮化物結晶1，使用粒徑為3μm之SiC研磨粒(莫氏硬度：9.5)作為硬質研磨粒16，使用貼附有聚胺酯製不織布墊之不鏽鋼製壓盤作為壓盤15，除此以外，以與實施例A1相同之方式進行n型GaN結晶基板(III族氮化物結晶1)之表面(係指低錯位密度區域之Ga原子表面及高錯位密度區域之N原子表面。使該表面為(0001)面)之研磨步驟。藉由該研磨，n型GaN結晶基板之表面成為鏡面。該研磨後之n型GaN結晶基板之表面粗糙度Ry為30nm，表面粗糙度Ra為3.2nm。
2.無研磨粒拋光步驟
其次，使用含有表3所示之鹼、且具有表3所示之pH值及ORP值之液體作為不含研磨粒之拋光液27，又，使用具有表3所示之壓縮率之聚胺酯製發泡體墊作為拋光墊28，又，使用鋁製壓盤作為壓盤25，又，將拋光壓力設為表3所示之壓力，除此以外，以與實施例A1相同之方式進行n型GaN結晶基板(III族氮化物結晶1)之Ga原子表面(使該表面為(0001)面)之無研磨粒拋光步驟。
藉由上述步驟，進行表3所示之實施例C1~C13之表面處理，並對表面處理後之結晶表面之雜質濃度、高錯位密度區域之凹陷深度(即，圖4中之低錯位密度區域1k之表面與高錯位密度區域1h之表面之高低差D)、平坦面區域率(即，低錯位密度區域1k之平坦面區域1ps之面積相對於低錯位密度區域1k之整個表面1ks之面積的比例(百分率))以及表面粗糙度Ry及Ra進行測定。此處，作為雜質之Si(矽)之濃度係藉由TXRF(Total X-ray Reflection Fluorescence，全反射X射線螢光)法來測定。一般認為該Si來源於SiC研磨粒。又，高錯位密度區域之凹陷深度係藉由光干涉式表面輪廓儀來測定。又，平坦面區域率係根據利用光干涉式表面輪廓儀所獲得之表面形狀資料而計算出。又，表面粗糙度Ry及Ra係以與實施例A1相同之方式而求得。將結果匯總於表3。
參照表3，如實施例C1~C13所示，藉由如下表面處理，可獲得結晶表面之雜質濃度較低、高錯位密度區域之凹陷深度較小、平坦面區域率較大、且表面粗糙度Ry及Ra較低之結晶表面，上述表面處理包括：使用莫氏硬度大於7之硬質研磨粒(例如莫氏硬度為9.5之SiC研磨粒)之研磨步驟；以及使用不含研磨粒之pH值為1以上、6.5以下之拋光液與壓縮率為1.5%以上、20%以下之拋光墊，於拋光壓力為0.98kPa以上、58.8kPa以下之條件下進行之無研磨粒拋光步驟。於實施例C1中，由於拋光墊之壓縮率較小，因此表面粗糙度Ry及Ra增加。於實施例C7中，由於拋光墊之壓縮率較大，因此高錯位密度區域之凹陷深度變大。於實施例C8中，由於拋光壓力較小，因此雜質濃度變大。於實施例C13中，由於拋光壓力較大，因此高錯位密度區域之凹陷深度變大。
(實施例D1~D7)
1.研磨步驟
使用藉由HVPE法形成刻面而成長之含有高錯位密度區域及低錯位密度區域之n型GaN結晶基板作為III族氮化物結晶1，使用粒徑為4μm之Al2 O3 研磨粒(莫氏硬度：9)作為硬質研磨粒16，使用貼附有聚胺酯製不織布墊之不鏽鋼製壓盤作為壓盤15，且將研磨壓力設為29.4kPa(300gf/cm2 )，除此以外，以與實施例A1相同之方式進行n型GaN結晶基板(III族氮化物結晶1)之表面(係指低錯位密度區域之Ga原子表面及高錯位密度區域之N原子表面。使該表面為(0001)面)之研磨步驟。藉由該研磨，n型GaN結晶基板之表面成為鏡面。該研磨後之n型GaN結晶基板之表面粗糙度Ry為26nm，表面粗糙度Ra為2.4nm。
2.無研磨粒拋光步驟
其次，使用含有表4所示之酸及氧化劑、且具有表4所示之pH值及ORP值之液體作為不含研磨粒之拋光液27，又，使用具有表4所示之壓縮率之聚胺酯製發泡體墊作為拋光墊28，又，使用不鏽鋼製壓盤作為壓盤25，又，將拋光壓力設為39.2kPa(400gf/cm2 )，除此以外，以與實施例A1相同之方式進行n型GaN結晶基板(III族氮化物結晶1)之Ga原子表面(使該表面為(0001)面)之無研磨粒拋光步驟。此處，表4中之TCIA表示三氯異三聚氰酸。
藉由上述步驟，進行表4所示之實施例D1~D7之表面處理，並對表面處理後之結晶表面之雜質濃度、高錯位密度區域之凹陷深度(即，圖4A及圖4B中之低錯位密度區域1k之表面與高錯位密度區域1h之表面之高低差D)、平坦面區域率(即，低錯位密度區域1k之平坦面區域1ps之面積相對於低錯位密度區域1k之整個表面1ks之面積的比例(百分率))以及表面粗糙度Ry及Ra進行測定。此處，作為雜質之Al(鋁)之濃度係藉由TXRF(全反射X射線螢光)法來測定。一般認為該Al來源於Al2 O3 研磨粒。又，高錯位密度區域之凹陷深度係藉由光干涉式表面輪廓儀來測定。又，平坦面區域率係根據利用光干涉式表面輪廓儀所獲得之表面形狀資料而計算出。又，表面粗糙度Ry及Ra係以與實施例A1相同之方式而求得。將結果匯總於表4。
參照表4，如實施例D1~D7所示，藉由如下表面處理，可獲得結晶表面之雜質濃度較低、高錯位密度區域之凹陷深度較小、平坦面區域率較大、且表面粗糙度Ry及Ra較低之結晶表面，上述表面處理包括：使用莫氏硬度大於7之硬質研磨粒(例如莫氏硬度為9之Al2 O3 研磨粒)之研磨步驟；以及使用不含研磨粒之pH值為1以上、6.5以下之拋光液與壓縮率為1.5%以上、20%以下之拋光墊，於拋光壓力為0.98kPa以上、58.8kPa以下之條件下進行之無研磨粒拋光步驟。於實施例D1中，由於拋光墊之壓縮率較小，因此表面粗糙度Ry及Ra增加。於實施例D7中，由於拋光墊之壓縮率較大，因此高錯位密度區域之凹陷深度變大。
(實施例E1~E12)
1.研磨步驟
使用粒徑為2μm之金剛石研磨粒(莫氏硬度：10)作為硬質研磨粒16，使用貼附有聚胺酯製不織布墊之不鏽鋼製壓盤作為壓盤15，且將研磨壓力設為29.4kPa(300gf/cm2 )，除此以外，以與實施例A1相同之方式對n型GaN結晶基板(III族氮化物結晶1)之表面(Ga原子表面。使該表面為(0001)面)進行研磨。藉由該研磨，n型GaN結晶基板之表面成為鏡面。該研磨後之n型GaN結晶基板之表面粗糙度Ry為25nm，表面粗糙度Ra為2.3nm。
2.軟質研磨粒拋光步驟
其次，參照圖1及圖3，保持固定於結晶固持器11(於圖3中相當於結晶固持器31)上之狀態而對研磨後之n型GaN結晶基板(III族氮化物結晶1)進行軟質研磨粒拋光。於設置在拋光裝置(未圖示)上之直徑為300mm之壓盤35上設置拋光墊38，一面自拋光液供給口39將含有軟質研磨粒36之拋光液37供給於拋光墊38，一面使拋光墊38以旋轉軸35c為中心而旋轉，並且一面將鉛垂34放置於結晶固持器31上由此將固定於結晶固持器31上之n型GaN結晶基板(III族氮化物結晶1)按壓於拋光墊38上，一面使n型GaN結晶基板(III族氮化物結晶1)以結晶固持器31之旋轉軸31c為中心而旋轉，藉此對n型GaN結晶基板(III族氮化物結晶1)之表面(Ga原子表面)進行拋光。
此處，使用粒徑為0.5μm之Fe2 O3 研磨粒(莫氏硬度：6)作為軟質研磨粒36。又，使用含有作為酸之HCl(鹽酸)及作為氧化劑之H2 O2 、且pH值為2及ORP值為700mV之液體作為含有軟質研磨粒36之拋光液37。又，使用具有表5所示之壓縮率之聚胺酯製發泡體墊作為拋光墊38。又，使用鋁壓盤作為壓盤35。關於拋光條件，拋光壓力如表5所示，且將n型GaN結晶基板(III族氮化物結晶1)及拋光墊38之轉速均設為30rpm(次/min)~100rpm(次/min)，將拋光時間設為60分鐘。
3.無研磨粒拋光步驟
其次，使用含有作為酸之HCl(鹽酸)及作為氧化劑之H2 O2 、且pH值為2及ORP值為700mV之液體作為不含研磨粒之拋光液27，又，使用具有表5所示之壓縮率之聚胺酯製麂皮墊作為拋光墊28，又，使用不鏽鋼製壓盤作為壓盤25，又，將拋光壓力設為39.2kPa(400gf/cm2 )，除此以外，以與實施例A1相同之方式對n型GaN結晶基板(III族氮化物結晶1)之表面(Ga原子表面)進行無研磨粒拋光。
藉由上述步驟，進行表5所示之實施例E1~E12之表面處理，並對表面處理後之結晶表面之雜質濃度、高錯位密度區域之凹陷深度(即，低錯位密度區域之表面與高錯位密度區域之表面之高低差)、平坦面區域率(即，低錯位密度區域1k之平坦面區域1ps之面積相對於低錯位密度區域1k之整個表面1ks之面積的比例(百分率))、表面粗糙度Ry及Ra、以及加工變質層之厚度進行測定。此處，作為雜質之C(碳)之濃度係藉由AES(歐傑電子能譜)法來測定，一般認為該C來源於作為硬質研磨粒之金剛石研磨粒。又，作為雜質之Fe(鐵)之濃度係藉由TXRF(全反射X射線螢光)法來測定。一般認為該Fe係來源於作為軟質研磨粒之Fe2 O3 研磨粒，又，表面粗糙度Ra及Ry係以與實施例A1相同之方式而求得。將結果匯總於表5。
4.III族氮化物積層體之製造步驟
其次，參照圖5，將上述實施例E1~實施例E12之無研磨粒拋光後之n型GaN結晶基板(III族氮化物結晶1)配置於MOCVD裝置內，並利用MOCVD法，於該n型GaN結晶基板(III族氮化物結晶1)之一方之主表面上，依序形成作為n型半導體層620的厚度為1μm之n型GaN層621(摻雜劑：Si)及厚度為150nm之n型Al0.1 Ga0.9 N層622(摻雜劑：Si)、發光層640、以及作為p型半導體層630的厚度為20nm之p型Al0.2 Ga0.8 N層631(摻雜劑：Mg)及厚度為150nm之p型GaN層632(摻雜劑：Mg)，而獲得III族氮化物積層體500。此處，發光層640形成為如下多重量子井結構：4層由厚度為10nm之GaN層形成之障壁層與3層由厚度為3nm之Ga0.85 In0.15 N層形成之井層交替積層而成之多重量子井結構。
對藉由PL(光致發光)法使以上述方式獲得之III族氮化物積層體500發光之光之強度(PL強度)進行測定。將結果匯總於表5。
5. III族氮化物半導體裝置之製造步驟
進而，參照圖6，於上述實施例E1~實施例E12之III族氮化物積層體500之n型GaN結晶基板(III族氮化物結晶1)之另一方之主表面(N原子表面)上，形成由厚度為200nm之Ti層、厚度為1000nm之Al層、厚度為200nm之Ti層、及厚度為2000nm之Au層所形成之積層構造，並於氮氣環境中進行加熱，藉此形成直徑為100μm之n側電極來作為第1電極661。另一方面，於III族氮化物積層體500之p型GaN層632上，形成由厚度為4nm之Ni層、厚度為4nm之Au層所形成之積層構造，並於惰性氣體環境中進行加熱，藉此形成p側電極來作為第2電極662。將上述積層體製成大小為400μm×400μm之晶片，而獲得作為III族氮化物半導體裝置600之LED(發光二極體)。
其後，藉由焊錫層670將上述p側電極(第2電極662)接合於導電體682，並藉由金屬線690將上述n側電極(第1電極661)與導電體681接合，從而獲得含有LED之半導體裝置700。
就每個實施例製造200個如上所述之含有III族氮化物半導體裝置600之半導體裝置700，並對其物性進行確認。將該等之中具有既定之特性者作為產品，將其良率(單位：%)匯總於表5。
參照表5，如實施例E1~E12所示，藉由如下表面處理，可獲得結晶表面之雜質濃度較低、高錯位密度區域之凹陷深度較小、平坦面區域率較大、且表面粗糙度Ry及Ra較小之結晶表面，上述表面處理包括：使用莫氏硬度大於7之硬質研磨粒(例如莫氏硬度為10之金剛石研磨粒)之研磨步驟；使用含有莫氏硬度為7以下之軟質研磨粒(例如莫氏硬度為6之Fe2 O3 研磨粒)之拋光液與壓縮率為0.8%以上、5%以下之拋光墊，於拋光壓力為4.9kPa以上、98kPa以下之條件進行之軟質研磨粒拋光步驟；以及使用不含研磨粒之pH值為1以上、6.5以下之拋光液與壓縮率為1.5%以上、20%以下之拋光墊，於拋光壓力為0.98kPa以上、58.8kPa以下之條件進行之無研磨粒拋光步驟。
此處，於實施例E1中，由於軟質研磨粒拋光步驟中所使用之拋光墊之壓縮率較小，因此表面粗糙度Ry及Ra增加。於實施例E6中，由於軟質研磨粒拋光步驟中之拋光壓力較小，因此來源於硬質研磨粒之雜質(C)之濃度變大。於實施例E12中，由於軟質研磨粒拋光步驟中之拋光壓力較大，因此來源於軟質研磨粒之雜質(Fe)之濃度變大。
又，於實施例E2~E5及E7~E12中，由於結晶表面之雜質濃度較低、表面粗糙度Ra及Ry以及加工變質層之厚度較小，因此III族氮化物積層體之PL強度變高，可良率佳地獲得III族氮化物半導體裝置。另一方面，於實施例E1中，由於雜質濃度較高且加工變質層之厚度較大，因此III族氮化物積層體之PL強度變低，III族氮化物半導體裝置之良率亦下降。又，於實施例E6中，由於結晶表面之雜質濃度較高且加工變質層之厚度較大，因此III族氮化物積層體之PL強度變低，III族氮化物半導體裝置之良率亦下降。
(實施例F1~F12)
1.研磨步驟
使用藉由HVPE法形成刻面而成長之含有高錯位密度區域及低錯位密度區域之n型GaN結晶基板作為III族氮化物結晶1，使用粒徑為4μm之SiC研磨粒(莫氏硬度：9.5)作為硬質研磨粒16，且使用酚樹脂製壓盤作為壓盤15，除此以外，以與實施例A1相同之方式對n型GaN結晶基板(III族氮化物結晶1)之表面(低錯位密度區域之Ga原子表面及高錯位密度區域之N原子表面)進行研磨。藉由該研磨，n型GaN結晶基板之表面成為鏡面。該研磨後之n型GaN結晶基板之表面粗糙度Ry為32nm，表面粗糙度Ra為3.4nm.
2.軟質研磨粒拋光步驟
其次，參照圖1及圖3，保持固定於結晶固持器11(於圖3中相當於結晶固持器31)上之狀態而對研磨後之n型GaN結晶基板(III族氮化物結晶1)進行軟質研磨粒拋光。於設置在拋光裝置(未圖示)上之直徑為300mm之壓盤35上設置拋光墊38，一面自拋光液供給口39將含有軟質研磨粒36之拋光液37供給於拋光墊38，一面使拋光墊38以旋轉軸35c為中心而旋轉，並且一面將鉛垂34放置於結晶固持器31上由此將固定於結晶固持器31上之n型GaN結晶基板(III族氮化物結晶1)按壓於拋光墊38上，一面使n型GaN結晶基板(III族氮化物結晶1)以結晶固持器31之旋轉軸31c為中心而旋轉，藉此對n型GaN結晶基板(III族氮化物結晶1)之表面(低錯位密度區域之Ga原子表面及高錯位密度區域之N原子表面)進行拋光。
此處，使用粒徑為0.1μm之SiO2 研磨粒(莫氏硬度：7)作為軟質研磨粒36。又，使用含有作為酸之蘋果酸及作為氧化劑之H2 O2 、且pH值為2及ORP值為700mV之液體作為含有軟質研磨粒36之拋光液37。又，使用具有表6所示之壓縮率之聚胺酯製發泡體墊作為拋光墊38。又，使用鋁壓盤作為壓盤35。關於拋光條件，拋光壓力如表6所示，且將n型GaN結晶基板(III族氮化物結晶1)及拋光墊38之轉速均設為30rpm(次/min)~100rpm(次/min)，將拋光時間設為60分鐘。
3.無研磨粒拋光步驟
其次，使用含有作為酸之蘋果酸及作為氧化劑之TCIA(三氯異三聚氰酸)、且pH值為2及ORP值為700mV之液體作為不含研磨粒之拋光液27，又，使用具有表6所示之壓縮率之聚胺酯製麂皮墊作為拋光墊28，又，使用不鏽鋼製壓盤作為壓盤25，又，將拋光壓力設為19.6kPa(200gf/cm2 )，除此以外，以與實施例A1相同之方式對n型GaN結晶基板(III族氮化物結晶1)之表面(低錯位密度區域之Ga原子表面及高錯位密度區域之N原子表面)進行無研磨粒拋光。
藉由上述步驟，進行表6所示之實施例F1~F12之表面處理，並對表面處理後之結晶表面之雜質濃度、高錯位密度區域之凹陷深度(即，低錯位密度區域之表面與高錯位密度區域之表面之高低差)、平坦面區域率(即，低錯位密度區域1k之平坦面區域1ps之面積相對於低錯位密度區域1k之整個表面1ks之面積的比例(百分率))、表面粗糙度Ry及Ra、以及加工變質層之厚度進行測定。此處，作為雜質之Si(矽)之濃度、高錯位密度區域之凹陷深度、平坦面區域率、表面粗糙度Ry及Ra係以與實施例C1相同之方式而求得。一般認為該Si來源於作為硬質研磨粒之SiC研磨粒。又，加工變質層之厚度之測定係藉由對使結晶於解理面破裂所得之剖面進行TEM(穿透型電子顯微鏡)觀察來進行。將結果匯總於表6。此處，表6中之TCIA表示三氯異三聚氰酸。
4. III族氮化物積層體之製造步驟
其次，參照圖5，將上述實施例F1~實施例F12之無研磨粒拋光後之n型GaN結晶基板(III族氮化物結晶1)配置於MOCVD裝置內，並利用MOCVD法，於該n型GaN結晶基板(III族氮化物結晶1)之一方之主表面(低錯位密度區域之Ga原子表面及高錯位密度區域之N原子表面)上，依序形成作為n型半導體層620的厚度為1μm之n型GaN層621(摻雜劑：Si)及厚度為150nm之n型Al0.1 Ga0.9 N層622(摻雜劑：Si)、發光層640、以及作為p型半導體層630的厚度為20nm之p型Al0.2 Ga0.8 N層631(摻雜劑：Mg)及厚度為150nm之p型GaN層632(摻雜劑：Mg)，而獲得III族氮化物積層體500。此處，發光層640形成為如下多重量子井結構：4層由厚度為10nm之GaN層形成之障壁層與3層由厚度為3nm之Ga0.85 In0.15 N層形成之井層交替積層而成之多重量子井結構。
對藉由PL(光致發光)法使以上述方式獲得之III族氮化物積層體500發光之光之強度(PL強度)進行測定。將結果匯總於表6。
5. III族氮化物半導體裝置之製造步驟
進而，參照圖6，於上述實施例F1~實施例F12之III族氮化物積層體500之n型GaN結晶基板(III族氮化物結晶1)之另一方之主表面(低錯位密度區域之N原子表面及高錯位密度區域之Ga原子表面)上，形成由厚度為200nm之Ti層、厚度為1000nm之Al層、厚度為200nm之Ti層、厚度為2000nm之Au層所形成之積層構造，並於氮氣環境中進行加熱，藉此形成直徑為100μm之n側電極來作為第1電極661。另一方面，於III族氮化物積層體500之p型GaN層632上，形成由厚度為4nm之Ni層、厚度為4nm之Au層所形成之積層構造，並於惰性氣體環境中進行加熱，藉此形成p側電極來作為第2電極662。將上述積層體製成大小為400μm×400μm之晶片，而獲得作為III族氮化物半導體裝置600之LED(發光二極體)。
其後，藉由焊錫層670將上述p側電極(第2電極662)接合於導電體682，並藉由金屬線690將上述n側電極(第1電極661)與導電體681接合，從而獲得含有LED之半導體裝置700。
就每個實施例製造200個如上所述之含有III族氮化物半導體裝置600之半導體裝置700，並對其物性進行確認。將該等之中具有既定之特性者作為產品，將其良率(單位：%)匯總於表6。
參照表6，如實施例F1~F12所示，藉由如下表面處理，可獲得結晶表面之雜質濃度較低、高錯位密度區域之凹陷深度較小、平坦面區域率較大、且表面粗糙度Ry及Ra較低之結晶表面，上述表面處理包括：使用莫氏硬度大於7之硬質研磨粒(例如莫氏硬度為9.5之SiC研磨粒)之研磨步驟；使用含有莫氏硬度為7以下之軟質研磨粒(例如莫氏硬度為7之SiO2 研磨粒)之拋光液與壓縮率為0.8%以上、5%以下之拋光墊，於拋光壓力為4.9kPa以上、98kPa以下之條件下進行之軟質研磨粒拋光步驟；以及使用不含研磨粒之pH值為1以上、6.5以下之拋光液與壓縮率為1.5%以上、20%以下之拋光墊，於拋光壓力為0.98kPa以上、58.8kPa以下之條件下進行之無研磨粒拋光步驟。
此處，於實施例F1中，由於軟質研磨粒拋光步驟中所使用之拋光墊之壓縮率較小，因此表面粗糙度Ry及Ra增加。於實施例F5中，由於軟質研磨粒拋光步驟中所使用之拋光墊之壓縮率較大，因此高錯位密度區域之凹陷深度變大。於實施例F6中，由於軟質研磨粒拋光步驟中之拋光壓力較小，因此來源於硬質研磨粒之雜質(Si)之濃度變大。於實施例F12中，由於軟質研磨粒拋光步驟中之拋光壓力較大，因此高錯位密度區域之凹陷深度變大。
又，於實施例F2~F4及F7~F11中，由於結晶表面之雜質濃度較低、高錯位密度區域之凹陷深度為3μm以下、且平坦面區域率為40%以上，因此III族氮化物積層體之PL強度變高，可良率佳地獲得III族氮化物半導體裝置。另一方面，於實施例F1中，由於表面粗糙度Ry及Ra以及加工變質層之厚度較大，因此III族氮化物積層體之PL強度變低，III族氮化物半導體裝置之良率亦下降。又，於實施例F6中，由於結晶表面之雜質濃度較高，因此III族氮化物積層體之PL強度變低，III族氮化物半導體裝置之良率亦下降。又，於實施例F5及F12中，由於高錯位密度區域之凹陷深度大於3μm、且平坦面區域率未達40%，因此III族氮化物積層體之PL強度變低，III族氮化物半導體裝置之良率亦下降。
應認為本次所揭示之實施形態及實施例於所有方面均為例示而非限制。本發明之範圍係由申請專利範圍所揭示而非上述說明，其意圖包括與專利申請之範圍均等之含意及範圍內之所有變更。
1．．．III族氮化物結晶
1h．．．高錯位密度區域
1k．．．低錯位密度區域
1ks．．．低錯位密度區域1k之整個表面
1ps．．．平坦面區域
11、21、31．．．結晶固持器
11c、15c、21c、25c、31c、35c．．．旋轉軸
14、24、34．．．鉛垂
15、25、35．．．壓盤
16．．．硬質研磨粒
19．．．研磨粒供給口
27、37．．．拋光液
28、38．．．拋光墊
29、39．．．拋光液供給口
36．．．軟質研磨粒
500．．．III族氮化物積層體
600．．．III族氮化物半導體裝置
620．．．n型半導體層
621．．．n型GaN層
622．．．n型Al0.1 Ga0.9 N層
630．．．p型半導體層
631．．．p型Al0.2 Ga0.8 N層
632．．．p型GaN層
640．．．發光層
650．．．III族氮化物層
661．．．第1電極
662．．．第2電極
670．．．焊錫層
681、682．．．導電體
690．．．金屬線
700．．．半導體裝置
D．．．高低差
L0 ．．．最高線
P0 ．．．最高點
P1 、Pk-1 、Pk ．．．點
Q．．．基準平面
θ．．．傾角
圖1係表示本發明之III族氮化物結晶之表面處理方法中之研磨步驟的概略剖面圖；
圖2係表示本發明之III族氮化物結晶之表面處理方法中之無研磨粒拋光步驟的概略剖面圖；
圖3係表示本發明之III族氮化物結晶之表面處理方法中之軟質研磨粒拋光步驟的概略剖面圖；
圖4A係表示軟質研磨粒拋光步驟後之含有高錯位密度區域與低錯位密度區域之III族氮化物結晶的概略平面圖；
圖4B係表示軟質研磨粒拋光步驟後之含有高錯位密度區域與低錯位密度區域之III族氮化物結晶的概略剖面圖；
圖5係表示本發明之III族氮化物積層體之概略剖面圖；及
圖6係表示本發明之III族氮化物半導體裝置之概略剖面圖。
1．．．III族氮化物結晶
21．．．結晶固持器
21c、25c．．．旋轉軸
24．．．鉛垂
25．．．壓盤
27．．．拋光液
28．．．拋光墊
29．．．拋光液供給口

Claims (11)

  1. 一種III族氮化物結晶之表面處理方法，其包括：使用莫氏硬度高於7之硬質研磨粒對III族氮化物結晶之表面進行研磨之步驟；以及使用不含研磨粒之拋光液對上述經研磨之上述III族氮化物結晶之表面進行拋光之無研磨粒拋光步驟；並且上述不含研磨粒之拋光液之pH值為1以上、6以下或8.5以上、14以下；藉由上述無研磨粒拋光步驟，去除殘留於上述經研磨之上述III族氮化物結晶之表面之硬質研磨粒。
  2. 如請求項1之III族氮化物結晶之表面處理方法，其中於上述無研磨粒拋光步驟中，使用壓縮率為1.5%以上、20%以下之拋光墊，於0.98kPa以上、58.8kPa以下之拋光壓力下進行拋光。
  3. 一種III族氮化物結晶，其係藉由如請求項1之表面處理而獲得者。
  4. 如請求項3之III族氮化物結晶，其表面粗糙度Ra為2nm以下。
  5. 如請求項3之III族氮化物結晶，其加工變質層之厚度為50nm以下。
  6. 如請求項3之III族氮化物結晶，其中上述III族氮化物結晶含有高錯位密度區域與低錯位密度區域，且上述低錯位密度區域之表面與上述高錯位密度區域之表面之高低差為3μm以下。
  7. 如請求項3之III族氮化物結晶，其中上述III族氮化物結晶含有高錯位密度區域與低錯位密度區域，且相對於上述低錯位密度區域之整個表面，上述低錯位密度區域之平坦面區域具有40%以上之面積。
  8. 一種III族氮化物積層體，其含有：如請求項3之III族氮化物結晶、以及於上述III族氮化物結晶之表面上磊晶成長之至少一層III族氮化物層。
  9. 一種III族氮化物積層體之製造方法，其係使用如請求項3之III族氮化物結晶者，該方法包括：準備上述III族氮化物結晶之步驟；以及使至少一層III族氮化物層於上述III族氮化物結晶之表面上磊晶成長之步驟。
  10. 一種III族氮化物半導體裝置，其含有：如請求項3之III族氮化物結晶、於III族氮化物結晶之表面上磊晶成長之至少一層III族氮化物層、以及形成於上述III族氮化物層之最表層及上述III族氮化物結晶之至少一方之表面上之電極。
  11. 一種III族氮化物半導體裝置之製造方法，其係使用如請求項3之III族氮化物結晶者，該方法包括：準備上述III族氮化物結晶之步驟；使至少一層III族氮化物層於上述III族氮化物結晶之表面上磊晶成長之步驟；以及於上述III族氮化物層之最表層及上述III族氮化物結晶之至少一方之表面上形成電極之步驟。
TW098112200A 2008-05-01 2009-04-13 Iii族氮化物結晶及其表面處理方法、iii族氮化物積層體及其製造方法、與iii族氮化物半導體裝置及其製造方法 TWI463553B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008119835A JP2009272380A (ja) 2008-05-01 2008-05-01 Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
TW200949926A TW200949926A (en) 2009-12-01
TWI463553B true TWI463553B (zh) 2014-12-01

Family

ID=40790645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098112200A TWI463553B (zh) 2008-05-01 2009-04-13 Iii族氮化物結晶及其表面處理方法、iii族氮化物積層體及其製造方法、與iii族氮化物半導體裝置及其製造方法

Country Status (6)

Country Link
US (2) US7919343B2 (zh)
EP (1) EP2113938A3 (zh)
JP (1) JP2009272380A (zh)
KR (1) KR20090115667A (zh)
CN (1) CN101570004A (zh)
TW (1) TWI463553B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US8828874B2 (en) * 2011-03-28 2014-09-09 Sinmat, Inc. Chemical mechanical polishing of group III-nitride surfaces
DE112012001891B4 (de) * 2011-04-26 2016-09-15 Asahi Glass Company, Limited Verfahren zum Polieren eines nicht-Oxid-Einkristallsubstrats
CN102956450B (zh) * 2011-08-16 2015-03-11 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
CN103890127B (zh) * 2011-10-13 2015-09-09 三井金属矿业株式会社 研磨剂浆料及研磨方法
JP5767141B2 (ja) * 2012-03-02 2015-08-19 株式会社サイオクス 窒化ガリウム基板およびそれを用いた光デバイス
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
JP5846223B2 (ja) * 2014-01-21 2016-01-20 住友電気工業株式会社 基板および発光素子
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN104388092B (zh) * 2014-10-30 2016-08-24 瑞德兴阳新能源技术有限公司 Ⅲ-ⅴ半导体材料非选择性湿法腐蚀液及制备方法与应用
CN104985488A (zh) * 2015-05-27 2015-10-21 浙江工业大学 基于空化效应的软脆材料加工装置
DE102016109356A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603442A (en) * 2004-04-28 2006-01-16 Mitsubishi Cable Ind Ltd Nitride semiconductor light emitting element
CN101066583A (zh) * 2006-05-01 2007-11-07 住友电气工业株式会社 处理ⅲ族氮化物晶体表面的方法和ⅲ族氮化物晶体衬底
WO2008047627A1 (fr) * 2006-10-19 2008-04-24 Sumitomo Electric Industries, Ltd. Substrat à base de nitrure d'élément du groupe iii, substrat présentant une couche épitaxiale, procédé de fabrication de ces substrats et procédé de fabrication d'un élément semiconducteur

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1963648A1 (de) * 1969-12-19 1971-06-24 Wickmann Werke Ag Schmelzsicherung
JP3305610B2 (ja) * 1997-02-21 2002-07-24 信越半導体株式会社 ラッピング後の半導体ウエーハの洗浄方法
PL184902B1 (pl) 1997-04-04 2003-01-31 Centrum Badan Wysokocisnieniowych Pan Sposób usuwania nierówności i obszarów silnie zdefektowanych z powierzchni kryształów i warstw epitaksjalnych GaN i Ga AL In N
JP2001219386A (ja) * 2000-02-08 2001-08-14 Sumitomo Metal Ind Ltd レーザマーク付き半導体ウエーハ製造方法
US6586819B2 (en) * 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP3801125B2 (ja) 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
US7416609B1 (en) * 2002-11-25 2008-08-26 Advanced Cardiovascular Systems, Inc. Support assembly for a stent
WO2005041283A1 (ja) * 2003-10-27 2005-05-06 Sumitomo Electric Industries, Ltd. 窒化ガリウム系半導体基板と窒化ガリウム系半導体基板の製造方法
JP2006066869A (ja) * 2004-04-02 2006-03-09 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及び窒化物半導体素子
JP4277826B2 (ja) * 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP2007103457A (ja) * 2005-09-30 2007-04-19 Sumitomo Electric Ind Ltd ポリシングスラリー、ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板、半導体デバイスおよびその製造方法
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP2008042157A (ja) * 2006-07-12 2008-02-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、および３族窒化物基板
US7928447B2 (en) * 2006-07-17 2011-04-19 Sumitomo Electric Industries, Ltd. GaN crystal substrate, fabricating method of GaN crystal substrate, and light-emitting device
JP2008066355A (ja) * 2006-09-05 2008-03-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、３族窒化物基板、エピタキシャル層付き３族窒化物基板、３族窒化物デバイス、エピタキシャル層付き３族窒化物基板の製造方法、および３族窒化物デバイスの製造方法。
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP4333820B1 (ja) * 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603442A (en) * 2004-04-28 2006-01-16 Mitsubishi Cable Ind Ltd Nitride semiconductor light emitting element
CN101066583A (zh) * 2006-05-01 2007-11-07 住友电气工业株式会社 处理ⅲ族氮化物晶体表面的方法和ⅲ族氮化物晶体衬底
WO2008047627A1 (fr) * 2006-10-19 2008-04-24 Sumitomo Electric Industries, Ltd. Substrat à base de nitrure d'élément du groupe iii, substrat présentant une couche épitaxiale, procédé de fabrication de ces substrats et procédé de fabrication d'un élément semiconducteur

Also Published As

Publication number Publication date
CN101570004A (zh) 2009-11-04
EP2113938A2 (en) 2009-11-04
US20090273060A1 (en) 2009-11-05
EP2113938A3 (en) 2011-10-19
TW200949926A (en) 2009-12-01
US20110146565A1 (en) 2011-06-23
JP2009272380A (ja) 2009-11-19
US7919343B2 (en) 2011-04-05
KR20090115667A (ko) 2009-11-05

Similar Documents

Publication Publication Date Title
TWI463553B (zh) Iii族氮化物結晶及其表面處理方法、iii族氮化物積層體及其製造方法、與iii族氮化物半導體裝置及其製造方法
JP4333820B1 (ja) 化合物半導体基板
JP4792802B2 (ja) Ｉｉｉ族窒化物結晶の表面処理方法
JP5365454B2 (ja) Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP4404162B2 (ja) 窒化物半導体ウエハ−
JP4787891B2 (ja) エピタキシャル層形成用ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
US8022413B2 (en) Group III nitride semiconductor substrate and method for cleaning the same
JP2008010835A (ja) 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
TW201012614A (en) Substrate, substrate provided with epitaxial layer and methods for manufacturing the substrates
JP5429350B2 (ja) ＧａＮ結晶の表面処理方法、ＧａＮ結晶基板、エピタキシャル層付ＧａＮ結晶基板および半導体デバイス、ならびにエピタキシャル層付ＧａＮ結晶基板および半導体デバイスの製造方法
WO2009107567A1 (ja) 窒化物半導体ウエハーの加工方法と窒化物半導体ウエハー及び窒化物半導体デバイスの製造方法並びに窒化物半導体デバイス
JP2006060069A (ja) ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
JP5589398B2 (ja) 半導体ウェーハの製造方法
JP5402918B2 (ja) 半導体デバイスの製造方法
JP5636642B2 (ja) 化合物半導体基板
JP5696734B2 (ja) Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP5668769B2 (ja) Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP5648726B2 (ja) ＧａＮ基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス
JP2010166017A (ja) 化合物半導体基板及び半導体デバイス

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees