JP2008042157A - ３族窒化物基板の製造方法、および３族窒化物基板 - Google Patents

３族窒化物基板の製造方法、および３族窒化物基板 Download PDF

Info

Publication number
JP2008042157A
JP2008042157A JP2006337678A JP2006337678A JP2008042157A JP 2008042157 A JP2008042157 A JP 2008042157A JP 2006337678 A JP2006337678 A JP 2006337678A JP 2006337678 A JP2006337678 A JP 2006337678A JP 2008042157 A JP2008042157 A JP 2008042157A
Authority
JP
Japan
Prior art keywords
substrate
polishing
group iii
iii nitride
polishing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006337678A
Other languages
English (en)
Inventor
Keiji Ishibashi
恵二 石橋
Masato Irikura
正登 入倉
Seiji Nakahata
成二 中畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006337678A priority Critical patent/JP2008042157A/ja
Priority to TW096114452A priority patent/TWI336908B/zh
Priority to EP07008346A priority patent/EP1879222A2/en
Priority to KR1020070043610A priority patent/KR20080006446A/ko
Priority to US11/822,903 priority patent/US7662239B2/en
Publication of JP2008042157A publication Critical patent/JP2008042157A/ja
Priority to HK08103775.7A priority patent/HK1113859A1/xx
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract


【課題】 ３族窒化物基板結晶を片面研削、研磨するときに研磨プレートへの貼付けによってその品質が異なることが分かった。研磨後の３族窒化物基板の面粗度を小さくし面だれを少なくして良品の比率を上げる方法を与える。
【解決手段】 ３族窒化物基板を研磨プレートにＯＦが回転方向に関し前方ｆ、後方ｂ或いは内方ｕを向くように１０μｍ以下の厚みのワックスによって貼付け研削、ラッピング、ポリシングし基板の面だれが水平方向に２００μｍ以下、垂直方向に１００μｍ以下になるようにする。
【選択図】図６

Description

この発明は、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）基板を研磨プレートに貼付けて研削、ラッピング、ポリシングする方法に関する。あわせて３族窒化物基板と呼ぶ。何れも液相からの結晶成長ができない。気相成長によって下地基板の上に厚い膜を作り下地基板を除去するという手法で基板が作られる。
Ｓｉ基板は丈夫で靭性もあって研削、ラッピング、ポリシングなどが容易である。しかしＧａＮ基板はＳｉより硬いのにより脆く衝撃に弱い。また、ＧａＮはＳｉより化学的な耐久性が高く、酸、アルカリでのエッチングが困難である。そのため、３族窒化物基板はＳｉ基板と同じようには研削、ラッピング、ポリシングなどができない。それで３族窒化物に対し特別の砥石や研磨液や研磨布などが必要である。
半導体基板の研磨(ラッピング、ポリシング)では両面の場合と片面の場合がある。ここでは片面の場合を対象とする。片面研磨の場合は、円盤状の研磨プレート（ホルダ−ともいう）に基板を貼付け、それを定盤の研磨布に押しつけ研磨プレートを自転、定盤を公転させ研磨液を供給しながら基板の下面を研磨する。両面を研磨する必要がある場合は同じことを両面に繰り返して行う。
大型の窒化ガリウム結晶を作ることは難しく５０ｍｍ以上の直径を持つ窒化ガリウム基板は未だ大量安価に製造できない。研磨も難しくて研磨方法に関する従来技術もほとんどない。だからＧａＮの片面研磨に関する従来技術を挙げることができない。
特許文献１は研磨プレートに液状ワックスをスプレーで吹き付け、ＧａＡｓ基板を押しつけて研磨プレートに固定するというものである。ＧａＡｓ基板の片面研磨の準備段階である貼付け方法の提案である。Ｓｉ基板やＧａＡｓ基板の研磨技術に関する改良は数多いが３族窒化物基板に対するものはあまりない。特許文献２は劈開面をＯＦとするＧａＡｓ基板を研磨プレートに貼り付ける場合ＯＦを内側に向けて固定する方法を提案する。これは弱い劈開面を内側にして劈開面の摩滅を防ぐためである。本発明はＧａＡｓではなくて窒化物基板であり劈開面がＯＦとは限らない。
円形基板の場合に方位と表裏を示すためにオリエンテーションフラット（ＯＦ）やアイデンティフィケーションフラット（ＩＦ）が付けられる。特許文献２は窒化ガリウム基板に５〜１０ｍｍのＯＦを付けたものを提案する。表面と裏面の面粗度が違っており、表裏の区別が分かるときはＯＦだけで方位が分かりそれでよい。しかし面粗度が表裏で似ており表裏が目視によって分からない場合はＯＦの他にＩＦが必要である。
特開２００４−１６５３６０ 特開２００２−２２２７８５
３族窒化物の良質の結晶基板を製造するための試みが長い間続けられ、ＨＶＰＥ法によって５０φのＧａＮ自立結晶基板を製造することが可能になった。気相成長法で成長しアズグロウン基板としたもの、或いは厚く成長させ成長方向と垂直に切断して複数の基板とした３族窒化物基板の適切な研磨の方法を提案する。
基板の研磨といっても両面研磨と片面研磨がある。ここでは研磨プレートに基板を貼付けて片面研磨する方法を問題にする。ＧａＮ結晶基板自体が新しいので適当な研磨の方法が未だに知られていない。ＧａＮはＳｉより硬くて研削、研磨が難しい、それでいて脆いのでより一層研削、研磨が困難である。小さいＧａＮ結晶はあってもそれはデバイス作製のために役に立たない。ここでは直径４０ｍｍ以上の３族窒化物半導体を対象とする。特に５０ｍｍ直径のものが重要である。
［１．オリエンテーションフラットの形状］
オリエンテーションフラット（ＯＦ）は基板の結晶方位を示すため円周の一部を弓形に切り取った部分をいう。表裏面の区別が分かっていればＯＦは一つで良い。しかし表裏の区別が分からない場合は、方位と表裏の二つを示すために二つの異なるフラットが必要である。長い方をオリエンテーションフラット（ＯＦ）といい短い方をＩＦ（アイデンティフィケーションフラット）という。あるいはＯＦを主オリエンテーションフラット、ＩＦを副オリエンテーションフラットということもある。５０φのＧａＮ基板に対してＯＦ、ＩＦの長さを次のようにする。
・ＯＦの長さ ２ｍｍ〜３０ｍｍ
より好ましくは ５ｍｍ〜２５ｍｍ
・ＩＦの長さ ２ｍｍ〜２０ｍｍ
より好ましくは ３ｍｍ〜１５ｍｍ
（０００１）ＧａＮ基板でＯＦの方向は（１１−２０）であり、ＩＦの方向は（１−１００）である。ＯＦ＞ＩＦという関係をいつも保持する。ＯＦが３０ｍｍ以上、ＩＦが２０ｍｍ以上だと、製品（基板）面積が狭くなりすぎる。ＯＦ、ＩＦが２ｍｍ以下だと識別しにくくなる。
直径が５０ｍｍの基板の場合、弓形の辺の長さｙとそれの中心角Υの間には、５０ｓｉｎ（Υ／２）＝ｙの関係があるので、前記の関係は角度（中心角）に置き直すと次のようになる。
・ＯＦの中心角 ４．６゜〜７４゜
より好ましくは １１゜〜６０゜
・ＩＦの中心角 ４．６゜〜４７゜
より好ましくは ６．９゜〜３５゜
である。除去された弓形の幅ｈはｈ＝５０（１−ｃｏｓ｛Υ／２｝）の関係があるから、前記の関係は幅に置き換えると
・ＯＦの除去幅 ０．０４ｍｍ〜１０ｍｍ
より好ましくは ０．２５ｍｍ〜６．７ｍｍ
・ＩＦの除去幅 ０．０４ｍｍ〜４．１５ｍｍ
より好ましくは ０．０９ｍｍ〜２．３１ｍｍ
［２．ノッチサイズ］
オリエンテーションフラットの代わりに切欠きを基板の周辺に付ける場合もある。ノッチと呼ぶ。ノッチも区別できるものが二つ必要である。
ノッチの深さ ２ｍｍ〜１０ｍｍ
より好ましくは ３ｍｍ〜８ｍｍ
ノッチの角度 ３０゜〜１２０゜
より好ましくは ４０゜〜９０゜
というようにする。この場合も主ノッチと副ノッチが区別されなければならない。主ノッチの方が、副ノッチよりも大きくする。ノッチの深さが１０ｍｍ以上、角度が１２０°以上だと、製品（基板）面積が狭くなりすぎる。ノッチの深さが２ｍｍ以下、角度が３０°以下だと識別しにくくなる。
［３．面だれ］
面だれというのは、基板を研磨したときに基板の角が取れて斜め面が発生し、周辺部が少し低くなるという基板形状の異常である。図４に面だれのある基板の断面図を示す。ｇが面だれの垂直方向成分、ｅが面だれの水平方向成分である。面だれがあると基板が平坦でないので、フォトリソグラフィでデバイスを作製する場合に障害となる。面だれの起こる原因は多様である。基板を研磨する装置において定盤の軸の傾き、研磨布の疲労、研磨液の流れの不均一、不適切な研磨条件などが考えられる。
面だれの許容量 表面に水平方向（ｅ） ２００μｍ以下
表面に垂直方向（ｇ） １００μｍ以下
より好ましくは
表面に水平方向（ｅ） １００μｍ以下
表面に垂直方向（ｇ） ５０μｍ以下
面だれが水平方向に２００μｍを越え、垂直方向に１００μｍを越える場合は、基板の有効面積が減ってしまって好ましくない。面だれがその範囲に入るような研磨方法が必要である。
［４．基板の貼付方法］
研磨装置には片面研磨装置と両面研磨装置がある。片面研磨装置で基板を研磨するには、基板を研磨プレートに貼付ける必要がある。
ホットメルト系接着剤（ワックス）を用いる。ホットメルト系接着剤というのは加熱すると柔らかくなり、柔らかくした状態で研磨プレートに基板を貼付け冷却すると、固化するというような接着剤である。熱可塑性固形ワックスとも呼ぶことがある。パラフィンを主体とするワックスである。
軟化点Ｔｍ＋２０℃〜軟化点＋５０℃にワックスを溶かし研磨プレートに塗る。軟化点Ｔｍ＋２０℃以下に加熱した場合は、温度が低すぎて接着強度が弱くなりすぎる。軟化点Ｔｍ＋５０℃以上に加熱すると流動性が高すぎ、形状精度が悪くなり好ましくない。
ワックス厚みｗは０．５μｍ〜１０μｍとする。より好ましくは１μｍ〜５μｍとする。ワックスは作業者が刷毛を使用して、もしくは直接研磨プレートに塗布して基板の裏面を研磨プレートに押しつけて固定する。押しつけによる形状変化を抑制するために、真空状態を発生させて貼り付け面の気泡を抜き、基板の押し付けを弱くして固定する方法もある。このようなワックスを使って基板を研磨プレートに貼付ける理由は、作業性がよくて、接着強度に優れるからである。
［５．ワックスの厚みばらつき］
異なる基板間でのワックス厚みのばらつきは７μｍ以下とする。より好ましくは５μｍ以下とする。異なる基板間での厚みばらつきがあると研磨除去量が変わってくるので、研磨後の基板の厚みにばらつきが出てくる。７μｍ以上のワックス厚みばらつきがあると、基板厚みばらつきに反映されて望ましくない。ワックス厚みの分布はダイヤルゲージで測定できる。これは高さを測るものであるが基板厚みの分布を初めに測定しておけばワックス厚みの分布を求めることができる。
同一基板面内でのワックス厚みのばらつきは５μｍ以下とする。好ましくは３μｍ以下とする。ワックスの厚みのばらつきは研磨後の基板の厚みばらつきに反映される。ワックス厚みばらつきが５μｍ以上であると、研磨後基板の厚みばらつきが大きくＴＴＶも大きくなり、フォトリソグラフィで正確にパターンを描画できない可能性がある。
研磨後ワックスで固定された基板を取るには、研磨プレートを加熱してワックスを溶解して基板を外す。或いは刃物で基板を研磨プレートから剥す。イソプロピルアルコール等の有機溶剤で洗浄して基板を剥すというような方法がある。
［６．基板貼付の向き］
基板の研磨プレート面への貼付の向きも重要である。これが本発明の中心的な条件となる。図５は研磨プレート６に基板Ｗ１、Ｗ２、Ｗ３、Ｗ４を貼付けた状態を示す。基板Ｗ３の周りに方向の定義を示す。研磨プレート６を回転するとき、基板が研磨布に向かって進む方向を前方ｆと呼ぶ。基板が研磨布から離れて行く方向を後方ｂという。基板から研磨プレート中心に向く方向を内方ｕということにする。基板から外側を向く方向を外方ｓという。ＯＦの向きが研磨の結果に大きく関係することが分かった。図５の基板Ｗ１〜Ｗ４は総てＯＦが外方ｓを向いている。これは不適の貼付方向である。研削・研磨(ラッピング、ポリシング)といってもここでは３種類のものを区別する必要がある。
研削、ラッピング、ポリシングの３種類の工程である。研削というのは固定砥粒で粗く削るものである。これは表面の大きな凹凸を除去して平坦化し、また所定の範囲になるように厚みを減らすものである。厚みの減少する速度が速い。
ラッピングは固定砥粒を使う場合と遊離砥粒を使う場合がある。いずれも研削よりもサイズの小さい砥粒を用いるものである。これは表面の粗さ、加工変質層を低減するためのものである。
ポリシングは遊離砥粒を使うものであり、表面をより平滑に、加工変質層をより少なくするものである。遊離砥粒を含む研磨液を流しながら、研磨布によって基板面を滑らかに研磨する。遊離砥粒も粗い砥粒から順次細かい砥粒に何段階かに切り換えて、徐々に表面の平滑度を増して行くようにする。
研削、ラッピング、ポリシングの何れの場合でも、ＯＦが外方ｓを向く図５の基板Ｗ１〜４のようになっているのは望ましくない。研削の場合は欠けが起こりやすく、深いキズ、深い加工損傷がはいりやすい。ラッピングの場合は、深いキズが入りやすく、表面粗さが大きくなる。ポリシングの場合は表面粗さの増加、面だれ（エッジが除去されてだれる）が起こり易いという欠点がある。
図６のように基板のＯＦが外方ｓ以外であるのがよい。図６のＷ５はＯＦが前方ｆを向いている。前向きＯＦである。これは面だれを起こしにくい。Ｗ６、Ｗ７はＯＦが内方ｕを向いている。内向きＯＦである。これもよい貼付方向である。Ｗ８はＯＦが後方ｂを向いている。これも面だれを起こしにくい良い貼付方向である。一揃いの基板の総ての貼付方向が一様でなくてもよいが、どの基板もＯＦが前方ｆ、後方ｂ、内方ｕの何れかを向くように貼付けるのがよい。
原因は解明されていないが、ＯＦ外方ｓでは、外周の固定が少ないために研磨プレートが振れやすくなり、ＯＦ周辺の押し付けが強くなるために、研削時のキズ、加工ダメージ、ラッピング時の粗さ増加、ポリシング時の面ダレが発生しやすいと考えられる。また、研磨液の流れや研磨布の撓みなどが不適切になることも考えられる。
ＯＦ方位の違いによる研削、ラッピング、ポリシングの品質の違いはＯＦの大きさにもよる。ＯＦが１１ｍｍ以上のときに特にその差が顕著に発生する。
［７．基板貼付の位置］
基板の研磨プレート面への貼付の位置も重要である。３枚以上の場合、基板の中心が研磨プレートの半径の１／２の位置よりも外側になるようにする。図７によって説明する。研磨プレート６の中心をＧとする。研磨プレート６の外周円はｇで表記する。Ｇを中心として研磨プレート６の半径ｒの半分ｒ／２を半径とする円を半分円ｈとする。基板Ｗ９、Ｗ１０、Ｗ１１の中心をＣ９、Ｃ１０、Ｃ１１とする。基板の中心が研磨プレート６の半周円ｈよりも外側に来るようにする。つまりＧＣ９＞ｒ／２、ＧＣ１０＞ｒ／２、ＧＣ１１＞ｒ／２というようにする。基板の中心Ｃ９、Ｃ１０、Ｃ１１を通る円を基板円ｃとすると、基板円ｃが半分円ｈより大きくなるようにするということである。これにより、加工時の回転が安定して研磨品質が向上する。研磨プレートに対する基板貼り付け位置の内側の制限は、次のようにも与えられる。基板Ｗ９〜Ｗ１１に研磨プレート中心側で接する円を内臨円ｊという。内臨円ｊの直径Ｊは基板の直径２ｒの０．３５倍以上（Ｊ≧０．７ｒ）、より好ましくは０．４倍以上（Ｊ≧０．８ｒ）とする。内臨円ｊが狭いと、研磨液が研磨プレート６の中心にうまく周り込まず基板の研磨（ラップを含む）が内外で不均一になる。それによって研磨プレートに対する基板位置の内側の制限が与えられる。
外側の位置の制限は次のように与えられる。基板の端部と研磨プレート６の外周ｇとの距離ｅが１ｍｍ以上（ｅ≧１ｍｍ）とする。基板Ｗ９，Ｗ１０，Ｗ１１に研磨プレートの外周側で接する円を外臨円ｋとする。外臨円ｋの直径をＫとする。Ｋ／２＋１ｍｍ≦ｒということである（ｅ＝ｒ−Ｋ／２）。基板の端部が研磨プレート６の外周にあまりに近いと、研磨液が基板の外周辺に十分に廻らないので外周部の研磨が不十分になる。特に研磨プレートをガイドリングに入れて研磨する際に、顕著になる。あまり内側に貼ると先程の内臨円ｊの条件を満足しなくなる。より好ましくは３ｍｍ≦ｅ≦８ｍｍの程度である。
［８．二列以上の場合の基板貼付の位置］
基板のサイズが小さい場合、研磨プレートに二列以上の数の基板を円環状に貼付けることがある。その場合内外の基板は半径方向に重ならないようにする。図８によって説明する。研磨プレート６の内側にＷ１２、Ｗ１３、Ｗ１４、Ｗ１５、Ｗ１６の基板（内環群）が中心Ｇから等距離Ｍになるように貼付けてある。外側にＷ１７、Ｗ１８、Ｗ１９、Ｗ２０、Ｗ２１の基板（外環群）が中心から等距離Ｎになるように貼付けてある。Ｍ＜Ｎ＜ｒであるが、外環群基板と内環群基板は半径方向に重ならないようにする。隣接外環群基板中心と中心Ｇとを結ぶ角度を二等分する線上に内環群基板がくるようにする。図８において、∠Ｗ２１ＧＷ１７の二等分線の上にＷ１３が存在する。その他の基板の組み合わせについても同様である。そのように内環、外環群基板を配置することによって研磨液の流れを均一化することができる。また研磨布から基板が受ける圧力も平均化される。研磨時に振動が生じにくく、回転が安定する。
［９．３族窒化物基板の構造］
本発明では、３族窒化物基板の構造をストライプ構造とすることができる。これはＳｉウエハ、ＧａＡｓウエハなどでは存在しないものである。窒化ガリウムなどの３族窒化物基板を特別な手法で作製したときにできる構造である。ストライプウエハとはウエハのある方向に伸びる平行な構造物が繰り返して存在するような異方性のあるウエハである。
転位が集合した結晶欠陥集合領域と転位がほとんどない低欠陥単結晶領域とが平行交互に存在する。
ファセット成長法によって、直径５０ｍｍの低転位のＧａＮ自立結晶基板を製造することが可能になった。ファセット成長法というのは、平坦にしないで凹凸面（ファセットからできる）をそのまま維持して成長させる独自の新規な手法であり、下地基板にマスクを平行に付けて成長させる。ファセットによるピット（凹部）が表面に多数形成され維持されると、横方向縦方向の成長速度の違いのためその上にあったファセットはファセットピットの底へ移動する。ピット底に転位が高密度に凝集する。その他の部分から転位が除かれるのでその他の部分は低転位になる。低転位にするためにファセット成長させるのは有効であるし、ストライプ型とするとどの位置がどのような構造を持つようになるのか予め分かるのでデバイス作製に都合がよい。
円形の３族窒化物基板は方位を示すためにＯＦやノッチを円周上に付ける。ＯＦやノッチを研磨プレートに対してどの向きに貼り付けるかによって、平面加工（研削、ラッピング、ポリシング）のできが左右される。本発明は３族窒化物基板を片面研磨する際において、基板のＯＦが回転方向に関し前方ｆ、内方ｕ、後方ｂの何れかを向くように研磨プレートに貼付けて、研削、ラッピング、ポリシングしたので、面粗度が低く、面だれも少なくなるように加工することができるようになる。
前記３族窒化物基板の上に３族窒化物層をエピ成長させた際に、結晶性、モフォロジーの良好なエピタキシャル層を形成でき、半導体素子を作製した場合の歩留まりを向上することができる。
外形１３５ｍｍ厚み３０ｍｍのアルミナブロックを研磨プレートとした。研削、ラッピング、ポリシングの対象となる基板は直径５０ｍｍ、厚さ０．５ｍｍのＧａＮ基板である。ＨＶＰＥ法によりＧａＡｓ基板上にＧａＮ結晶を成長し、下地のＧａＡｓ基板を除去することによりインゴットを得た。更にインゴットをワイヤーソーでスライスすることにより、ＧａＮ基板を得た。同時に研削、ラッピング、ポリシングする基板３枚を一組の試料とする。オリエンテーションフラット（ＯＦ）長さは１６ｍｍである。ＯＦの中心角は１８゜、除去された弓形の幅は０．６ｍｍである。
熱可塑性の固形ワックスを使って３枚のＧａＮ基板を研磨プレートに貼付ける。研磨プレートをワックスの軟化点Ｔｍ＋３０℃に加熱してワックスを溶かし、研磨プレートの外周から５ｍｍに外縁がくる位置（ｅ＝５ｍｍ）にＧａＮ基板を均等に貼付けた。
４つの試料の組について研磨の実験を行った。４つの試料組についてＯＦの向きは表１に示す方向とした。試料１はＯＦが内側ｕを向く。試料２はＯＦが前方ｆを向く。試料３はＯＦが後方ｂを向く。試料４はＯＦが外側ｓを向く。
基板を研磨プレートに貼付けたあとワックスの厚みｗを測定し、ワックス厚みの分布を求めた。面内分布というのは同じ基板内で、ワックス最大厚み（ｗｍａｘ）からワックス最小厚み（ｗｍｉｎ）を差し引いたもの（ｗｍａｘ−ｗｍｉｎ）である。試料１〜４で面内分布は３μｍ、３μｍ、２μｍ、２μｍであった。
Figure 2008042157
基板間分布というのは、研磨プレートに貼り付けた全基板についてのワックス厚みの差異のことである。ワックス最大厚みからワックス最小厚みを差し引いたものである。基板間ワックス厚み分布は試料１〜４について、５μｍ、５μｍ、４μｍ、３μｍであった。
そのようにして研磨プレートに貼付けた３枚一組の試料１〜４を、研削、ラッピング、ポリシングした。研削はダイヤモンド砥石（固定砥粒）で行った。ラッピングは金属面が露呈した金属定盤を用いダイヤモンド遊離砥粒で行った。ポリシングは樹脂製研磨パッドを付けた定盤を用いコロイダルシリカ遊離砥粒を含む研磨液を供給しながら行った。
ラッピング後の基板の面粗度Ｒｍｓを光干渉式粗さ計で測定した。中心の一点と周辺部の４点について（さいころの５の目の位置）面粗度を測りそのＲｍｓの範囲を表に示した。ラッピング後の試料１の面粗度はＲｍｓ２．４ｎｍ〜３．２ｎｍであった。試料２の５点での面粗度はＲｍｓ２．２ｎｍ〜３．６ｎｍであった。試料３の面粗度はＲｍｓ２．５ｎｍ〜３．４ｎｍであった。試料４の面粗度はＲｍｓ２．３ｎｍ〜４．８ｎｍであった。ラッピング後の粗さは試料４が最も大きかった。
ラッピング後の基板の面だれを測定した。面だれというのは周辺部で斜め面（面取りのように）が発生することである。フォトリソグラフィによってパターンを描くので基板は周辺部の縁にいたるまで平坦であるのが理想的である。面だれは水平方向の大きさ（傾斜面の水平面への投影）と深さ方向（傾斜面の垂直面への投影）の大きさによって評価することができる。Ａというのは水平方向の面だれ量である。Ｂというのは深さ方向の面だれ量である。
図４によって面だれ方向を説明する。図４のｅが水平方向の面だれＡであり、ｇが垂直方向の面だれＢである。試料１〜４の何れも、水平方向面だれＡは１０μｍ未満であった。垂直方向の面だれＢも１０μｍ未満であった。
ポリシング後の基板の中心の一点と周辺部の４点について面粗度Ｒｍｓを同じ光干渉式粗さ計で測定した。ポリシング後の試料１の５点での面粗度はＲｍｓ１．２ｎｍ〜１．５ｎｍであった。試料２の面粗度はＲｍｓ１．２ｎｍ〜１．８ｎｍであった。試料３の面粗度はＲｍｓ１．３ｎｍ〜１．７ｎｍであった。試料４の面粗度はＲｍｓ１．４ｎｍ〜２．６ｎｍであった。ポリシング後の面粗度についても試料４が最も大きかった。
ポリシング後の面だれについても測定した。柔らかい樹脂製のパッドを用いて基板面を押さえるのでパッドが自在に変形しやすく面だれは大きくなる。試料１では、面だれＡ（水平）は１４０μｍで、面だれＢ（垂直）は４３μｍであった。試料２は、面だれＡは１７０μｍ、面だれＢは７２μｍであった。試料３では、面だれＡが９０μｍ、面だれＢは３０μｍであった。試料４では面だれＡは３６０μｍ、面だれＢは１２０μｍであった。
面だれＢ（垂直）が大きいと面だれＡ（水平）も大きくなる。試料４で特に面だれＢ，Ａが大きくなる。試料４というのは図５のようにＯＦが外方ｓを向くような貼付け関係にあるものである。そのような貼付け方位のものは面粗度も大きくなるし面だれも大きくなる傾向にある。
基板厚み分布というのは、研磨プレートに貼り付けた全基板についての厚みの差異のことである。最大厚みから最小厚みを差し引いたものである。研磨後の厚みの分布が大きいということは研磨が不良だということである。試料１〜４について、基板厚み誤差は７μｍ、８μｍ、６μｍ、６μｍであった。なお基準厚みは５００μｍである。
これらのＧａＮ基板の上に、ｎ型ＧａＮ、ＩｎＧａＮ、ｐ型ＧａＮをエピタキシャル成長させ、ｐ電極、ｎ電極を付け、チップに切り出して発光ダイオード（ＬＥＤ）とした。それが良品か不良品か調べた。良品歩留まりを試料毎に示した。直径５０ｍｍの基板の場合、寸法が４００μｍ角のＬＥＤを２０００個程度作ることができる。
試料１〜４のＬＥＤ歩留まりは、６０％、５２％、６８％、３８％である。試料４は面だれが大きくポリシング後面粗度Ｒｍｓも大きいので製品歩留まりも低くなる。
外形１５５ｍｍ厚み３０ｍｍのアルミナブロックを研磨プレートとした。研削、ラッピング、ポリシングの対象となる基板は直径５０ｍｍ、厚さ０．５ｍｍのＧａＮ基板を一組としたものである。ＧａＡｓ基板上にストライプ状のマスクを形成し、ＨＶＰＥ法でＧａＮ結晶を成長することにより、低欠陥単結晶領域と結晶欠陥集合領域が交互に平行で並ぶ構造を持つＧａＮ結晶を得た。下地のＧａＡｓ基板を除去して外周加工を施すことによりインゴットを得た。更にインゴットをワイヤーソーでスライスすることにより、ＧａＮ基板を得た。同時に研削、ラッピング、ポリシングする基板５枚を一組の試料とする。方位を示すためにノッチを付けた。ノッチサイズは深さ５ｍｍ、角度６０度とした。熱可塑性の固形ワックスを使って５枚のＧａＮ基板を研磨プレートに貼付けた。研磨プレートをワックスの軟化点Ｔｍ＋３０℃に加熱してワックスを溶かし、研磨プレートの外周から６ｍｍの位置にＧａＮ基板を均等に貼付けた。
４つの試料５〜８の組について研磨の実験を行った。４つの試料組についてノッチの向きは表２に示す方向とした。何れの組も５枚全部が同じ方向を向くように貼付けた。試料５は（５枚全部が）ノッチは内方ｕを向く。試料６はノッチが内方ｕを向く。試料７はノッチが後方ｂ（逃げ側）を向く。試料８はノッチが後方ｂ（逃げ側）を向く。
Figure 2008042157
基板を研磨プレートに貼付けた後ワックスの厚みｗを測定し、ワックス厚みの分布を求めた。面内分布は、同じ基板内で、ワックス最大厚み（ｗｍａｘ）からワックス最小厚み（ｗｍｉｎ）を差し引いたもの（ｗｍａｘ−ｗｍｉｎ）である。試料５〜８で面内分布は３μｍ、３μｍ、７μｍ、８μｍであった。
基板間分布というのは、研磨プレートに貼り付けた全基板についてのワックス厚みの差異のことである。ワックス最大厚みからワックス最小厚みを差し引いたものである。基板間ワックス厚み分布は試料５〜８について、５μｍ、５μｍ、９μｍ、１１μｍであった。
基板厚み分布というのは、基板自体の厚み（基準厚みは５００μｍ）の違いを意味し、研磨プレートに貼り付けた全基板について最大厚み（ｄｍａｘ）から最小厚み（ｄｍｉｎ）を差し引いたもの（ｄｍａｘ−ｄｍｉｎ）である。試料５〜８について、基板厚み分布は７μｍ、８μｍ、１３μｍ、１８μｍであった。
そのようにして研磨プレートに貼付けた５枚一組の試料５〜８を、研削、ラッピング、ポリシングした。研削はダイヤモンド砥石（固定砥粒）で行った。ラッピングは金属面が露呈した金属定盤で、ダイヤモンド遊離砥粒を用いて行った。ポリシングは樹脂製研磨パッドを付けた定盤を用い、コロイダルシリカ遊離砥粒を含む研磨液を供給しながら行った。
ラッピング後の基板の面粗度Ｒｍｓを光干渉式粗さ計で測定した。中心の一点と周辺部の４点について面粗度を測りそのＲｍｓの範囲を表に示した。ラッピング後の試料５の面粗度はＲｍｓ２．４ｎｍ〜３．２ｎｍであった。試料６の５点での面粗度はＲｍｓ２．１ｎｍ〜３．５ｎｍであった。試料７の面粗度はＲｍｓ２．８ｎｍ〜４．２ｎｍであった。試料８の面粗度はＲｍｓ３．５ｎｍ〜５．８ｎｍであった。ラッピング後の粗さは試料８が最も大きかった。
ポリシング後の基板の中心の一点と周辺部の４点について面粗度Ｒｍｓを同じ光干渉式粗さ計で測定した。ポリシング後の試料５の（５点での）面粗度はＲｍｓ１．３ｎｍ〜１．６ｎｍであった。試料６の面粗度はＲｍｓ１．２ｎｍ〜１．７ｎｍであった。試料７の面粗度はＲｍｓ１．８ｎｍ〜３．２ｎｍであった。試料８の面粗度はＲｍｓ２．４ｎｍ〜３．９ｎｍであった。ポリシング後の面粗度についても試料８が最も大きかった。
これらのＧａＮ基板の上に、ｎ型ＧａＮ、ＩｎＧａＮ、ｐ型ＧａＮをエピタキシャル成長させ、ｐ電極、ｎ電極を付け、チップに切り出して発光ダイオード（ＬＥＤ）とした。それが良品か不良品か調べた。良品歩留まりを試料毎に示した。直径５０ｍｍの基板の場合、寸法が４００μｍ角のＬＥＤを２０００個程度作ることができる。
試料５〜８のＬＥＤ歩留まりは、６０％、５２％、３２％、１７％である。試料７、８は基板厚みの乱れが大きくポリシング後面粗度Ｒｍｓも大きいので製品歩留まりも低くなるのである。
方位と表裏を示すためのオリエンテーションフラット（ＯＦ）とアイデンティフィケーションフラット（ＩＦ）を付けたＧａＮ基板の平面図。 方位と表裏を示すための第１ノッチＮ１と第２ノッチＮ２を付けたＧａＮ基板の平面図。 ストライプファセット法で気相成長した低欠陥単結晶領域Ｚと結晶欠陥集合領域Ｈが平行で交代する構造を持つＧａＮ基板に、Ｈ、Ｚと平行な方向にＯＦを付けそれに垂直にＩＦを付けたＧａＮ基板の平面図。 ポリシング後の基板の面だれを説明する基板の断面図。水平方向の面だれがｅであり、垂直方向の面だれがｇである。 研磨プレートの回転方向に関しＯＦの向きを前方ｆ、内方ｕ、後方ｂ、外方ｓと定義し、ＯＦが外方ｓになるように研磨プレートに基板を貼付けた状態を示す図。 ＯＦが多様な向きになるように研磨プレートに基板を貼付けた状態を示す図。回転方向に関しＯＦの向きを前方ｆ、内方ｕ、後方ｂ、外方ｓとする。 研磨プレートの円周上に複数の基板を貼付ける場合の望ましい貼付け位置を説明するための平面図。 研磨プレートに複数円周上に複数の基板を貼付ける場合の望ましい貼付け位置を説明するための平面図。
符号の説明
６ 研磨プレート
ＯＦ オリエンテーションフラット
ＩＦ アイデンティフィケーションフラット
Ｎ１ 第１ノッチ
Ｎ２ 第２ノッチ
Ｗ ＧａＮ基板
Ｈ 結晶欠陥集合領域
Ｚ 低欠陥単結晶領域
Ｗ１〜Ｗ２１ ＧａＮ基板
ｕ 内方
ｓ 外方
ｂ 後方
ｆ 前方
Ｇ 研磨プレート中心
Ｃ９〜Ｃ１１ 基板中心
ｅ 基板の外側縁と研磨プレート縁の距離
ｊ 基板に内接する円
ｋ 基板に外接する円
ｃ 基板中心が通る円
ｒ 研磨プレート半径
ｇ 研磨プレートの外周円
ｈ 研磨プレート半分円
Ｊ 内臨円ｊの直径

Claims (7)

  1. ４０ｍｍ以上の直径を持ち、２ｍｍ〜３０ｍｍの長さのＯＦを持つ複数の３族窒化物基板を研磨プレートにＯＦが回転方向に関し前方ｆ、後方ｂ或いは内方ｕを向くように１０μｍ以下の厚みのワックスによって貼付けて研磨し、基板の面だれが水平方向に２００μｍ以下、垂直方向に１００μｍ以下になるようにすることを特徴とする３族窒化物基板の製造方法。
  2. ４０ｍｍ以上の直径を持ち、深さが２ｍｍ〜１０ｍｍで角度が３０度〜１２０度のノッチを持つ複数の３族窒化物基板を研磨プレートにノッチが回転方向に関し前方ｆ、後方ｂ或いは内方ｕを向くように１０μｍ以下の厚みのワックスによって貼付けて研磨し、基板の面だれが水平方向に２００μｍ以下、垂直方向に１００μｍ以下になるようにすることを特徴とする３族窒化物基板の製造方法。
  3. 複数の３族窒化物基板を一つの円に沿って研磨プレートに貼付ける場合、基板に研磨プレートの内周側で接する円の直径が基板の直径の０．３５倍以上で基板端部と研磨プレートの外周の隙間が１ｍｍ以上であることを特徴とする請求項１又は２に記載の３族窒化物基板の製造方法。
  4. 複数の３族窒化物基板を一つの円に沿って研磨プレートに貼付ける場合、基板の中心が研磨プレートの半径の１／２の位置よりも外側であり、基板端部と研磨プレートの外周の隙間が１ｍｍ以上であることを特徴とする請求項１又は２に記載の３族窒化物基板の製造方法。
  5. 複数の３族窒化物基板を二つの同心円に沿って研磨プレートに貼付ける場合、内側の円に沿う基板が外側の円に沿う基板と放射線上に並ばないようにしたことを特徴とする請求項１又は２に記載の３族窒化物基板の製造方法。
  6. ３族窒化物基板が低欠陥単結晶領域Ｚと結晶欠陥集合領域Ｈが交代に平行で並ぶような構造を持つことを特徴とする請求項１〜５の何れかに記載の３族窒化物基板の製造方法。
  7. 請求項１〜６の何れかに記載の３族窒化物基板の製造方法により得られた３族窒化物基板。
JP2006337678A 2006-07-12 2006-12-15 ３族窒化物基板の製造方法、および３族窒化物基板 Withdrawn JP2008042157A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006337678A JP2008042157A (ja) 2006-07-12 2006-12-15 ３族窒化物基板の製造方法、および３族窒化物基板
TW096114452A TWI336908B (en) 2006-07-12 2007-04-24 Method of producing group 3 nitride substrate wafers and group 3 nitride substrate wafers
EP07008346A EP1879222A2 (en) 2006-07-12 2007-04-24 Method of producing group 3 nitride substrate wafers and group 3 nitride substrate wafers
KR1020070043610A KR20080006446A (ko) 2006-07-12 2007-05-04 3족 질화물 기판의 제조 방법 및 3족 질화물 기판
US11/822,903 US7662239B2 (en) 2006-07-12 2007-07-11 Method of producing group 3 nitride substrate wafers and group 3 nitride substrate wafers
HK08103775.7A HK1113859A1 (en) 2006-07-12 2008-04-03 Method of producing group 3 nitride substrate wafers and group 3 nitride substrate wafers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006191000 2006-07-12
JP2006337678A JP2008042157A (ja) 2006-07-12 2006-12-15 ３族窒化物基板の製造方法、および３族窒化物基板

Publications (1)

Publication Number Publication Date
JP2008042157A true JP2008042157A (ja) 2008-02-21

Family

ID=38657940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006337678A Withdrawn JP2008042157A (ja) 2006-07-12 2006-12-15 ３族窒化物基板の製造方法、および３族窒化物基板

Country Status (6)

Country Link
US (1) US7662239B2 (ja)
EP (1) EP1879222A2 (ja)
JP (1) JP2008042157A (ja)
KR (1) KR20080006446A (ja)
HK (1) HK1113859A1 (ja)
TW (1) TWI336908B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011068503A (ja) * 2009-09-24 2011-04-07 Sumitomo Electric Ind Ltd 窒化物半導体基板
US8471366B2 (en) 2011-11-30 2013-06-25 Sumitomo Electric Industries, Ltd. Nitride semiconductor substrate
JP2013138259A (ja) * 2013-03-28 2013-07-11 Sumitomo Electric Ind Ltd 窒化物半導体基板
JP2014068044A (ja) * 2014-01-21 2014-04-17 Sumitomo Electric Ind Ltd 基板および発光素子
JP2020161662A (ja) * 2019-03-27 2020-10-01 株式会社ノリタケカンパニーリミテド ウェハ研磨方法及びウェハ研磨装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042157A (ja) * 2006-07-12 2008-02-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、および３族窒化物基板
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9946730B2 (en) * 2011-11-04 2018-04-17 Ebay Inc. System and method for onboarding an item collection
JP6063436B2 (ja) * 2014-12-18 2017-01-18 Ｄｏｗａエレクトロニクス株式会社 ウェハ群、ウェハの製造装置、およびウェハの製造方法
JP6390684B2 (ja) * 2016-10-07 2018-09-19 トヨタ自動車株式会社 ＳｉＣ単結晶の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222746A (ja) 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法
JP2002222785A (ja) 2001-01-24 2002-08-09 Dowa Mining Co Ltd 半導体ウエハおよびその研磨方法
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP2004165360A (ja) 2002-11-12 2004-06-10 Hitachi Cable Ltd 半導体ウェハの研磨方法
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
JP4322035B2 (ja) 2003-04-03 2009-08-26 ニッタ・ハース株式会社 半導体基板用研磨組成物及びこれを用いた半導体基板研磨方法
JP2008042157A (ja) * 2006-07-12 2008-02-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、および３族窒化物基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011068503A (ja) * 2009-09-24 2011-04-07 Sumitomo Electric Ind Ltd 窒化物半導体基板
US8471366B2 (en) 2011-11-30 2013-06-25 Sumitomo Electric Industries, Ltd. Nitride semiconductor substrate
JP2013138259A (ja) * 2013-03-28 2013-07-11 Sumitomo Electric Ind Ltd 窒化物半導体基板
JP2014068044A (ja) * 2014-01-21 2014-04-17 Sumitomo Electric Ind Ltd 基板および発光素子
JP2020161662A (ja) * 2019-03-27 2020-10-01 株式会社ノリタケカンパニーリミテド ウェハ研磨方法及びウェハ研磨装置
JP7162559B2 (ja) 2019-03-27 2022-10-28 株式会社ノリタケカンパニーリミテド ウェハ研磨方法及びウェハ研磨装置

Also Published As

Publication number Publication date
TW200805474A (en) 2008-01-16
US7662239B2 (en) 2010-02-16
EP1879222A2 (en) 2008-01-16
US20080014756A1 (en) 2008-01-17
HK1113859A1 (en) 2008-10-17
TWI336908B (en) 2011-02-01
KR20080006446A (ko) 2008-01-16

Similar Documents

Publication Publication Date Title
JP2008042157A (ja) ３族窒化物基板の製造方法、および３族窒化物基板
US11826846B2 (en) Laser-assisted method for parting crystalline material
JP4753628B2 (ja) 化合物半導体素子ウェハーの製造方法
CN100424817C (zh) 半导体用氮化物衬底的制备方法及氮化物半导体衬底
JP5125098B2 (ja) 窒化物半導体自立基板の製造方法
JP2008066355A (ja) ３族窒化物基板の製造方法、３族窒化物基板、エピタキシャル層付き３族窒化物基板、３族窒化物デバイス、エピタキシャル層付き３族窒化物基板の製造方法、および３族窒化物デバイスの製造方法。
JP2010087486A (ja) 基板、エピタキシャル層付基板およびそれらの製造方法
CN101504913A (zh) 制造ⅲ族氮化物衬底晶片的方法和ⅲ族氮化物衬底晶片
JP2008028259A (ja) 単結晶ＧａＮ基板の製造方法
JP6714431B2 (ja) 結晶基板の製造方法
CN103430281A (zh) 用于半导体元件的基板的处理方法
WO2017216997A1 (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
JP6319599B2 (ja) Ｒａｍｏ４基板およびその製造方法
JP6697748B2 (ja) ＧａＮ基板およびその製造方法
US10350725B2 (en) RAMO4 substrate and manufacturing method thereof
JP6504486B2 (ja) Ｒａｍｏ４基板
JP5527114B2 (ja) ウェーハ、半導体発光素子用テンプレート基板の製造方法、半導体発光素子基板の製造方法、半導体発光素子用テンプレート基板、半導体発光素子基板及びレジスト塗布方法
US11370076B2 (en) RAMO4 substrate and manufacturing method thereof
KR101261238B1 (ko) 반도체 기판의 래핑 장치 및 이를 이용한 반도체 기판의 래핑 방법
JP2006147891A (ja) エピタキシャル成長用サファイア基板、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090617

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110221