KR20080006446A - 3족 질화물 기판의 제조 방법 및 3족 질화물 기판 - Google Patents

3족 질화물 기판의 제조 방법 및 3족 질화물 기판 Download PDF

Info

Publication number
KR20080006446A
KR20080006446A KR1020070043610A KR20070043610A KR20080006446A KR 20080006446 A KR20080006446 A KR 20080006446A KR 1020070043610 A KR1020070043610 A KR 1020070043610A KR 20070043610 A KR20070043610 A KR 20070043610A KR 20080006446 A KR20080006446 A KR 20080006446A
Authority
KR
South Korea
Prior art keywords
substrate
polishing
group iii
iii nitride
polishing plate
Prior art date
Application number
KR1020070043610A
Other languages
English (en)
Inventor
게이지 이시바시
마사토 이리쿠라
세이지 나카하타
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20080006446A publication Critical patent/KR20080006446A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 3족 질화물 기판 결정을 한쪽면 연삭, 연마할 때에 연마 판(polishing plate)으로의 접착에 의해 그 품질이 다르다는 점을 알 수 있었다. 연마 후의 3족 질화물 기판의 표면 조도(surface roughness)를 작게 하고, 표면 경사(bevel)를 적게 하여 양품의 비율을 높이는 방법을 제공하는 것을 목적으로 한다.
3족 질화물 기판을 연마 판에 OF가 회전 방향에 관해서 전방(f), 후방(b) 또는 내측(u)을 향하도록 10 ㎛ 이하의 두께인 왁스에 의해 접착 연삭(grinding), 래핑(lapping), 연마(polishing)하여 기판의 표면 경사가 수평 방향으로 200 ㎛ 이하, 수직 방향으로 100 ㎛ 이하가 되도록 한다.

Description

3족 질화물 기판의 제조 방법 및 3족 질화물 기판{METHOD OF PRODUCING GROUP 3 NITRIDE SUBSTRATE WAFERS AND GROUP 3 NITRIDE SUBSTRATE WAFERS}
도 1은 방위와 표리를 도시하기 위한 오리엔테이션 플랫(OF; Orientation Flat)과 아이덴티피케이션 플랫(IF; Identification Flat)을 접착한 GaN 기판의 평면도.
도 2는 방위와 표리를 도시하기 위한 제1 노치(N1)와 제2 노치(N2)를 접착한 GaN 기판의 평면도.
도 3은 스트라이프 파셋법(Stripe Facet Method)으로 기상 성장한 저결함 단결정 영역(Z)과 결정 결함 집합 영역(H)이 평행하게 교대하는 구조를 갖는 GaN 기판에, H 및 Z와 평행한 방향으로 OF를 붙이고, 그 H 및 Z에 수직으로 IF를 붙인 GaN 기판의 평면도.
도 4는 연마 후, 수평 방향의 표면 경사가 e이고 수직 방향의 표면 경사가 g인 기판의 표면 경사를 설명하는 기판의 단면도.
도 5는 연마 판의 회전 방향에 관하여 OF의 방향을 전방(f), 내측(u), 후방(b), 외측(s)으로 정의하고, OF가 외측(s)이 되도록 연마 판에 기판을 접착한 상태를 도시한 도면.
도 6은 OF가 회전 방향에 관하여 OF의 방향을 전방(f), 내측(u), 후방(b), 외측(s)으로 하는 다양한 방향이 되도록 연마 판에 기판을 접착한 상태를 도시한 도면.
도 7은 연마 판의 원주 상에 복수의 기판을 접착하는 경우의 바람직한 접착 위치를 설명하기 위한 평면도.
도 8은 연마 판에 복수의 원주 상에 복수의 기판을 접착하는 경우의 바람직한 접착 위치를 설명하기 위한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
6 : 연마 판
OF : 오리엔테이션 플랫
IF : 아이덴티피케이션 플랫
N1 : 제1 노치
N2 : 제2 노치
W : GaN 기판
H : 결정 결함 집합 영역
Z : 저결함 단결정 영역
W1∼W21 : GaN 기판
u : 내측
s : 외측
b : 후방
f : 전방
G : 연마 판 중심
C9∼C11 : 기판 중심
p : 기판의 외측 가장자리와 연마 판 가장자리의 거리
j : 기판에 내접하는 원
k : 기판에 외접하는 원
c : 기판 중심이 지나는 원
r : 연마 판 반경
q : 연마 판의 외주원
v : 연마 판 반원
J : 내부 접촉원(j)의 직경
본 발명은 질화갈륨(GaN), 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN) 기판을 연마 판에 접착하여 연삭, 래핑, 연마하는 방법에 관한 것이다. 모두 3족 질화물 기판이라고 부른다. 모두 액상으로부터의 결정 성장을 할 수 없다. 기상 성장에 의해 하부 기판 상에 두꺼운 막을 제작하여 하부 기판을 제거하는 방법으로 기판이 제작된다.
Si 기판이 튼튼하고 인성도 있어서 연삭, 래핑, 연마 등이 용이하다. 그러나, GaN 기판은 Si보다 단단하지만, Si보다 부서지기 쉽고, 충격에 약하다. 또한, GaN은 Si보다 화학적인 내구성이 높고, 산, 알칼리에서의 에칭이 곤란하다. 그 때문에, 3족 질화물 기판은 Si 기판과 동일하게는 연삭, 래핑, 연마 등을 할 수 없다. 그래서, 3족 질화물에 대하여 특별한 자석이나 연마액(polishing liquid)이나 연마포(polishing cloth) 등이 필요하다.
반도체 기판의 연마(래핑, 연마)에서는 양면의 경우와 한쪽 면의 경우가 있다. 여기서는 한쪽 면의 경우를 대상으로 한다. 한쪽 면의 연마의 경우에는 원반형 연마 판(홀더라고도 함)에 기판을 접착하고, 그것을 정반의 연마포에 압박하여 연마 판을 자전, 정반을 공전시켜 연마액을 공급하면서 기판의 하부면을 연마한다. 양면을 연마할 필요가 있는 경우에는 동일한 것을 양면에 반복하여 행한다.
대형 질화갈륨 결정을 만드는 것은 어려우며, 50 ㎜ 이상의 직경을 갖는 질화갈륨 기판은 아직 대량을 저가로 제조할 수 없다. 연마도 어렵고 연마 방법에 관한 종래 기술도 거의 없다. 따라서, GaN의 한쪽 면 연마에 관한 종래 기술을 들 수 없다.
특허 문헌 1은 연마 판에 액상 왁스를 스프레이로 분사하고, GaAs 기판을 압박하여 연마 판에 고정하는 것이다. GaAs 기판의 한쪽 면 연마의 준비 단계인 접착 방법의 제안이다. Si 기판이나 GaAs 기판의 연마 기술에 관한 개량은 많지만, 3족 질화물 기판에 대한 것은 그다지 없다. 특허 문헌 2는 클리비지면(cleavage plane; 벽개면이라고도 한다)을 OF로 하는 GaAs 기판을 연마 판에 접착하는 경우 OF를 내측을 향하여 고정하는 방법을 제안한다. 이것은 약한 클리비지면을 내측으로 하여 클리비지면의 마멸을 막기 위함이다. 본 발명은 GaAs 기판이 아니고 질화물 기판이 며 클리비지면이 OF로는 한정되지 않는다.
원형 기판의 경우에 방위와 표리를 나타내기 위해서 오리엔테이션 플랫(OF)이나 아이덴티피케이션 플랫(IF)이 부착된다. 특허 문헌 2는 GaAs 기판의 OF 코너부의 연마에 의해 경사가 가로로 2.0 ㎛ 이하, 세로로 10 ㎛ 이하의 것을 제안한다. 표면과 이면의 표면 조도가 상이하며, 표리의 구별을 알 수 있을 경우에는 OF만으로 방위를 알 수 있는 것만으로 좋다. 그러나, 면 조도가 표리와 비슷하여 표리를 육안으로 보아 알 수 없는 경우에는 OF 외에 IF가 필요하다.
[특허 문헌 1] 일본 특허 공개 제2004-165360
[특허 문헌 2] 일본 특허 공개 제2002-222785
3족 질화물의 양질의 결정 기판을 제조하기 위한 시험이 장시간 계속되고, HVPE법에 의해 50 Φ의 GaN 자립 결정 기판을 제조하는 것이 가능해졌다. 기상 성장법에 의해 성장하여 성장된(as-grown) 기판으로 하거나 또는 두껍게 성장시켜 성장 방향과 수직으로 절단하여 복수의 기판으로 한 3족 질화물 기판이 적절한 연마 방법을 제안한다.
기판의 연마라고 하여도 양면 연마와 한쪽 면 연마가 있다. 여기서는 연마 판에 기판을 접착하여 한쪽 면 연마하는 방법을 문제로 한다. GaN 결정 기판 자체가 새롭기 때문에 적당한 연마의 방법이 아직도 알려져 있지 않다. GaN은 Si보다 단단하여 연삭, 연마가 어렵고, 또한 부서지기 쉽기 때문에, 연삭 및 연마가 한층 더 곤란하다. 작은 GaN 결정은 있어도 그것은 장치를 제작하는 데에는 도움이 되지 않는다. 본 발명은 직경 40 mm 이상의 3족 질화물 반도체를 대상으로 한다. 특히 50 mm 직경인 것이 중요하다.
[1. 오리엔테이션 플랫의 형상]
오리엔테이션 플랫(OF)은 기판의 결정 방위를 나타내기 위해서 원주의 일부를 활형으로 잘라낸 부분을 말한다. 표리면의 구별을 알고 있으면 OF는 하나라도 좋다. 그러나, 표리의 구별을 알 수 없는 경우에는 방위와 표리의 2 개를 나타내기 위해 2 개의 상이한 플랫이 필요하다. 긴 쪽을 오리엔테이션 플랫(OF)이라고 하고, 짧은 쪽을 IF(아이덴티피케이션 플랫)라고 한다. 또는 OF를 주 오리엔테이션 플랫, IF를 부 오리엔테이션 플랫이라고 하는 경우도 있다. 50 Φ의 GaN 기판에 대하여 OF, IF의 길이를 다음과 같이 한다.
· OF의 길이 2 mm∼30 mm
보다 바람직하게는 5 mm∼25 mm
·IF의 길이 2 mm∼20 mm
보다 바람직하게는 3 mm∼15 mm
(0001) GaN 기판에서 OF의 방향은 (11-20)이며, IF의 방향은 (1-100)이다. OF＞IF라는 관계를 언제나 유지한다. OF가 30 mm 이상, IF가 20 mm 이상으로 하고, 제품(기판) 면적이 지나치게 좁아진다. OF 및 IF가 2 mm 이하이면, 식별하기 어려워진다.
직경이 50 mm의 기판인 경우, 활형의 변의 길이(y)와 그 중심각(T) 사이에는 50 sin(T/2)＝y의 관계가 있기 때문에, 상기한 관계는 각도(중심각)로 리셋시키면 다음과 같아진다.
·OF의 중심각 4.6°∼74°
보다 바람직하게는 11°∼60°
·IF의 중심각 4.6°∼47°
보다 바람직하게는 6.9°∼35°
이다. 제거된 활형의 폭(h)은 h＝50(1-cos{T/2})의 관계가 있기 때문에, 상기한 관계는 폭으로 치환하면,
·OF의 제거 폭 0.04 mm∼10 mm
보다 바람직하게는 0.25 mm∼6.7 mm
·IF의 제거 폭 0.04 mm∼4.15 mm
보다 바람직하게는 0.09 mm∼2.31 mm
[2. 노치 사이즈]
오리엔테이션 플랫 대신에 절결을 기판의 주변에 붙이는 경우도 있다. 노치라고도 부른다. 노치도 구별할 수 있는 것이 2 개 필요하다.
노치의 깊이 2 mm∼10 mm
보다 바람직하게는 3 mm∼8 mm
노치의 각도 30°∼120°
보다 바람직하게는 40°∼90°
와 같이 한다. 이 경우에도 주노치(main notch)와 부노치(subnotch)가 구별되지 않으면 안된다. 주노치의 쪽을 부노치보다도 크게 한다. 노치의 깊이가 10 mm 이상, 각도가 120°이상이면, 제품(기판) 면적이 지나치게 좁아진다. 노치의 깊이가 2 mm 이하, 각도가 30°이하로 하면, 식별하기 어려워진다.
[3. 표면 경사(bevel)]
표면 경사라고 하는 것은 기판을 연마하였을 때에 기판의 각이 생겨 경사면이 발생하고, 주변부가 약간 낮아지는 기판 형상의 이상이다. 도 4에 표면 경사가 있는 기판의 단면도를 도시한다. g가 표면 경사의 수직 방향 성분, e가 표면 경사의 수평 방향 성분이다. 표면 경사가 있으면 기판이 평탄하부 않기 때문에, 포토리소그래피로 장치를 제작하는 경우에 장해가 된다. 표면 경사가 발생하는 원인은 다양하다. 기판을 연마하는 장치에 있어서 정반 축의 기울기, 연마포의 피로, 연마액 흐름의 불균일, 부적절한 연마 조건 등을 생각할 수 있다.
표면 경사의 허용량 표면에 수평 방향(e) 200 ㎛ 이하
표면에 수직 방향(g) 100 ㎛ 이하
보다 바람직하게는 표면에 수평 방향(e) 100 ㎛ 이하
표면에 수직 방향(g) 50 ㎛ 이하
표면 경사가 수평 방향으로 200 ㎛를 초과하고, 수직 방향으로 100 ㎛를 초과하는 경우에는 기판의 유효 면적이 감소되어 바람직하부 못하다. 표면 경사가 그 범위에 들어가는 연마 방법이 필요하다.
[4. 기판의 접착 방법]
연마 장치에는 한쪽 면 연마 장치와 양면 연마 장치가 있다. 한쪽 면 연마 장치로 기판을 연마하기 위해서는 기판을 연마 판에 접착할 필요가 있다.
가열 접착형(hot melting type) 접착제(왁스)를 이용한다. 가열 접착형 접착제라고 하는 것은 가열하면 부드러워지며, 부드럽게 한 상태에서 연마 판에 기판을 접착 냉각하면, 고화되는 접착제이다. 열가소성 고형 왁스라고도 부르는 경우가 있다. 파라핀을 주체로 하는 왁스이다.
연화점 Tm＋20℃∼연화점＋50℃로 왁스를 녹여 연마 판에 칠한다. 연화점 Tm＋ 20℃ 이하로 가열한 경우에는 온도가 지나치게 낮아 접착 강도가 지나치게 약해진다. 연화점 Tm＋50℃ 이상으로 가열하면 유동성이 너무 높아 형상 정밀도가 악화되어 바람직하지 못하다.
왁스 두께(ξ)는 0.5 ㎛∼10 ㎛로 한다. 보다 바람직하게는 1 ㎛∼5 ㎛로 한다. 왁스는 작업자가 솔을 사용하거나 또는 직접 연마 판에 도포하여 기판의 이면을 연마 판에 압박하여 고정한다. 압박에 의한 형상 변화를 억제하기 위해서 진공 상태를 발생시켜 접착면의 기포를 제거하고, 기판의 압박을 약하게 하여 고정하는 방법도 있다. 이러한 왁스를 사용하여 기판을 연마 판에 접착하는 이유는 작업성이 좋고, 접착 강도가 우수하기 때문이다.
[5. 왁스의 두께 변동]
다른 기판 사이에서의 왁스 두께의 변동은 7 ㎛ 이하로 한다. 보다 바람직하게는 5 ㎛ 이하로 한다. 상이한 기판 사이에서의 두께 변동이 있으면 연마 제거량이 변하기 때문에, 연마 후의 기판의 두께에 변동이 생긴다. 7 ㎛ 이상의 왁스 두 께에 변동이 있으면, 기판 두께 변동에 반영되어 바람직하부 않다. 왁스 두께의 분포는 다이얼 게이지(dial guage)로 측정할 수 있다. 이것은 높이를 측정하는 것이지만, 기판 두께의 분포를 처음에 측정해 두면 왁스 두께의 분포를 구할 수 있다.
동일 기판면 내에서의 왁스 두께의 변동은 5 ㎛ 이하로 한다. 바람직하게는 3 ㎛ 이하로 한다. 왁스 두께의 변동은 연마 후의 기판의 두께 변동에 반영된다. 왁스 두께 변동이 5 ㎛ 이상이면, 연마 후 기판의 두께 변동이 크고, TTV도 커져서 포토리소그래피로 정확히 패턴을 나타낼 수 없을 가능성이 있다.
연마 후 왁스로 고정된 기판을 취하기 위해서는 연마 판을 가열하고, 왁스를 용해하여 기판을 떼어낸다. 또는 날붙이로 기판을 연마 판으로부터 박리한다. 이소프로필알콜 등의 유기 용제로 세정하여 기판을 박리하는 방법이 있다.
[6. 기판 접착의 방향]
기판의 연마 판으로의 접착 방향도 중요하다. 이것이 본 발명의 중심적인 조건이 된다. 도 5는 연마 판(6)에 기판(W1, W2, W3, W4)을 접착한 상태를 도시한다. 기판(W3)의 주위에 방향의 정의를 나타낸다. 연마 판(6)을 회전할 때, 기판이 연마포를 향하여 진행되는 방향을 전방(f)이라고 부른다. 기판이 연마포로부터 멀어져 가는 방향을 후방(b)이라고 한다. 기판으로부터 연마 판 중심을 향하는 방향을 내측(u)이라고 하기로 한다. 기판으로부터 외측을 향하는 방향을 외측(s)이라고 한다. OF의 방향이 연마의 결과에 크게 관계하는 것을 알 수 있었다. 도 5의 기판(W1∼W4)은 모두 OF가 외측(s)을 향하고 있다. 이것은 부적당한 접착 방향이다. 연삭·연마(lapping, polishing)라고 하여도 여기서는 3 종류의 것을 구별해야 한다.
연삭, 래핑, 연마의 3 종류의 공정이다. 연삭이라고 하는 것은 고정 지립(fixed whetting granule)으로 거칠게 깎는 것이다. 이것은 표면의 큰 요철을 제거하여 평탄화하고, 또한 소정의 범위가 되도록 두께를 감소시키는 것이다. 두께가 감소하는 속도가 빠르다.
래핑은 고정 지립(fixed whetting granule)을 사용하는 경우와 유리 지립(free whetting granule)을 사용하는 경우가 있다. 모두 연삭보다도 사이즈가 작은 지립을 이용하는 것이다. 이것은 표면의 조도, 가공 변질층을 저감하기 위한 것이다.
연마(polishing)는 유리 지립을 사용하는 것이고, 표면을 보다 평활하게 가공 변질층을 보다 적게 하는 것이다. 유리 지립을 포함하는 연마액을 흘리면서, 연마포에 의해 기판면을 매끄럽게 연마한다. 유리 지립도가 거친 지립으로부터 순차적으로 미세한 지립으로 몇 단계인가로 전환하여, 서서히 표면의 평활도를 증가시켜 가도록 한다.
연삭, 래핑, 연마 중 어느 경우에도 OF가 외측(s)을 향하는 도 5의 기판(W1∼4)과 같이 되어 있는 것은 바람직하부 않다. 연삭의 경우에는 결함이 일어나기 쉽고, 깊은 흠집, 깊은 가공 손상이 생기기 쉽다. 래핑의 경우에는 깊은 흠집이 생기기 쉬우며, 표면 조도가 커진다. 연마의 경우에는 표면 조도의 증가, 표면 경사(엣지가 제거되어 경사짐)가 발생하기 쉽다는 결점이 있다.
도 6과 같이 기판의 OF가 외측(s) 이외인 것이 좋다. 도 6의 W5는 OF가 전방(f)을 향하고 있다. 전측 방향(OF)이다. 이것은 표면 경사를 쉽게 일으키지 않는 다. W6, W7은 OF가 내측(u)을 향하고 있다. 내측 방향(OF)이다. 이것도 좋은 접착 방향이다. W8은 OF가 후방(b)을 향하고 있다. 이것도 표면 경사를 쉽게 일으키지 않는 접착 방향이다. 갖추어진 기판 전부의 접착 방향이 동일하부 않아도 좋지만, 어떤 기판도 OF가 전방(f), 후방(b), 내측(u) 중 어느 한쪽을 향하도록 접착하는 것이 좋다.
원인은 해명되어 있지 않지만, OF 외측(s)에서는 외주의 고정이 적기 때문에 연마 판이 흔들리기 쉬워지며, OF 주변의 압박이 강해지기 때문에, 연삭시의 흠집, 가공 손상, 래핑시의 조도 증가, 연마시의 표면 경사가 발생하기 쉽다고 생각할 수 있다. 또한, 연마액의 흐름이나 연마포의 휨 등이 부적절하게 되는 것도 생각할 수 있다.
OF 방위의 차이에 의한 연삭, 래핑, 연마의 품질 차이는 OF의 크기에도 의존한다. OF가 11 mm 이상일 때에 특히 그 차이가 현저하게 발생한다.
[7. 기판 접착의 위치]
기판의 연마 판으로의 접착 위치도 중요하다. 3 장 이상의 경우, 기판의 중심이 연마 판의 반경의 1/2 위치보다도 외측이 되도록 한다. 도 7에 의해 설명한다. 연마 판(6)의 중심을 G로 한다. 연마 판(6)의 외주원은 q로 표기한다. G를 중심으로 하여 연마 판(6)의 반경(r)의 반(r/2)을 반경으로 하는 원을 반원(v)으로 한다. 기판(W9, W10, W11)의 중심을 C9, C10, C11로 한다. 기판의 중심이 연마 판(6)의 반주원(v)보다도 외측에 오도록 한다. 즉, GC9＞r/2, GC10＞r/2, GC11＞r/2와 같이 한다. 기판의 중심(C9, C10, C11)을 지나는 원을 기판원(c)이라고 하 면, 기판원(c)이 반원(v)보다 커지도록 하는 것이다. 이것에 의해, 가공시의 회전이 안정되어 연마 품질이 향상된다. 연마 판에 대한 기판 접착 위치의 내측 제한은 다음과 같이 해서 부여된다. 기판(W9∼W11)에 연마 판의 중심측에서 접촉하는 원을 내부 접촉원(inner contact circle)(j)이라고 한다. 내부 접촉원(j)의 직경(J)은 기판의 직경(2 w)의 0.35배 이상(J≥0.7 w), 보다 바람직하게는 0.4배 이상(J≥0.8 w)으로 한다. 내부 접촉원(j)이 좁으면, 연마액이 연마 판(6)의 중심으로 잘 돌아 들어가지 않고, 기판의 연마(랩을 포함)가 내외에서 불균일해진다. 그것에 의해 연마 판에 대한 기판 위치의 내측 제한이 부여된다.
외측 위치의 제한은 다음과 같이 부여된다. 기판의 단부와 연마 판(6)의 외주(q)와의 거리(p)가 1 ㎜ 이상(p≥1 ㎜)으로 한다. 기판(W9, W10, W11)에 연마 판의 외주측에서 접촉하는 원을 외부 접촉원(outer contact circle)(k)이라고 한다. 외부 접촉원(k)의 직경을 K로 한다. K/2＋1 ㎜≤r이다(p＝r－K/2). 기판의 단부가 연마 판(6)의 외주에 너무 가까우면, 연마액이 기판의 외주변을 충분히 돌지 않기 때문에, 외주부의 연마가 불충분해진다. 특히 연마 판을 가이드 링에 넣어 연마할 때에, 현저해진다. 너무 내측에 붙이면 조금 전의 내부 접촉원(j)의 조건을 만족하부 않게 된다. 보다 바람직하게는 3 ㎜≤p≤8 ㎜ 정도이다.
[8. 2 열 이상의 경우의 기판 접착의 위치]
기판의 사이즈가 작은 경우, 연마 판에 2 열 이상의 수의 기판을 원환형으로 접착하는 경우가 있다. 그 경우 내외의 기판은 반경 방향으로 겹치지 않도록 한다. 도 8에 의해 설명한다. 연마 판(6)의 내측에 W12, W13, W14, W15, W16의 기판(내부 원 그룹)이 중심(G)으로부터 등거리(M)가 되도록 접착되어 있다. 외측에 W17, W18, W19, W20, W21의 기판(외부 원 그룹)이 중심으로부터 등거리(N)가 되도록 접착되어 있다. M＜N＜r이지만, 외부 원 그룹 기판과 내부 원 그룹 기판은 반경 방향으로 겹치지 않도록 한다. 인접 외부 원 그룹 기판 중심과 중심(G)을 연결하는 각도를 이등분하는 선 상에 내부 원 그룹 기판이 오도록 한다. 도 8에 있어서, ∠W21GW17의 이등분선 상에 W13이 존재한다. 그 밖의 기판의 조합에 대해서도 동일하다. 그와 같이 내부 원 그룹 기판과 외부 원 그룹 기판을 배치함으로써 연마액의 흐름을 균일화할 수 있다. 또한, 연마포로부터 기판이 받는 압력도 평균화된다. 연마시에 진동이 발생하기 어렵고, 회전이 안정된다.
[9. 3족 질화물 기판의 구조]
본 발명에서는 3족 질화물 기판의 구조를 스트라이프 구조(stripe structure)로 할 수 있다. 이것은 Si 웨이퍼, GaAs 웨이퍼 등에는 존재하부 않는 것이다. 질화갈륨 등의 3족 질화물 기판을 특별한 방법으로 제작하였을 때에 생기는 구조이다. 스트라이프 웨이퍼란 웨이퍼가 있는 방향으로 신장되는 평행한 구조물이 반복하여 존재하는 이방성이 있는 웨이퍼이다. 전위가 집합된 결정 결함 집합 영역과 전위가 거의 없는 저결함 단결정 영역이 평행하게 교대로 존재한다.
파셋 성장법(facet growth method)에 의해, 직경 50 mm인 저전위의 GaN 자립 결정 기판을 제조하는 것이 가능해졌다. 파셋 성장법이라는 것은 평탄하게 하부 않고 요철면(파셋으로부터 생김)을 그대로 유지하여 성장시키는 독자적인 신규의 방법이며, 하부 기판에 마스크를 평행하게 붙여 성장시킨다. 파셋에 의한 피트(오목 부)가 표면에 다수개 형성되어 유지되면, 가로 방향 및 세로 방향의 성장 속도의 차이 때문에 그 위에 있었던 전위는 파셋 피트의 바닥으로 이동한다. 피트 바닥에 전위가 고밀도로 응집된다. 그 밖의 부분으로부터 전위가 제외되기 때문에 그 외의 부분은 저전위가 된다. 저전위로 하기 위해 파셋 성장시키는 것은 유효하며, 스트라이프형으로 하면 어떤 위치가 어떠한 구조를 갖게 될지 미리 알 수 있기 때문에 장치 제작에 형편이 좋다.
[실시예 1]
외측 직경 135 mm, 두께 30 mm의 알루미나 블록을 연마 판으로 하였다. 연삭, 래핑, 연마의 대상이 되는 기판은 직경 50 mm, 두께 0.5 mm의 GaN 기판이다. HVPE법에 의해 GaAs 기판 상에 GaN 결정을 성장하고, 하부의 GaAs 기판을 제거함으로써 잉곳(ingot)을 얻었다. 또한, 잉곳을 와이어톱(wire-saw)으로 슬라이스함으로써, GaN 기판을 얻었다. 동시에 연삭, 래핑, 연마하는 기판 3 장을 1조의 시료로 한다. 오리엔테이션 플랫(OF)의 길이는 16 mm이다. OF의 중심각은 18°이고, 제거된 활형의 폭은 0.6 mm이다.
열가소성의 고형 왁스를 사용하여 3 장의 GaN 기판을 연마 판에 접착한다. 연마 판을 왁스의 연화점 Tm＋30℃로 가열하여 왁스를 녹이고, 연마 판의 외주로부터 5 mm에 외측 가장자리가 오는 위치(p＝5 mm)에 GaN 기판을 균등하게 접착하였다.
4 개의 시료 세트에 대해서 연마의 실험을 행하였다. 4 개의 시료 세트에 대해서 OF의 방향은 표 1에 나타내는 방향으로 하였다. 시료 1은 OF가 내측(u)을 향 한다. 시료 2는 OF가 전방(f)을 향한다. 시료 3은 OF가 후방(b)을 향한다. 시료 4는 OF가 외측(s)을 향한다.
기판을 연마 판에 접착한 후 왁스의 두께(ξ)를 측정하여 왁스 두께의 분포를 구하였다. 면 내 분포라는 것은 동일 기판 내에서 왁스 최대 두께(ξmax)에서 왁스 최소 두께(ξmin)를 뺀 것(ξmax-ξmin)이다. 시료 1∼4에서 면 내 분포는 3 ㎛, 3 ㎛, 2 ㎛, 2 ㎛였다.
[표 1]
1 2 3 4
OF 방향 내측(u) 전방(f) 후방(b) 외측(s)
왁스 두께 면내 분포 3 ㎛ 3 ㎛ 2 ㎛ 2 ㎛
왁스 두께 기판간 분포 5 ㎛ 5 ㎛ 4 ㎛ 3 ㎛
기판 두께 분포 7 ㎛ 8 ㎛ 6 ㎛ 6 ㎛
래핑 후의 기칠기 2.4∼3.2 ㎚ 2.2∼3.6 ㎚ 2.5∼3.4 ㎚ 2.3∼4.8 ㎚
연마 후의 기칠기 1.2∼1.5 ㎚ 1.2∼1.8 ㎚ 1.3∼1.7 ㎚ 1.4∼2.6 ㎚
래핑 후의 면 경사 A ＜10 ㎛ ＜10 ㎛ ＜10 ㎛ ＜10 ㎛
래핑 후의 면 경사 B ＜10 ㎛ ＜10 ㎛ ＜10 ㎛ ＜10 ㎛
연마 후의 면 경사 A 140 ㎛ 170 ㎛ 90 ㎛ 360 ㎛
연마 후의 면 경사 B 43 ㎛ 72 ㎛ 30 ㎛ 120 ㎛
LED 수율 60 % 52 % 68 % 38 %
※ 면 경사 A: 수평 방향
B: 수직 방향
기판간 분포라는 것은 연마 판에 접착한 모든 기판에 대한 왁스 두께의 차이이다. 왁스 최대 두께에서 왁스 최소 두께를 뺀 것이다. 기판간 왁스 두께 분포는 시료 1∼4에 대해서 5 ㎛, 5 ㎛, 4 ㎛, 3 ㎛였다.
그와 같이 하여 연마 판에 접착된 3 장 1 세트의 시료 1∼4를 연삭, 래핑, 연마하였다. 연삭은 다이아몬드 지석(고정 지립)으로 행하였다. 래핑은 금속면이 나타난 금속 정반을 이용하여 다이아몬드 유리 지립으로 행하였다. 연마는 수지 제조 연마 패드를 붙인 정반을 이용하여 콜로이달 실리카 유리 지립(free colloidal silica granule)을 포함하는 연마액을 공급하면서 행하였다.
래핑 후 기판의 표면 조도(Rms)를 광간섭식 조도 측정기(photointerference roughness tester)로 측정하였다. 중심의 한점과 주변부의 4점에 대해서(주사위의 5번째 위치) 표면 조도를 측정하고, 그 Rms의 범위를 표에 나타내었다. 래핑 후의 시료 1의 표면 조도는 Rms 2.4 nm∼3.2 nm였다. 시료 2의 5점에서의 표면 조도는 Rms 2.2 nm∼3.6 nm였다. 시료 3의 표면 조도는 Rms 2.5 nm∼3.4 nm였다. 시료 4의 표면 조도는 Rms 2.3 nm∼4.8 nm였다. 래핑 후의 조도는 시료 4가 가장 컸다.
래핑 후의 기판의 표면 경사를 측정하였다. 표면 경사라고 하는 것은 주변부에서 경사면(모따기와 같은)이 발생하는 것이다. 포토리소그래피에 의해 패턴을 그리기 때문에 기판은 주변부의 가장가리에 이를 때까지 평탄한 것이 이상적이다. 표면 경사는 수평 방향의 크기(경사면의 수평면으로의 투영)와 깊이 방향(경사면의 수직면에의 투영)의 크기에 의해 평가할 수 있다. A는 수평 방향의 표면 경사량이다. B는 깊이 방향의 표면 경사량이다.
도 4에 의해 표면 경사 방향을 설명한다. 도 4의 e가 수평 방향의 표면 경사(A)이며, g가 수직 방향의 표면 경사(B)이다. 시료 1∼4 모두 수평 방향 표면 경사(A)는 10 ㎛ 미만이었다. 수직 방향의 표면 경사(B)도 10 ㎛ 미만이었다.
연마 후의 기판 중심의 한점과 주변부의 4점에 대해서 표면 조도(Rms)를 동일한 광간섭식 조도 측정기로 측정하였다. 연마 후의 시료 1의 5점에서의 표면 조 도는 Rms 1.2 nm∼1.5 nm였다. 시료 2의 표면 조도는 Rms 1.2 nm∼1.8 nm였다. 시료 3의 표면 조도는 Rms 1.3 nm∼1.7 nm였다. 시료 4의 표면 조도는 Rms 1.4 nm∼2.6 nm였다. 연마 후의 표면 조도에 대해서도 시료 4가 가장 컸다.
연마 후의 표면 경사에 대해서도 측정하였다. 부드러운 수지제의 패드를 이용하여 기판면을 누르기 때문에 패드가 자유롭게 변형되기 쉬워 표면 경사는 커진다. 시료 1에서는 표면 경사(A)(수평)는 140 ㎛이고, 표면 경사(B)(수직)는 43 ㎛였다. 시료 2는 표면 경사(A)는 170 ㎛, 표면 경사(B)는 72 ㎛였다. 시료 3에서는 표면 경사(A)가 90 ㎛, 표면 경사(B)는 30 ㎛였다. 시료 4에서는 표면 경사(A)는 360 ㎛, 표면 경사(B)는 120 ㎛였다.
표면 경사(B)(수직)가 크면 표면 경사(A)(수평)도 커진다. 시료 4에서 특히 표면 경사(B, A)가 커진다. 시료 4는 도 5와 같이 OF가 외측(s)을 향하는 접착 관계에 있는 것이다. 그와 같은 접착 방위의 것은 표면 조도도 커지는 경향이 있다.
기판 두께 분포라고 하는 것은 연마 판에 접착한 전체 기판에 대한 두께의 차이이다. 최대 두께에서 최소 두께를 뺀 것이다. 연마 후의 두께의 분포가 크다는 것은 연마가 불량이라는 것이다. 시료 1∼4에 대해서 기판 두께 오차는 7 ㎛, 8 ㎛, 6 ㎛, 6 ㎛였다. 또한, 기준 두께는 500 ㎛이다.
이들의 GaN 기판 상에, n형 GaN, InGaN, p형 GaN을 에피택셜 성장시켜 p전극, n 전극을 붙이고, 칩으로 잘라내어 발광 다이오드(LED)로 하였다. 그것이 양품인지 불량품인지 여부를 조사하였다. 양품 수율을 시료마다 나타내었다. 직경 50 mm인 기판의 경우, 치수가 400 ㎛ 각의 LED를 2000개 정도 만들 수 있다.
시료 1∼4의 LED 수율은 60%, 52%, 68%, 38%이다. 시료 4는 표면 경사가 크고 연마 후 표면 조도(Rms)도 크기 때문에 제품수율도 낮아진다.
[실시예 2]
외측 직경 155 mm, 두께 30 mm인 알루미나 블록을 연마 판으로 하였다. 연삭, 래핑, 연마의 대상이 되는 기판은 직경 50 mm, 두께 0.5 mm의 GaN 기판을 1 세트로 한 것이다. GaAs 기판 상에 스트라이프형 마스크를 형성하고, HVPE법으로 GaN 결정을 성장시킴으로써, 저결함 단결정 영역과 결정 결함 집합 영역이 교대로 평행하게 배열되는 구조를 갖는 GaN 결정을 얻었다. 하부의 GaAs 기판을 제거하여 외주 가공을 실시함으로써 잉곳을 얻었다. 또한, 잉곳을 와이어톱으로 슬라이스함으로써, GaN 기판을 얻었다. 동시에 연삭, 래핑, 연마하는 기판 5장을 1 세트의 시료로 한다. 방위를 나타내기 위해 노치를 붙였다. 노치 사이즈는 깊이 5 mm, 각도 60°로 하였다. 열가소성의 고형 왁스를 사용하여 5장의 GaN 기판을 연마 판에 접착하였다. 연마 판을 왁스의 연화점 Tm＋30℃로 가열하여 왁스를 녹이고, 연마 판의 외주로부터 6 mm의 위치에 GaN 기판을 균등하게 접착하였다.
4 개의 시료 5∼8의 세트에 대해서 연마의 실험을 행하였다. 4 개의 시료 세트에 대해서 노치의 방향은 표 2에 나타내는 방향으로 하였다. 어떤 세트도 5 장 모두가 동일한 방향을 향하도록 접착하였다. 시료 5는(5 장 모두가) 노치는 내측(u)을 향한다. 시료 6은 노치가 내측(u)을 향한다. 시료 7은 노치가 후방(b)(후미진 측)을 향한다. 시료 8은 노치가 후방(b)(후미진 측)을 향한다.
[표 2]
5 6 7 8
노치 방향 내측(u) 내측(u) 후방(b) 후방(b)
왁스 두께 면내 분포 3 ㎛ 3 ㎛ 7 ㎛ 8 ㎛
왁스 두께 기판간 분포 5 ㎛ 5 ㎛ 9 ㎛ 11 ㎛
기판 두께 분포 7 ㎛ 8 ㎛ 13 ㎛ 18 ㎛
래핑 후의 기칠기 2.4∼3.2 ㎚ 2.1∼3.5 ㎚ 2.8∼4.2 ㎚ 3.5∼5.8 ㎚
연마 후의 기칠기 1.3∼1.6 ㎚ 1.2∼1.7 ㎚ 1.8∼3.2 ㎚ 2.4∼3.9 ㎚
LED 수율 60 % 52 % 32 % 17 %
기판을 연마 판에 접착한 후 왁스 두께(ξ)를 측정하고, 왁스 두께의 분포를 구하였다. 면 내 분포는 동일 기판 내에서 왁스 최대 두께(ξmax)에서 왁스 최소 두께(ξmin)를 뺀 것(ξmax-ξmin)이다. 시료 5∼8에서 면 내 분포는 3 ㎛, 3 ㎛, 7 ㎛, 8 ㎛였다.
기판간 분포라고 하는 것은 연마 판에 접착한 전체 기판에 대한 왁스 두께의 차이이다. 왁스 최대 두께에서 최소 두께를 뺀 것이다. 기판간 왁스 두께 분포는 시료 5∼8에 대해서 5 ㎛, 5 ㎛, 9 ㎛, 11 ㎛였다.
기판 두께 분포라고 하는 것은 기판 자체의 두께(기준 두께는 500 ㎛)의 차이를 의미하고, 연마 판에 접착한 전체 기판에 대해서 최대 두께(dmax)에서 최소 두께(dmin)를 뺀 것(dmax-dmin)이다. 시료 5∼8에 대해서 기판 두께 분포는 7 ㎛, 8 ㎛, 13 ㎛, 18 ㎛였다.
그와 같이 하여 연마 판에 접착한 5 장 1 세트의 시료 5∼8을 연삭, 래핑, 연마하였다. 연삭은 다이아몬드 지석(고정 지립)으로 행하였다. 래핑은 금속면이 나타난 금속 정반에서 다이아몬드 유리 지립을 이용하여 행하였다. 연마는 수지제 연마 패드를 붙인 정반을 이용하여, 콜로이달 실리카 유리 지립을 포함하는 연마액을 공급하면서 행하였다.
래핑 후 기판의 표면 조도(Rms)를 광간섭식 조도 측정기로 측정하였다. 중심의 한점과 주변부의 4점에 대해서 표면 조도를 측정하여 그 Rms의 범위를 표에 나타내었다. 래핑 후 시료 5의 표면 조도는 Rms 2.4 nm∼3.2 nm였다. 시료 6의 5점에서의 표면 조도는 Rms 2.1 nm∼3.5 nm였다. 시료 7의 표면 조도는 Rms 2.8 nm∼4.2 nm였다. 시료 8의 표면 조도는 Rms 3.5 nm∼5.8 nm였다. 래핑 후의 조도는 시료 8이 가장 컸다.
연마 후의 기판 중심의 한점과 주변부의 4점에 대해서 표면 조도(Rms)를 동일한 광간섭식 조도 측정기로 측정하였다. 연마 후 시료 5의(5점에서의) 표면 조도는 Rms 1.3 nm∼1.6 nm였다. 시료 6의 표면 조도는 Rms 1.2 nm∼1.7 nm였다. 시료 7의 표면 조도는 Rms 1.8 nm∼3.2 nm였다. 시료 8의 표면 조도는 Rms 2.4 nm∼3.9 nm였다. 연마 후의 표면 조도에 대해서도 시료 8이 가장 컸다.
이들의 GaN 기판 상에 n형 GaN, InGaN, p형 GaN을 에피텍셜 성장시키고, p 전극, n 전극을 붙여 칩으로 잘라내어 발광 다이오드(LED)로 하였다. 그것이 양품인지 불량품이지를 조사하였다. 양품 수율을 시료마다 나타내었다. 직경 50 mm의 기판의 경우, 치수가 400 ㎛ 각의 LED를 2000개 정도 만들 수 있다.
시료 5∼8의 LED 수율은 60%, 52%, 32%, 17%이다. 시료 7, 8은 기판 두께의 흐트러짐이 크고, 연마 후 표면 조도(Rms)도 크기 때문에 제품 수율도 낮아지는 것이다.
원형의 3족 질화물 기판은 방위를 나타내기 위해 OF나 노치를 원주 상에 붙 인다. OF나 노치를 연마 판에 대하여 어떤 방향으로 접착할지에 따라 평면 가공(연삭, 래핑, 연마)의 가능 여부가 좌우된다. 본 발명은 3족 질화물 기판을 한쪽 면 연마할 때에 있어서, 기판의 OF가 회전 방향에 관하여 전방(f), 내측(u), 후방(b) 중 어느 한쪽을 향하도록 연마 판에 접착되어 연삭, 래핑, 연마하였기 때문에, 표면 조도가 낮고, 표면 경사도 적어지도록 가공할 수 있게 된다.
상기 3족 질화물 기판 상에 3족 질화물층을 에피택셜 성장시켰을 때에, 결정성, 모폴로지의 양호한 에피택셜층을 형성할 수 있고, 반도체 소자를 제작한 경우의 수율을 향상시킬 수 있다.

Claims (7)

  1. 40 ㎜ 이상의 직경을 갖고, 2 ㎜∼30 ㎜ 길이의 OF를 갖는 복수의 3족 질화물 기판을 연마 판(polishing plate)에 OF(Orientation Flat)가 회전 방향에 관하여 전방(f), 후방(b) 또는 내측(u)을 향하도록 10 ㎛ 이하의 두께의 왁스(wax)에 의해 접착하여 연마하고, 기판의 표면 경사가 수평 방향으로 200 ㎛ 이하, 수직 방향으로 100 ㎛ 이하가 되도록 하는 것을 특징으로 하는 3족 질화물 기판의 제조 방법.
  2. 40 ㎜ 이상의 직경을 갖고, 깊이가 2 ㎜∼10 ㎜이며, 각도가 30°∼ 120°인 노치를 갖는 복수의 3족 질화물 기판을 연마 판에 노치가 회전 방향에 관하여 전방(f), 후방(b) 또는 내측(u)을 향하도록 10 ㎛ 이하의 두께의 왁스에 의해 접착하여 연마하고, 기판의 표면 경사가 수평 방향으로 200 ㎛ 이하, 수직 방향으로 100 ㎛ 이하가 되도록 하는 것을 특징으로 하는 3족 질화물 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 복수의 3족 질화물 기판을 하나의 원을 따라 연마 판에 접착하는 경우, 기판에 연마 판의 내주측에서 접하는 원의 직경이 기판 직경의 0.35배 이상이며, 기판 단부와 연마 판의 외주 간격이 1 ㎜ 이상인 것을 특징으로 하는 3족 질화물 기판의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 복수의 3족 질화물 기판을 하나의 원을 따라 연마 판에 접착하는 경우, 기판 중심이 연마 판의 반경의 1/2 위치보다도 외측이고, 기판 단부와 연마 판의 외주 간격이 1 ㎜ 이상인 것을 특징으로 하는 3족 질화물 기판의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 복수의 3족 질화물 기판을 2 개의 동심원을 따라 연마 판에 접착하는 경우, 내측의 원을 따르는 기판이 외측의 원을 따르는 기판과 방사선상으로 배열되지 않도록 한 것을 특징으로 하는 3족 질화물 기판의 제조 방법.
  6. 제1항 또는 제2항에 있어서, 3족 질화물 기판이 저결함 단결정 영역(Z)과 결정 결함 집합 영역(H)이 교대로 평행하게 배열되는 구조를 갖는 것을 특징으로 하는 3족 질화물 기판의 제조 방법.
  7. 청구항 제1항 또는 제2항에 기재된 3족 질화물 기판의 제조 방법에 의해 얻어진 3족 질화물 기판.
KR1020070043610A 2006-07-12 2007-05-04 3족 질화물 기판의 제조 방법 및 3족 질화물 기판 KR20080006446A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006191000 2006-07-12
JPJP-P-2006-00191000 2006-07-12
JP2006337678A JP2008042157A (ja) 2006-07-12 2006-12-15 ３族窒化物基板の製造方法、および３族窒化物基板
JPJP-P-2006-00337678 2006-12-15

Publications (1)

Publication Number Publication Date
KR20080006446A true KR20080006446A (ko) 2008-01-16

Family

ID=38657940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070043610A KR20080006446A (ko) 2006-07-12 2007-05-04 3족 질화물 기판의 제조 방법 및 3족 질화물 기판

Country Status (6)

Country Link
US (1) US7662239B2 (ko)
EP (1) EP1879222A2 (ko)
JP (1) JP2008042157A (ko)
KR (1) KR20080006446A (ko)
HK (1) HK1113859A1 (ko)
TW (1) TWI336908B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042157A (ja) * 2006-07-12 2008-02-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、および３族窒化物基板
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP5233936B2 (ja) * 2009-09-24 2013-07-10 住友電気工業株式会社 窒化物半導体基板
US9946730B2 (en) * 2011-11-04 2018-04-17 Ebay Inc. System and method for onboarding an item collection
US8471366B2 (en) 2011-11-30 2013-06-25 Sumitomo Electric Industries, Ltd. Nitride semiconductor substrate
JP2013138259A (ja) * 2013-03-28 2013-07-11 Sumitomo Electric Ind Ltd 窒化物半導体基板
JP5846223B2 (ja) * 2014-01-21 2016-01-20 住友電気工業株式会社 基板および発光素子
JP6063436B2 (ja) * 2014-12-18 2017-01-18 Ｄｏｗａエレクトロニクス株式会社 ウェハ群、ウェハの製造装置、およびウェハの製造方法
JP6390684B2 (ja) * 2016-10-07 2018-09-19 トヨタ自動車株式会社 ＳｉＣ単結晶の製造方法
JP7162559B2 (ja) * 2019-03-27 2022-10-28 株式会社ノリタケカンパニーリミテド ウェハ研磨方法及びウェハ研磨装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222746A (ja) 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法
JP2002222785A (ja) 2001-01-24 2002-08-09 Dowa Mining Co Ltd 半導体ウエハおよびその研磨方法
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP2004165360A (ja) 2002-11-12 2004-06-10 Hitachi Cable Ltd 半導体ウェハの研磨方法
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
JP4322035B2 (ja) 2003-04-03 2009-08-26 ニッタ・ハース株式会社 半導体基板用研磨組成物及びこれを用いた半導体基板研磨方法
JP2008042157A (ja) * 2006-07-12 2008-02-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、および３族窒化物基板

Also Published As

Publication number Publication date
TWI336908B (en) 2011-02-01
EP1879222A2 (en) 2008-01-16
US20080014756A1 (en) 2008-01-17
JP2008042157A (ja) 2008-02-21
US7662239B2 (en) 2010-02-16
HK1113859A1 (en) 2008-10-17
TW200805474A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
KR20080006446A (ko) 3족 질화물 기판의 제조 방법 및 3족 질화물 기판
US11826846B2 (en) Laser-assisted method for parting crystalline material
KR100550491B1 (ko) 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
KR20080022048A (ko) 3족 질화물 기판의 제조 방법, 3족 질화물 기판,에피텍셜층이 부착된 3족 질화물 기판, 3족 질화물디바이스, 에피텍셜층이 부착된 3족 질화물 기판의 제조방법 및 3족 질화물 디바이스의 제조 방법
JP5513647B2 (ja) サファイア基板及びその製造方法
JP5743962B2 (ja) サファイア基板の研削方法
US8268643B2 (en) Substrate, epitaxial layer provided substrate, method for producing substrate, and method for producing epitaxial layer provided substrate
CN100517583C (zh) 化合物半导体器件晶片的制造方法及其制造的晶片和器件
JP2012250344A (ja) サファイア基板及びその製造方法
US20140335308A1 (en) Sapphire substrate
US20100001376A1 (en) Method for manufacturing nitride semiconductor self-supporting substrate and nitride semiconductor self-supporting substrate
CN100485879C (zh) 制造ⅲ族氮化物衬底晶片的方法和ⅲ族氮化物衬底晶片
CN103430281A (zh) 用于半导体元件的基板的处理方法
JP4583060B2 (ja) 単結晶サファイア基板の製造方法および窒化物半導体発光素子の製造方法
KR20060089129A (ko) 반도체 레이저용 단결정 웨이퍼
KR0156486B1 (ko) 액상 에피텍셜 성장용 화합물 반도체 단결정 기판
US20170239772A1 (en) Ramo4 substrate and manufacturing method thereof
US20220115226A1 (en) Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
US10350725B2 (en) RAMO4 substrate and manufacturing method thereof
JPH11195627A (ja) 光学素子の製造方法
KR101261238B1 (ko) 반도체 기판의 래핑 장치 및 이를 이용한 반도체 기판의 래핑 방법
JP6504486B2 (ja) Ｒａｍｏ４基板
JP2014152076A (ja) 第１３族窒化物結晶基板
KR100727820B1 (ko) 질화갈륨 단결정 기판의 표면가공 방법
KR20110042438A (ko) 사파이어 웨이퍼의 연마방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application