CN108807138A - 硅晶圆及其制造方法 - Google Patents

硅晶圆及其制造方法 Download PDF

Info

Publication number
CN108807138A
CN108807138A CN201710295774.5A CN201710295774A CN108807138A CN 108807138 A CN108807138 A CN 108807138A CN 201710295774 A CN201710295774 A CN 201710295774A CN 108807138 A CN108807138 A CN 108807138A
Authority
CN
China
Prior art keywords
silicon wafer
grinding
wafer
protective film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710295774.5A
Other languages
English (en)
Inventor
加藤健夫
高石和成
桥井友裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to CN201710295774.5A priority Critical patent/CN108807138A/zh
Publication of CN108807138A publication Critical patent/CN108807138A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种硅晶圆及其制造方法，在本发明的硅晶圆的制造方法中，利用双面研磨装置同时研磨硅晶圆的正面以及背面，之后，研磨倒角部，之后，在硅晶圆的背面以及倒角部形成保护膜，之后，将硅晶圆供给至双面研磨装置，只研磨硅晶圆的正面，之后，去除保护膜。通过该制造方法，获得正面和背面被镜面化且只有正面被精磨的硅晶圆，该硅晶圆的GBIR的值为1000nm以下，并且ESFQD‑mean的值为100nm以下。

Description

硅晶圆及其制造方法
技术领域
本发明涉及一种硅晶圆及其制造方法。
背景技术
作为对正面和背面进行镜面研磨的硅晶圆的制造方法，在专利文献1(参照图4)中记载有如下硅晶圆的制造方法：利用双面研磨装置同时研磨硅晶圆的双面，之后，对硅晶圆的倒角部进行镜面研磨，之后，利用单面研磨装置精磨硅晶圆的单面。
双面研磨工序的主要目的在于去除切片或磨削时产生的加工损伤并制作晶圆的形状，双面研磨后的硅晶圆的双面被镜面化。之后，通过单面精磨工序将在出厂之后制作半导体设备的面(在本说明书中称作“正面”)设为产品等级的表面粗糙度。
专利文献1：日本特开平8-236489号公报
然而，在专利文献1中记载的硅晶圆的制造方法中，由于利用单面研磨装置精磨硅晶圆的正面，因此存在平坦度差的问题。关于利用单面研磨装置的硅晶圆的研磨，利用容易在晶圆面内产生压力分布的研磨头，尤其容易对面内外周部施加压力。因此，与刚刚利用双面研磨装置研磨双面之后的硅晶圆相比，精磨之后的硅晶圆的、尤其外周部的平坦度差。
另一方面，近几年，形成于硅晶圆上的元件微细化，因硅晶圆的大口径化而用于形成元件的曝光面积扩大，因此提高硅晶圆中的平坦度的要求逐渐强烈。在这样的状况下，若利用单面研磨装置只精磨单面，则存在无法获得所希望的平坦度的问题。
发明内容
因此，本发明鉴于上述问题，目的在于提供一种双面被镜面化且只有正面被精磨的硅晶圆，该硅晶圆的正面外周部的平坦性也包括在内的晶圆整体的平坦性优异，而且提供一种能够有效地制造这种硅晶圆的硅晶圆的制造方法。
本发明人等为了实现上述目的而进行了深入研究。其结果发现了，在将保护膜形成于双面研磨之后的硅晶圆的背面的状态下，利用双面研磨装置研磨硅晶圆，由此能够只精磨硅晶圆的正面，根据该方法，与利用单面研磨装置进行精磨工序的情况相比，能够提高正面外周部的平坦性也包括在内的晶圆整体的平坦性。而且发现了，在该精磨时，在倒角部也预先形成保护膜，由此能够进一步抑制因精磨导致的晶圆外周部的研磨塌边，其结果，能够制造正面外周部的平坦性也包括在内的晶圆整体的平坦性更加优异的硅晶圆。
本发明是基于上述见解完成的，其宗旨结构如下。
(1)一种硅晶圆，其正面以及背面的混浊值为50ppm以下，所述正面的混浊值小于所述背面的混浊值，其中，
所述硅晶圆的GBIR的值为1000nm以下，
所述硅晶圆的ESFQD-mean的值为100nm以下。
(2)根据上述(1)中所记载的硅晶圆，所述硅晶圆的直径为450mm以上。
(3)一种硅晶圆的制造方法，其具有：
第1工序，利用双面研磨装置同时研磨硅晶圆的正面以及背面；
第2工序，之后，研磨所述硅晶圆的倒角部；
第3工序，之后，在所述硅晶圆的背面以及倒角部形成保护膜；
第4工序，之后，将所述硅晶圆供给至双面研磨装置，只研磨所述硅晶圆的正面；以及
第5工序，之后，去除所述保护膜。
(4)根据上述(3)中所记载的硅晶圆的制造方法，在所述第5工序之后，具有只研磨所述硅晶圆的背面的第6工序。
(5)根据上述(3)或(4)中所记载的硅晶圆的制造方法，所述硅晶圆的直径为450mm以上。
发明效果
本发明的硅晶圆的正面和背面被镜面化且只有正面被精磨，且正面外周部的平坦性也包括在内的晶圆整体的平坦性优异。并且，根据本发明的硅晶圆的制造方法，能够制造正面和背面被镜面化且只有正面被精磨的硅晶圆，该硅晶圆的正面外周部的平坦性也包括在内的晶圆整体的平坦性优异。
附图说明
图1是表示在本发明的一实施方式的硅晶圆的制造方法中使用的双面研磨装置100的立体图。
图2是将图1所示的双面研磨装置100在卸下上平台的状态下从正上方观察到的俯视图。
图3是对硅晶圆进行双面研磨的状态的图1所示的双面研磨装置100的图2所示的截面I-I线上的剖视图。
图4(A)是在本发明的一实施方式的硅晶圆的制造方法中使用的研磨硅晶圆的倒角部的研磨装置200的局部放大示意图，图4(B)是图4(A)所示的研磨装置200的俯视图。
具体实施方式
(硅晶圆的制造方法)
本发明的一实施方式的硅晶圆的制造方法具有：利用双面研磨装置同时研磨硅晶圆的正面以及背面的第1工序；之后，研磨所述硅晶圆的倒角部的第2工序；之后，在所述硅晶圆的背面以及倒角部形成保护膜的第3工序；之后，将所述硅晶圆供给至双面研磨装置，只研磨所述硅晶圆的正面的第4工序；以及之后，去除所述保护膜的第5工序，任意地在所述第4工序之后，还具有只追加研磨所述硅晶圆的正面的第6工序。以下，参照附图按照每一个工序进行说明。
(第1工序：双面研磨工序)
在第1工序中，利用双面研磨装置同时研磨硅晶圆的正面以及背面。优选供给至双面研磨装置的硅晶圆通过研磨(lapping)处理或磨削处理等而被平坦化加工。
参照图1以及图2，在本实施方式中使用的双面研磨装置100由如下部件构成：一对上平台1以及下平台2；固定于上平台1的上研磨布3；固定于下平台2的下研磨布4；具有小孔5以及侧面齿轮6A的载体6；与载体6的侧面齿轮6A啮合的中心齿轮7；以及研磨液供给管8。
该双面研磨装置100是具有5个载体6的情况的例子，但是在本发明中，只要具有至少一个载体6即可，能够根据需要增减载体的配设个数。
将嵌入载体6的小孔5中的硅晶圆W利用固定有上研磨布3的上平台1和固定有下研磨布4的下平台2夹持，如图1所示，使上平台1以及下平台2向相反的方向旋转，利用中心齿轮7使载体6向箭头方向旋转，从而同时研磨硅晶圆W的双面。
在研磨时，一边从图1所示的研磨液供给管8供给含有研磨颗粒的研磨液，一边进行研磨。含有研磨颗粒的研磨液在碱类水溶液中混合研磨颗粒而生成。从具有机械化学作用且高纯度化比较容易的观点考虑，研磨颗粒的材质优选为二氧化硅、氧化铝、氧化锆、二氧化铈等。以平均粒径计，研磨颗粒的大小优选为10～500nm的范围。这是因为，在研磨颗粒的平均粒径小于10nm的情况下，有可能无法获得研磨颗粒彼此的凝聚和充分的研磨速度等，另一方面，若超过500nm，则有可能在研磨表面产生划伤等。
关于研磨条件，优选在双面研磨中，在上研磨布3以及下研磨布4与硅晶圆W的表面之间形成固定厚度以上的研磨液膜，为了能够顺畅地研磨而如下设定各条件。另外，括号内是更优选的条件范围。
利用上平台以及下平台夹持晶圆的力：50～500gf/cm2
(更优选为100～300gf/cm2)
上平台的转速：10～100rpm
(更优选为20～50rpm)
下平台的转速：10～100rpm
(更优选为20～50rpm)
载体的转速：1～30rpm
(更优选为2～10rpm)
研磨液的供给量：50～5000ml/分钟
(更优选为100～1000ml/分钟)
以上述条件研磨的硅晶圆的双面研磨量(双面的总研磨量)优选设为2～20μm的范围。这是因为，在双面研磨量(双面的总研磨量)小于2μm的情况下，有可能无法去除前工序的损伤等，另一方面，若超过20μm，则有可能破坏晶圆形状等。更优选的双面研磨量(双面的总研磨量)是5～15μm的范围。
通过该双面研磨工序，去除在切片或磨削时产生的加工损伤，并且制作晶圆的形状，从而使双面镜面化。
接着，清洗被双面研磨的硅晶圆。在被双面研磨的硅晶圆表面残留有在双面研磨工序中使用的研磨颗粒或研磨液等。在双面研磨工序中，使用研磨颗粒大小或组成成分与后述单面精磨工序不同的研磨液。因此，为了避免将在双面研磨工序中残留的研磨颗粒或研磨液带入后续的精磨工序而清洗硅晶圆。
作为清洗液，优选使用含有氨水以及过氧化氢水的清洗液(SC-1)等。例如，尤其优选通过利用加温到50～80℃的SC-1液的湿式清洗台清洗来进行，所述SC-1液是将氨水和过氧化氢水以1:1进行混合并将其纯水稀释至5～30倍而制备出的。利用SC-1液清洗之后，利用纯水冲洗硅晶圆。
(第2工序：倒角部研磨工序)
上述清洗之后，对被双面研磨的硅晶圆的倒角部实施镜面研磨处理。参照图4(A)、图4(B)，在本实施方式中使用的倒角部研磨装置200具备：吸附晶圆W的背面的晶圆吸附部21；对利用该晶圆吸附部21吸附的晶圆的倒角部(端面)进行镜面研磨的研磨部22；以及位于研磨部22的上部的研磨液供给管23。
晶圆吸附部21具备：通过吸附来保持晶圆的下表面的作为保持构件的吸附台211；以及使该吸附台211旋转的旋转构件212。
研磨部22具备：对晶圆的倒角部进行镜面研磨的研磨轮221；以及使研磨轮221旋转，或者沿上下方向升降，或者按压于晶圆的驱动构件(未图示)。研磨轮221由上方倾斜面研磨垫222、垂直面研磨垫223以及下方倾斜面研磨垫224构成。另外，在图4(A)中，为了说明相对于晶圆的倒角部的位置关系，将各研磨垫并排示于附图的右侧，但是实际上如图4(B)所示，各研磨垫构成为：分别形成为相同长度的圆弧状，并隔开规定的间隔而围绕晶圆配置。
并且，在各研磨垫分别粘贴有研磨布。作为研磨布，优选使用无纺布。无纺布尤其优选使用Asker C硬度为55～56的范围内的无纺布。
作为从研磨液供给管23供给的研磨液，优选使用含有研磨颗粒的碱性水溶液。其中，作为研磨颗粒，尤其优选使用平均粒径为50nm左右的胶体二氧化硅，作为碱性水溶液，尤其优选使用pH10～11的KOH水溶液。
接着，对利用研磨装置200的镜面研磨工序的步骤进行说明。首先，将晶圆W的背面吸附到晶圆吸附部21来保持晶圆W。然后，用规定的压力分别将研磨轮221的各研磨垫222、223、224按压于倒角部的对应的部位，并维持按压的状态。接着，一边从研磨液供给管23向研磨布供给研磨液，一边如图4(B)所示，使旋转构件212旋转来使晶圆W旋转，并且通过驱动构件使研磨轮221旋转来使各研磨垫222、223、224旋转。由此，晶圆W的倒角部的上方通过上方倾斜面研磨垫222研磨，倒角部的中央部通过垂直面研磨垫223研磨，并且倒角部的下方通过下方倾斜面研磨垫224研磨。
通过该镜面研磨，去除存在于倒角部的氧化膜，并且倒角部被加工成镜面。在双面研磨工序中的倒角部中所产生的划痕、压痕也被去除。
(第3工序：保护膜形成工序)
接着，在硅晶圆的背面以及倒角部形成保护膜。关于保护膜的形成方法，只要使在硅晶圆上产生划痕或污垢最小化，并且在后述单面精磨工序中没有保护膜被剥离或破损，则并无特别限制，例如，既可以粘贴环氧制薄膜，也可以形成氧化膜或氮化膜，还可以使高分子沉积。保护膜的厚度优选为的范围。这是因为，在保护膜的厚度小于的情况下，有可能导致保护膜容易剥离、破损等，另一方面，若超过10μm，则有可能在研磨时影响晶圆形状等。并且，保护膜优选利用CVD法或旋涂法进行沉积。这是为了尽可能避免利用机械夹具保持晶圆的正面和背面而良好地保持最终的表面质量。
重要的是，保护膜不仅形成于硅晶圆的背面，而且还形成于倒角部。由此，在后述单面精磨工序中抑制晶圆的正面外周部的过度研磨，从而能够提高正面外周部的平坦性(ESFQD特性)。并且，在后述利用了双面研磨装置的单面精磨工序中，防止晶圆的倒角部直接与载体接触，从而能够抑制对倒角部造成划痕或损伤。
(第4工序：单面精磨工序)
接着，作为单面精磨工序，将硅晶圆供给至双面研磨装置，只研磨硅晶圆的正面。在本实施方式中，在单面精磨工序中也使用图1所示的双面研磨装置100。双面研磨装置100也可以在双面研磨工序和单面精磨工序中分开设置。
将形成有保护膜的硅晶圆嵌入载体6的小孔5中，且利用固定有上研磨布3的上平台1和固定有下研磨布4的下平台2夹持，如图1所示，使上平台1以及下平台2向相反的方向旋转，利用中心齿轮7使载体6向箭头方向旋转，对硅晶圆的正面进行单面精磨。
关于正面的单面精磨，既可以用上研磨布3进行，也可以用下研磨布4进行，但是优选利用上研磨布进行。这是为了在研磨之后无需反转晶圆而能够将其输送至研磨以后的工序。
作为在该单面精磨中使用的研磨布3以及下研磨布4，为了使研磨之后的晶圆研磨面的表面粗糙度充分小，优选使用绒面革类型的人造革垫等。另外，上研磨布3以及下研磨布4可以设为同一材质，但是优选将保护膜侧的研磨布设为更柔软且不影响机械作用的、希望进行了摩擦系数变小的表面处理的材质。这是为了维持保护膜。
在研磨时，一边从图1所示的研磨液供给管8供给含有研磨颗粒的研磨液，一边进行研磨。含有研磨颗粒的研磨液是在将用于具有缓冲效果的水溶性高分子加入碱类水溶液中的产物中混合研磨颗粒而生成的。从具有机械化学效果且高纯度化比较容易且比较容易控制粒径分布的观点考虑，研磨颗粒的材质优选使用二氧化硅颗粒。以平均粒径计，研磨颗粒的大小优选为10～100nm的范围。这是因为，在研磨颗粒的平均粒径小于10nm的情况下，有可能无法获得研磨颗粒彼此的凝聚或充分的研磨速度等，另一方面，若超过100nm，则有可能在研磨表面产生划伤。
关于研磨条件，优选在单面精磨中，在上研磨布3以及下研磨布4与硅晶圆的表面之间形成固定厚度以上的研磨液膜，为了保护膜不被剥离或破损而能够顺畅地研磨，如下设定各条件。另外，括号内是更优选的条件范围。
利用上平台以及下平台夹持晶圆的力：50～300gf/cm2
(更优选为50～200gf/cm2)
上平台的转速：10～100rpm
(更优选为20～50rpm)
下平台的转速：10～100rpm
(更优选为20～50rpm)
载体的转速：1～30rpm
(更优选为2～10rpm)
研磨液的供给量：50～5000ml/分钟
(更优选为100～1000ml/分钟)
以上述条件研磨的硅晶圆的单面精磨量优选设为10nm～1μm的范围。这是因为，在单面精磨量小于10nm的情况下，有可能无法充分降低表面的粗糙度等，另一方面，若超过1μm，则有可能使晶圆形状恶化等。单面精磨量更优选为50nm～0.5μm的范围。
通过该单面精磨工序，将正面设为产品等级的表面粗糙度。此时，在本实施方式中，并非利用单面研磨装置，而是利用双面研磨装置进行本工序，而且将保护膜不仅形成于硅晶圆的背面，而且还形成于硅晶圆的倒角部，由此能够获得正面外周部的平坦性也包括在内的晶圆整体的平坦性非常优异的硅晶圆。
(第5工序：保护膜去除工序)
保护膜的去除方法并无特别限定，但在将保护膜设为环氧制薄膜等粘贴膜的情况下，能够利用有机溶剂等进行去除，在设为氧化膜/氮化膜的情况下，能够利用HF水溶液进行去除，在设为旋涂了高分子的膜的情况下，能够利用极性溶剂等进行去除。如此获得的硅晶圆的背面以被去除了保护膜的状态直接被使用，进行了单面精磨的正面用作元件面。
(第6工序：单面追加研磨工序)
接着第5工序，也可以追加将形成有保护膜的面、即硅晶圆的背面轻轻地研磨的工序。该工序以去除因保护膜的形成而产生的污垢等的目的或调整背面的粗糙度的目的进行。本工序例如利用具有研磨头的研磨装置并利用绒面革类型的人造革垫和使二氧化硅分散于碱性水溶液中的浆料进行。
根据以上说明的本实施方式的硅晶圆的制造方法，能够制造正面和背面被镜面化且只有正面被精磨的硅晶圆，该硅晶圆的正面外周部的平坦性也包括在内的晶圆整体的平坦性优异。本实施方式其在直径为450mm以上的大口径硅晶圆中具有明显的效果。
(硅晶圆)
通过上述制造方法获得的本实施方式的硅晶圆的正面以及背面的混浊值为50ppm以下，所述正面的混浊值小于所述背面的混浊值，所述硅晶圆的GBIR的值为1000nm以下，所述硅晶圆的ESFQD-mean的值为100nm以下。硅晶圆的直径并无特别限定，优选为300mm以上，更优选为450mm以上。
上述内容只是该发明的实施方式的一例，能够在权利要求书的范围内施加各种各样的变更。
实施例
(发明例1)
以如下条件试制了直径为300mm的硅晶圆。
＜双面研磨工序＞
研磨装置：图1所示的双面研磨装置100
上研磨布：聚酯无纺布
下研磨布：聚酯无纺布
研磨液中所含有的研磨颗粒：平均粒径为35nm的胶体二氧化硅
利用上平台以及下平台夹持晶圆的力：200gf/cm2
上平台的转速：30rpm
下平台的转速：30rpm
载体的转速：5rpm
双面研磨量：10μm
＜倒角部的研磨工序＞
研磨装置：图4所示的研磨装置
研磨布：Asker C硬度为60的无纺布
研磨液：作为研磨颗粒含有平均粒径为50nm的胶体二氧化硅的pH11.3的KOH水溶液
＜保护膜形成＞
在硅晶圆的背面以及倒角部形成了以下保护膜。
种类：CVD氧化膜
厚度：100nm
＜单面精磨工序＞
研磨装置：图1所示的双面研磨装置100
上研磨布：绒面革类型的人造革垫
下研磨布：绒面革类型的人造革垫
研磨液中所含有的研磨颗粒：平均粒径为20nm的胶体二氧化硅
研磨正面的研磨布：上研磨布
利用上平台以及下平台夹持晶圆的力：100gf/cm2
上平台的转速：30rpm
下平台的转速：30rpm
载体的转速：5rpm
单面精磨量：0.5μm
(发明例2)
作为保护膜形成了1μm环氧制粘贴膜(薄膜)，除此以外，以与发明例1相同的条件试制了直径为300mm的硅晶圆。
(发明例3)
使用了直径为450mm的硅晶圆，除此以外，以与发明例1相同的条件试制了硅晶圆。
(比较例1)
未形成保护膜，在单面精磨中使用了单面精磨装置，除此以外，以与发明例1相同的条件试制了直径为300mm的硅晶圆。
(比较例2)
未形成保护膜，除此以外，以与发明例1相同的条件试制了直径为300mm的硅晶圆。
(比较例3)
在单面精磨中使用了单面精磨装置，除此以外，以与发明例1相同的条件试制了硅晶圆。
(比较例4)
将保护膜只形成于硅晶圆的背面，而未形成于倒角部。除此以外，以与发明例1相同的条件试制了直径为300mm的硅晶圆。
(评价)
对如此获得的各样品测定出混浊值作为表面粗糙度的指标，测定出GBIR作为晶圆整体的平坦度的指标，测定出ESFQD-mean作为晶圆的正面外周部的平坦度的指标。以下，对评价方法进行说明。
＜混浊(Haze)的测定＞
关于各样品表面的混浊值测定，使用表面检查装置(KLA-Tencor公司制，SP2)，使用DWO模式(Dark Field Wide Oblique模式)进行了测定。
＜GBIR的测定＞
利用平坦度测定装置(KLA-Tencor公司制，Wafer Sight 2)测定了各样品的GBIR(Global Backside Ideal Range)。GBIR是指，以假设完全吸附晶圆的背面的情况时的晶圆的背面为基准，通过计算晶圆整体的最大厚度与最小厚度之差来求出的整体形状的指标。
＜ESFQD的测定＞
利用平坦度测定装置(KLA-Tencor公司制，Wafer Sight 2)测定了各样品的ESFQD-mean(Edge flatness metric,Sector based,Front surface referenced,least sQuaresfit reference plane,Range of the data within sector)。ESFQD-mean定义为：在晶圆周向上以5°间距测定硅晶圆的外周部的SFQD(Site flatness Front reference leastsQuare Deviation)而获得的测定值的相加平均值。测定SFQD的区域从晶圆中心沿半径方向设为120～148mm。将硅晶圆的外周部的表面分割为扇形状的72个区域(扇区)，测定SFQD，计算它们的SFQD的平均值，以作为ESFQD-mean。
将测定结果示于表1。
[表1]
由表1能够明确地确认到，在所有发明例中，正面以及背面的混浊值为50ppm以下，并且背面的混浊值为1ppm以下。并且，在所有发明例中，在ESFQD-mean的值为100nm以下时，正面外周部的平坦性优异，并且在GBIR的值为1000nm以下时，晶圆整体的平坦性也优异。能够一并确认到该情况与在直径为450mm的硅晶圆时也相同。
另一方面，可以确认到，即使在单面精磨工序中使用了双面研磨装置100的情况下，如比较例2、4所示，在倒角部未形成有氧化膜的情况下，也使ESFQD-mean的值变差。另外，由于在比较例2中在背面未形成有氧化膜，因此正面和背面的混浊等级相同，是无法进行正面和背面判别的晶圆。
产业上的可利用性
本发明的硅晶圆的正面和背面被镜面化且只有正面被精磨，该硅晶圆的正面外周部的平坦性也包括在内的晶圆整体的平坦性优异。并且，根据本发明的硅晶圆的制造方法，能够制造正面和背面被镜面化且只有正面被精磨的硅晶圆，该硅晶圆的正面外周部的平坦性也包括在内的晶圆整体的平坦性优异。
附图标记说明
100-双面研磨装置，1-上平台，2-下平台，3-上研磨布，4-下研磨布，5、5A、5B、5C-小孔，6-载体，7-中心齿轮，8-研磨液供给管，200-倒角部研磨装置，21-晶圆吸附部，211-吸附台，212-旋转构件，22-研磨部，221-研磨轮，222-上方倾斜面研磨垫，223-垂直面研磨垫，224-下方倾斜面研磨垫，23-研磨液供给管，W-硅晶圆。

Claims (5)

1.一种硅晶圆，其正面以及背面的混浊值为50ppm以下，所述正面的混浊值小于所述背面的混浊值，所述硅晶圆的特征在于，
所述硅晶圆的GBIR的值为1000nm以下，
所述硅晶圆的ESFQD-mean的值为100nm以下。
2.根据权利要求1所述的硅晶圆，其中，
所述硅晶圆的直径为450mm以上。
3.一种硅晶圆的制造方法，其特征在于，具有如下工序：
第1工序，利用双面研磨装置同时研磨硅晶圆的正面以及背面；
第2工序，之后，研磨所述硅晶圆的倒角部；
第3工序，之后，在所述硅晶圆的背面以及倒角部形成保护膜；
第4工序，之后，将所述硅晶圆供给至双面研磨装置，只研磨所述硅晶圆的正面；以及
第5工序，之后，去除所述保护膜。
4.根据权利要求3所述的硅晶圆的制造方法，其中，
在所述第5工序之后，具有只研磨所述硅晶圆的背面的第6工序。
5.根据权利要求3或4所述的硅晶圆的制造方法，其中，
所述硅晶圆的直径为450mm以上。
CN201710295774.5A 2017-04-28 2017-04-28 硅晶圆及其制造方法 Pending CN108807138A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710295774.5A CN108807138A (zh) 2017-04-28 2017-04-28 硅晶圆及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710295774.5A CN108807138A (zh) 2017-04-28 2017-04-28 硅晶圆及其制造方法

Publications (1)

Publication Number Publication Date
CN108807138A true CN108807138A (zh) 2018-11-13

Family

ID=64069276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710295774.5A Pending CN108807138A (zh) 2017-04-28 2017-04-28 硅晶圆及其制造方法

Country Status (1)

Country Link
CN (1) CN108807138A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110961804A (zh) * 2019-12-04 2020-04-07 利辛县美纶纺织有限责任公司 一种泡沫切割机作业台面
CN112091798A (zh) * 2020-11-11 2020-12-18 西安奕斯伟硅片技术有限公司 角度抛光装置、晶圆表面损伤深度测量方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100009155A1 (en) * 2008-07-14 2010-01-14 Sumco Corporation Semiconductor wafer and production method thereof
US20110039411A1 (en) * 2009-08-12 2011-02-17 Siltronic Ag Method For Producing A Polished Semiconductor Wafer
CN102528597A (zh) * 2010-12-08 2012-07-04 有研半导体材料股份有限公司 一种大直径硅片制造工艺
CN104350583A (zh) * 2012-06-12 2015-02-11 胜高科技股份有限公司 半导体晶片的制造方法
JP5757088B2 (ja) * 2011-01-05 2015-07-29 株式会社Sumco エピタキシャルウェーハの製造方法、エピタキシャルウェーハ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100009155A1 (en) * 2008-07-14 2010-01-14 Sumco Corporation Semiconductor wafer and production method thereof
US20110039411A1 (en) * 2009-08-12 2011-02-17 Siltronic Ag Method For Producing A Polished Semiconductor Wafer
CN102528597A (zh) * 2010-12-08 2012-07-04 有研半导体材料股份有限公司 一种大直径硅片制造工艺
JP5757088B2 (ja) * 2011-01-05 2015-07-29 株式会社Sumco エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
CN104350583A (zh) * 2012-06-12 2015-02-11 胜高科技股份有限公司 半导体晶片的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110961804A (zh) * 2019-12-04 2020-04-07 利辛县美纶纺织有限责任公司 一种泡沫切割机作业台面
CN112091798A (zh) * 2020-11-11 2020-12-18 西安奕斯伟硅片技术有限公司 角度抛光装置、晶圆表面损伤深度测量方法

Similar Documents

Publication Publication Date Title
US9293318B2 (en) Semiconductor wafer manufacturing method
CN106170847B (zh) 半导体晶片的制造方法
CN103889655B (zh) 双面研磨方法
TWI515783B (zh) Processing method of semiconductor wafers
TWI418439B (zh) A double-sided grinding apparatus, a double-sided polishing apparatus using the same, and a double-sided polishing method
JP5644401B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN102528597A (zh) 一种大直径硅片制造工艺
TW200921773A (en) Method for producing a semiconductor wafer with a polished edge
KR101390307B1 (ko) 에피택셜 실리콘 웨이퍼의 제조방법
JP6027346B2 (ja) 半導体ウェーハの製造方法
WO2005070619A1 (ja) ウエーハの研削方法及びウエーハ
CN108807138A (zh) 硅晶圆及其制造方法
TW201822271A (zh) 雙面研磨裝置用之載體、雙面研磨裝置及雙面研磨方法
US9108293B2 (en) Method for chemical mechanical polishing layer pretexturing
WO2015025469A1 (ja) ウェーハの両面研磨方法
JP2008042220A (ja) 基板処理方法及び装置
JP2015220370A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP5381304B2 (ja) シリコンエピタキシャルウェーハの製造方法
WO2018116690A1 (ja) シリコンウェーハの枚葉式片面研磨方法
JP6330628B2 (ja) ガラス基板の製造方法
JP6406048B2 (ja) ウェハの加工方法
WO2005030439A1 (ja) 研磨布及び研磨布の加工方法並びにそれを用いた基板の製造方法
JPH11162896A (ja) シリコン半導体ウエハ
JP2009135180A (ja) 半導体ウェーハの製造方法
JP2010010621A (ja) 半導体ウェーハの製造方法及び製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181113