WO2005030439A1 - 研磨布及び研磨布の加工方法並びにそれを用いた基板の製造方法 - Google Patents

研磨布及び研磨布の加工方法並びにそれを用いた基板の製造方法 Download PDF

Info

Publication number
WO2005030439A1
WO2005030439A1 PCT/JP2004/013661 JP2004013661W WO2005030439A1 WO 2005030439 A1 WO2005030439 A1 WO 2005030439A1 JP 2004013661 W JP2004013661 W JP 2004013661W WO 2005030439 A1 WO2005030439 A1 WO 2005030439A1
Authority
WO
WIPO (PCT)
Prior art keywords
groove
substrate
polishing cloth
polishing
grooves
Prior art date
Application number
PCT/JP2004/013661
Other languages
English (en)
French (fr)
Inventor
Yasutsugu Soeta
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to US10/573,497 priority Critical patent/US7591713B2/en
Priority to KR1020067005964A priority patent/KR101128932B1/ko
Priority to EP04773285A priority patent/EP1666202A4/en
Priority to CN2004800266353A priority patent/CN1852786B/zh
Priority to JP2005514176A priority patent/JP4449905B2/ja
Publication of WO2005030439A1 publication Critical patent/WO2005030439A1/ja
Priority to US12/003,839 priority patent/US7677957B2/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/26—Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Definitions

  • the present invention relates to a polishing cloth, a method of processing a polishing cloth, and a method of manufacturing a substrate using the polishing cloth.
  • the present invention relates to a polishing cloth for polishing a substrate, particularly a main surface of a semiconductor substrate, a method for processing the polishing cloth, and a method for manufacturing a substrate using the polishing cloth.
  • a semiconductor substrate is required to have high surface flatness in order to form a semiconductor device on a main surface thereof. This is because the minimum line width of the wiring constituting the semiconductor device is very small, less than 0.2 m, and it is necessary to flatten the main surface of the semiconductor substrate to reduce defects such as disconnection. The minimum line width of the wiring tends to be smaller in order to increase the degree of integration of the semiconductor device, and further improvement in the surface flatness of the semiconductor substrate is required.
  • a polishing material for polishing the surface is important.
  • CMP Chemical Mechanical Polishing
  • the semiconductor substrate 11 held by the polishing head 10 is desirably placed on a polishing cloth 13 stuck on a polishing machine platen 12. Pressed with pressure.
  • the platen 12 and the semiconductor substrate 11 rotate at a predetermined number of revolutions, and at the same time, an abrasive (slurry) 15 is supplied from a nozzle 14 near the center of the platen, and the abrasive 15 is polished with the semiconductor substrate 11. Polishing proceeds between the cloths 13.
  • the polishing method is substantially the same for any size semiconductor substrate, but the size of the semiconductor substrate is increasing in size to reduce the cost of the semiconductor device.
  • rotation of the semiconductor substrate and the surface plate is necessary to maintain uniformity of polishing in the surface of the semiconductor substrate.
  • large diameter of the semiconductor substrate is caused by centrifugation at the outer peripheral portion of the semiconductor substrate due to rotation of the semiconductor substrate.
  • This causes a phenomenon that the abrasive hardly enters the central portion of the semiconductor substrate, and as a result, uniform polishing is not performed on the surface of the semiconductor substrate, and as a result, the flatness of the semiconductor substrate is deteriorated. It becomes a factor. Therefore, in order to allow the polishing agent to reach the center of the semiconductor substrate so that uniform polishing is performed within the semiconductor substrate surface, a polishing cloth having grooves of various patterns has been invented.
  • a lattice shape for example, see JP-A-2002-100592, JP-A-2000-286218, JP-A-2000-354952, and JP-A-2002-367937; (See, for example, JP-A-2000-354952), turtle-shaped, radial (for example, see JP-A-7-321076, JP-A-2002-100592), concentric (for example, see JP-A-2002-100592), Combinations of radial grooves and concentric or spiral grooves (see, for example, JP-A-2000-286218, JP-A-2000-354952, and JP-A-2002-367937), all of which are used in abrasives
  • the purpose is to make the polishing amount uniform within the surface of the semiconductor substrate by increasing the retention and fluidity and allowing the abrasive to reach the center of the semiconductor substrate.
  • the grooves may be parallel to the diameter direction of the platen. Most of the grooves are not parallel. If the grooves are parallel to the diameter direction of the surface plate, the centrifugal force due to the rotation of the surface plate is transmitted to the abrasive as it is, so that its fluidity is largely maintained. It can reach the center of the surface.
  • the centrifugal force is divided in the direction perpendicular to the grooves and in the direction perpendicular to the grooves, and only the force in the groove direction acts on the abrasive, so that the fluidity of the abrasive decreases.
  • the abrasive that has entered the groove immediately below the substrate is diverted at the branch point of the groove while moving toward the outer periphery of the surface plate, so that the amount of the abrasive passing through one groove itself decreases.
  • the amount of the abrasive reaching the center of the surface of the semiconductor substrate via the groove decreases, the amount of the abrasive entering between the polishing pad and the semiconductor substrate also decreases.
  • the polishing rate at the central portion of the semiconductor substrate surface is smaller than the polishing rate at the outer peripheral portion of the semiconductor substrate surface where the abrasive easily enters between the polishing pad and the semiconductor substrate from a portion other than the groove, and the polishing speed at the main surface of the semiconductor substrate is reduced.
  • the flatness may be deteriorated.
  • polishing rings are formed on the surface of the semiconductor substrate polished with such a polishing cloth.
  • the surface of the polishing cloth is viewed from the center of the semiconductor substrate surface. This is caused by the irregularity of the polishing pad formed by the grooves being transferred to the radius region because it is always in contact with the radius region. Therefore, when a semiconductor substrate is polished with a polishing cloth having concentric or spiral grooves, the surface flatness of the semiconductor substrate may be deteriorated.
  • polishing cloths are formed on the polishing cloth surface by combining radial grooves and concentric or spiral grooves, but as long as concentric or spiral grooves are present on the polishing cloth, Polishing ring problems always occur and adversely affect the surface flatness of the substrate.
  • a polishing pad in which the radial grooves of the polishing pad are straight or curved to the opposite side to the rotating direction of the polishing pad is disclosed.
  • the number of radial grooves to be formed and the interval between the grooves can be variously modified, but the diameter can be changed.
  • the diameter of the substrate is set to 200 mm or more. If you do not specify the groove volume directly below the substrate to be polished by the radial grooves, even if you change the polishing platen ⁇ substrate rotation speed, substrate pressing load, type and concentration of abrasive, etc. It is difficult for the abrasive to penetrate to the center of the main surface of the substrate in contact with the polishing cloth, and the surface flatness of the substrate may be degraded.
  • Japanese Patent Application Laid-Open No. 2002-100592 discloses a polishing cloth with radial grooves manufactured by sticking a fan-shaped polishing cloth piece to the surface of a polishing platen. As in the publication, there is the same problem that the definition of the volume of the groove immediately below the substrate to be polished by the radial grooves is not easy.
  • the groove dimensions specified in this document may be applied to the radial grooves, but only at the outermost periphery of the polishing cloth. Is it sufficient to apply it near the center of the radial groove, or is the total force of the groove to be formed S sufficient if it is within this specified dimension? It is not clear that the abrasive can be supplied to the center of the substrate being polished There is a problem that a polishing cloth having an optimum radial groove interval cannot be provided, and there is a problem similar to that of JP-A-7-321076 and JP-A-2002-100595.
  • a MOS (Metal Oxide Semiconductor) semiconductor device formed on the silicon active layer has a source Since the PN junction area of the drain can be reduced, the parasitic capacitance can be reduced, and high-speed device driving can be achieved. Furthermore, since the capacitance of the BOX oxide film as the insulating layer is in series with the depletion layer capacitance formed immediately below the gate oxide film, the capacitance of the depletion layer is substantially reduced, thereby realizing low power consumption. Can be.
  • Such an SOI wafer has, for example, a first wafer (hereinafter, referred to as a bond wafer) and a second wafer (hereinafter, referred to as a base wafer) having a principal surface having at least one surface flattened and mirrored. ) Is provided with a BOX oxide film on at least one of them, and the two main surfaces are bonded to each other and bonded, and further heat treatment is performed to strengthen the bonding. It is manufactured by grinding and polishing from the opposite side to form a silicon active layer of a predetermined thickness on an insulating film.
  • the silicon active layer has a thickness of 0.1 or less, particularly about 0.1 ⁇ m, the silicon active layer itself to be polished is thin, so that the polishing allowance is reduced. There is a tendency to remove fine irregularities on the surface of the silicon active layer by fine polishing while maintaining the film thickness uniformity.
  • a suede-type polishing cloth having a lattice, triangular lattice, turtle-shaped, radial, concentric, or spiral groove as described above is also used for polishing a silicon active layer of an SOI wafer.
  • a problem in terms of quality in which a polishing ring is generated and good film thickness uniformity cannot be obtained. Disclosure of the invention
  • the polishing agent in polishing a semiconductor substrate or the like, can be polished with a high flatness by supplying a required amount of the polishing agent to the center of the substrate. It is an object of the present invention to provide a polishing pad capable of removing minute irregularities on the surface while maintaining the film thickness uniformity. Furthermore, in forming grooves on the surface of the polishing cloth, no kinks or burrs are generated on the polishing cloth, and the surface of the semiconductor substrate including the SOI wafer is not scratched. It is an object of the present invention to provide a method of manufacturing a substrate using the same.
  • the present invention relates to a polishing cloth used for polishing a substrate, wherein a groove having a radial pattern is formed on a surface of the polishing cloth.
  • the average value of the total volume of all the groove portions existing directly under the substrate (the average value of the total sum of the groove volumes immediately below the substrate) Force (the average value of the total sum of the groove volumes immediately below the substrate (mm 3 )
  • a polishing cloth characterized by having a Z substrate area (mm 2 ) of not less than 0.06 and not more than 0.23.
  • the value obtained by averaging the total volume of all the groove portions existing immediately below the substrate is the above value relative to the area of the substrate. If it is 0.06 or more, the required amount of abrasive supplied between the substrate and the polishing cloth at the time of polishing via the grooves formed on the polishing cloth surface regardless of the absolute value of the substrate area Since it is located directly under the substrate, a substrate with high surface flatness or SOI wafer with high film thickness uniformity can be manufactured. Can be a polishing cloth.
  • the present invention relates to a polishing cloth used for polishing a substrate, wherein a groove having a radial pattern is formed on a surface of the polishing cloth, and the groove is located at a center more than the substrate.
  • the groove depth of the groove portion located on the side is formed to be shallower than the groove depth of the groove portion located immediately below the substrate, and the intersection of the groove and the groove at the center of the radial pattern of the groove is Provided is a polishing cloth characterized in that it does not exist immediately below a substrate.
  • the groove is formed such that the groove depth of the groove portion located on the center side of the polishing cloth with respect to the substrate to be polished is smaller than the groove depth of the groove portion existing immediately below the substrate. If so, a necessary amount of polishing agent is supplied via a groove immediately below the semiconductor substrate during polishing, and a polishing cloth sandwiched between grooves near the center of the polishing cloth during groove forming processing. The polishing cloth twists due to the narrow width of the polishing pad.Peeling from the surface plate does not occur due to the shallow groove depth, and the gap between the grooves at the center of the radial pattern of the grooves.
  • the polishing pad having such grooves formed thereon is particularly suitable for use as a single-wafer polishing pad having no cutout at the center of the polishing pad. At this time, if the angle between the grooves exceeds 5 °, even if the grooves are formed by a groove processing method in which the groove depth to the center of the outer peripheral portion of the polishing pad is constant, the polishing rate is not changed.
  • polishing cloth of the present invention since the board strength may be peeled off or twisted, and glue may be generated, and the wafer may be affected by scratches or the like.
  • the groove depth of the groove located on the center side of the substrate to be polished is larger than the groove depth of the groove immediately below the substrate. A polishing cloth formed so as to be shallow may be used.
  • the groove has a constant groove width and is formed so that an angle formed between the grooves exceeds a numerical value obtained by the following equation (1).
  • the overlapping portion of the grooves will be located immediately below the substrate to be polished. If there is an overlapping portion of the grooves directly below the substrate, the triangular end of the polishing pad sandwiched between the radial grooves also exists directly below the substrate. If the triangular end is peeled or twisted from the surface plate during the groove processing, and if the glue is generated or immediately occurs, the polishing process will cause a polishing flaw on the substrate surface. However, if a groove exceeding the above angle is formed, the overlapping portion of the groove can be located directly below the substrate, so that such a polishing flaw can be prevented.
  • the groove has a groove width of 2.Omm or less.
  • the groove width is 2.Omm or less, the irregularities on the polishing cloth formed by the polishing cloth surface and the grooves will be transferred to the surface of the substrate to be polished and adversely affect the surface Less likely. Further, when the groove width is 1.5 mm or less, the possibility of adverse effects is further reduced, which is preferable. In order to secure a certain amount of the abrasive flowing in the groove, it is more preferable that the groove width is 0.4 mm or more.
  • the polishing cloth of the present invention is preferably a nonwoven cloth type or a suede type polishing cloth.
  • Nonwoven cloth type or suede type polishing cloths are generally widely used. If the grooves are formed, the surface flatness will be higher! In addition, it is possible to easily provide a polishing cloth capable of manufacturing a substrate and an SOI wafer having a uniform thickness.
  • the present invention provides a method for manufacturing a substrate, characterized by polishing the substrate using a polishing cloth having the above-described grooves.
  • a required amount of abrasive is supplied between the substrate and the polishing cloth, and uniform polishing can be performed. It is possible to manufacture SOI wafers with high flatness and high uniformity of substrate and film thickness.
  • the substrate can be polished with a polishing cloth that does not peel, twist, or chip, the substrate can be manufactured without causing polishing scratches on the surface.
  • a silicon single crystal wafer or a SOI wafer is used as the substrate to be polished. It's preferable!
  • silicon single crystal wafers require high surface flatness, and SOI wafers need to maintain uniform thickness of the silicon active layer.
  • polishing scratches do not occur on the surface.
  • the present invention is also a method for forming a groove on a surface of a polishing cloth used for polishing a substrate, wherein the groove is formed so as to have a radial pattern.
  • the average value of the total volume of all the groove portions existing immediately below the substrate (the average value of the total sum of the groove volumes immediately below the substrate) 1 (the average value of the total sum of the groove volumes immediately below the substrate)
  • the value obtained by averaging the total volume of all the grooves existing directly below the substrate among the grooves radially formed on the surface of the polishing cloth for polishing the substrate is determined by the area of the substrate.
  • the thickness is set so as to satisfy the relation of 0.06 or more, the required amount of polishing agent is provided through a groove between the substrate and the polishing cloth during polishing, regardless of the absolute value of the substrate area. Is supplied, so that a substrate with high surface flatness or SOI wafer with high film thickness uniformity can be manufactured, and if it is formed so as to satisfy the relationship of 0.23 or less, polishing flaws may be generated. In addition, the polishing cloth can be removed.
  • the present invention is a method for forming a groove on a surface of a polishing cloth used for polishing a substrate, wherein the groove is formed so as to have a radial pattern.
  • the groove depth of the groove portion located on the center side is smaller than the groove depth of the groove portion immediately below the substrate, and the intersection of the groove and the groove at the center of the radial pattern of the groove is directly below the substrate. Do not exist in!
  • Provided is a method for processing a polishing cloth characterized by being formed as described above.
  • the polishing process is performed.
  • the required amount of abrasive is supplied directly below the substrate.
  • Such groove processing is particularly suitable for processing a single-wafer CMP polishing cloth having no cutout at the center of the polishing cloth.
  • the polishing pad will peel off, twist, or set off near the center of the polishing platen.
  • the depth of the groove located on the center side of the substrate to be polished is made shallower than the depth of the groove immediately below the substrate. You can also use a polishing cloth on the surface.
  • the groove is formed so that the angle between the groove and the groove exceeds the numerical value obtained by the following equation (1).
  • the overlapping portion of the grooves is located immediately below the substrate to be polished. If there is an overlapping portion of the grooves directly below the substrate, the triangular end of the polishing pad sandwiched between the radial grooves also exists directly below the substrate. If this triangular end is peeled off or twisted from the surface plate during the groove processing, and burrs are generated or they are generated immediately, polishing processing will cause polishing flaws on the substrate surface. Therefore, if the groove is formed so as to exceed the above angle, the overlapping portion of the groove is not located immediately below the substrate, so that the polishing cloth can be caloried without such a polishing flaw.
  • the groove is formed so that the groove width is 2.Omm or less.
  • the groove width is less than 2.Omm.
  • the likelihood that irregularities on the formed polishing cloth will be transferred to the surface of the substrate to be polished and adversely affect the surface will be reduced.
  • the groove width is 1.5 mm or less, the possibility of adverse effects is further reduced, which is preferable.
  • the polishing cloth is preferably of a nonwoven fabric type or a suede type.
  • Nonwoven fabric type or suede type polishing cloths are generally widely used, and by forming such grooves in such polishing cloths, a substrate having a higher surface flatness and a uniform film thickness can be obtained. Polishing cloth that can manufacture SOI wafers can be easily prepared.
  • the present invention provides a method for manufacturing a substrate, characterized by polishing a substrate using a polishing cloth processed by the above method.
  • a required amount of abrasive is supplied between the substrate and the polishing cloth, and uniform polishing can be performed. It is possible to manufacture SOI wafers with high surface flatness, high substrate and film thickness uniformity. In addition, since the substrate can be polished with a polishing cloth that does not peel, twist, or chip, the substrate can be manufactured without causing polishing scratches on the surface.
  • silicon single crystal wafers require high surface flatness, and SOI wafers need to maintain uniform thickness of the silicon active layer.
  • polishing scratches do not occur on the surface.
  • polishing cloth of the present invention a polishing pad capable of producing a substrate having a high surface flatness or a SOI wafer having a high uniformity of film thickness can be obtained.
  • Abrasive cloth can be used. This is particularly effective in the case of a single-wafer CMP polishing cloth having no cutout at the center of the polishing cloth.
  • polishing cloth processing method of the present invention it is possible to process a polishing cloth capable of producing a substrate having a high surface flatness or an SOI wafer having a high film thickness uniformity. Polishing cloth with no scratches on the plate surface can be removed.
  • the method of manufacturing a substrate of the present invention it is possible to manufacture a substrate having a higher surface flatness and an SOI wafer having a uniform film thickness.
  • the substrate can be polished with a polishing cloth that does not cause peeling, kinking, or burrs, the substrate can be manufactured without causing polishing scratches on the surface.
  • FIG. 1 is a schematic diagram illustrating a method for processing a polishing pad according to the present invention.
  • FIG. 2 is a schematic view of a polishing cloth according to the present invention.
  • FIG. 3 is a schematic view of polishing a semiconductor substrate with a conventional polishing cloth.
  • FIG. 4 is a cross-sectional perspective view of a groove formed on the polishing cloth surface.
  • FIG. 5 is a schematic view showing a groove portion immediately below a wafer.
  • FIG. 6 is a cross-sectional perspective view showing a groove formed on the surface of the polishing pad and the volume of the groove.
  • FIG. 7 is a graph showing the change in the sum of the groove volume portions immediately below the wafer due to the rotation of the polishing table (when the wafer has a diameter of 300 mm).
  • FIG. 8 is a cross-sectional perspective view showing grooves formed on the polishing cloth surface and the groove areas.
  • FIG. 9 is a graph showing the change in the sum of the groove area portions directly below the wafer due to the rotation of the polishing platen (when the wafer has a diameter of 300 mm).
  • FIG. 10 Schematic diagrams showing the positions of intersections between grooves, where (a) shows the case where the angle between the grooves is larger than Equation 1, and (b) shows the angle between the grooves. It is the case of 1 or less.
  • the radial grooves are formed on the polishing pad at a constant angle between the grooves. cm
  • a silicon single crystal wafer or SOI wafer is polished by attaching such a radial grooved polishing cloth to a surface plate of a single-side polishing apparatus such as a P apparatus, the wafer is at a fixed distance from the center of the polishing cloth. Since it is held by the pressing ring of a certain polishing head, the distance between the center of the wafer and the center of the polishing cloth becomes constant. Therefore, if the diameter of the wafer is different, the number of grooves present immediately below the wafer will also be different, and the amount of abrasive supplied between the wafer and the polishing cloth via the groove will differ. Therefore, even if the polishing is performed with the same polishing apparatus, the same polishing cloth, and the same polishing conditions, if the diameter of the wafer to be polished is different, the final flatness of the wafer surface may be different.
  • Japanese Patent Application Laid-Open No. 2002-100592 discloses a polishing cloth with radial grooves manufactured by sticking a fan-shaped polishing cloth piece to the surface of a surface plate.
  • this method does not require grooves to be formed in the polishing cloth, so it does not peel, twist, or generate burrs, but the surface height of each polishing cloth must be uniform and it must have a certain width.
  • precision is also required when attaching to the surface plate.
  • the surface of the silicon single crystal wafer is polished with high flatness, or the SOI wafer is polished while maintaining high film thickness uniformity. It is difficult to do.
  • the present inventors conducted experiments by forming radial grooves in a polishing cloth and polishing silicon single crystal wafers of various diameters and SOI wafers, and conducted experiments on the volume of the radial grooves and the silicon single crystal wafer.
  • the present inventors have found that there is a special relationship between the area of the SOI wafer and the area of the wafer and completed the present invention.
  • the present inventors have found a method for forming a groove without peeling off, and have completed the present invention.
  • embodiments of the present invention will be specifically described with reference to the drawings, but the present invention is not limited thereto.
  • FIG. 1 is a schematic diagram for explaining a polishing cloth processing method according to the present invention.
  • a groove formed in a polishing cloth has a radial pattern corresponding to a predetermined silicon single crystal wafer to be polished and an SOI wafer (hereinafter sometimes simply referred to as wafer).
  • the value obtained by dividing the average value of the total volume of all the groove portions existing directly below the wafer (the average value of the sum of the groove volumes immediately below the wafer) by the wafer area is 0.06 or more and 0.23 or less
  • the groove width is 2. Omm or less, and the overlap between the grooves does not enter directly below the wafer due to the wafer radius, the polishing cloth center force, the distance to the wafer center, and the groove width.
  • the angle between such grooves is calculated. In this way, a groove to be formed having a groove volume satisfying the above-described relationship is determined when the angle between the grooves is equal to or greater than the angle obtained above.
  • the groove volume is the volume 4 of the groove 6 formed in the polishing pad 5, as shown in FIG.
  • the total sum of the groove volumes immediately below the wafer is obtained by adding all the groove parts (see Fig. 5) directly below the wafer in the groove volume 4.
  • the sum of the groove volumes immediately below the wafer changes with a certain period according to the rotation angle (movement angle) of the groove caused by the rotation of the polishing platen to which the polishing cloth is attached.
  • the average value of the sum of the groove volumes during this one cycle is the average value of the sum of the groove volumes immediately below the wafer.
  • the present inventor investigated the relationship between this and the in-plane flatness of the silicon single crystal wafer surface and the uniformity of the film thickness of the SOI wafer. Regardless of the value, it was found that the in-plane flatness of the surface of the silicon single crystal wafer and the uniformity of the film thickness of the SOI wafer could be kept well without causing polishing scratches.
  • the polishing cloth is compressed by a load applied to the silicon single crystal wafer or the SOI wafer during polishing. Therefore, the sum of the groove volumes directly below the wafer may also change. ⁇
  • the sum of the groove area (the area indicated by the reference numeral 16 in FIG. 8) of the groove part (the area indicated by the reference numeral 8 in FIG. 5) located immediately below the wafer is, as shown in FIG. Change.
  • the groove part existing in the area (area 8 in FIG. 5) is subtracted, and the force applied to the area by the load applied to the wafer is subtracted as described above.
  • the surface flatness of the silicon single crystal wafer is deteriorated, and the film thickness uniformity of the SOI wafer cannot be maintained.
  • the polishing cloth is peeled or twisted, so that the groove is formed at the portion where the groove is formed. Burrs can scratch the surface of the silicon single crystal wafer or SOI wafer during polishing. Therefore, it is preferable that the angle between the grooves is larger than the angle given by Equation 1 above.
  • the groove width is a force arbitrarily determined by the center force of the polishing pad, the distance to the center of the wafer, and the radius of the wafer to be polished.
  • the groove width increases, irregularities on the polishing cloth formed by the polishing cloth surface and the grooves 1S It becomes easy to be transferred to the surface of the wafer to be polished, and the possibility of adversely affecting the surface flatness of the silicon single crystal wafer and the uniformity of the film thickness of the SOI wafer increases.
  • the groove width is 2.0 mm or less, the force on the flat polishing cloth surface that contacts the wafer is much larger than the groove that contacts the wafer. The potential for adverse effects on the surface is reduced.
  • the groove width is 1.5 mm or less, the possibility of adversely affecting the surface of the wafer to be polished is further reduced, which is more preferable. Further, in order to secure a certain amount of the abrasive flowing in the groove, it is more preferable that the groove width is 0.4 mm or more.
  • the material of the polishing cloth of the present invention may be any material that is usually used for polishing a substrate such as silicon.
  • a foamable polyurethane can be used regardless of the foam density and foam size.
  • it may be a suede type polyurethane or polyester nonwoven fabric.
  • a non-woven type polishing cloth can be suitably used for polishing silicon single crystal wafers requiring high surface flatness.
  • a suede type polishing cloth can be suitably used for polishing an SOI wafer where high film thickness uniformity is required.
  • the polishing cloth is fixed to a conventional groove forming apparatus to form the groove. Then, a groove is formed in the polishing cloth using a groove forming jig.
  • An example of a specific processing procedure will be described with reference to FIG. C indicates the center of the polishing cloth, and A indicates the surface of the polishing cloth before the grooves are formed.
  • the tip of the jig is brought into contact with the polishing cloth surface A, and the height is set as the origin.
  • the tip of the groove forming jig is lowered to a height B where a desired groove depth is obtained.
  • the groove is formed by cutting the groove forming jig from the outer periphery of the polishing cloth toward the center of the polishing cloth.
  • the B surface formed at this time corresponds to the bottom of the groove, and is initially formed at a constant depth.
  • This groove processing at a constant depth is performed from the outer periphery of the polishing cloth to at least a groove portion that enters immediately below the wafer at the time of wafer polishing, that is, to the position of the wafer end face on the center side of the polishing cloth. Shrink the depth of the groove to make it easier.
  • a groove having a constant depth is formed from the outer peripheral edge of the polishing cloth to a groove position that enters directly below the wafer, and processing is continued while reducing the groove depth as it is.
  • the groove formation processing continued while reducing the groove depth toward the center of the polishing pad, and the groove depth became D
  • the upward feed of the groove forming jig is stopped, and then a groove of a certain depth is formed up to the center of the polishing cloth.
  • the D surface indicates the bottom surface of a shallow groove formed on the center side of the polishing pad.
  • the groove shape may be a misaligned shape as long as the required amount of the abrasive can flow under the substrate being polished.
  • a V-shaped groove having a V-shaped bottom or a U-shaped groove having a U-shaped bottom may be used.
  • the groove depth at least about 0.5 to 2 mm is preferable for the groove part from the outer periphery of the polishing cloth to the end face of the substrate on the center side of the polishing cloth. Is preferably about 0.5 mm or less.
  • such kafun may be processed by a machine.
  • a rotating carbide reamer can be brought into contact with the polishing cloth from the outer peripheral side of the polishing cloth, and can be formed by moving the polishing head toward the center of the polishing cloth.
  • the groove on the inner side of the wafer at the position of the wafer end face on the center of the polishing pad needs to be formed shallow similarly to the above.
  • the groove width is approximately 0.1 mm or more, the force that can be removed can be obtained.
  • the groove width is preferably 0.4 mm or more.
  • Such a kagami is suitably used particularly in a polishing cloth used for a single-wafer type CMP apparatus which does not cut out the center of the polishing cloth.
  • the polishing cloth near the center of rotation will be cut by the groove forming jig many times because the grooves overlap. Therefore, the width of the polishing cloth existing between the grooves becomes extremely narrow.
  • the polishing cloth itself may be twisted and the flatness may not be maintained.
  • burrs may be generated in the grooves. In this case, it is preferable to form the groove with a shallow groove depth because the kink of the polishing pad is reduced and the occurrence of burrs is reduced.
  • the grooves formed in the polishing pad be formed without interruption from the peripheral edge of the polishing pad to the center of the polishing pad. If the groove formed from the center of the polishing cloth is formed only up to the polishing cloth position where it enters directly below the wafer, a groove is formed at the end of the groove just below the wafer. Burrs may be generated, and the generated burrs may cause scratches on the polished surface of the wafer.
  • the angle between the grooves may exceed 5 °. If the angle between the grooves exceeds 5 °, the polishing cloth existing between the grooves will not peel off or generate burrs due to the groove processing.
  • the groove formation can be performed while keeping the relationship constant between the groove volume and the wafer area.
  • the processing may be performed with a predetermined groove depth from the outer periphery of the polishing cloth to the position of the wafer end face on the center side of the polishing cloth, and the processing may be performed with a smaller groove depth on the center side.
  • the polishing pad is rotated by the determined groove angle, and a second groove is formed in the same manner.
  • a second groove is formed in the same manner.
  • grooves having a desired shape at a desired groove angle are radially formed on the polishing pad. This groove is formed such that the intersection of the groove and the groove at the center of the radial pattern of the groove does not exist directly below the wafer.
  • FIG. 2 shows the polishing cloth thus prepared.
  • This polishing cloth 20 is preferably a non-woven cloth type or a suede type, in which grooves 21 are formed in a radial pattern, and an average value (mm 3 )
  • the area (mm 2 )) is not less than 0.06 and not more than 0.23, and the groove 21 has a predetermined groove depth from the outer periphery of the polishing cloth to the position of the wafer end face on the center side of the polishing cloth.
  • the groove depth is shallower on the center side.
  • the overlapping intersection of the grooves at the center of the radial pattern of the grooves 21 does not exist directly below the wafer.
  • the groove width of the groove 21 is preferably not more than 2. Omm, and more preferably not less than 0.4 mm.
  • the angle between the grooves is
  • the polishing cloth of the present invention or the polishing cloth processed by the processing method of the present invention is attached to a surface plate of a polishing apparatus, and the wafer is polished, so that V has high surface flatness and is free from scratches. ⁇ Eye can be manufactured.
  • the wafer to be polished is a silicon single crystal wafer, a wafer having a high surface flatness can be manufactured. If an SOI wafer is used, a wafer having a highly uniform silicon active layer can be manufactured.
  • the relationship of (the average value of the sum of the groove volumes immediately below the wafer Z ⁇ the area of the wafer) and the relationship of the groove depth in the present invention are sufficiently effective even if they are individually satisfied. However, if they are satisfied at the same time, it becomes possible to polish a substrate with even better flatness.
  • the distance between the center of the polishing cloth and the center of the wafer is 200 mm
  • the wafer to be polished is an SOI wafer with a diameter of 300 mm
  • the groove shape is a V-shaped groove
  • the outer edge of the polishing cloth to the position of the wafer end face on the center of the polishing cloth.
  • the groove depth of 1.5 mm, the position of the wafer end face on the center of the polishing cloth, the groove depth to the center of the polishing cloth 0.5 mm, the groove width 2.Omm, and the groove A groove was formed in a polyurethane suede-type polishing cloth by the method of the present invention with an angle of 4 ° and a number of grooves of 90.
  • the value obtained by dividing the average value of the sum of the groove volumes directly below the SOI and the wafer by the SOI area was 0.117.
  • the SOI film thickness range which is an index indicating the film thickness uniformity of the silicon active layer, was 4.21 nm.
  • the SOI film thickness range is the difference between the maximum film thickness and the minimum film thickness of the silicon active layer. Also, no scratches or the like were generated on the polished SOI wafer surface.
  • the grooves were formed in a polyurethane polishing cloth with a U-shaped groove, a groove width of 2. Omm, and 30 grooves. Since the angle between the grooves is large in this polishing cloth, the groove depth from the outer peripheral end face position of the polishing cloth to the center of the polishing cloth was kept constant at 1.5 mm.
  • the wafer to be polished was an SOI wafer having a diameter of 200 mm
  • the value obtained by dividing the average value of the sum of the groove volumes immediately below the wafer by the SOI wafer area was 0.065.
  • the SOI film thickness range was 4.87 nm. There was no scratch on the polished SOI wafer surface.
  • polish the center of the polishing cloth and the center of the abrasion 200mm Polish the center of the polishing cloth and the center of the abrasion 200mm, the angle between the grooves is 15 °, the groove shape is U-shaped groove, the groove width is 2.Omm, the number of grooves is 24, and the grooves are polyurethane polishing cloth. Formed. Since the angle between the grooves is large in this polishing cloth, the groove depth from the outer peripheral end face position of the polishing cloth to the center of the polishing cloth was kept constant at 1.5 mm.
  • the wafer to be polished was an SOI wafer having a diameter of 300 mm
  • the value obtained by dividing the average value of the sum of the groove volumes immediately below the wafer by the SOI wafer area was 0.041.
  • the SOI film thickness range was 6.000 nm. There was no scratch on the polished SOI wafer surface.
  • the distance between the center of the polishing cloth and the center of the wafer is 200 mm
  • the wafer to be polished is an SOI wafer with a diameter of 300 mm
  • the groove shape is a V-shaped groove
  • the outer edge of the polishing cloth to the position of the wafer end face on the center of the polishing cloth.
  • the value obtained by dividing the average value of the sum of the groove volumes immediately below the SOI and the wafer by the SOI area was 0.234.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is merely an example, and is substantially the same as the technical idea described in the claims of the present invention. Anything having the same configuration and the same effect is included in the technical scope of the present invention.
  • the force illustrated for SOI wafers as examples and comparative examples may be silicon single crystal wafers, and the diameters of wafers may be more than those illustrated for 200 mm and 300 mm diameters. Or below.
  • the polishing cloth used is capable of preventing scratches on the wafer surface
  • at least the surface is made of urethane foam, or non-foamed epoxy resin, acrylic resin, polyester resin, and chloride chloride.
  • a polishing cloth made of resin or polycarbonate resin may be used.
  • the present invention can be used for a polishing cloth used for polishing a substrate such as a silicon single crystal wafer, a groove forming step of such a polishing cloth, and a substrate production.

Abstract

　本発明は、半導体基板を研磨するための研磨布であって、該布表面に少なくとも放射状のパターンを有する溝が形成されており、該溝は、（基板直下部における溝体積の総和の平均値／基板の面積）が０．０６以上かつ０．２３以下のものであり、また、該溝は、前記基板よりも中心側に位置する溝部分の溝深さが前記基板直下となる溝部分の溝深さより浅く形成されたものであり、前記溝の放射状パターンの中央部で溝と溝との重なり合う交点が前記基板直下に存在しないものであることを特徴とする研磨布及びその加工方法並びにこれを用いた基板の製造方法である。これにより、半導体基板研磨において研磨剤が基板中心部まで必要量供給されることにより高い平坦度で研磨を行うことができ、さらに剥がれやよじれ、バリが発生せず半導体基板表面にキズをつけない研磨布及びその加工方法並びに基板の製造方法が提供される。

Description

明 細 書
研磨布及び研磨布の加工方法並びにそれを用いた基板の製造方法 技術分野
[0001] 本発明は、基板、特に半導体基板主表面を研磨する研磨布、及びその研磨布の 加工方法、並びにその研磨布を用いた基板の製造方法に関するものである。
背景技術
[0002] 半導体基板はその主表面に半導体装置を形成するため、高い表面平坦度が要求 される。これは半導体装置を構成する配線の最小線幅が 0. 2 m以下と非常に小さ いため、半導体基板主表面を平坦にして断線等の不良を少なくする必要があるため である。この配線の最小線幅は、半導体装置の集積度を増大させるためにさらに小さ くなる傾向があり、それにつれて半導体基板の表面平坦度の一層の向上が求められ ている。
[0003] 半導体基板の表面平坦度を向上させるには、該表面を研磨するための研磨材料 が重要となる。 CMP (Chemical Mechanical Polishing)等の片面研磨の場合、 図 3に示すように、研磨ヘッド 10に保持された半導体基板 11は研磨機定盤 12の上 に貼り付けられた研磨布 13の上に所望の圧力で押し付けられる。そして、定盤 12と 半導体基板 11が所定の回転数で回転すると同時に、定盤中央付近カゝらノズル 14に より研磨剤 (スラリー） 15が供給され、この研磨剤 15が半導体基板 11と研磨布 13の 間に入り込んで研磨が進行する。
[0004] 前記研磨方法はどのような大きさの半導体基板でも概略同じであるが、半導体基板 の大きさは、半導体装置のコストを下げるため大型化が進んでいる。研磨においては 半導体基板と定盤の回転が半導体基板面内の研磨の均一性を維持するため必要で あるが、半導体基板の大口径ィ匕は、半導体基板の回転による半導体基板外周部で の遠心力と半導体基板外周部力 中心までの距離を増加させる。そのため、研磨剤 が半導体基板中心部まで入り込みずらくなるという現象を引き起こし、このため半導 体基板面内で均一な研磨が行なわれず結果として半導体基板平坦度を悪化させる 要因となる。そこで、半導体基板面内で均一な研磨が行なわれるように半導体基板 の中心部まで研磨剤を到達させるため、様々なパターン形状の溝を形成した研磨布 が発明されている。
[0005] 溝パターン形状としては格子状 (例えば特開 2002-100592号公報、特開 2000- 286218号公報、特開 2000— 354952号公報、特開 2002— 367937号公報参照;） 、三角格子状 (例えば特開 2000-354952号公報参照）、亀甲状、放射状 (例えば 特開平 7-321076号公報、特開 2002-100592号公報参照）、同心円状 (例えば 特開 2002-100592号公報参照）、放射状溝と同心円または螺旋状溝を組み合せ たもの（例えば特開 2000-286218号公報、特開 2000—354952号公報、特開 200 2— 367937号公報参照）などがあり、そのいずれも研磨剤の保持性と流動性を高め て、研磨剤を半導体基板中心部まで到達させることにより、研磨量を半導体基板面 内で均一化することを目的として!/、る。
[0006] 研磨布に格子状、亀甲状、三角格子状のパターンを有する溝を形成した場合、溝 は定盤の直径方向と平行になる場合もある力 ほとんどの溝は平行にならない。溝が 定盤の直径方向に平行であれば、定盤回転による遠心力がそのまま研磨剤に伝わ るので、その流動性は大きく保たれ、溝を介して研磨剤は研磨布と密着する半導体 基板表面中心部まで到達できる。しかし、溝が直径方向に平行でない場合、遠心力 は溝方向と溝と直交する方向に分力されて研磨剤には溝方向の力しか作用しないた め、研磨剤の流動性は小さくなる。また、基板直下の溝に入り込んだ研磨剤は、定盤 外周方向へ向かう間に溝の分岐点で分流されるため、 1つの溝を通る研磨剤の量自 体が減少していく。そして、溝を介して半導体基板表面中心部まで到達する研磨剤 が少なくなると、研磨布と半導体基板の間に入り込む研磨剤も少なくなる。その結果 、半導体基板表面中心部の研磨速度は、溝以外の部分から研磨布と半導体基板の 間に研磨剤が入り込みやすい半導体基板表面外周部の研磨速度より小さくなり、半 導体基板の主表面の平坦度を悪化させることがある。
[0007] 一方、研磨布に同心円状、もしくは螺旋状の溝を形成した場合、そのような研磨布 で研磨した半導体基板の表面には、いわゆる研磨リングと呼ばれる微小な同心円状 の凹凸が形成される。これは研磨布の溝が半導体基板表面中心から見て、表面のあ る半径領域に常時接触するため、溝によって形成される研磨布の凹凸がその半径領 域に転写されることで発生する。したがって、同心円状、もしくは螺旋状の溝を形成し た研磨布で半導体基板を研磨する場合には、半導体基板の表面平坦度を悪化させ ることがある。研磨布の中には放射状の溝と、同心円状もしくは螺旋状の溝を複合さ せて研磨布表面に形成したものもあるが、同心円状もしくは螺旋状の溝が研磨布上 に存在する限り、研磨リングの問題は必ず発生し、基板の表面平坦度に悪影響を及 ぼす。
[0008] 研磨布に放射状の溝を形成した場合、遠心力の分散による研磨剤の流動性の低 下や基板直下の溝部での研磨剤の分流、および研磨リングの発生が起こらな 、ため 、上記の溝形状に比べ良好な研磨が期待できる。前述の特開平 7-321076号公報 、特開 2002-100592号公報、及び特開 2000—354952号公報では、そのような放 射状の溝を形成した研磨布を開示して 、る。
[0009] このうち、特開平 7— 321076号公報の半導体装置の製造方法では、研磨布の放 射状の溝が直線、もしくは研磨布の回転方向に対し反対側へ湾曲して ヽる研磨布が 開示されている。この文献では、形成する放射状の溝の本数や溝の形成間隔は種々 変形して実施することが可能とされて ヽるが、基板の直径が 200mm以上と ヽうように 大口径ィ匕してくると、放射状の溝により研磨される基板直下の溝部体積を規定しない と、研磨定盤ゃ基板の回転速度、基板を押圧する荷重、研磨剤の種類や濃度等を 様々に変更しても、研磨布と接している基板主表面の中心部まで研磨剤が入り込み づらくなり、基板の表面平坦度が悪ィ匕する可能性がある。
[0010] また、特開 2002-100592号公報では、扇状の研磨布片を研磨定盤表面に貼り付 けて製造した放射状溝付き研磨布が開示されているが、上記特開平 7-321076号 公報と同様に、放射状の溝により研磨される基板直下の溝部体積の規定はなぐ同 様の問題がある。
[0011] また、特開 2002-367937号公報では、無発泡樹脂からなる研磨布において、該 研磨布に形成された溝と溝との間に形成される凸部の上辺と底辺、及び溝底部の幅 を規定している。確かに、無発泡樹脂からなる研磨布上に形成される溝が格子状、 三角格子状、同心円状、螺旋状であれば、溝のピッチは一定にできるので、規定さ れた寸法の溝を形成できる。しカゝしながら、研磨布上に放射状の溝のみを形成する 場合、この文献で規定された溝寸法を放射状溝に適用しょうとしても、研磨布最外周 部で適用すればよいのカゝ、放射状溝の中心近傍で適用すればよいのか、それとも形 成される溝全体力 Sこの規定された寸法に収まれば良いの力判然とせず、研磨中の基 板の中心部まで研磨剤を供給できる最適な放射状溝の溝間隔を有する研磨布を提 供できないという問題があり、上記特開平 7-321076号公報及び特開 2002-1005 92号公報と同様の問題がある。
[0012] ところで、上記のような半導体基板の中でも SOIゥエーハの重要度が高まってきて いる。これは、電気的に絶縁性のあるシリコン酸ィ匕膜の上にシリコン活性層が形成さ れた SOIゥエーハが、支持ゥエーハとシリコン活性層の間に絶縁体である酸ィ匕膜 (以 下 BOX酸ィ匕膜と ヽぅ）を有するため、シリコン活性層に形成される電子デバイスは耐 電圧が高ぐ α線のソフトエラー率も低くなるという大きな利点を有し、デバイスの高 速性、低消費電力性、高耐圧性、耐環境性等に優れているためである。また、シリコ ン活性層が 1 μ m以下の厚みの薄膜 SOIゥエーハにおいて、シリコン活性層上に形 成された MOS (Metal Oxide Semiconductor)型半導体装置は、完全空乏型で 動作させた場合、ソース'ドレインの PN接合面積を小さくできるため、寄生容量が低 減され、デバイス駆動の高速ィ匕をはカゝることができる。さらに、絶縁層としての BOX酸 化膜の容量がゲート酸ィ匕膜直下に形成される空乏層容量と直列になるため、実質的 に空乏層容量が減少し、低消費電力化を実現することができる。
[0013] このような SOIゥ ーハは、例えば少なくとも片面が平坦ィ匕及び鏡面化された主面 を持つ第 1のゥエーハ（以下ボンドゥエーハと呼ぶ）と第 2のゥエーハ（以下ベースゥェ ーハと呼ぶ)の少なくとも一方に BOX酸ィ匕膜を設け、この 2枚の主面同士を貼り合わ せて接合し、さらに熱処理をカ卩えて接合を強固にした後で、ボンドゥエ一ハを主面と は反対面側から研削及び研磨して所定の厚さのシリコン活性層として絶縁膜上に形 成することで製造される。
[0014] また、 SOIゥヱーハのシリコン活性層には半導体素子が形成されるため、高い膜厚 均一性がシリコン活性層に求められる。特にシリコン活性層が 0. 以下、特に 0 . 1 μ m程度の場合、研磨されるシリコン活性層自体が薄いため、研磨代も小さくなる 傾向にあり、膜厚均一性を保ちながら、シリコン活性層表面の微小凹凸を微小研磨 により除去することが大きな課題となっている。
[0015] そのため、上記したような格子状、三角格子状、亀甲状、放射状、同心円状、螺旋 状の溝を形成したスエードタイプの研磨布が SOIゥエーハのシリコン活性層の研磨に も用いられるが、研磨リングの発生及び良好な膜厚均一性が得られない品質上の問 題が発生する。 発明の開示
[0016] 本発明は、半導体基板等の研磨において研磨剤が基板中心部まで必要量供給さ れることにより高い平坦度で研磨を行なうことができ、また、特に SOIゥエーハの研磨 において、シリコン活性層の膜厚均一性を維持しつつ、その表面の微小凹凸を除去 できる研磨布を提供することを目的とする。さらに研磨布表面に溝を形成するにあた つて、研磨布のよじれやバリが発生せず、 SOIゥエーハを含む半導体基板表面にキ ズをつけな ヽ研磨布の加工方法及びこのような研磨布を用いた基板の製造方法を 提供することを目的とする。
[0017] 上記目的達成のため、本発明は、基板を研磨するために用いられる研磨布であつ て、該研磨布の表面に放射状のパターンを有する溝が形成されており、該溝のうち、 前記基板の直下に存在する全ての溝部分の総体積を平均した値 (基板直下部にお ける溝体積の総和の平均値）力 （基板直下部における溝体積の総和の平均値 (m m3)Z基板の面積 (mm2) )で表したとき 0. 06以上かつ 0. 23以下のものであること を特徴とする研磨布を提供する。
[0018] このように、基板研磨用研磨布表面に放射状に形成される溝のうち、前記基板の直 下に存在する全ての溝部分の総体積を平均した値が基板の面積に対して上記のよう に 0. 06以上であれば、基板面積の絶対値にかかわらず、研磨布表面に形成された 溝を介して研磨時に基板と研磨布の間に供給された研磨剤が必要な量だけ基板直 下部に存在するので、表面平坦度の高い基板、もしくは膜厚均一性の高い SOIゥェ ーハが製造可能でありかつ、 0. 23以下であれば研磨キズを発生させることのない研 磨布とすることができる。 [0019] さらに、本発明は、基板を研磨するために用いられる研磨布であって、該研磨布の 表面に放射状のパターンを有する溝が形成されており、該溝は、前記基板よりも中心 側に位置する溝部分の溝深さが前記基板直下に存在する溝部分の溝深さより浅く形 成されたものであり、前記溝の放射状パターンの中央部で溝と溝との重なり合う交点 が前記基板直下に存在しないものであることを特徴とする研磨布を提供する。
[0020] このように、研磨する基板よりも研磨布の中心側に位置する溝部分の溝深さが基板 直下に存在する溝部分の溝深さより浅くなるように前記溝が形成されたものであれば 、研磨時においては半導体基板直下には溝を介して研磨剤が必要量供給される上 、溝形成加工時においては、研磨布中心付近では溝と溝との間に挟まれた研磨布 の幅が狭くなることにより発生する研磨布のよじれゃ定盤からの剥がれが、溝深さが 浅く形成されていることにより発生しなくなり、さらに溝の放射状パターンの中央部で 溝と溝との重なり合う交点が基板直下に存在しないものであるため、基板に接触する 溝部分でのバリ発生を防ぐことができる。その結果、ノ リによって基板表面がキズつく ことのない高品位の状態で研磨することが可能な研磨布とすることができる。このよう な溝が形成された研磨布は特に、研磨布中心部の切り抜きがない枚葉式の CMP用 研磨布として使用されると好適である。このとき、溝と溝のなす角度が 5° を超えた場 合には、研磨布外周部カゝら中心までの溝深さを一定とする溝加工方法で溝を形成し ても、研磨定盤中心付近で研磨布の定盤からの剥がれやよじれ、ノ リの発生がない ので問題ないが、溝と溝のなす角度が 5° 以下であれば、研磨定盤中心付近で研磨 布の定盤力 の剥がれやよじれ、ノ リの発生があり、ゥエーハにキズ等の影響を与え る可能性があるので、本発明の研磨布を用いることが好ましい。もちろん溝と溝のな す角度が 5° を超えた場合でも、前述のように、研磨する基板よりも中心側に位置す る溝部分の溝深さが基板直下となる溝部分の溝深さより浅くなるように形成した研磨 布を用いてもよい。
[0021] この場合、前記溝は溝幅が一定であり、溝と溝とのなす角度が下記数式 1で得られ る数値を越えるように形成されたものであることが好ま 、。
(数式 1)
溝と溝のなす角度 = 2 X sin"1 (溝幅 Z (2 X (研磨布中心から基板中心までの距離 基板半径）
[0022] 溝と溝のなす角が数式 1で得られる数値以下の角度で溝を形成すると、溝同士の 重なりあった部分が研磨する基板直下に位置することとなる。基板直下に溝と溝の重 なり部分が存在すると、放射状溝に挟まれた研磨布の三角状端部も基板直下に存 在すること〖こなる。この三角状端部は溝加工中に定盤からの剥がれやよじれ、ノ リが 発生しやすぐそれらが発生した場合には、研磨加工を行なうと基板表面に研磨キズ を発生させることとなる。しかし、前記角度を超えた溝が形成されたものであれば、溝 の重なり部分が基板直下に位置しな ヽものとできるので、その様な研磨キズが発生し ないようにできる。
[0023] また、前記溝は溝幅が 2. Omm以下のものであることが好ましい。
このように、溝幅が 2. Omm以下のものであれば、研磨布表面と溝により形成される 研磨布上の凹凸が、研磨される基板の表面に転写されてその表面に悪影響を及ぼ す可能性が低くなる。さらに溝幅が 1. 5mm以下であれば、悪影響を及ぼす可能性 がより低くなり好ましい。また、溝の中を流れる研磨剤の量をある程度確保するために は、溝幅が 0. 4mm以上あった方がより好ましい。
[0024] そして、本発明の研磨布は、不織布タイプ又はスエードタイプであることが好ましい 不織布タイプやスエードタイプの研磨布は、一般的に広く用いられており、このよう な研磨布に上記のような溝が形成されたものであれば、より表面平坦度の高！、基板 や膜厚均一性の高い SOIゥエーハを製造できる研磨布を簡単に提供できる。
[0025] さらに本発明では、上記のような溝が形成された研磨布を用いて基板を研磨するこ とを特徴とする基板の製造方法が提供される。
上記のような溝が形成された研磨布を用いて基板を研磨する製造方法であれば、 基板と研磨布の間に必要な量の研磨剤が供給されて均一な研磨ができるので、より 表面平坦度の高 、基板や膜厚均一性の高 、SOIゥエーハを製造することが可能で ある。また、剥がれやよじれ、ノ リが発生しない研磨布により基板を研磨できるので、 表面に研磨キズを発生させずに基板を製造できる。
[0026] この場合、前記研磨する基板として、シリコン単結晶ゥエーハ又は SOIゥエーハを用 、ることが好まし!/、。
半導体装置形成のため、シリコン単結晶ゥエーハは高い表面平坦度を必要とし、ま た、 SOIゥエーハはそのシリコン活性層の膜厚均一性を維持する必要があるので、こ のような製造方法によれば、シリコン単結晶ゥエーハの高い表面平坦度や SOIゥエー ハのシリコン活性層における膜厚均一性の要求に好適に応えることができる。また、 表面に研磨キズが発生することもなく好まし 、。
[0027] また、本発明は、基板を研磨するために用いられる研磨布の表面に溝を形成する 方法であって、該溝を、放射状のパターンを有するように形成し、この時、前記溝のう ち、前記基板の直下に存在する全ての溝部分の総体積を平均した値 (基板直下部 における溝体積の総和の平均値） 1 (基板直下部における溝体積の総和の平均値
(mm3) Z基板の面積 (mm2) )で表したとき 0. 06以上かつ 0. 23以下の関係を満た すように形成することを特徴とする研磨布の加工方法を提供する。
[0028] このように、基板研磨用研磨布表面に放射状に形成する溝を、該溝のうち前記基 板の直下に存在する全ての溝部分の総体積を平均した値が基板の面積に対して上 記のように 0. 06以上の関係を満たすように形成すれば、基板面積の絶対値にかか わらず、研磨時に基板と研磨布の間に溝を介して必要な量の研磨剤が供給されるの で、表面平坦度の高い基板、もしくは膜厚均一性の高い SOIゥエーハが製造可能で ありかつ、 0. 23以下の関係を満たすように形成すれば、研磨キズを発生させることの な 、研磨布をカ卩ェすることができる。
[0029] また、本発明は、基板を研磨するために用いられる研磨布の表面に溝を形成する 方法であって、該溝を、放射状のパターンを有するように形成し、この時、前記基板よ りも中心側に位置する溝部分の溝深さが前記基板直下となる溝部分の溝深さより浅く なるとともに、前記溝の放射状パターンの中央部で溝と溝とが重なり合う交点が前記 基板直下に存在しな！ヽように形成することを特徴とする研磨布の加工方法を提供す る。
[0030] このように、前記溝を、前記基板よりも中心側に位置する溝部分の溝深さが前記基 板直下となる溝部分の溝深さより浅くなるよう形成すれば、研磨時においては基板直 下には研磨剤が必要量供給される上、溝形成加工時においては、研磨布中心付近 では溝と溝との間に挟まれた研磨布の幅が狭くなることにより発生する研磨布のよじ れゃ定盤力 の剥がれが、溝深さを浅く加工することによりなくなり、さらにこれととも に溝の放射状パターンの中央部で溝と溝とが重なり合う交点が基板直下に存在しな いようにするため、基板に接触する溝部分でのノ リの発生を防ぐことができる。その結 果、ノ リによって基板表面がキズつくことのない高品位の状態で研磨することが可能 な研磨布を加工することができる。このような溝加工は特に、研磨布中心部の切り抜 きがない枚葉式の CMP用研磨布を加工する際に好適である。このとき、前記と同じ 理由で、溝と溝のなす角度が 5° 以下となるように形成する場合は、研磨定盤中心付 近で研磨布の定盤からの剥がれやよじれ、ノ リが発生し、ゥエーハにキズ等の影響を 与える可能性があるので、本発明の加工方法を用いることが好ましい。もちろん溝と 溝のなす角度が 5° を超えた場合でも、本発明に従い、研磨する基板よりも中心側に 位置する溝部分の溝深さが基板直下となる溝部分の溝深さより浅くなるように研磨布 をカロ工してもよ ヽ。
[0031] この場合、前記溝を、溝と溝とのなす角度が下記数式 1で得られる数値を越えるよう に形成することが好ましい。
(数式 1)
溝と溝のなす角度 = 2 X sin"1 (溝幅 Z (2 X (研磨布中心から基板中心までの距離 基板半径)））
[0032] 溝と溝のなす角が数式 1で得られる数値以下の角度で溝を形成すると、溝同士の 重なりあった部分が研磨する基板直下に位置することとなる。基板直下に溝と溝の重 なり部分が存在すると、放射状溝に挟まれた研磨布の三角状端部も基板直下に存 在すること〖こなる。この三角状端部は溝加工中に定盤からの剥がれやよじれ、バリが 発生しやすぐそれらが発生した場合には、研磨加工を行なうと基板表面に研磨キズ を発生させることとなる。そこで前記角度を超えるように溝を形成すれば、溝の重なり 部分が基板直下に位置しな 、ので、その様な研磨キズが発生しな 、ような研磨布を カロェできる。
[0033] また、前記溝を、溝幅が 2. Omm以下となるように形成することが好ま 、。
このように、溝幅が 2. Omm以下となるように溝を形成すれば、研磨布表面と溝によ り形成される研磨布上の凹凸が研磨される基板の表面に転写されてその表面に悪影 響を及ぼす可能性が低くなる。さらに溝幅が 1. 5mm以下であれば、悪影響を及ぼ す可能性がより低くなり好ましい。また、溝の中を流れる研磨剤の量をある程度確保 するためには、溝幅が 0. 4mm以上となるように溝を形成するのがより好ましい。
[0034] また、前記研磨布は不織布タイプ又はスエードタイプであることが好ましい。
不織布タイプやスエードタイプの研磨布は、一般的に広く用いられており、このよう な研磨布に上記のような溝を形成することにより、より表面平坦度の高い基板や膜厚 均一性の高い SOIゥヱーハを製造できる研磨布を簡単にカ卩ェできる。
[0035] さらに本発明では、上記のような方法により加工された研磨布を用いて基板を研磨 することを特徴とする基板の製造方法が提供される。
上記のような方法により加工された研磨布を用いて基板を研磨する製造方法であ れば、基板と研磨布の間に必要な量の研磨剤が供給されて均一な研磨ができるので 、より表面平坦度の高 、基板や膜厚均一性の高 、SOIゥヱーハを製造することが可 能である。また、剥がれやよじれ、ノ リが発生しない研磨布により基板を研磨できるの で、表面に研磨キズを発生させずに基板を製造できる。
[0036] この場合、前記研磨する基板として、シリコン単結晶ゥエーハ又は SOIゥエーハを用 、ることが好まし!/、。
半導体装置形成のため、シリコン単結晶ゥエーハは高い表面平坦度を必要とし、ま た、 SOIゥエーハはそのシリコン活性層の膜厚均一性を維持する必要があるので、こ のような製造方法によれば、シリコン単結晶ゥエーハの高い表面平坦度や SOIゥエー ハのシリコン活性層における膜厚均一性の要求に好適に応えることができる。また、 表面に研磨キズが発生することもなく好まし 、。
[0037] 本発明の研磨布であれば、表面平坦度の高い基板、もしくは膜厚均一性の高い S OIゥエーハが製造可能な研磨布とすることができ、さらに、基板表面に研磨キズがつ かない研磨布とできる。これは特に、研磨布中心部の切り抜きがない枚葉式の CMP 用研磨布の場合において、その効果が大きい。
また、本発明の研磨布の加工方法であれば、表面平坦度の高い基板、もしくは膜 厚均一性の高い SOIゥエーハが製造可能な研磨布を加工することができ、さらに、基 板表面に研磨キズがっかない研磨布をカ卩ェすることができる。
そして、本発明の基板の製造方法であれば、より表面平坦度の高い基板や膜厚均 一性の高い SOIゥエーハを製造することが可能である。また、剥がれやよじれ、バリが 発生しない研磨布により基板を研磨できるので、表面に研磨キズを発生させずに基 板を製造できる。
図面の簡単な説明
[0038] [図 1]本発明に従う研磨布の加工方法を説明する概略図である。
[図 2]本発明に従う研磨布の概略図である。
[図 3]従来の研磨布による半導体基板の研磨の概略図である。
圆 4]研磨布表面に形成された溝の断面斜視図である。
[図 5]ゥ ーハ直下の溝部分を示す概略図である。
[図 6]研磨布表面に形成された溝とその溝体積を示す断面斜視図である。
[図 7]研磨定盤回転によるゥ ーハ直下における溝体積部分の総和の変化を示すグ ラフである（ゥヱーハが直径 300mmの場合)。
[図 8]研磨布表面に形成された溝とその溝面積を示す断面斜視図である。
[図 9]研磨定盤回転によるゥ ーハ直下における溝面積部分の総和の変化を示すグ ラブである（ゥエーハが直径 300mmの場合)。
[図 10]溝と溝の交点の位置を示す概略図であり、 (a)は溝と溝の間の角度が数式 1よ り大きい場合、 (b)は溝と溝の間の角度が数式 1以下の場合である。
発明を実施するための最良の形態
[0039] 以下では、本発明の実施の形態について、基板としてシリコン単結晶ゥヱーハゃ S OIゥヱーハを研磨する場合を例として説明するが、本発明はこれに限定されるもので はない。
[0040] 前述のように、研磨布に放射状の溝を形成した場合、遠心力の分散による研磨剤 の流動性の低下や基板直下の溝部での研磨剤の分流、および研磨リングの発生が 起こらないため、格子状や同心円状等の他の溝形状に比べ良好な研磨が期待でき る。し力しながら、放射状の溝を形成した研磨布には以下の問題点があった。
[0041] 通常、放射状の溝は、溝と溝の成す角度を一定にして研磨布上に形成される。 CM P装置などのような片面研磨装置の定盤に、このような放射状溝付き研磨布を貼り付 けてシリコン単結晶ゥエーハゃ SOIゥエーハを研磨する場合、該ゥエーハは研磨布中 心から一定の距離にある研磨ヘッドの押圧リングによって保持されるため、ゥエーハ 中心と研磨布中心の距離は一定となる。そのため、ゥエーハの直径が異なるとゥエー ハ直下に存在する溝本数も異なることになり、溝を介してゥヱーハと研磨布の間に供 給される研磨剤の量に差が出てくる。したがって、同じ研磨装置、同じ研磨布、同じ 研磨条件で研磨を行っても、研磨するゥ ーハの直径が異なると、最終的なゥ ーハ 表面の平坦度に差が出ることがある。
[0042] 一方、放射状の溝を形成するには例えば溝入れ工具で研磨布に溝入れ加工を行 うが、この際、溝本数が多くなると、研磨布中心付近では溝と溝の間に存在する研磨 布の幅が狭くなつてしまうため、溝入れ加工中に研磨布が定盤カゝら剥がれたり、よじ れたりして正確な溝入れができなくなると同時に、形成された溝端面にバリが発生す ることがある。このノ リが研磨中にゥヱーハ表面と接触すると、該表面にキズが発生し ゥ ーハ品質に重大な悪影響を及ぼすことがある。これは、特に枚葉式の CMP装置 などで使用される中心部を切り取らない研磨布の場合に発生する問題である。
[0043] このため、前述したように、例えば特開 2002— 100592号公報では、扇状の研磨布 片を定盤表面に貼り付けて製造した放射状溝付き研磨布が開示されている。確かに この方法では研磨布に溝を形成する必要はな 、ので剥がれ、よじれやバリが発生し ないものの、ひとつひとつの研磨布片の表面高さをそろえねばならず、また一定の幅 を持った溝を形成するために定盤への貼り付けにも精度が必要となるので、実際に はシリコン単結晶ゥヱーハ表面の平坦度を高く研磨したり、 SOIゥヱーハの膜厚均一 性を高く保ちながら研磨することは困難である。
[0044] 本発明者らは、研磨布に放射状の溝を形成して様々な直径のシリコン単結晶ゥェ ーハゃ SOIゥエーハを研磨して実験を行い、放射状溝の体積とシリコン単結晶ゥエー ハゃ SOIゥエーハの面積との間に特別な関係があることを見出して本発明を完成さ せた。また、研磨布に様々な条件で溝を形成する実験を行い、溝を形成する際、定 盤中心付近で溝に挟まれた研磨布の幅が小さくなつても研磨布のよじれゃ定盤から の剥がれがない溝形成方法を見出し、本発明を完成させた。 [0045] 以下では、本発明の実施形態について図を用いて具体的に説明するが、本発明 はこれらに限定されるものではない。
図 1は、本発明に従う研磨布の加工方法を説明する概略図である。
まず、加工前に、研磨する所定のシリコン単結晶ゥ ーハゃ SOIゥ ーハ（以下、単 にゥエーハと記載する場合がある）に対して、研磨布に形成する溝が、放射状パター ンを有し、ゥヱーハ直下に存在する全ての溝部分の総体積を平均した値 (ゥヱーハ直 下部における溝体積の総和の平均値)をゥヱーハ面積で割った数値が 0. 06以上か つ 0. 23以下の関係を満たし、さらに溝幅が 2. Omm以下の所望の値で、ゥヱーハ半 径、研磨布中心力 ゥヱーハ中心までの距離及び溝幅から、溝同士の重なりがゥヱ ーハ直下に入り込まないような溝と溝のなす角度を算出する。このようにして、溝と溝 のなす角度が前記求めた角度以上の角度で、前記関係を満たす溝体積である形成 すべき溝を決定する。
[0046] ここで、上述したゥヱーハ直下部における溝体積の総和の平均値について、さらに 詳しく説明する。溝体積とは、図 6に示すように、研磨布 5に形成される溝 6の体積 4 のことである。溝体積 4のうち、ゥエーハの直下に存在する溝部分（図 5参照）を全て 加算することにより、ゥヱーハ直下部における溝体積の総和を求める。このゥヱーハ 直下部における溝体積の総和は、図 7に示すように、研磨布を貼り付けた研磨定盤 の回転による溝の回転角（移動角）に応じてある周期をもって変化する。この一周期 の間の溝体積の総和の平均値が、ゥ ーハ直下部における溝体積の総和の平均値 となる。これとシリコン単結晶ゥ ーハ表面の面内平坦度や SOIゥ ーハの膜厚均一 性との関係を本発明者が調査したところ、上記のような関係があれば、基板面積の絶 対値にかかわらず、研磨キズを発生させずにシリコン単結晶ゥ ーハ表面の面内平 坦度ゃ SOIゥエーハの膜厚均一性を良好に保てることが判明した。
[0047] なお、研磨布は、研磨時にシリコン単結晶ゥヱーハ、または SOIゥヱーハに付与さ れる荷重によって圧縮される。そのため、ゥヱーハ直下における溝体積の総和も変化 する可能性がある。ゥエーハ直下に存在する溝部分 (図 5中の符号 8の領域)の溝面 積（図 8の符号 16で示される領域)の総和は図 9に示されるように、研磨定盤の回転 により周期的に変化する。ゥ ーハの主表面（図 5の符号 9の領域)からゥ ーハ直下 に存在する溝部分 (図 5中の符号 8の領域)を差し引 、た領域が、ゥ ーハに付与さ れる荷重を受けることになる力 上記のように、ゥ ーハ直下溝部分の溝面積の総和 は周期的に変化するため、荷重を受けるゥ ーハ領域の面積も周期的に変化し、そ れにつれて圧縮されるゥエーハ直下の溝体積も周期的に変化する。以上のことから、 ゥ ーハ直下部における真の溝体積を算出するには、非常に煩雑な作業が必要で あるが、本発明者の実験により、研磨布が圧縮される前の段階において、ゥ ーハ直 下部における溝体積の総和の平均値がゥ ーハの面積と上述の関係にあれば、シリ コン単結晶ゥエーハの表面平坦度や SOIゥエーハの膜厚均一性が良好に保てること が半 lj明した。
[0048] このとき、前述した溝と溝のなす角度は、下記数式 1
(数式 1)
溝と溝のなす角度 = 2 X sin"1 (溝幅 Z (2 X (研磨布中心からゥ ーハ中心までの距 離—ゥエーハ半径)））
で与えられる角度よりも大きくすることが好ましい。溝と溝とのなす角度が前記数式 1 で与えられる角度より大きければ、図 10 (a)に示されるとおり、溝 6と溝 6'が重なり合 う交点 7がゥエーハ 9の外側に位置することとなるので問題ないが、前記数式 1で与え られる角度以下であれば、交点 7は、図 10 (b)に示されるとおり、ゥ ーハ 9の直下に 位置することになる。この交点付近の研磨布は、両側力 溝加工されるため、研磨布 が剥がれたり、よれたりして研磨布自体の平坦度が保てない可能性があり、そのよう な状態が研磨によってゥ ーハ表面に転写すると、シリコン単結晶ゥ ーハの表面平 坦度が悪ィ匕したり、 SOIゥエーハの膜厚均一性が保てない可能性が出てくる。また、 このような研磨布の剥がれやよれにより、溝形成部分にノ リが発生する可能性が出て くる。バリが発生すると、研磨中にシリコン単結晶ゥエーハゃ SOIゥエーハの表面にキ ズをつける可能性がある。したがって、溝と溝の間の角度は、上記数式 1で与えられ る角度よりも大き 、ことが好ま 、。
[0049] 上記数式において、溝幅は研磨布中心力 ゥ ーハ中心までの距離と研磨するゥ エーハの半径によって任意に決定される力 前記のように 2. Omm以下であることが 好ましい。溝幅が大きくなると、研磨布表面と溝によって形成される研磨布上の凹凸 1S 研磨されるゥ ーハの表面に転写されやすくなり、シリコン単結晶ゥ ーハの表面 平坦度や SOIゥエーハの膜厚均一性に悪影響を及ぼす可能性が高くなる。溝幅が 2 . Omm以下であれば、ゥヱーハに接触する平坦な研磨布表面の方力 ゥヱーハに接 触する溝よりもはるかに大きいため、研磨布上の凹凸が、研磨されるゥ ーハの表面 に悪影響を及ぼす可能性が低くなる。なお、溝幅が 1. 5mm以下であれば、研磨さ れるゥヱーハの表面に悪影響を及ぼす可能性がより低くなり、より好ましい。さらに、 溝の中を流れる研磨剤の量をある程度確保するためには、溝幅が 0. 4mm以上あつ た方がより好ましい。
[0050] 本発明の研磨布の材質は、シリコン等の基板研磨に通常用いられるものであれば よい、例えば、発泡性ポリウレタンであれば、その発泡密度、発泡サイズなどによらず 用いることが出来るし、スエードタイプのポリウレタン、ポリエステル製不織布であって もよい。特に、不織布タイプの研磨布であれば、高い表面平坦度が求められるシリコ ン単結晶ゥエーハの研磨に好適に用いることができる。また、スエードタイプの研磨布 であれば、高い膜厚均一性が求められる SOIゥエーハの研磨に好適に用いることが できる。
[0051] 上記のようにして形成すべき溝の溝体積、溝間角度、溝幅、溝深さ等が決定された ら、溝を形成するために、研磨布を従来の溝形成装置に固定し、溝形成治具を用い て研磨布に溝入れ加工を行う。具体的な加工手順の一例を、図 1を用いて説明する 。 Cは研磨布中心、 Aは溝形成前の研磨布表面をそれぞれ示す。まず治具の先端を 研磨布表面 Aに接触させてその高さを原点とする。次に冶具を一旦研磨布外周側の 研磨布の存在しな ヽ位置まで移動させた後、溝形成治具の先端を所望の溝深さとな る Bの高さまで下降させる。そして研磨布外周から研磨布中心方向へ溝形成治具を 切り込ませて溝形成を行う。このとき形成される B面は溝の底にあたり、最初は一定の 深さで形成される。この一定深さの溝加工は研磨布外周から少なくともゥヱーハ研磨 時にゥエーハの直下に入り込む溝部分まで、すなわち研磨布中心側のゥエーハ端面 の位置まで行われ、それより中心側の溝にっ 、ては溝深さを浅くしてカ卩ェする。
[0052] この場合の浅い溝の形成方法としては、研磨布外周縁部からゥエーハ直下に入り 込む溝位置まで一定深さの溝を形成し、そのまま溝深さを浅くしながら加工を続け、 所望の溝深さになったら研磨布中心まで一定の溝深さで溝を形成するとよ ヽ。図 1に 示す例では、基板直下に入り込む溝部分より外側の溝を形成した後、溝形成加工を 研磨布中心側に向けて溝深さを浅くしながら続け、溝深さが Dになった時点で溝形 成治具の上方向への送りを止め、その後は一定深さの溝を研磨布中心まで形成す る。 D面は研磨布中心側に形成される浅い溝の底面を示す。尚、溝形状は研磨剤を 研磨中の基板直下へ必要量だけ流せる形であれば 、ずれの形状でもよ 、。例えば、 底が V字形の V字溝でもよいし、底が U字形の U字溝でもよい。溝深さに関しては、 少なくとも研磨布外周から研磨布中心側の基板端面までの溝部分については 0. 5 一 2mm程度が好ましぐそれより中心側の溝部分については、浅い溝にする場合に は 0. 5mm程度以下であることが好ましい。
[0053] また、このようなカ卩ェは、上記のような手動による加工の他に、機械による加工でも よい。機械加工による溝形成の場合、回転する超硬製リーマーを研磨布外周側面か ら研磨布に接触させ、研磨布中心に向力つてカ卩ェすることにより行うことができる。こ のとき、ゥ ーハの研磨布中心側ゥ ーハ端面の位置より内側の溝は前記と同様に 浅く形成する必要がある。また、機械加工の場合、溝幅はほぼ 0. 1mm以上であれ ばカ卩ェ可能である力 前述と同じ理由で、溝幅が 0. 4mm以上あった方が好ましい。
[0054] また、このようなカ卩ェは、特に研磨布の中心部を切り抜かない枚葉式の CMP装置 に使用する研磨布にお 、て好適に用いられる。研磨布の中心部を切り抜かな 、場合 、回転中心近くの研磨布は、溝が重なり合うかたちになるため、何度も溝形成治具で 切削されることになる。そのため、溝と溝の間に存在する研磨布の幅は極端に狭くな る。そのような幅の狭い研磨布が形成される過程において、溝深さを深くして切削を 行うと、研磨布自体がよじれて平坦度が保てなくなることがある。また、このような研磨 布のよじれが切削中に発生すると溝部にバリが発生することがある。この場合、溝深 さを浅くして溝を形成してやれば、研磨布のよじれが小さくなり、バリの発生も少なくな るので好適である。
[0055] なお、研磨布に形成される溝は、研磨布外周縁部から研磨布中心まで途切れるこ となく形成されることが好ましい。研磨布中心から形成された溝が、ゥエーハ直下に入 り込む研磨布位置までしか形成されない場合、ゥエーハ直下の溝終端部には溝形成 によるバリが発生することがあり、発生したバリはゥエーハの研磨面にキズを発生させ る可能性がある。
また、上記のような一定深さの溝を形成する過程において、溝深さの一定値を途中 で変更することは可能であるが、急激に切り込み深さを大きくすると、溝部にバリの発 生する可能性があるので、一定深さの溝を形成する場合には、溝の深さを変更しな い方が好ましい。
[0056] なお、例えば直径 300mmのゥヱーハを研磨する装置で直径 200mmのゥヱーハを 研磨する際には、溝と溝のなす角度が 5° を越えることがある。溝と溝のなす角度が 5 ° を越えるものであれば、溝の間に存在する研磨布に溝加工に伴う剥がれやバリの 発生がないため、形成する溝の深さを研磨布外周から中心まで一定とし、溝体積とゥ エーハ面積との関係にのみ留意して溝形成を行うことができる。もちろん、前述のよう に、研磨布外周から研磨布中心側のゥヱーハ端面の位置まで所定溝深さで加工を 行い、それより中心側は溝深さを浅くして加工してもよい。
[0057] このようにして 1本目の溝を形成後、決定された溝間角度だけ研磨布を回転させ、 同様に 2本目の溝を形成する。この作業を繰り返すことにより、所望の溝角度で所望 の形状を持った溝が研磨布上に放射状に形成される。この溝は、溝の放射状パター ンの中央部で溝と溝とが重なり合う交点がゥ ーハ直下に存在しないように形成され る。このようにしてカ卩ェされた研磨布を図 2に示す。この研磨布 20は、好ましくは不織 布タイプ又はスエードタイプであり、溝 21が放射状のパターンで形成されており、力 つ（ゥエーハ直下部における溝体積の総和の平均値 (mm3) Zゥエーハの面積 (mm2 ) )が 0. 06以上かつ 0. 23以下のものであり、また、該溝 21は、研磨布外周から研磨 布中心側のゥ ーハ端面の位置までは所定溝深さであり、それより中心側は溝深さ が浅いものである。そして、溝 21の放射状パターンの中央部で溝と溝との重なり合う 交点がゥエーハ直下に存在しないものである。また、溝 21の溝幅は好ましくは 2. Om m以下であり、さらに好ましくは 0. 4mm以上である。そして、好ましくは溝と溝とのな す角度が、
(数式 1)
溝と溝のなす角度 = 2 X sin"1 (溝幅 Z (2 X (研磨布中心からゥ ーハ中心までの距 離—ゥエーハ半径）
で得られる数値を超えるように形成されたものである。
そして、本発明の研磨布又は本発明の加工方法で加工された研磨布を研磨装置 の定盤に貼り付け、ゥ ーハを研磨することにより、表面平坦度の精度が高くキズもな V、ゥエーハを製造することができる。特に研磨するゥエーハがシリコン単結晶ゥエーハ であれば表面平坦度が高いものが製造できるし、 SOIゥヱーハであればシリコン活性 層の膜厚均一性が高いものが製造できる。
このように、本発明における（ゥ ーハ直下部における溝体積の総和の平均値 Zゥ エーハの面積)の関係および溝深さの関係は、個々に満足するものとすることでも十 分に効果があるが、同時に満足するものとすれば、一層平坦度の良好な基板の研磨 を行うことができるものとなる。
[0058] 以下に本発明の実施例及び比較例をあげてさらに具体的に説明する力 本発明 はこれらに限定されるものではない。
(実施例 1)
研磨布中心と研磨するゥ ーハ中心との距離を 200mm、研磨するゥ ーハを直径 300mmの SOIゥエーノ、、溝形状を V字溝、研磨布外周から研磨布中心側のゥエー ハ端面位置までの溝深さを 1. 5mm、研磨布中心側のゥヱーハ端面位置カゝら研磨布 中心までの溝深さ一定部分の溝深さを 0. 5mm,溝幅を 2. Ommとし、溝と溝のなす 角度を 4° 、溝本数を 90本として本発明の方法でポリウレタン製のスエードタイプの 研磨布に溝を形成した。このとき、 SOIゥエーハ直下部における溝体積の総和を平均 した値を SOI面積で割った値は 0. 117であった。このような研磨布を研磨装置の定 盤に貼り付け、直径 300mmの SOIゥエーハを研磨したところ、そのシリコン活性層の 膜厚均一性を示す指標である SOI膜厚レンジは 4. 21nmであった。なお、ここで SO I膜厚レンジとは、シリコン活性層の最大膜厚と最小膜厚の差である。また、研磨され た SOIゥエーハ表面にキズ等の発生はな力つた。
[0059] (実施例 2)
研磨布中心と研磨するゥエーハ中心との距離を 200mm、溝と溝のなす角度を 12 ° 、溝形状を U字溝、溝幅を 2. Omm,溝本数を 30本として溝をポリウレタン製研磨 布に形成した。この研磨布では溝と溝のなす角度が大きいため、研磨布外周端面位 置から研磨布中心までの溝深さを 1. 5mmで一定とした。研磨するゥエーハを直径 2 00mmの SOIゥエーハとしたとき、ゥエーハ直下部における溝体積の総和を平均した 値を SOIゥエーハ面積で割った値は 0. 065であった。このような研磨布を研磨装置 の定盤に貼り付け、直径 200mmの SOIゥヱーハを研磨したところ、その SOI膜厚レ ンジは 4. 87nmであった。また研磨された SOIゥエーハ表面にキズはなかった。
[0060] (比較例 1)
研磨布中心と研磨するゥエーハ中心との距離を 200mm、溝と溝のなす角度を 15 ° 、溝形状を U字溝、溝幅を 2. Omm,溝本数を 24本として溝をポリウレタン製研磨 布に形成した。この研磨布では溝と溝のなす角度が大きいため、研磨布外周端面位 置から研磨布中心までの溝深さを 1. 5mmで一定とした。研磨するゥエーハを直径 3 00mmの SOIゥエーハとしたとき、ゥエーハ直下部における溝体積の総和を平均した 値を SOIゥエーハ面積で割った値は 0. 041であった。このような研磨布を研磨装置 の定盤に貼り付け、直径 300mmの SOIゥヱーハを研磨したところ、その SOI膜厚レ ンジは 6. OOnmであった。また研磨された SOIゥエーハ表面にキズはなかった。
[0061] (比較例 2)
研磨布中心と研磨するゥ ーハ中心との距離を 200mm、研磨するゥ ーハを直径 300mmの SOIゥエーノ、、溝形状を V字溝、研磨布外周から研磨布中心側のゥエー ハ端面位置までの溝深さを 1. 5mm、研磨布中心側のゥヱーハ端面位置カゝら研磨布 中心までの溝深さ一定部分の溝深さを 0. 5mm,溝幅を 2. Ommとし、溝と溝のなす 角度を 2° 、溝本数を 180本とし、ポリウレタン製研磨布に溝を形成した。このとき SO Iゥエーハ直下部における溝体積の総和を平均した値を SOI面積で割った値は 0. 2 34であった。このような研磨布を研磨装置の定盤に貼り付け、直径 300mmの SOW エーハを研磨したところ、溝の重なり部分がゥエーハ直下に入り込んでしまい、研磨さ れた SOIゥエーハ表面にキズが発生してしまった。
[0062] なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単な る例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一 な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技 術的範囲に包含される。
[0063] 例えば、実施例及び比較例として SOIゥエーハについて例示した力 シリコン単結 晶ゥエーハであってもよぐまたゥエーハの直径に関しては 200mmと 300mmのもの につ 、て例示した力 それ以上であっても以下であってもよ 、。
また、使用する研磨布は、ゥ ーハ表面に発生するキズが防止できるのであれば、 少なくともその表面が発泡ウレタン製、あるいは、無発泡のエポキシ榭脂、アクリル榭 脂、ポリエステル榭脂、塩化ビュル榭脂、及びポリカーボネート榭脂製の研磨布であ つてもよい。
産業上の利用可能性
[0064] 本発明はシリコン単結晶ゥヱーハをはじめとする基板の研磨に使用する研磨布及 びそのような研磨布の溝形成工程並びに基板の製造に使用できる。

Claims

請求の範囲
[1] 基板を研磨するために用いられる研磨布であって、該研磨布の表面に放射状のパ ターンを有する溝が形成されており、該溝のうち、前記基板の直下に存在する全ての 溝部分の総体積を平均した値 (基板直下部における溝体積の総和の平均値)が、 ( 基板直下部における溝体積の総和の平均値 (mm3) Z基板の面積 (mm2) )で表した とき 0. 06以上かつ 0. 23以下のものであることを特徴とする研磨布。
[2] 基板を研磨するために用いられる研磨布であって、該研磨布の表面に放射状のパ ターンを有する溝が形成されており、該溝は、前記基板よりも中心側に位置する溝部 分の溝深さが前記基板直下に存在する溝部分の溝深さより浅く形成されたものであ り、前記溝の放射状パターンの中央部で溝と溝との重なり合う交点が前記基板直下 に存在しな 、ものであることを特徴とする研磨布。
[3] 前記溝は溝幅が一定であり、溝と溝とのなす角度が下記数式 1で得られる数値を越 えるように形成されたものであることを特徴とする請求項 1又は請求項 2に記載された 研磨布。
(数式 1)
溝と溝のなす角度 = 2 X sin"1 (溝幅 Z (2 X (研磨布中心から基板中心までの距離 基板半径）
[4] 前記溝は溝幅が 2. Omm以下のものであることを特徴とする請求項 1乃至請求項 3 の!、ずれか一項に記載された研磨布。
[5] 前記研磨布は不織布タイプ又はスエードタイプであることを特徴とする請求項 1乃 至請求項 4の ヽずれか一項に記載された研磨布。
[6] 請求項 1乃至請求項 5の 、ずれか一項に記載された研磨布を用いて基板を研磨す ることを特徴とする基板の製造方法。
[7] 前記研磨する基板として、シリコン単結晶ゥエーハ又は SOIゥエーハを用いることを 特徴とする請求項 6に記載の基板の製造方法。
[8] 基板を研磨するために用いられる研磨布の表面に溝を形成する方法であって、該 溝を、放射状のパターンを有するように形成し、この時、前記溝のうち、前記基板の 直下に存在する全ての溝部分の総体積を平均した値 (基板直下部における溝体積 の総和の平均値）が、（基板直下部における溝体積の総和の平均値 (mm3) Z基板 の面積 (mm2) )で表したとき 0. 06以上かつ 0. 23以下の関係を満たすように形成す ることを特徴とする研磨布の加工方法。
[9] 基板を研磨するために用いられる研磨布の表面に溝を形成する方法であって、該 溝を、放射状のパターンを有するように形成し、この時、前記基板よりも中心側に位 置する溝部分の溝深さが前記基板直下となる溝部分の溝深さより浅くなるとともに、 前記溝の放射状パターンの中央部で溝と溝とが重なり合う交点が前記基板直下に存 在しな!、ように形成することを特徴とする研磨布の加工方法。
[10] 前記溝を、溝と溝とのなす角度が下記数式 1で得られる数値を越えるように形成す ることを特徴とする請求項 8又は請求項 9のいずれか一項に記載された研磨布の加 ェ方法。
(数式 1)
溝と溝のなす角度 = 2 X sin"1 (溝幅 Z (2 X (研磨布中心から基板中心までの距離 基板半径）
[11] 前記溝を、溝幅が 2. Omm以下となるように形成することを特徴とする請求項 8乃至 請求項 10のいずれか一項に記載された研磨布の加工方法。
[12] 前記研磨布は不織布タイプ又はスエードタイプであることを特徴とする請求項 8乃 至請求項 11の 、ずれか一項に記載された研磨布の加工方法。
[13] 請求項 8乃至請求項 12のいずれか一項に記載された方法により加工された研磨 布を用いて基板を研磨することを特徴とする基板の製造方法。
[14] 前記研磨する基板として、シリコン単結晶ゥエーハ又は SOIゥエーハを用いることを 特徴とする請求項 13に記載の基板の製造方法。
PCT/JP2004/013661 2003-09-26 2004-09-17 研磨布及び研磨布の加工方法並びにそれを用いた基板の製造方法 WO2005030439A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US10/573,497 US7591713B2 (en) 2003-09-26 2004-09-17 Polishing pad, method for processing polishing pad, and method for producing substrate using it
KR1020067005964A KR101128932B1 (ko) 2003-09-26 2004-09-17 연마포와 연마포의 가공방법 및 그것을 이용한 기판의제조방법
EP04773285A EP1666202A4 (en) 2003-09-26 2004-09-17 POLISHING TAG, POLISHING TREATMENT PROCESS AND THIS USING SUBSTRATE MANUFACTURING METHOD
CN2004800266353A CN1852786B (zh) 2003-09-26 2004-09-17 研磨布及其加工方法及使用该研磨布的基板的制造方法
JP2005514176A JP4449905B2 (ja) 2003-09-26 2004-09-17 研磨布及び研磨布の加工方法並びにそれを用いた基板の製造方法
US12/003,839 US7677957B2 (en) 2003-09-26 2008-01-02 Polishing apparatus, method for providing and mounting a polishing pad in a polishing apparatus, and method for producing a substrate using the polishing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003335939 2003-09-26
JP2003-335939 2003-09-26

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10573497 A-371-Of-International 2004-09-17
US12/003,839 Division US7677957B2 (en) 2003-09-26 2008-01-02 Polishing apparatus, method for providing and mounting a polishing pad in a polishing apparatus, and method for producing a substrate using the polishing apparatus

Publications (1)

Publication Number Publication Date
WO2005030439A1 true WO2005030439A1 (ja) 2005-04-07

Family

ID=34386080

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/013661 WO2005030439A1 (ja) 2003-09-26 2004-09-17 研磨布及び研磨布の加工方法並びにそれを用いた基板の製造方法

Country Status (7)

Country Link
US (2) US7591713B2 (ja)
EP (1) EP1666202A4 (ja)
JP (1) JP4449905B2 (ja)
KR (1) KR101128932B1 (ja)
CN (2) CN1852786B (ja)
TW (1) TW200512062A (ja)
WO (1) WO2005030439A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006289605A (ja) * 2005-04-12 2006-10-26 Rohm & Haas Electronic Materials Cmp Holdings Inc 半径方向の偏った研磨パッド

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9180570B2 (en) 2008-03-14 2015-11-10 Nexplanar Corporation Grooved CMP pad
TWI599447B (zh) 2013-10-18 2017-09-21 卡博特微電子公司 具有偏移同心溝槽圖樣之邊緣排除區的ｃｍｐ拋光墊

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321076A (ja) * 1994-05-24 1995-12-08 Toshiba Corp 半導体装置の製造方法と研磨装置
JPH11285963A (ja) * 1998-03-31 1999-10-19 Shin Etsu Handotai Co Ltd ウェーハ研磨用研磨布若しくは研磨定盤からなる研磨体及び該研磨体を用いたウェーハ研磨方法
JP2001121405A (ja) * 1999-10-25 2001-05-08 Matsushita Electric Ind Co Ltd 研磨パッド
JP2001212752A (ja) * 2000-02-02 2001-08-07 Nikon Corp 研磨体、研磨装置、半導体デバイス製造方法、及び半導体デバイス
JP2002343749A (ja) * 2001-05-11 2002-11-29 Ntn Corp ポリッシング定盤および研磨品製造方法
JP2003062748A (ja) * 2001-08-24 2003-03-05 Inoac Corp 研磨用パッド

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2183247Y (zh) * 1993-12-01 1994-11-23 张志强 薄型开槽砂轮
JPH11216663A (ja) * 1998-02-03 1999-08-10 Sony Corp 研磨パッド、研磨装置および研磨方法
GB2345255B (en) * 1998-12-29 2000-12-27 United Microelectronics Corp Chemical-Mechanical Polishing Pad
JP2000354952A (ja) 1999-04-05 2000-12-26 Nikon Corp 研磨部材、研磨方法、研磨装置、半導体デバイス製造方法、及び半導体デバイス
JP2000286218A (ja) 1999-03-30 2000-10-13 Nikon Corp 研磨部材、研磨装置及び研磨方法
JP2001138212A (ja) 1999-11-15 2001-05-22 Toshiro Doi 精密研磨装置
US20020068516A1 (en) * 1999-12-13 2002-06-06 Applied Materials, Inc Apparatus and method for controlled delivery of slurry to a region of a polishing device
US6241596B1 (en) * 2000-01-14 2001-06-05 Applied Materials, Inc. Method and apparatus for chemical mechanical polishing using a patterned pad
JP2002100592A (ja) 2000-09-20 2002-04-05 Rodel Nitta Co 研磨パッド
JP2002200555A (ja) 2000-12-28 2002-07-16 Ebara Corp 研磨工具および該研磨工具を具備したポリッシング装置
JP4087581B2 (ja) 2001-06-06 2008-05-21 株式会社荏原製作所 研磨装置
JP4193096B2 (ja) * 2001-11-30 2008-12-10 ニッタ・ハース株式会社 研磨パッド
US7037184B2 (en) * 2003-01-22 2006-05-02 Raytech Innovation Solutions, Llc Polishing pad for use in chemical-mechanical planarization of semiconductor wafers and method of making same
US6783436B1 (en) * 2003-04-29 2004-08-31 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Polishing pad with optimized grooves and method of forming same
US7018274B2 (en) * 2003-11-13 2006-03-28 Rohm And Haas Electronic Materials Cmp Holdings, Inc Polishing pad having slurry utilization enhancing grooves
US7125318B2 (en) * 2003-11-13 2006-10-24 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Polishing pad having a groove arrangement for reducing slurry consumption
US6843711B1 (en) * 2003-12-11 2005-01-18 Rohm And Haas Electronic Materials Cmp Holdings, Inc Chemical mechanical polishing pad having a process-dependent groove configuration

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321076A (ja) * 1994-05-24 1995-12-08 Toshiba Corp 半導体装置の製造方法と研磨装置
JPH11285963A (ja) * 1998-03-31 1999-10-19 Shin Etsu Handotai Co Ltd ウェーハ研磨用研磨布若しくは研磨定盤からなる研磨体及び該研磨体を用いたウェーハ研磨方法
JP2001121405A (ja) * 1999-10-25 2001-05-08 Matsushita Electric Ind Co Ltd 研磨パッド
JP2001212752A (ja) * 2000-02-02 2001-08-07 Nikon Corp 研磨体、研磨装置、半導体デバイス製造方法、及び半導体デバイス
JP2002343749A (ja) * 2001-05-11 2002-11-29 Ntn Corp ポリッシング定盤および研磨品製造方法
JP2003062748A (ja) * 2001-08-24 2003-03-05 Inoac Corp 研磨用パッド

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1666202A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006289605A (ja) * 2005-04-12 2006-10-26 Rohm & Haas Electronic Materials Cmp Holdings Inc 半径方向の偏った研磨パッド

Also Published As

Publication number Publication date
KR20060090237A (ko) 2006-08-10
TWI334373B (ja) 2010-12-11
US7677957B2 (en) 2010-03-16
CN1852786B (zh) 2011-01-12
US7591713B2 (en) 2009-09-22
JP4449905B2 (ja) 2010-04-14
JPWO2005030439A1 (ja) 2006-12-07
CN1852786A (zh) 2006-10-25
EP1666202A1 (en) 2006-06-07
US20070032175A1 (en) 2007-02-08
US20080139094A1 (en) 2008-06-12
CN101456165B (zh) 2011-06-15
KR101128932B1 (ko) 2012-03-27
EP1666202A4 (en) 2008-09-03
CN101456165A (zh) 2009-06-17
TW200512062A (en) 2005-04-01

Similar Documents

Publication Publication Date Title
JP3925580B2 (ja) ウェーハ加工装置および加工方法
EP0874390B1 (en) Polishing method
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
US7582221B2 (en) Wafer manufacturing method, polishing apparatus, and wafer
US6544373B2 (en) Polishing pad for a chemical mechanical polishing process
US9293318B2 (en) Semiconductor wafer manufacturing method
EP2762272B1 (en) Wafer polishing apparatus and method
JP5600867B2 (ja) 半導体ウェーハの製造方法
JP2009302409A (ja) 半導体ウェーハの製造方法
WO2005070619A1 (ja) ウエーハの研削方法及びウエーハ
CN101450512A (zh) 一种化学机械抛光方法及其专用设备以及该设备制备方法
WO2012090364A1 (ja) 磁気記録媒体用ガラス基板の製造方法
WO2005030439A1 (ja) 研磨布及び研磨布の加工方法並びにそれを用いた基板の製造方法
JPH11188590A (ja) エッジポリッシング装置
JPS63150158A (ja) 端面研削盤切込み装置
JP4781654B2 (ja) 研磨クロス及びウェーハ研磨装置
JP4681970B2 (ja) 研磨パッドおよび研磨機
JP2865250B1 (ja) シリコン半導体ウエハの製造方法
CN117798811A (zh) 一种化学机械研磨方法
EP1308243B1 (en) Polishing method
JP2002110594A (ja) ウェーハの表面研磨方法
EP1297927A2 (en) Polishing apparatus

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480026635.3

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005514176

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007032175

Country of ref document: US

Ref document number: 1020067005964

Country of ref document: KR

Ref document number: 10573497

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004773285

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004773285

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067005964

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10573497

Country of ref document: US