JP2018538691A - 堆積チャンバでエピタキシャル層を有する半導体ウエハを製造する方法、エピタキシャル層を有する半導体ウエハを製造する装置、およびエピタキシャル層を有する半導体ウエハ - Google Patents

堆積チャンバでエピタキシャル層を有する半導体ウエハを製造する方法、エピタキシャル層を有する半導体ウエハを製造する装置、およびエピタキシャル層を有する半導体ウエハ Download PDF

Info

Publication number
JP2018538691A
JP2018538691A JP2018528311A JP2018528311A JP2018538691A JP 2018538691 A JP2018538691 A JP 2018538691A JP 2018528311 A JP2018528311 A JP 2018528311A JP 2018528311 A JP2018528311 A JP 2018528311A JP 2018538691 A JP2018538691 A JP 2018538691A
Authority
JP
Japan
Prior art keywords
epitaxial layer
susceptor
semiconductor wafer
wafer
substrate wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018528311A
Other languages
English (en)
Other versions
JP6883581B2 (ja
Inventor
モース，パトリック
シャウアー，ラインハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2018538691A publication Critical patent/JP2018538691A/ja
Application granted granted Critical
Publication of JP6883581B2 publication Critical patent/JP6883581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67383—Closed carriers characterised by substrate supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

堆積チャンバでエピタキシャル層を有する半導体ウエハを製造するための方法、エピタキシャル層を有する半導体ウエハを製造するための装置、およびエピタキシャル層を有する半導体ウエハ。当該方法は、基板ウエハを基板ウエハの背面の縁部領域においてサセプタの配置区域上へ配置することと、サセプタと接触させ、サセプタおよびサセプタ上に位置する基板ウエハをロードロックチャンバから堆積チャンバへ搬送することによって、サセプタおよびサセブタ上に位置する基板ウエハを堆積チャンバへ入れることと、基板ウエハ上にエピタキシャル層を堆積することと、サセプタと接触させ、サセプタおよびエピタキシャル層を有する半導体ウエハを搬送することによって、堆積チャンバから取り出すこととを備え、前記半導体ウエハは、エピタキシャル層を堆積する過程で製造され、堆積チャンバからロードロックチャンバまでサセプタ上に位置する。

Description

本発明は、堆積チャンバでエピタキシャル層を有する半導体ウエハを製造する方法、エピタキシャル層を有する半導体ウエハを製造する装置、およびエピタキシャル層を有する半導体ウエハに関する。
エピタキシャル層を有する半導体ウエハは、通常、堆積（化学気相成長、ＣＶＤ（chemical vapor deposition））によって製造される。このような方法は、サセプタ上に基板ウエハを配置することと、高温で堆積チャンバを通って堆積ガスを伝えることとを含む。エピタキシャル層は、堆積ガスが通過する半導体ウエハの表面上に成長する。前記表面は、通常、水平に載置された基板ウエハの頂面である。慣習的な堆積システムは、個々の基板ウエハを加工するために設計される堆積チャンバの横に、少なくとも１つのロードロックチャンバを備え、エピタキシャル層の堆積前には基板ウエハがそこから堆積チャンバへ搬送され、エピタキシャル層の堆積後にはエピタキシャル層を有する半導体ウエハがそこへ搬送されて、そこでそれを冷却可能とする。搬送プロセスは、便宜上、コンピュータ制御された搬送工具を用いてなされる。このような堆積システムは、たとえばＥＰ０８００２０３Ａ２に記載されている。
ＵＳ２００８／０１１８７１２Ａ１は、２つの部品からなるサセプタが用いられる、エピタキシャル層を有する半導体ウエハを製造する方法について記載している。１つの部品は、基板ウエハを基板ウエハの背面の縁部領域において配置するための配置区域を有するリングによって形成される。他の部品は、エピタキシャル層の堆積の間にリングが位置するベースプレートによって形成される。ＵＳ６３１６３６１は、サセプタとしてベースプレートを有しないリングを設ける実施形態について記載している。
堆積チャンバでエピタキシャル層を有する半導体ウエハを製造する公知の方法は、一連の問題に直面する。これは、たとえば、基板の背面に関係する。基板ウエハの背面は、サセプタに面する基板ウエハの下面である。基板ウエハをサセプタ上に配置する過程で、基板ウエハの背面はその間リフトピン上に位置する。リフトピンは、通常、硬質で熱的に安定した材料からなり、その熱膨張挙動は基板ウエハのそれとは異なる。リフトピンの温度が基板ウエハの温度と異なる場合、たとえば先行する堆積後に基板ウエハを堆積チャンバに入れるとき、リフトピンと基板ウエハとの間の相対運動が起こり得る。それによって、基板ウエハがサセプタに対して同心位置から移動されるかもしれず、および／または、基板の背面が損傷するかもしれず、および／または、粒子の乱れが発生する。このような相対運動が起こらない場合でさえ、基板ウエハのコーティング後に、エピタキシャル層を有する半導体ウエハ上にサセプタの構造を示すトレースを検出し得る。このようなトレースは、エピタキシャル層を有する半導体ウエハの背面上もしくは前面上で、または、エピタキシャル層を有する半導体ウエハの背面上および前面上で検出されることがある。エピタキシャル層の表面は、エピタキシャル層を有する半導体ウエハの前面の表面でもある。上述の構造は、リフトピンが基板ウエハにアクセスすることを可能とする穴およびリフトピン自体を含む。これにより、生じたトレースがピンマーク欠陥として検出され得る。穴およびリフトピンが基板ウエハの下方に配置されることは、エピタキシャル層の堆積の間に基板ウエハ上の温度場に影響を及ぼす。温度場には、温度場の平均温度よりも低温および／または高温の位置があり、前記位置では、意図されたよりも少ないおよび／または相対的に多い材料が堆積されることとなる。温度場における勾配は、それらを取り囲むサセプタ材料よりも、より多くまたはより少なく熱を放散する、穴およびリフトピンによって生じる。
ＷＯ９７／１４１７９Ａ１は、リフトピンなしで行なわれる先行する半導体ウエハのためのシステムについて記載している。ベルヌーイの定理（Bernoulli principle）に従う操作工具動作が、基板ウエハまたはエピタキシャル層を有する半導体ウエハを搬送するために用いられる。それに関する欠点は、エピタキシャル層を有する半導体ウエハが縁部領域で操作工具などによって損傷することである。このような損傷が原因で、損傷箇所で半導体ウエハが割れるリスクが増加する。損傷は、操作工具とエピタキシャル層を有する半導体ウエハとの間に流れるガス流がエピタキシャル層を有する半導体ウエハの縁部を操作工具の境界に対して押すため生じる。生じた損傷は、たとえば、共焦点顕微鏡を用いる検査によって、またはＡＦＭ（原子間力顕微鏡（atomic force microscope））の顕微鏡写真上に確認され得る。ＷＯ２０１０／０１５６９４Ａ１は、たとえば、半導体ウエハの縁部を検査するための好適な装置について記載している。
ＷＯ９９／２７５７７Ａ１は、エピタキシャル層を有する半導体ウエハを上昇させるためのリフトピンを有しない２つの部品からなるサセプタユニットを備え、ベルヌーイの定理に従う操作工具動作を省略する基板搬送システムを備える、半導体ウエハを加工するための装置について記載している。サセプタユニットの外側セグメントと内側セグメントとの間には隙間がある。サセプタの前述の穴と同様の態様で、隙間は、半導体ウエハ上の温度場に妨害効果を及ぼすサセプタの構造を示す。したがって、２つの部品からなるサセプタユニットの隙間は、エピタキシャル層を有する半導体ウエハ上の周囲にトレースをもたらし、隙間を画像化することで、それは検出され得る。
様々な方法が、エピタキシャル層を有する半導体ウエハの前面および／または背面上の前述のトレースを検出するために利用可能である。たとえば、ＵＳ２０１２／０１７７２８２Ａ１およびＵＳ２０１２／０１７９４１９Ａ１に記載される検出方法は、干渉法によって得られるトポグラフィデータの評価に基づき、前記評価は、局所的特徴評価基準（ＬＦＭ（Localized Feature Metrics））とも呼ばれる。このように、エピタキシャル層を有する半導体ウエハの前面および背面のナノトポグラフィに関する局所的な等高線図が作られ得る。外形プロファイルの最大値および最小値（山部および谷部）は、前述のトレースに帰属され得る。
前述のトレースは、たとえば、レーザ光散乱に基づくデータの評価によっても検出可能である。この測定方法を用いる装置は、たとえば、ＵＳ２０１０／０１９５０９７Ａ１に記載されている。
さらに、ＳＩＲＤ（スキャニング赤外脱分極（Scanning Infra Red Depolarization））による検出も可能であり、方法は、エピタキシャル層を有する半導体ウエハの応力を測定するために用いられ得る。ＵＳ２００４／００２１０９７Ａ１は、ＳＩＲＤによる半導体ウエハ上の欠陥を検出するための方法について記載している。
本発明の下記の目的は、前述の課題から生じる。
本発明の目的は、堆積チャンバでエピタキシャル層を有する半導体ウエハを製造するための方法によって達成され、当該方法は、基板ウエハを基板ウエハの背面の縁部領域においてサセプタの配置区域上へ配置することと、
サセプタと接触させ、サセプタおよびサセプタ上に位置する基板ウエハをロードロックチャンバから堆積チャンバへ搬送することによって、サセプタおよびサセブタ上に位置する基板ウエハを堆積チャンバへ入れることと、
基板ウエハ上にエピタキシャル層を堆積することと、
サセプタと接触させ、サセプタおよびエピタキシャル層を有する半導体ウエハを搬送することによって、堆積チャンバから取り出すこととを備え、前記半導体ウエハは、エピタキシャル層を堆積する過程で製造され、堆積チャンバからロードロックチャンバまでサセプタ上に位置する。
目的は、エピタキシャル層を有する半導体ウエハを製造するための装置によってさらに達成され、当該装置は、
堆積チャンバと、
ロードロックチャンバと、
基板ウエハを基板ウエハの背面の縁部領域において配置するための配置区域を有するサセプタと、
下方からサセプタと接触することで、サセプタおよび（サセプタ上に位置する）基板ウエハ、またはエピタキシャル層を有する半導体ウエハを昇降させるリフト要素と、
サセプタおよびサセプタ上に位置する基板ウエハをロードロックチャンバから堆積チャンバへ搬送するために、および、サセプタおよびエピタキシャル層を有する半導体ウエハを搬送するために、サセプタと接触する、搬送工具とを含み、前記基板ウエハは、堆積チャンバからロードロックチャンバまでサセプタ上に位置する。
最後に、目的は、前面、背面および縁部を有するエピタキシャル層を有する半導体ウエハによって達成され、１ｍｍの縁部除外の外側において前面および背面上にはピンマーク欠陥も隙間の像を表す欠陥も検出されず、縁部には１００ｎｍより大きな深さを有する損傷は存在しない。
好ましくは、エピタキシャル層を有する半導体ウエハの縁部には、５０ｎｍより大きな深さを有する損傷は存在しない。
したがって、エピタキシャル層を有する半導体ウエハの前面および背面には、エピタキシャル層の堆積の間、半導体ウエハがリフトピンと合う穴の上方に、および／または、サセプタの隙間の上方に配置されることを示すトレースはなく、エピタキシャル層を有する半導体ウエハの縁部には、操作工具のプレッシャマークはない。
基板ウエハとサセプタとの異なる熱膨張挙動は、基板ウエハおよびサセプタが堆積温度まで加熱されるときに、基板ウエハとサセプタとの相対運動が開始されるという作用を及ぼす。しかしながら、前記相対運動はわずかであり、エピタキシャル層を有する半導体ウエハの背面上の相対運動の検出の可能性のあるトレースは、１ｍｍの縁部除外の領域内に残る、すなわち、エピタキシャル層を有する半導体ウエハの縁部から１ｍｍ以下の距離にある。
ピンマーク欠陥または隙間の像を表す欠陥は、１５ｍｍ以下の径方向の範囲および少なくとも±５ｎｍのその周辺に対する高さのずれを有する。
このような欠点の存在は、たとえば、ＫＬＡテンコール（KLA Tencor）からのウエハサイト（WaferSight）２タイプの計測システムの測定データのＬＦＭ評価によって検出可能であり、または、ＫＬＡテンコールからのサーフスキャン（Surfscan）（商標登録）ＳＰ３検査システムのヘイズマップ上で特定可能であり、または、ルドルフ・テクノロジーズ（Rudolph Technologies）からのＡＷＸ（商標登録）タイプの検査システムのナノトポグラフィマップ上もしくはＰＶＡテプラ(PVA TePla）からのシステムのＳＩＲＤマップ上で視認可能である。
図７は、積層されたナノトポグラフィマップを代表的な方法で示し、各々３つのピンマーク欠陥が見られるセットにおいて、セットのピンマーク欠陥はそれぞれの隣接物から約１２０°の径方向距離にある。
ベルヌーイの定理に従う操作工具動作によって生じたエピタキシャル層を有する半導体ウエハの縁部における損傷の存在は、たとえば、ＡＦＭによるまたは共焦点の顕微鏡による検査によって確かめられる。図８に係る顕微鏡写真は、このような損傷を示す。
本発明に係るエピタキシャル層を有する半導体ウエハは、好ましくは、単結晶シリコンからなるエピタキシャル層を有する、単結晶シリコンからなる半導体ウエハである。それは、好ましくは研磨された前面および研磨された背面を有する単結晶シリコンからなる基板ウエハ上にエピタキシャル層を堆積させることから生じる。基板ウエハは、好ましくは、その前面および背面の同時研磨によって、すなわち両面研磨（ＤＳＰ（double-side polishing））によって研磨される。エピタキシャル層を有する半導体ウエハの直径は、好ましくは２００ｍｍ以上であり、特に好ましくは３００ｍｍ以上である。
本発明はいくつかの利点を伴う。堆積チャンバにおいて、基板ウエハまたはエピタキシャル層を有する半導体ウエハを上昇させるためのリフトピンを設ける必要がなく、そのためにサセプタに必要とされる穴を設ける必要はない。サセプタに対して予想される同心位置からの基板ウエハの重大な滑り落ち（不利益な状況）が実際に起こらないようにする。本方法に従って製造されるエピタキシャル層を有する半導体ウエハは、前面、背面および縁部の特定の品質によって区別される。
特に、これらの利点は、基板ウエハおよびサセプタ、またはエピタキシャル層を有する半導体ウエハおよびサセプタが、ロードロックチャンバから堆積チャンバへ、または堆積チャンバからロードロックチャンバへ、搬送工具によって１つのユニットとして搬送されることに起因する。搬送プロセスがサセプタ上のみで行われる間、搬送工具はユニットを保持する。ユニットの搬送の間、基板ウエハまたはエピタキシャル層を有する半導体ウエハのみがサセプタと接触する。サセプタは、リングとして具現され、サセプタの内部縁部に、基板ウエハまたはエピタキシャル層を有する半導体ウエハがそのそれぞれの背面の縁部領域において位置する配置区域を有する。リングは、好ましくは、ＵＳ２００８／０１１８７１２Ａ１に記載される形態を有し、そこに記載された寸法および材料特性を有する。ベースプレート上へ堆積チャンバのリングを配置することも好ましく、この場合、リングおよびベースプレートが２つの部品からなるサセプタを形成する。ベースプレートは、好ましくは、ＵＳ２００８／０１１８７１２Ａ１に記載された寸法および材料特性を有する。
基板ウエハは、操作工具によってロードロックチャンバに配置され、この場合、それはリング上に配置され得る。リング上に配置されると、リング上に位置する基板ウエハは、搬送工具によってロードロックチャンバから堆積チャンバへ搬送される。搬送中、搬送工具はリングと接触するが、基板ウエハとは接触しない。堆積チャンバで、リングはリフトピン上へ配置され、リングと接触するが基板ウエハとは接触しないリフトピンは堆積位置へ下降される。堆積位置では、リングは、好ましくは、ベースプレート上に位置し、２つの部品からなるサセプタを形成する。
エピタキシャル層が基板ウエハ上に堆積された後、結果として生じるエピタキシャル層を有する半導体ウエハは、リフトピンによってリングとともに上昇し、搬送工具まで搬送される。リフトピンは、再びリングのみに触れ、リング上に位置するエピタキシャル層を有する半導体ウエハには触れず、搬送工具は、堆積チャンバからロードロックチャンバへのリングおよびリング上に位置するエピタキシャル層を有する半導体ウエハの搬送の間、再びリングと接触するが、エピタキシャル層を有する半導体ウエハには接触しない。堆積チャンバから取り出すプロセスの間、エピタキシャル層を有する半導体ウエハの温度は、好ましくは、６５０℃以上であり、特に好ましくは７００℃以上である。
概説された手順のため、堆積チャンバにおいて、基板ウエハまたはエピタキシャル層を有する半導体ウエハの温度とリングの温度との間の温度差は、５０℃以下であり、好ましくは２０℃以下である。
リングおよびその上に位置するエピタキシャル層を有する半導体ウエハを備えるユニットは、ロードロックチャンバで分離される。この時点では、エピタキシャル層を有する半導体ウエハは、エピタキシャル層の堆積の直後の時点でのその温度よりも著しく低い温度にある。したがって、リフトピンとの接触はあまり気にかけなくてもよい。低温であるために、エピタキシャル層を有する半導体ウエハと接触してもよい材料に関して、たとえばプラスチックなどの比較的低温でのみ安定するこのような材料も考慮され得る。このような材料はまた、通常、比較的低い硬度を有する。したがって、エピタキシャル層を有する半導体ウエハの背面は触れられるにもかかわらず機械的な損傷に対して確実に保護されるため、このような材料の使用が好ましい。
ロードロックチャンバで、エピタキシャル層を有する半導体ウエハはリフトピンによってリングから上昇し、搬送工具およびそれによって保持されるリングがロードロックチャンバから出された後、前記エピタキシャル層を有する半導体ウエハは、好ましくは、リフトピンの下降によってロードロックチャンバのベースの冷却ブロック上に配置され、さらに冷却される。この時点で、ロードロックチャンバでは、新たな堆積サイクルのために準備される基板ウエハを既に有することも好ましい。これに関して、リングを有する搬送工具は再びロードロックチャンバに入り得、準備された基板ウエハが次のリングの接合搬送のためにリング上に配置されていること、および基板ウエハが堆積チャンバへのリング上に位置することによって、新たな堆積サイクルが開始され得る。
準備された基板ウエハ上へのエピタキシャル層の堆積の間、冷却されたエピタキシャル層を有する半導体ウエハは、リフトピンによって冷却ブロックから上昇し、操作工具へ搬送され、ロードロックチャンバから搬送容器へ運ばれて新たな堆積サイクルで生じるエピタキシャル層を有する半導体ウエハのためのスペースを設ける。
本発明の特に好ましい特徴は、図面を参照して、以下に説明される。
本発明に係る方法の前述の実施形態に関して明記される特徴は、本発明に係る装置に対応して適応され得る。反対に、本発明に係る装置の前述の実施形態に関して明記される特徴は、本発明に係る方法に対応して適応され得る。本発明に係る実施形態のこれらのおよび他の特徴は、図および請求項の記載で説明される。個々の特徴は、本発明の実施形態として、別々にまたは組合せで実現され得る。さらに、それらは、独立して保護可能な有利な実施形態について説明し得る。
エピタキシャル層を有する半導体ウエハを製造するための本発明に係る装置を示す図である。 本発明に係る特徴を有するロードロックチャンバを示す図である。 ロードロックチャンバを平面図で示す図である。 本発明に関する堆積チャンバの特徴を示す図である。 基板ウエハを伴う状態のロードロックチャンバを断面図で示す図である。 エピタキシャル層を有する半導体ウエハを伴う状態のロードロックチャンバを斜視図で示す図である。 エピタキシャル層を有する半導体ウエハの背面上のピンマーク欠陥を示す図である。 ベルヌーイの定理に従うリフト工具動作によって生じるエピタキシャル層を有する半導体ウエハの縁部における損傷を示す図である。
本発明に係る例示の実施形態の詳細な説明
図１は、エピタキシャル層を有する半導体ウエハを製造するための本発明に係る装置を示す図である。図は、搬送工具７の周りに集められる、２つのロードロックチャンバ３および２つの堆積チャンバ２を備える例示の実施形態を示す。搬送工具７は、基本的に、ロボット１０に固定されるエンドエフェクタ８である。エンドエフェクタ８は、サセプタを運ぶための指状部を有する。ロボット１０は、エンドエフェクタ８がロードロックチャンバ３の中へ導入され、そこで昇降可能となるように構成される。
図２に係るロードロックチャンバ３は、互いに対向して位置する、搬送工具７および操作工具１１のためのアクセススロット９と、特有の特徴として、水平方向に駆動可能な上部保持クランプ１２および下部保持クランプ１３とを有する。上部保持クランプ１２および下部保持クランプ１３は、それぞれ、互いに対向して配置される一対の保持クランプを形成する。一対の保持クランプの各々は、解放位置から保持位置まで駆動可能である。解放位置では、一対の保持クランプは、非稼働状態にあり、互いから外側に離れる。保持位置では、それらは稼働状態にある。それらは、互いに向かって動かされ、および互いから離れる。これにより、それらが上方から配置されるウエハを中央揃えするように受取および保持可能とすることができる。上部保持クランプ１２は、基板ウエハを受取るためおよび保持するために設けられ、下部保持クランプ１３は、エピタキシャル層を有する半導体ウエハを受取るためおよび保持するために設けられる。図２は、また、リング５として具現されるその上に配置されるサセプタを有する、搬送工具７のエンドエフェクタ８と、中央揃えされるようにウエハが配置され得る凹みの形態を有する操作工具１１とを示す。好ましくは円筒形状を有する冷却ブロック１４は、ロードロックチャンバのベースを形成する。
冷却ブロック１４は、図３の平面図に示される。冷却の目的のために、冷却ブロック１４の上面上にエピタキシャル層を有する半導体ウエハを配置するために設けられる。冷却ブロック１４は、外側リフト要素１６および内側リフトピン１５を収容するための穴を有する。内側リフトピン１５のための穴は、外側リフト要素１６のための穴よりも冷却ブロック１４の中央部から短い距離にある。それらは、内側リフトピン１５が上昇するときに、リング５、操作工具１１または搬送工具７との接触が起こらないようにするために、冷却ブロック１４の縁部から十分離れて配置される。それらの径方向の位置に関して、内側リフトピン１５のための穴は、好ましくは、外側リフト要素１６のための穴に対してずらされるように配置される、すなわち、穴は異なる径上にある。好ましくは、少なくとも３つの外側リフト要素１６および少なくとも３つの内側リフトピン１５が存在する。さらに、図３は、その上に配置される基板ウエハ４を伴う操作工具１１と、その上に配置されるリング５を伴う搬送工具７とを示し、前記リングは、基板ウエハ４を配置するための配置区域２３を有する。
堆積チャンバは、堆積のための慣例的な単一ウエハ反応器、好ましくは製造者アプライド・マテリアルズ（Applied Materials）からのＥＰＩ ＣＥＮＴＵＲＡ（商標登録）タイプの単一ウエハ反応器、または製造者アドバンスド・セミコンダクタ・マテリアルズ（Advanced Semiconductor Materials）からの単一ウエハ反応器の構成を備える。したがって、図４は、本発明の理解に貢献する構成および／または本発明の構成となるもののみを示す。堆積チャンバ２は、サセプタを支持するための支持装置１９を備える。図示される好ましい実施形態に従えば、支持装置１９は、リング５とベースプレート２０とから構成される、２つの部品からなるサセプタを支持するために設計される。リング５は、ベースプレート２０上に配置され得、配置された状態で、好ましくはベースプレート２０に嵌め込まれる。支持装置１９は、上昇プロセスの間に下方からリング５と接触するように構成された垂直に駆動可能なリフトピン２１を備える。しかしながら、堆積チャンバ２は、基板ウエハ４またはエピタキシャル層を有する半導体ウエハと接触し、それらを上昇させる垂直方向に駆動可能なリフトピンを欠く。
エピタキシャル層を有する半導体ウエハを製造するための方法の手順は、以下に示される。
まず、ロードロックチャンバ３に、基板ウエハ４およびサセプタとして具現されるリング５が入れられる。図５の断面図で示される配置は、搬入の過程で生じる。まず、ロードロックチャンバ３の上部保持クランプ１２が保持位置に持ち込まれ、次にまたは同時に、基板ウエハ４がアクセススロット９を通ってロードロックチャンバ３の中へ配置位置まで進入することで、操作工具１１上に位置する基板ウエハ４が操作工具１１によって上部保持クランプ１２の上方の配置位置へ移される。その後、基板ウエハ４は、上部保持クランプ１２の高さ以下に降下されている操作工具１１によって、そこで上部保持クランプ１２上に配置される。基板ウエハ４が上部保持クランプ１２上に位置すると、操作工具１１はアクセススロット９を通ってロードロックチャンバ３から引込められる。外側リフト要素１６は、回転可能であり、各々、鉤部を形成するように曲げられ、外側リフト要素１６の枢動によって接線位置と径方向位置との間で変化し得る、ヘッド１７を有する。曲げられたヘッド１７の端部は、ピンのような隆起部１８によって上方向に延ばされる。ヘッド１７の径方向位置において、隆起部１８は、隆起部１８に隣接するヘッド１７の深部領域２２よりもさらに内側に配置される。隆起部１８は、基板ウエハ４を昇降させるために用いられ、隣接するヘッド１７の深部領域２２は、サセプタとして用いられるリング５を昇降するために用いられる。
リング５が位置する搬送工具７は、アクセススロット９を通ってロードロックチャンバ３へ、リング５が基板ウエハ４の下方で同心的に位置する場所まで移動する。その後、外側リフト要素１６が上昇し、外側リフト要素１６の各ヘッド１７が接線位置から径方向位置まで枢動される。その後、外側リフト要素１６は、基板ウエハ４が上部保持クランプ１２から持ち上げられるまでさらに上昇し、少し後で、リング５が搬送工具７から持ち上げられ、外側リフト要素１６のヘッド１７が、それぞれのヘッド１７の深部領域２２でリング５を、それぞれのヘッド１７の隆起部１８で基板ウエハ４を上昇させる。上部保持クランプ１２は、そこで解放位置へ引込められる。図５は、その後到達される配置を断面図で示す。
その後、外側リフト要素１６は下降し、その過程で、リング５が搬送工具７上へ戻るように配置され、基板ウエハ４がリング５の配置区域２３上にその背面の縁部領域によって配置される。その後、外側リフト要素１６のヘッド１７は接線位置へ戻るように枢動され、外側リフト要素１６はヘッド１７が冷却ブロック１４に入れられる静止位置へ下降する。リング５とともに搬送工具７は、およびリング５上に位置する基板ウエハ４は、ロードロックチャンバ３のアクセススロット９を通って、ロードロックチャンバ３から堆積チャンバ２へ運ばれる。搬送工具７は、基板ウエハ４とは直接接触しない。
堆積チャンバ２で、リング５は、リフトピン２１によって上昇し得る位置から所定位置へ持ち込まれる。図４に図示された例示の実施形態では、リング５は、２つの部品からなるサセプタをリング５とともに形成するベースプレート２０の上方に搬送工具７によって保持される。リング５は、ベースプレート２０に対して同心的に配置される。ベースプレート２０を通るリフトピン２１は、それらがリング５およびその上の基板ウエハ４を搬送工具７から持ち上げるまで、静止位置から垂直方向に上昇する。リフトピン２１は、下方からリング５と接触し、それらが基板ウエハ４と接触し得ないように具現される。図４は、配置を斜視図で示す。
次に、搬送工具７は堆積チャンバ２から出され、リフトピン２１はリング５がベースプレート２０上に位置するまで下降する。その後、エピタキシャル層が基板ウエハ４の前面上に堆積される。リフトピン２１は、その後、再び上昇する。それらはリング５の下面と接触し、リング５およびその上に位置するエピタキシャル層を有する半導体ウエハをベースプレート２０から持ち上げる。配置されたエピタキシャル層を有する半導体ウエハを伴うリング５の移動は、配置された基板ウエハ４を伴うリング５の先の移動に対して鏡像的に逆の態様で行なわれる。
リング５は上昇し、搬送工具７は、堆積チャンバ２へ戻り、リング５の下方にリング５に対して中央位置に配置される。リフトピン２１は、それらの静止位置へ戻るように動かされ、プロセスにおいて、リング５およびリング５上に位置するエピタキシャル層を有する半導体ウエハを搬送工具７上に配置する。基板ウエハ上へのエピタキシャル層の堆積の間の期間は、コーティング対象となるさらなる基板ウエハ４をロードロックチャンバ３に搬入するために用いられる。
搬送工具７は、ロードロックチャンバ３の中へ、特に下部保持クランプ１３の下方の垂直位置へ、かつ準備されたコーティング対象となる基板ウエハ４に対して同心的に、その上に位置するエピタキシャル層を有する半導体ウエハ１を伴うリング５を運ぶ。内側リフトピン１５は、その後、それらがその背面上にエピタキシャル層を有する半導体ウエハ１と接触しリング５から持ち上げるまで、上昇する。その後、下部保持クランプ１３は解放位置から保持位置まで移され、内側リフトピン１５はそれらの元の位置に戻るように動かされる。この過程で、エピタキシャル層を有する半導体ウエハ１が下部保持クランプ１３上に配置される。次に、搬送工具７はその上に配置されるリング５とともに、ロードロックチャンバ３から動かされる。内側リフトピン１５は、その後、それらが下部保持クランプ１３からエピタキシャル層を有する半導体ウエハ１を持ち上げるまで、再び上昇する。図６は、結果として生じる配置を斜視図で示し、準備されたコーティング対象の基板は簡略化の理由のために省略される。その後、エピタキシャル層を有する半導体ウエハ１が冷却ブロック１４上に配置される結果として、下部保持クランプ１３は解放位置に戻され、内側リフトピン１５はそれらの元の位置に再び戻るように下降する。
内側リフトピン１５はまた、冷却後、冷却ブロック１４からエピタキシャル層を有する半導体ウエハ１を持ち上げ、それを操作工具１１まで搬送して続いてそれを搬送容器の中へ運ぶために用いられ得る。
例示の実施形態の上記の説明は、例として理解されるべきである。このため、本開示は、第一に、当業者が本発明およびそれに関する利点を理解することを可能とし、第二に、当業者の理解の範囲内で記載された構造および方法の明らかな代替例および変形例も包含される。したがって、すべてのこのような代替例および変形例および同等物が請求項の保護の範囲によってカバーされることが意図される。
用いられる参照符号の一覧
１ エピタキシャル層を有する半導体ウエハ
２ 堆積チャンバ
３ ロードロックチャンバ
４ 基板ウエハ
５ リング
７ 搬送工具
８ エンドエフェクタ
９ アクセススロット
１０ ロボット
１１ 操作工具
１２ 上部保持クランプ
１３ 下部保持クランプ
１４ 冷却ブロック
１５ 内側リフトピン
１６ 外部リフトピン
１７ ヘッド
１８ 隆起部
１９ 支持装置
２０ ベースプレート
２１ リフトピン
２２ ヘッドの深部領域
２３ 配置区域

Claims (9)

  1. 堆積チャンバでエピタキシャル層を有する半導体ウエハを製造するための方法であって、
    基板ウエハを前記基板ウエハの背面の縁部領域においてサセプタの配置区域上へ配置することと、
    前記サセプタと接触させ、前記サセプタおよび前記サセプタ上に位置する前記基板ウエハをロードロックチャンバから前記堆積チャンバへ搬送することによって、前記サセプタおよび前記サセブタ上に位置する前記基板ウエハを前記堆積チャンバへ入れることと、
    前記基板ウエハ上にエピタキシャル層を堆積することと、
    前記サセプタと接触させ、前記サセプタおよびエピタキシャル層を有する半導体ウエハを搬送することによって、前記堆積チャンバから取り出すこととを備え、前記半導体ウエハは、前記エピタキシャル層を堆積する過程で製造され、前記堆積チャンバから前記ロードロックチャンバまで前記サセプタ上に位置する、方法。
  2. 前記エピタキシャル層を有する半導体ウエハの温度が６５０℃以上になる時点で前記堆積チャンバから取り出すことを含む、請求項１に記載の方法。
  3. 前記基板ウエハ上に前記エピタキシャル層を堆積するプロセスの間に、前記ロードロックチャンバにさらなる基板を提供して前記堆積チャンバへ前記さらなる基板ウエハを搬送することを含む、請求項１または請求項２に記載の方法。
  4. エピタキシャル層を有する半導体ウエハを製造するための装置であって、
    堆積チャンバと、
    ロードロックチャンバと、
    基板ウエハを前記基板ウエハの背面の縁部領域において配置するための配置区域を有するサセプタと、
    下方から前記サセプタと接触することで、前記サセプタおよび（前記サセプタ上に位置する）基板ウエハ、またはエピタキシャル層を有する半導体ウエハを昇降させるリフト要素と、
    前記サセプタおよび前記サセプタ上に位置する基板ウエハを前記ロードロックチャンバから前記堆積チャンバへ搬送するために、および、前記サセプタおよびエピタキシャル層を有する半導体ウエハを搬送するために、サセプタと接触する、搬送工具とを備え、前記基板ウエハは、前記堆積チャンバから前記ロードロックチャンバまで前記サセプタ上に位置する、装置。
  5. 前記基板ウエハおよび前記エピタキシャル層を有する半導体ウエハを保持するための、前記ロードロックチャンバにおける上部保持クランプおよび下部保持クランプによって特徴付けられる、請求項４に記載の装置。
  6. 配置区域を備えるリングと、前記堆積チャンバに配置されるベースプレートとから構成される、２つの部品からなるサセプタによって特徴付けられる、請求項４または請求項５に記載の装置。
  7. 前面、背面および縁部を有し、１ｍｍの縁部除外の外側において前記前面および前記背面上にはピンマーク欠陥も隙間の像を示す欠陥も検出されず、前記縁部には１００ｎｍより大きな深さを有する損傷は存在しない、エピタキシャル層を有する半導体ウエハ。
  8. ２００ｍｍ以上の直径を有する、請求項７に記載の半導体ウエハ。
  9. 前記エピタキシャル層は、単結晶シリコンからなり、単結晶シリコンを覆う、請求項７または請求項８に記載の半導体ウエハ。
JP2018528311A 2015-12-01 2016-11-24 堆積チャンバでエピタキシャル層を有する半導体ウエハを製造する方法、エピタキシャル層を有する半導体ウエハを製造する装置、およびエピタキシャル層を有する半導体ウエハ Active JP6883581B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015223807.5A DE102015223807A1 (de) 2015-12-01 2015-12-01 Verfahren zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht in einer Abscheidekammer, Vorrichtung zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht und Halbleiterscheibe mit epitaktischer Schicht
DE102015223807.5 2015-12-01
PCT/EP2016/078618 WO2017093102A1 (de) 2015-12-01 2016-11-24 Verfahren zur herstellung einer halbleiterscheibe mit epitaktischer schicht in einer abscheidekammer, vorrichtung zur herstellung einer halbleiterscheibe mit epitaktischer schicht und halbleiterscheibe mit epitaktischer schicht

Publications (2)

Publication Number Publication Date
JP2018538691A true JP2018538691A (ja) 2018-12-27
JP6883581B2 JP6883581B2 (ja) 2021-06-09

Family

ID=57394566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018528311A Active JP6883581B2 (ja) 2015-12-01 2016-11-24 堆積チャンバでエピタキシャル層を有する半導体ウエハを製造する方法、エピタキシャル層を有する半導体ウエハを製造する装置、およびエピタキシャル層を有する半導体ウエハ

Country Status (9)

Country Link
US (1) US10597795B2 (ja)
EP (1) EP3384073B1 (ja)
JP (1) JP6883581B2 (ja)
KR (1) KR102073498B1 (ja)
CN (2) CN115012030A (ja)
DE (1) DE102015223807A1 (ja)
SG (1) SG11201804356TA (ja)
TW (1) TWI638387B (ja)
WO (1) WO2017093102A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755955B2 (en) * 2018-02-12 2020-08-25 Applied Materials, Inc. Substrate transfer mechanism to reduce back-side substrate contact
JP7003905B2 (ja) * 2018-12-27 2022-01-21 株式会社Sumco 気相成長装置
EP3905311A1 (de) 2020-04-27 2021-11-03 Siltronic AG Verfahren und vorrichtung zum abscheiden einer epitaktischen schicht auf einer substratscheibe aus halbleitermaterial
CN111613512B (zh) * 2020-06-22 2022-10-21 北京北方华创微电子装备有限公司 半导体设备及其工艺腔室

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022226A (ja) * 1996-07-05 1998-01-23 Super Silicon Kenkyusho:Kk エピタキシャルウエハ製造方法及び装置
JP2004080053A (ja) * 2003-11-07 2004-03-11 Hitachi Kokusai Electric Inc 半導体製造装置
JP2010098048A (ja) * 2008-10-15 2010-04-30 Shin Etsu Handotai Co Ltd ウェーハ移載装置及び縦型熱処理装置
JP2013016635A (ja) * 2011-07-04 2013-01-24 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP2013175641A (ja) * 2012-02-27 2013-09-05 Hitachi Kokusai Electric Inc 基板処理装置および基板処理方法
JP2014060327A (ja) * 2012-09-19 2014-04-03 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP2014207338A (ja) * 2013-04-12 2014-10-30 東京エレクトロン株式会社 基板把持装置及びこれを用いた基板処理装置、並びに基板把持方法
WO2015030047A1 (ja) * 2013-08-27 2015-03-05 株式会社日立国際電気 基板処理装置のメンテナンス方法、半導体装置の製造方法、基板処理装置、及び基板処理装置のメンテナンスプログラムを読取可能な記録媒体
WO2017066418A1 (en) * 2015-10-15 2017-04-20 Applied Materials, Inc. Substrate carrier system

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643719A (en) * 1979-09-18 1981-04-22 Fujitsu Ltd Vapor-phase epitaxial growth
US5997588A (en) 1995-10-13 1999-12-07 Advanced Semiconductor Materials America, Inc. Semiconductor processing system with gas curtain
TW372926B (en) 1996-04-04 1999-11-01 Applied Materials Inc Method and system of processing semiconductor workpieces and robot for use in said system
US6245152B1 (en) * 1996-07-05 2001-06-12 Super Silicon Crystal Research Institute Corp. Method and apparatus for producing epitaxial wafer
DE19630932A1 (de) * 1996-07-31 1998-02-05 Wacker Siltronic Halbleitermat Träger für eine Halbleiterscheibe und Verwendung des Trägers
US6293749B1 (en) 1997-11-21 2001-09-25 Asm America, Inc. Substrate transfer system for semiconductor processing equipment
DE19847101C1 (de) 1998-10-13 2000-05-18 Wacker Siltronic Halbleitermat CVD-Reaktor und Verfahren zur Herstellung einer mit einer epitaktischen Schicht versehenen Halbleiterscheibe
JP2001313329A (ja) 2000-04-28 2001-11-09 Applied Materials Inc 半導体製造装置におけるウェハ支持装置
US6825487B2 (en) 2002-07-30 2004-11-30 Seh America, Inc. Method for isolation of wafer support-related crystal defects
US6916374B2 (en) * 2002-10-08 2005-07-12 Micron Technology, Inc. Atomic layer deposition methods and atomic layer deposition tools
DE102006055038B4 (de) 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US20110049100A1 (en) 2008-01-16 2011-03-03 Charm Engineering Co., Ltd. Substrate holder, substrate supporting apparatus, substrate processing apparatus, and substrate processing method using the same
KR101421644B1 (ko) 2008-01-16 2014-07-24 참엔지니어링(주) 기판 지지장치 및 이를 구비하는 기판 처리장치
JP5347288B2 (ja) 2008-03-17 2013-11-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
WO2010015695A1 (de) 2008-08-08 2010-02-11 Nanophotonics Ag Inspektionsvorrichtung- und verfahren für die optische untersuchung von objektoberflächen, insbesondere von waferkanten
US20100055330A1 (en) * 2008-08-28 2010-03-04 Hermes Systems Inc. Epitaxy Processing System and Its Processing Method
DE102009000528B4 (de) 2009-01-30 2011-04-07 Nanophotonics Ag Inspektionsvorrichtung und -verfahren für die optische Untersuchung von Objektoberflächen, insbesondere von Waferoberflächen
US8216379B2 (en) * 2009-04-23 2012-07-10 Applied Materials, Inc. Non-circular substrate holders
KR101125738B1 (ko) 2010-03-17 2012-03-27 주식회사 엘지실트론 서셉터 및 이를 사용하는 에피텍셜 반응기
US8630479B2 (en) 2011-01-07 2014-01-14 Kla-Tencor Corporation Methods and systems for improved localized feature quantification in surface metrology tools
US9031810B2 (en) 2011-01-11 2015-05-12 Haiguang Chen Methods and systems of object based metrology for advanced wafer surface nanotopography
WO2012134663A2 (en) * 2011-03-16 2012-10-04 Applied Materials, Inc Method and apparatus utilizing a single lift mechanism for processing and transfer of substrates
US8979087B2 (en) * 2011-07-29 2015-03-17 Applied Materials, Inc. Substrate supporting edge ring with coating for improved soak performance
US10361097B2 (en) * 2012-12-31 2019-07-23 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
ITCO20130073A1 (it) 2013-12-19 2015-06-20 Lpe Spa Camera di reazione di un reattore per crescite epitassiali adatta per l'uso con un dispositivo di carico/scarico e reattore
SG11201705507TA (en) 2015-01-09 2017-08-30 Applied Materials Inc Substrate transfer mechanisms

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022226A (ja) * 1996-07-05 1998-01-23 Super Silicon Kenkyusho:Kk エピタキシャルウエハ製造方法及び装置
JP2004080053A (ja) * 2003-11-07 2004-03-11 Hitachi Kokusai Electric Inc 半導体製造装置
JP2010098048A (ja) * 2008-10-15 2010-04-30 Shin Etsu Handotai Co Ltd ウェーハ移載装置及び縦型熱処理装置
JP2013016635A (ja) * 2011-07-04 2013-01-24 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP2013175641A (ja) * 2012-02-27 2013-09-05 Hitachi Kokusai Electric Inc 基板処理装置および基板処理方法
JP2014060327A (ja) * 2012-09-19 2014-04-03 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP2014207338A (ja) * 2013-04-12 2014-10-30 東京エレクトロン株式会社 基板把持装置及びこれを用いた基板処理装置、並びに基板把持方法
WO2015030047A1 (ja) * 2013-08-27 2015-03-05 株式会社日立国際電気 基板処理装置のメンテナンス方法、半導体装置の製造方法、基板処理装置、及び基板処理装置のメンテナンスプログラムを読取可能な記録媒体
WO2017066418A1 (en) * 2015-10-15 2017-04-20 Applied Materials, Inc. Substrate carrier system

Also Published As

Publication number Publication date
EP3384073A1 (de) 2018-10-10
DE102015223807A1 (de) 2017-06-01
CN115012030A (zh) 2022-09-06
CN108474135A (zh) 2018-08-31
WO2017093102A1 (de) 2017-06-08
TWI638387B (zh) 2018-10-11
JP6883581B2 (ja) 2021-06-09
TW201721718A (zh) 2017-06-16
US10597795B2 (en) 2020-03-24
KR20180082582A (ko) 2018-07-18
SG11201804356TA (en) 2018-06-28
KR102073498B1 (ko) 2020-02-04
US20180282900A1 (en) 2018-10-04
EP3384073B1 (de) 2021-01-20

Similar Documents

Publication Publication Date Title
JP6883581B2 (ja) 堆積チャンバでエピタキシャル層を有する半導体ウエハを製造する方法、エピタキシャル層を有する半導体ウエハを製造する装置、およびエピタキシャル層を有する半導体ウエハ
JP7448311B2 (ja) ハイブリッドリフトピン
JP6243898B2 (ja) 太陽電池製造のための２重マスク装置
KR102000676B1 (ko) 서셉터 및 에피택셜 성장 장치
EP2891173B1 (en) Multifunction wafer and film frame handling system
KR101116510B1 (ko) 반도체 제조시 웨이퍼를 지지하는 홀더
KR102283740B1 (ko) 에피택시 반응기에서의 반도체 웨이퍼를 취급하는 장치 및 에피택셜 층을 갖는 반도체 웨이퍼를 제조하는 방법
KR20090086333A (ko) 반도체 소자용 클램핑 기구
JP5565472B2 (ja) サセプタ及びエピタキシャルウェーハの製造方法
TWI431172B (zh) 製造經磊晶塗覆之半導體晶圓之方法
KR20100113069A (ko) 반도체 기판 상에 다양한 물질의 층상화된 증착을 위한 장치 및 이러한 장치용 리프트 핀
KR20110069097A (ko) 고온 환경에서 반도체 웨이퍼용 지지부
US8420554B2 (en) Wafer support ring
TW201907050A (zh) 承載盤、磊晶基板的製造方法及磊晶基板
KR101288038B1 (ko) 기판안치수단과 이를 포함하는 기판처리장치 및 기판처리모듈
JP6500792B2 (ja) エピタキシャルウェーハの品質評価方法および製造方法
KR20110136240A (ko) 웨이퍼 지지장치 및 그 제조방법
JP7149321B2 (ja) ウエハ位置決め方法及び半導体製造装置
KR101245221B1 (ko) 엘이디 제조용 기판 지지장치
KR101082507B1 (ko) 엘이디 제조용 서셉터의 안착부 시험방법
JP2002100667A (ja) 熱処理用基板支持具
JP2007266359A (ja) ウェーハの処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200930

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200930

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20201013

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201109

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201110

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201127

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20201201

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201222

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210302

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210413

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210510

R150 Certificate of patent or registration of utility model

Ref document number: 6883581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154