KR20180082582A - 증착 챔버 내에 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치, 및 에피택셜층을 갖는 반도체 웨이퍼 - Google Patents

증착 챔버 내에 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치, 및 에피택셜층을 갖는 반도체 웨이퍼 Download PDF

Info

Publication number
KR20180082582A
KR20180082582A KR1020187017044A KR20187017044A KR20180082582A KR 20180082582 A KR20180082582 A KR 20180082582A KR 1020187017044 A KR1020187017044 A KR 1020187017044A KR 20187017044 A KR20187017044 A KR 20187017044A KR 20180082582 A KR20180082582 A KR 20180082582A
Authority
KR
South Korea
Prior art keywords
susceptor
epitaxial layer
semiconductor wafer
wafer
deposition chamber
Prior art date
Application number
KR1020187017044A
Other languages
English (en)
Other versions
KR102073498B1 (ko
Inventor
패트릭 무스
라인하르트 샤우어
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20180082582A publication Critical patent/KR20180082582A/ko
Application granted granted Critical
Publication of KR102073498B1 publication Critical patent/KR102073498B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67383—Closed carriers characterised by substrate supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

본 발명은 서셉터의 배치 영역 상에서 기판 웨이퍼의 이면의 에지 구역 내에 기판 웨이퍼를 배치하는 것; 서셉터에 접촉함으로써 서셉터 및 서셉터 상에 놓이는 기판 웨이퍼를 증착 챔버에 로딩하고 및 서셉터 및 서셉터 상에 놓이는 기판 웨이퍼를 로드락 챔버로부터 증착 챔버 내로 운반하는 것; 기판 웨이퍼 상에 에피택셜층을 증착하는 것; 서셉터에 접촉함으로써 증착 챔버를 언로딩하고 서셉터 및 에피택셜층을 갖는 반도체 웨이퍼를 증착 챔버로부터 로드락 챔버 내로 운반하는 것으로서, 반도체 웨이퍼는 에피택셜층을 증착하는 동안에 제조되고 서셉터 상에 놓이는 것인, 증착 챔버를 언로딩하고 반도체 웨이퍼를 로드락 챔버 내로 운반하는 것을 포함하는 방법에 관한 것이다.

Description

증착 챔버 내에 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치, 및 에피택셜층을 갖는 반도체 웨이퍼
본 발명은 증착 챔버 내에 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치, 및 에피택셜층을 갖는 반도체 웨이퍼에 관한 것이다.
에피택셜층을 갖는 반도체 웨이퍼가 일반적으로 기상 증착(화학 기상 증착, CVD)에 의해 제조된다. 이러한 방법은 서셉터(susceptor) 상에 기판 웨이퍼를 배치하는 것 및 고온에서 증착 챔버를 통해 증착 가스를 유도하는 것을 포함한다. 에피택셜층은 증착 가스에 의해 스위핑되는(swept over) 기판 웨이퍼의 그 표면 상에서 성장한다. 상기 표면은 일반적으로 수평으로 위치된 기판 웨이퍼의 상부면이다. 통상의 증착 시스템은, 개별 기판 웨이퍼를 처리하기 위해 설계된 증착 챔버 이외에, 웨이퍼를 거기서 냉각하는 것을 허용하기 위해, 에피택셜층의 증착 전에 기판 웨이퍼가 그로부터 증착 챔버 내로 운반되고 에피택셜층의 증착 후에 에피택셜층을 갖는 반도체 웨이퍼가 그 내로 운반되는 적어도 하나의 로드락 챔버(load lock chamber)를 포함한다. 운반 프로세스는 컴퓨터 제어형 운반 도구를 사용하여 적절하게 실행된다. 이러한 증착 시스템은 예를 들어, EP 0 800 203 A2호에 설명되어 있다.
US 2008/0 118 712 A1호는 2-부분 서셉터가 사용되는, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법을 설명하고 있다. 하나의 부분은 기판 웨이퍼의 이면의 에지 구역에 기판 웨이퍼를 배치하기 위한 배치 영역을 갖는 링에 의해 형성된다. 다른 부분은 링이 에피택셜층의 증착 중에 그 상에 놓이는 베이스플레이트에 의해 형성된다. US 6 316 361호는 서셉터로서 베이스플레이트를 갖지 않는 링을 제공하는 실시예를 설명하고 있다.
증착 챔버 내에서 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 공지의 방법은 일련의 문제점에 직면한다. 이 문제점은 예를 들어 기판 웨이퍼의 이면에 관련된다. 기판 웨이퍼의 이면은 서셉터에 대면하는 기판 웨이퍼의 하부면이다. 서셉터 상에 기판 웨이퍼를 배치하는 동안에, 기판 웨이퍼의 이면은 그 동안에 리프트 핀 상에 놓이는 데, 이 리프트 핀은 일반적으로 그 열팽창 거동이 기판 웨이퍼의 것과 상이한 경질의 열안정성 재료로 이루어진다. 예를 들어 이전의 증착 후에 기판을 증착 챔버에 로딩할 때의 경우인, 리프트 핀의 온도가 기판 웨이퍼의 온도와 상이하면, 리프트 핀과 기판 웨이퍼 사이의 상대 이동이 발생할 수 있다. 이 때문에, 기판 웨이퍼는 서셉터에 관하여 동심 위치로부터 시프트될 수도 있고 그리고/또는 기판 웨이퍼의 이면은 손상될 수도 있고 그리고/또는 교란 입자가 생성된다. 이러한 상대 이동이 발생하는 것이 실패하더라도, 기판 웨이퍼의 코팅 후에, 에피택셜층을 갖는 반도체 웨이퍼 상의 서셉터의 구조를 지시하는 트레이스를 검출하는 것이 가능하다. 이러한 트레이스는 에피택셜층을 갖는 반도체 웨이퍼의 이면 상에서 또는 정면 상에서 또는 에피택셜층을 갖는 반도체 웨이퍼의 이면 및 정면 상에서 검출될 수 있다. 에피택셜층의 표면은 또한 에피택셜층을 갖는 반도체 웨이퍼의 정면의 표면이다. 언급된 구조체는 리프트 핀을 위한 기판 웨이퍼, 및 리프트 핀 자체로의 액세스를 허용하는 서셉터 내의 구멍을 포함한다. 이에 의해 유발된 트레이스는 핀-마크 결함(pin-mark defect)으로서 검출될 수도 있다. 구멍 및 리프트 핀이 기판 웨이퍼 아래에 배열되는 사실은 에피택셜층의 증착 중에 기판 웨이퍼 상의 온도장에 영향을 미친다. 온도장에는, 온도장 내의 평균 온도보다 더 낮은 온도 및/또는 더 높은 온도에 있는 장소가 존재하고, 그 결과 의도된 것보다 각각 더 적은 및/또는 더 많은 재료가 상기 장소에 증착된다. 온도장 내의 구배는 구멍 및 리프트 핀을 둘러싸는 서셉터 재료보다 더 양호하게 또는 덜 양호하게 열을 방산하는 구멍 및 리프트 핀에 의해 유발된다.
WO 97/14 179 A1호는 리프트 핀 없이 관리하는 반도체 웨이퍼를 처리하기 위한 시스템을 설명하고 있다. 베르누이 원리(Bernoulli principle)로 동작하는 핸들링 도구가 에피택셜층을 갖는 반도체 웨이퍼 또는 기판 웨이퍼를 운반하기 위해 사용된다. 이에 관하여 불리한 것은, 에피택셜층을 갖는 반도체 웨이퍼가 에지의 구역에서 이러한 핸들링 도구에 의해 손상된다는 것이다. 이러한 손상에 기인하여, 손상된 장소에서 반도체 웨이퍼의 파괴의 증가된 위험이 존재한다. 손상은 핸들링 도구와 에피택셜층을 갖는 반도체 웨이퍼 사이에 유동하는 가스 유동이 핸들링 도구의 경계에 대해 에피택셜층을 갖는 반도체 웨이퍼의 에지를 가압하기 때문에 유발된다. 유발된 손상은 예를 들어 공초점 현미경을 사용하는 검사에 의해 또는 AFM(atomic force microscope: 원자력 현미경) 마이크로그래프 상에서 식별될 수 있다. WO 2010/015 694 A1호는 예를 들어, 반도체 웨이퍼의 에지를 검사하기 위한 적합한 장치를 설명하고 있다.
WO 99/27 577 A1호는 에피택셜층을 갖는 반도체 웨이퍼를 상승시키기 위한 리프트 핀을 갖지 않는 2-부분 서셉터 유닛을 포함하고, 베르누이 원리에 따라 동작하는 핸들링 도구를 갖지 않는 기판 이송 시스템을 포함하는 반도체 웨이퍼를 처리하기 위한 장치를 설명하고 있다. 서셉터 유닛의 외부 세그먼트와 내부 세그먼트 사이에는 간극이 존재한다. 서셉터 내의 전술된 구멍과 유사한 방식으로, 간극이 기판 웨이퍼 상의 온도장에 교란 영향을 미치는 서셉터 내의 구조체를 표현한다. 이에 따라, 2-부분 서셉터 유닛의 간극은 에피택셜층을 갖는 반도체 웨이퍼 상에 검출될 수 있는 간극을 이미징하는 트레이스를 유도한다.
에피택셜층을 갖는 반도체 웨이퍼의 정면 및/또는 이면 상의 전술된 트레이스를 검출하기 위한 다양한 방법이 이용 가능하다. 예로서, US 2012/0 177 282 A1호 및 US 2012/0 179 419 A1호에 설명된 검출 방법은 간섭법에 의해 얻어진 토포그래피 데이터의 평가에 기초하는 데, 상기 평가는 국부화 특징 메트릭(Localized Feature Metrics: LFM)이라 칭한다. 에피택셜층을 갖는 반도체 웨이퍼의 정면 및 이면의 나노토포그래피에 관한 국부 윤곽 맵이 따라서 생성될 수 있다. 윤곽 프로파일 내의 최고점 및 최저점(마루 및 골)이 전술된 트레이스에 할당될 수 있다.
전술된 트레이스는 또한 예를 들어 레이저광 산란에 기초하는 데이터의 평가의 도움으로 검출될 수 있다. 이 측정법을 사용하는 장치가 예를 들어 US 2010/0 195 097 A1호에 설명되어 있다.
더욱이, 에피택셜층을 갖는 반도체 웨이퍼 내의 응력을 측정하는 데 사용될 수 있는 방법인 SIRD(Scanning Infra Red Depolarization: 주사 적외선 탈편광)이 또한 가능하다. US 2004/0 021 097 A1호는 SIRD에 의해 반도체 웨이퍼 상의 결함을 검출하기 위한 방법을 설명하고 있다.
본 발명의 명시된 목적은 설명된 문제점으로부터 발생한다.
본 발명의 목적은 증착 챔버 내에서 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법에 있어서,
서셉터의 배치 영역 상으로 기판 웨이퍼의 이면(rear side)의 에지 구역의 기판 웨이퍼를 배치하는 단계;
상기 서셉터와 접촉시키고, 상기 서셉터 및 상기 서셉터 상에 놓이는 상기 기판 웨이퍼를 로드락 챔버로부터 상기 증착 챔버 내로 운반함으로써, 상기 서셉터 및 상기 서셉터 상에 놓이는 상기 기판 웨이퍼를 상기 증착 챔버에 로딩하는 단계;
상기 기판 웨이퍼 상에 에피택셜층을 증착하는 단계; 및
상기 서셉터와 접촉시키고, 상기 서셉터 및 에피택셜층을 갖는 반도체 웨이퍼를 상기 증착 챔버로부터 상기 로드락 챔버 내로 운반함으로써, 상기 증착 챔버를 언로딩하는 단계 ― 상기 반도체 웨이퍼는 상기 에피택셜층을 증착하는 동안에 제조되고, 상기 서셉터 상에 놓임 ― 를 포함하는 방법에 의해 성취된다.
상기 목적은 또한, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치에 있어서,
증착 챔버;
로드락 챔버;
기판 웨이퍼의 이면의 에지 구역의 상기 기판 웨이퍼를 배치하기 위한 배치 영역을 갖는 서셉터;
아래로부터 상기 서셉터와 접촉하면서, 상기 서셉터 및 상기 서셉터 상에 놓이는 상기 기판 웨이퍼 또는 상기 에피택셜층을 갖는 반도체 웨이퍼를 상승 및 하강시키기 위한 리프트 요소; 및
상기 서셉터 및 상기 서셉터 상에 놓이는 기판 웨이퍼를 상기 로드락 챔버로부터 상기 증착 챔버 내로 운반하기 위해 그리고 상기 서셉터 및 상기 에피택셜층을 갖는 반도체 웨이퍼를 상기 증착 챔버로부터 상기 로드락 챔버 내로 운반하기 위한, 상기 서셉터에 접촉하는 운반 도구 ― 상기 반도체 웨이퍼는 상기 서셉터 상에 놓임 ― 를 포함하는 장치에 의해 성취된다.
마지막으로, 상기 목적은 정면, 이면 및 에지를 갖는, 에피택셜층을 가진 반도체 웨이퍼에 있어서, 핀-마크 결함 또는 간극의 이미징을 나타내는 결함 중 어느 것도 1 mm를 제외하고 에지의 외부에서 정면 및 이면에서 검출 가능하지 않고, 100 nm 초과의 깊이를 갖는 어떠한 손상도 에지에 존재하지 않는 것인, 반도체 웨이퍼에 의해 성취된다.
바람직하게는, 50 nm 초과의 깊이를 갖는 어떠한 손상도 에피택셜층을 갖는 반도체 웨이퍼의 에지에 존재하지 않는다.
에피택셜층을 갖는 반도체 웨이퍼의 정면 및 이면은 따라서, 반도체 웨이퍼가 리프트 핀을 갖는 구멍 위에 그리고/또는 에피택셜층의 증착 중에 서셉터 내의 간극 위에 배열되었다는 것을 나타내는 트레이스가 없고, 에피택셜층을 갖는 반도체 웨이퍼의 에지는 핸들링 도구의 압력 마크가 없다.
기판 웨이퍼 및 서셉터의 상이한 열팽창 거동은, 기판 웨이퍼 및 서셉터가 증착 온도로 가열될 때 기판 웨이퍼 및 서셉터의 상대 이동이 개시되는 효과를 가질 수도 있다. 그러나, 상기 상대 이동은 대단치 않고, 에피택셜층을 갖는 반도체 웨이퍼의 이면 상의 상대 이동의 가능하게 검출 가능한 트레이스가 1 mm를 제외한, 즉 에피택셜층을 갖는 반도체 웨이퍼의 에지로부터 1 mm 이하의 거리에서 에지의 구역 내에 잔류한다.
핀-마크 결함 또는 간극의 이미징을 표현하는 결함은 15 mm 이하의 반경방향 크기 및 적어도 ±5 nm의 그 주위에 관한 높이 편차를 갖는다.
이러한 결함의 존재는 예를 들어, KLA Tencor로부터의 WaferSight 2 타입의 계측 시스템의 측정 데이터의 LFM 평가에 의해 검출 가능하거나 또는 KLA Tencor로부터의 Surfscan® SP3 검사 시스템의 헤이즈 맵(haze map) 상에서 식별 가능하거나 또는 Rudolph Technologies로부터의 AWXTM 타입의 검사 시스템의 나노토포그래피 맵 상에서 또는 PVA TePla로부터의 시스템의 SIRD 맵 상에서 가시화된다.
도 7은 각각의 경우에 3개의 핀-마크 결함의 세트가 보여질 수 있는 적층된 나노토포그래피 맵을 표현적인 방식으로 도시하고 있는 데, 여기서 세트의 핀-마크 결함은 각각의 이웃으로부터 대략 120°의 반경방향 거리에 있다.
베르누이 원리에 따라 동작하는 핸들링 도구에 의해 유발되는 에피택셜층을 갖는 반도체 웨이퍼의 에지에서의 손상의 존재는 예를 들어 AFM에 의한 검사에 의해 또는 공초점 현미경의 보조에 의해 검증될 수 있다. 도 8에 따른 마이크로그래프는 이러한 손상을 도시하고 있다.
본 발명에 따른 에피택셜층을 갖는 반도체 웨이퍼는 바람직하게는 단결정 실리콘으로 구성된 에피택셜층을 갖는 단결정 실리콘으로 구성된 반도체 웨이퍼이다. 이는 바람직하게는 연마된 정면 및 연마된 이면을 갖는 단결정 실리콘으로 구성된 기판 웨이퍼 상의 에피택셜층의 증착으로부터 발생한다. 기판 웨이퍼는 바람직하게는 그 정면 및 이면의 동시 연마에 의해, 즉 양면 연마(double-side polishing: DSP)에 의해 연마된다. 에피택셜층을 갖는 반도체 웨이퍼의 직경은 바람직하게는 200 mm 이상, 특히 바람직하게는 300 mm 이상이다.
본 발명은 몇몇 장점을 수반한다. 증착 챔버 내에서, 기판 웨이퍼 또는 에피택셜층을 갖는 반도체 웨이퍼를 상승시키기 위한 리프트 핀을 제공할 필요가 없고, 서셉터 내에 그를 위해 필요한 구멍이 제공될 필요가 없다. 서셉터에 관하여 고려된 동심 위치로부터 기판 웨이퍼의 상당한 슬립(slipping)[수중을 벗어난 상황(out-of-pocket situation)]이 사실상 배제된다. 방법에 따라 제조된 에피택셜층을 갖는 반도체 웨이퍼는 정면, 이면 및 에지의 특정 품질에 의해 구별된다.
이들 장점은 특히 기판 웨이퍼 및 서셉터 또는 에피택셜층을 갖는 반도체 웨이퍼 및 서셉터가 로드락 챔버로부터 증착 챔버 내로 또는 증착 챔버로부터 로드락 챔버 내로 운반 도구에 의해 하나의 유닛으로서 운반된다는 사실로부터 발생한다. 운반 도구는 운반 프로세스 중에 단지 서셉터 상에 유닛을 유지한다. 기판 웨이퍼 또는 에피택셜층을 갖는 반도체 웨이퍼는 단지 유닛의 운반 중에 서셉터와 접촉한다. 서셉터는 링으로서 구체화되고, 기판 웨이퍼 또는 에피택셜층을 갖는 반도체 웨이퍼가 그 각각의 이면의 에지 구역에 지지되는 배치 영역을 서셉터의 내부 에지에 갖는다. 링은 바람직하게는 US 2008/0 118 712 A1호에 설명된 형태를 갖고, 거기에 설명된 치수 및 재료 특성을 갖는다. 베이스플레이트 상에 증착 챔버 내에 링을 배치하여, 링 및 베이스플레이트가 2-부분 서셉터를 형성하게 되는 것이 또한 바람직하다. 베이스플레이트는 바람직하게는 US 2008/0 118 712 A1호에 설명된 치수 및 재료 특성을 갖는다.
기판 웨이퍼는 링 상에 배치될 수 있도록 핸들링 도구에 의해 로드락 챔버 내에 배열된다. 일단 링 상에 배치되면, 링 상에 놓이는 기판 웨이퍼는 운반 도구에 의해 로드락 챔버로부터 증착 챔버 내로 운반된다. 운반 중에, 운반 도구는 링과 접촉하지만, 기판 웨이퍼와는 접촉하지 않는다. 증착 챔버에서, 링은 리프트 핀 상에 배치되고, 링과 접촉하지만 기판 웨이퍼와는 접촉하지 않는 리프트 핀은 증착 위치 내로 하강된다. 증착 위치에서, 링은 바람직하게는 베이스플레이트 위에 놓이고, 베이스플레이트와 함께 2-부분 서셉터를 형성한다.
에피택셜층이 기판 웨이퍼 상에 증착된 후에, 에피택셜층을 갖는 최종 반도체 웨이퍼는 리프트 핀에 의해 링과 함께 상승되고 운반 도구로 이송된다. 재차, 리프트 핀은 단지 링에 접촉하고, 링 상에 놓이는 에피택셜층을 갖는 반도체 웨이퍼에는 접촉하지 않고, 재차 운반 도구는 링 및 링 상에 놓이는 에피택셜층을 갖는 반도체 웨이퍼의 증착 챔버로부터 로드락 챔버 내로의 운반 중에, 링과 접촉하고 에피택셜층을 갖는 반도체 웨이퍼와는 접촉하지 않는다. 증착 챔버의 언로딩의 프로세스 중에, 에피택셜층을 갖는 반도체 웨이퍼의 온도는 바람직하게는 650℃ 이상, 특히 바람직하게는 700℃ 이상이다.
개략 설명된 절차에 의해, 증착 챔버 내에서, 기판 웨이퍼 또는 에피택셜층을 갖는 반도체 웨이퍼의 온도와 링의 온도 사이의 온도차는 50℃ 이하, 바람직하게는 20℃ 이하이다.
링 및 그 상에 놓이는 에피택셜층을 갖는 반도체 웨이퍼를 포함하는 유닛은 로드락 챔버 내에서 분리되어 있다. 이 시점에, 에피택셜층을 갖는 반도체 웨이퍼는 에피택셜층의 증착 직후의 시점에 그 온도보다 상당히 낮은 온도에 있다. 이에 따라, 리프트 핀과의 접촉이 덜 중요하다. 더 낮은 온도에 의해, 에피택셜층을 갖는 반도체 웨이퍼와 접촉하게 허용되는 재료에 관하여, 예를 들어, 플라스틱과 같은 비교적 저온에서만 안정한 이러한 재료가 또한 고려될 수도 있다. 이러한 재료는 일반적으로 비교적 낮은 경도를 또한 갖는다. 이러한 재료의 사용은, 따라서 에피택셜층을 갖는 반도체 웨이퍼의 이면이 접촉될 수 있고 그럼에도 불구하고 기계적 손상에 대해 신뢰적으로 보호되기 때문에 바람직하다.
로드락 챔버에서, 에피택셜층을 갖는 반도체 웨이퍼는 리프트 핀에 의해 링으로부터 상승되고, 운반 도구 및 운반 도구에 의해 유지된 링이 로드락 챔버로부터 나온 후에, 상기 에피택셜층을 갖는 반도체 웨이퍼는 바람직하게는 리프트 핀의 하강에 의해 로드락 챔버의 기부에서 냉각 블록 상에 배치되고 더 냉각된다. 이 시점에, 로드락 챔버 내에서, 새로운 증착 사이클을 위해 준비된 기판 웨이퍼를 미리 갖는 것이 또한 바람직하다. 이와 관련하여, 링을 갖는 운반 도구는 재차 로드락 챔버에 진입할 수 있고, 새로운 증착 사이클이 링과 링 상에 놓이는 기판 웨이퍼의 증착 챔버 내로의 후속의 합동 운반을 위해 링 위에 배치되어 있는 준비된 기판 웨이퍼에 의해 시작될 수 있다.
준비된 기판 웨이퍼 상의 에피택셜층의 증착 중에, 에피택셜층을 갖는 냉각된 반도체 웨이퍼는, 새로운 증착 사이클에서 발생하는 에피택셜층을 갖는 반도체 웨이퍼를 위한 공간을 만들기 위해, 리프트 핀에 의해 냉각 블록으로부터 상승되고, 핸들링 도구에 이송되고, 로드락 챔버로부터 운반 용기 내로 반송된다.
본 발명의 특히 바람직한 특징부가 도면을 참조하여 이하에 설명된다.
본 발명에 따른 방법의 전술된 실시예에 관하여 설명된 특징부는 본 발명에 따른 장치에 대응적으로 적용될 수 있다. 역으로, 본 발명에 따른 장치의 전술된 실시예에 관하여 설명된 특징부는 본 발명에 따른 방법에 대응적으로 적용될 수 있다. 본 발명에 따른 실시예의 이들 및 다른 특징은 도면의 설명 및 청구범위에 설명되어 있다. 개별 특징부는 본 발명의 실시예로서 개별적으로 또는 조합하여 실현될 수 있다. 더욱이, 이들 실시예는 독립적으로 보호 가능한 유리한 실시예를 설명한다.
도 1은 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 본 발명에 따른 장치를 도시하고 있다.
도 2는 본 발명에 따른 특징부를 갖는 로드락 챔버를 도시하고 있다.
도 3은 로드락 챔버를 평면도로 도시하고 있다.
도 4는 본 발명에 관련되는 증착 챔버의 특징부를 도시하고 있다.
도 5는 기판 웨이퍼를 갖는 상황에서 로드락 챔버를 단면도로 도시하고 있다.
도 6은 에피택셜층을 갖는 반도체 웨이퍼를 갖는 상황에서 로드락 챔버를 사시도로 도시하고 있다.
도 7은 에피택셜층을 갖는 반도체 웨이퍼의 이면 상의 핀-마크 결함을 도시하고 있다.
도 8은 베르누이 원리에 따라 동작하는 리프트 도구에 의해 유발된, 에피택셜층을 갖는 반도체 웨이퍼의 에지에서의 손상을 도시하고 있다.
사용된 도면 부호의 리스트
1: 에피택셜층을 갖는 반도체 웨이퍼
2: 증착 챔버
3: 로드락 챔버
4: 기판 웨이퍼
5: 링
7: 운반 도구
8: 엔드 이펙터
9: 액세스 슬롯
10: 로봇
11: 핸들링 도구
12: 상부 유지 클램프
13: 하부 유지 클램프
14: 냉각 블록
15: 내부 리프트 핀
16: 외부 리프트 요소
17: 헤드
18: 상승부
19: 지지 디바이스
20: 베이스플레이트
21: 리프트 핀
22: 헤드의 심층 구역
23: 배치 영역
도 1은 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 본 발명에 따른 장치를 도시하고 있다. 도면은 운반 도구(7) 주위에 그룹화되어 있는 2개의 로드락 챔버(3) 및 2개의 증착 챔버(2)를 포함하는 예시적인 실시예를 도시하고 있다. 운반 도구(7)는 본질적으로 로봇(10)에 고정된 엔드 이펙터(8)이다. 엔드 이펙터(8)는 서셉터를 지탱하기 위한 핑거를 갖는다. 로봇(10)은 엔드 이펙터(8)가 로드락 챔버(3) 내로 도입되고 거기서 상승 및 하강될 수 있도록 구성된다.
도 2에 따른 로드락 챔버(3)는 서로 대향하여 위치되어 있는 운반 도구(7) 및 핸들링 도구(11)용 액세스 슬롯(9), 및 수평으로 이동 가능한 특수 특징부로서 상부 및 하부 유지 클램프(12, 13)를 갖는다. 상부 및 하부 유지 클램프(12, 13)는 각각 서로 대향하여 배열된 한 쌍의 유지 클램프를 형성한다. 각각의 쌍의 유지 클램프는 해제 위치로부터 유지 위치로 이동될 수 있다. 해제 위치에서, 쌍의 유지 클램프는 비활성 상태에 있고 서로로부터 외향으로 이격하여 잡아당겨진다. 유지 위치에서, 이들 유지 클램프는 활성 상태에 있다. 이드 유지 클램프는 서로를 향해 이동되고 서로로부터 소정 거리 이격하는 데, 이는 이들 유지 클램프가 위로부터 배치된 웨이퍼를 중앙배치 방식(centering manner)으로 수용하여 유지하는 것을 가능하게 할 수 있다. 상부 유지 클램프(12)는 기판 웨이퍼를 수용하기 위해 그리고 유지하기 위해 제공되고, 하부 유지 클램프(13)는 에피택셜층을 갖는 반도체 웨이퍼를 수용하기 위해 그리고 유지하기 위해 제공된다. 도 2는 링(5)으로서 구체화되는 서셉터가 그 위에 배치되어 있는 운반 도구(7)의 엔드 이펙터(8), 및 웨이퍼가 중앙배치 방식으로 그 위에 배치될 수 있는 스쿠프(scoop)의 형태를 갖는 핸들링 도구(11)를 또한 도시하고 있다. 바람직하게는 원통형 형상을 갖는 냉각 블록(14)이 로드락 챔버의 기부를 형성한다.
냉각 블록(14)은 도 3의 평면도에서 보여질 수 있다. 냉각을 위해 냉각 블록(14)의 상부측에 에피택셜층을 갖는 반도체 웨이퍼를 배치하기 위한 설비가 이루어진다. 냉각 블록(14)은 외부 리프트 요소(16) 및 내부 리프트 핀(15)을 수용하기 위한 구멍을 갖는다. 내부 리프트 핀(15)을 위한 구멍은 외부 리프트 요소(16)를 위한 구멍보다 냉각 블록(14)의 중심으로부터 더 작은 거리에 있다. 이들 구멍은 내부 리프트 핀(15)이 상승될 때 링(5), 핸들링 도구(11) 또는 운반 도구(7)와 접촉을 배제하기 위해 냉각 블록(14)의 에지로부터 충분히 멀리 배열되어 있다. 이들의 반경방향 위치에 관하여, 내부 리프트 핀(15)을 위한 구멍은 바람직하게는 외부 리프트 요소(16)를 위한 구멍에 관하여 오프셋된 방식으로, 즉 구멍이 상이한 반경으로 놓이는 방식으로 배열된다. 바람직하게는, 적어도 3개의 외부 리프트 요소(16) 및 적어도 3개의 내부 리프트 핀(15)이 존재한다. 더욱이, 도 3은 기판 웨이퍼(4)가 그 위에 배치되어 있는 핸들링 도구(11) 및 링(5)이 그 위에 배치되어 있는 운반 도구(7)를 도시하고 있는데, 상기 링은 기판 웨이퍼(4)를 배치하기 위한 배치 영역(23)을 갖는다.
증착 챔버는 기상 증착을 위한 통상의 단일-웨이퍼 반응기, 바람직하게는 제조자 Applied Materials로부터의 EPI CENTURA® 타입의 단일-웨이퍼 반응기 또는 제조자 Advanced Semiconductor Materials로부터의 단일-웨이퍼 반응기의 특징부를 포함한다. 이에 따라, 도 4는 본 발명의 이해에 기여하는 특징부 및/또는 본 발명의 특징부인 것들만을 도시하고 있다. 증착 챔버(2)는 서셉터를 지지하기 위한 지지 디바이스(19)를 포함한다. 예시된 바람직한 실시예에 따르면, 지지 디바이스(19)는 링(5) 및 베이스플레이트(20)로 이루어진 2-부분 서셉터를 지지하기 위해 설계된다. 링(5)은 베이스플레이트(20) 상에 배치될 수 있고, 배치된 상태에서, 바람직하게는 베이스플레이트(20) 내에 매립된다. 지지 디바이스(19)는 상승 프로세스 중에 아래로부터 링(5)에 접촉하는 이러한 방식으로 구성된 수직 가동 리프트 핀(21)을 포함한다. 그러나, 증착 챔버(2)는 기판 웨이퍼(4) 또는 에피택셜층을 갖는 반도체 웨이퍼에 접촉하여 상승시키는 수직 가동 리프트 핀을 갖지 않는다.
에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법의 순서가 이하에 설명된다.
첫째로, 로드락 챔버(3)에는 기판 웨이퍼(4) 및 서셉터로서 구체화되는 링(5)이 로딩되고, 도 5에 단면도로 도시되어 있는 배열은 로딩의 동안에 발생한다. 먼저, 로드락 챔버(3)의 상부 유지 클램프(12)는 유지 위치로 유도되고, 이후에 또는 동시에 핸들링 도구(11) 상에 놓여 있는 기판 웨이퍼(4)는 기판 웨이퍼(4)가 액세스 슬롯(9)을 통해 로드락 챔버(3) 내로 배치 위치까지 진입한 상태로, 핸들링 도구(11)에 의해 상부 유지 클램프(12) 위의 배치 위치 내로 이동된다. 기판 웨이퍼(4)는 거기서 상부 유지 클램프(12)의 레벨 아래로 하강되어 있는 핸들링 도구(11)에 의해 상부 유지 클램프(12) 상에 배치된다. 일단 기판 웨이퍼(4)가 상부 유지 클램프(12) 위에 놓이면, 핸들링 도구(11)는 로드락 챔버(3)로부터 액세스 슬롯(9)을 통해 후퇴된다. 외부 리프트 요소(16)는 회전 가능하고, 헤드(17)를 각각 갖는 데, 이 헤드는 후크를 형성하도록 각형성되어 있고 외부 리프트 요소(16)의 피벗에 의해 접선 및 반경방향 위치 사이에서 변경할 수 있다. 각형성된 헤드(17)의 단부는 핀형 상승부(18)에 의해 상향으로 연장된다. 헤드(17)의 반경방향 위치에서, 상승부(18)는 상승부(18)에 인접하는 헤드(17)의 심층 구역(22)보다 더 내향으로 배치된다. 상승부(18)는 기판 웨이퍼(4)를 상승 및 하강하기 위해 사용되고, 헤드(17)의 인접한 심층 구역(22)은 서셉터로서 사용되는 링(5)을 상승 및 하강하기 위해 사용된다.
링(5)이 그 상에 놓이는 운반 도구(7)는 액세스 슬롯(9)을 통해 로드락(3) 내로, 링(5)이 기판 웨이퍼(4) 아래에 동심으로 놓여 있는 위치로 이동한다. 다음에, 외부 리프트 요소(16)는 상승되고, 외부 리프트 요소(16)의 각각의 헤드(17)는 접선 위치로부터 반경방향 위치로 피벗된다. 외부 리프트 요소(16)는 이어서 기판 웨이퍼(4)가 상부 유지 클램프(12)로부터 들어올려지고, 약간 후에 링(5)이 운반 도구(7)로부터 들어올려질 때까지 더 상승되고, 여기서 외부 리프트 요소(16)의 헤드(17)는 헤드(17)의 각각의 심층 구역(22)과 함께 링(5)을 그리고 헤드(17)의 각각의 상승부(18)와 함께 기판 웨이퍼(4)를 상승시킨다. 상부 유지 클램프(12)는 거기서 해제 위치로 후퇴된다. 도 5는 이어서 얻어진 구성을 단면도로 도시하고 있다.
그 후에, 외부 리프트 요소(16)는 하강되고, 그 동안에, 링(5)은 운반 도구(7) 상에 재차 배치되고, 기판 웨이퍼(4)는 링(5)의 배치 영역(23) 상에서 그 이면의 에지 구역에 의해 배치된다. 그 후에, 외부 리프트 요소(16)의 헤드(17)는 접선 위치로 재차 피벗되고, 외부 리프트 요소(16)는 헤드(17)가 냉각 블록(14) 내에 들어가는 휴지 위치로 하강된다. 운반 도구(7)는 링(5) 및 링(5) 위에 놓인 기판 웨이퍼(4)와 함께 로드락 챔버(3)로부터 로드락 챔버(3)의 액세스 슬롯(9)을 통해 증착 챔버(2) 내로 반송된다. 운반 도구(7)는 기판 웨이퍼(4)와 직접 접촉하지 않는다.
증착 챔버(2)에서, 링(5)은 리프트 핀(21)에 의해 상승될 수 있는 위치로 유도된다. 도 4에 도시되어 있는 예시적인 실시예에서, 링(5)은 베이스플레이트(20) 위에 운반 도구(7)에 의해 유지되는 데, 이 베이스플레이트는 링(5)과 함께 2-부분 서셉터를 형성한다. 링(5)은 베이스플레이트(20)에 관하여 동심으로 배열된다. 베이스플레이트(20)를 통해 이어지는 리프트 핀(21)은 이들이 링(5) 및 그 상에 놓이는 기판 웨이퍼(4)를 운반 도구(7)로부터 들어올릴 때까지 휴지 위치로부터 수직으로 상승된다. 리프트 핀(21)은 아래로부터 링(5)에 접촉하고, 기판 웨이퍼(4)와 접촉할 수 없도록 구체화된다. 도 4는 구성을 사시도로 도시하고 있다.
다음에, 운반 도구(7)는 증착 챔버(2) 외부로 잡아당겨지고, 리프트 핀(21)은 링(5)이 베이스플레이트(20) 상에 놓일 때까지 하강된다. 그 후에, 에피택셜층이 기판 웨이퍼(4)의 정면 상에 증착된다. 리프트 핀(21)은 이어서 재차 상승된다. 이들 리프트 핀은 링(5)의 하부측에 접촉하고 링(5)과 그 상에 놓이는 에피택셜층을 갖는 반도체 웨이퍼를 베이스플레이트(20)로부터 들어올린다. 에피택셜층을 갖는 반도체 웨이퍼가 배치되어 있는 링(5)의 이동은 기판 웨이퍼(4)가 배치되어 있는 링(5)의 이전의 이동에 대해 경면 대칭 방식으로 발생한다.
링(5)은 상승되고, 운반 도구(7)는 증착 챔버(2) 내로 재차 유도되고 링(5)에 관하여 동심 위치에서 링(5) 아래에 배열된다. 리프트 핀(21)은 이들의 휴지 위치로 재차 이동되고, 진행 중에 링(5) 및 링(5) 상에 놓이는 에피택셜층을 갖는 반도체 웨이퍼를 운반 도구(7) 상에 배치한다. 기판 웨이퍼 상의 에피택셜층의 증착 중의 시간은 코팅될 다른 기판 웨이퍼(4)를 로드락 챔버(3)에 로딩하는 데 사용된다.
운반 도구(7)는 에피택셜층을 갖는 반도체 웨이퍼(1)가 그 상에 놓이는 링(5)을 로드락 챔버(3) 내로, 특히 하부 유지 클램프(13) 아래의 수직 위치로 코팅될 준비된 기판 웨이퍼(4)에 관하여 동심으로 반송한다. 내부 리프트 핀(15)은 이어서 그 이면에서 에피택셜층을 갖는 반도체 웨이퍼(1)에 접촉하고 이를 링(5)으로부터 들어올릴 때까지 상승된다. 그 후에, 하부 유지 클램프(13)는 해제 위치로부터 유지 위치로 시프트되고, 내부 리프트 핀(15)은 이들의 초기 위치로 재차 이동된다. 이 동안에, 에피택셜층(1)을 갖는 반도체 웨이퍼는 하부 유지 클램프(13) 상에 배치된다. 다음에, 운반 도구(7)는 그 위에 배치된 링(5)과 함께 로드락 챔버(3) 외부로 이동된다. 내부 리프트 핀(15)은 이어서 이들이 에피택셜층을 갖는 반도체 웨이퍼(1)를 하부 유지 클램프(13)로부터 들어올릴 때까지 재차 상승된다. 도 6은 최종 구성을 사시도로 도시하고 있는 데, 여기서 코팅될 준비된 기판 웨이퍼는 간단화의 이유로 생략되어 있다. 그 후에, 하부 유지 클램프(13)는 해제 위치로 복귀되고, 내부 리프트 핀(15)은 그 초기 위치로 재차 하강되고, 그 결과 에피택셜층을 갖는 반도체 웨이퍼(1)가 냉각 블록(14) 상에 배치된다.
내부 리프트 핀(15)이 냉각 후에, 에피택셜층을 갖는 반도체 웨이퍼(1)를 냉각 블록(14)으로부터 들어올리고 따라서 이후에 이 반도체 웨이퍼를 운반 용기 내로 반송하기 위해 핸들링 도구(11)로 이송시키기 위해 또한 사용된다.
예시적인 실시예의 상기 설명은 예로서 이해되어야 한다. 이와 같이 실시되는 개시내용은 첫째로 당 기술 분야의 숙련자가 본 발명 및 그와 연계된 장점을 이해할 수 있게 하고, 둘째로 당 기술 분야의 숙련자의 이해 내에서, 또한 설명된 구조체 및 방법의 명백한 변경 및 수정을 포함한다. 따라서, 모든 이러한 변경 및 수정 및 등가물은 청구범위의 보호 범주에 의해 커버되도록 의도된다.

Claims (9)

  1. 증착 챔버 내에서 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법에 있어서,
    서셉터의 배치 영역 상으로 기판 웨이퍼의 이면(rear side)의 에지 구역의 기판 웨이퍼를 배치하는 단계;
    상기 서셉터와 접촉시키고, 상기 서셉터 및 상기 서셉터 상에 놓이는 상기 기판 웨이퍼를 로드락 챔버로부터 상기 증착 챔버 내로 운반함으로써, 상기 서셉터 및 상기 서셉터 상에 놓이는 상기 기판 웨이퍼를 상기 증착 챔버에 로딩하는 단계;
    상기 기판 웨이퍼 상에 에피택셜층을 증착하는 단계; 및
    상기 서셉터와 접촉시키고, 상기 서셉터 및 에피택셜층을 갖는 반도체 웨이퍼를 상기 증착 챔버로부터 상기 로드락 챔버 내로 운반함으로써, 상기 증착 챔버를 언로딩하는 단계 ― 상기 반도체 웨이퍼는 상기 에피택셜층을 증착하는 동안에 제조되고, 상기 서셉터 상에 놓임 ―
    를 포함하는, 증착 챔버 내에서 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법.
  2. 제1항에 있어서,
    상기 에피택셜층을 갖는 반도체 웨이퍼의 온도가 650℃ 이상인 시점에 상기 증착 챔버를 언로딩하는 단계를 포함하는, 증착 챔버 내에서 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 반도체 웨이퍼 상에 상기 에피택셜층을 증착하는 프로세스 동안, 다른 기판 웨이퍼를 상기 증착 챔버 내로 운반하기 위해 상기 로드락 챔버 내에 다른 기판 웨이퍼를 제공하는 단계를 포함하는, 증착 챔버 내에서 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법.
  4. 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치에 있어서,
    증착 챔버;
    로드락 챔버;
    기판 웨이퍼의 이면의 에지 구역의 상기 기판 웨이퍼를 배치하기 위한 배치 영역을 갖는 서셉터;
    아래로부터 상기 서셉터와 접촉하면서, 상기 서셉터 및 상기 서셉터 상에 놓이는 상기 기판 웨이퍼 또는 상기 에피택셜층을 갖는 반도체 웨이퍼를 상승 및 하강시키기 위한 리프트 요소; 및
    상기 서셉터 및 상기 서셉터 상에 놓이는 기판 웨이퍼를 상기 로드락 챔버로부터 상기 증착 챔버 내로 운반하기 위해 그리고 상기 서셉터 및 상기 에피택셜층을 갖는 반도체 웨이퍼를 상기 증착 챔버로부터 상기 로드락 챔버 내로 운반하기 위한, 상기 서셉터에 접촉하는 운반 도구 ― 상기 반도체 웨이퍼는 상기 서셉터 상에 놓임 ―
    를 포함하는, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치.
  5. 제4항에 있어서,
    상기 기판 웨이퍼 및 상기 에피택셜층을 갖는 반도체 웨이퍼를 유지하기 위한 상기 로드락 챔버 내의 상부 및 하부 유지 클램프를 특징으로 하는, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치.
  6. 제4항 또는 제5항에 있어서,
    배치 영역을 포함하는 링, 및 상기 증착 챔버 내에 배열된 베이스플레이트로 이루어진 2-부분 서셉터를 특징으로 하는, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치.
  7. 정면, 이면 및 에지를 갖는, 에피택셜층을 가진 반도체 웨이퍼에 있어서,
    핀-마크 결함 또는 간극의 이미징을 나타내는 결함 중 어느 것도 1 mm를 제외하고 에지의 외부에서 정면 및 이면에서 검출 가능하지 않고, 100 nm 초과의 깊이를 갖는 어떠한 손상도 에지에 존재하지 않는 것인, 반도체 웨이퍼.
  8. 제7항에 있어서,
    200 mm 이상의 직경을 갖는 것인, 반도체 웨이퍼.
  9. 제7항 또는 제8항에 있어서,
    상기 에피택셜층은 단결정 실리콘으로 이루어지고, 단결정 실리콘을 커버하는 것인, 반도체 웨이퍼.
KR1020187017044A 2015-12-01 2016-11-24 증착 챔버 내에 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치, 및 에피택셜층을 갖는 반도체 웨이퍼 KR102073498B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015223807.5A DE102015223807A1 (de) 2015-12-01 2015-12-01 Verfahren zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht in einer Abscheidekammer, Vorrichtung zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht und Halbleiterscheibe mit epitaktischer Schicht
DE102015223807.5 2015-12-01
PCT/EP2016/078618 WO2017093102A1 (de) 2015-12-01 2016-11-24 Verfahren zur herstellung einer halbleiterscheibe mit epitaktischer schicht in einer abscheidekammer, vorrichtung zur herstellung einer halbleiterscheibe mit epitaktischer schicht und halbleiterscheibe mit epitaktischer schicht

Publications (2)

Publication Number Publication Date
KR20180082582A true KR20180082582A (ko) 2018-07-18
KR102073498B1 KR102073498B1 (ko) 2020-02-04

Family

ID=57394566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187017044A KR102073498B1 (ko) 2015-12-01 2016-11-24 증착 챔버 내에 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치, 및 에피택셜층을 갖는 반도체 웨이퍼

Country Status (9)

Country Link
US (1) US10597795B2 (ko)
EP (1) EP3384073B1 (ko)
JP (1) JP6883581B2 (ko)
KR (1) KR102073498B1 (ko)
CN (2) CN115012030A (ko)
DE (1) DE102015223807A1 (ko)
SG (1) SG11201804356TA (ko)
TW (1) TWI638387B (ko)
WO (1) WO2017093102A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210100719A (ko) * 2018-12-27 2021-08-17 가부시키가이샤 사무코 기상 성장 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755955B2 (en) * 2018-02-12 2020-08-25 Applied Materials, Inc. Substrate transfer mechanism to reduce back-side substrate contact
EP3905311A1 (de) 2020-04-27 2021-11-03 Siltronic AG Verfahren und vorrichtung zum abscheiden einer epitaktischen schicht auf einer substratscheibe aus halbleitermaterial
CN111613512B (zh) * 2020-06-22 2022-10-21 北京北方华创微电子装备有限公司 半导体设备及其工艺腔室

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022226A (ja) * 1996-07-05 1998-01-23 Super Silicon Kenkyusho:Kk エピタキシャルウエハ製造方法及び装置
KR20090078979A (ko) * 2008-01-16 2009-07-21 (주)소슬 기판 지지장치 및 이를 구비하는 기판 처리장치
US20100273314A1 (en) * 2009-04-23 2010-10-28 Tetsuya Ishikawa Non-circular substrate holders
KR20110104594A (ko) * 2010-03-17 2011-09-23 주식회사 엘지실트론 서셉터 및 이를 사용하는 에피텍셜 반응기
WO2015092525A1 (en) * 2013-12-19 2015-06-25 Lpe S.P.A. Reaction chamber for epitaxial growth with a loading/unloading device and reactor

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643719A (en) * 1979-09-18 1981-04-22 Fujitsu Ltd Vapor-phase epitaxial growth
US5997588A (en) 1995-10-13 1999-12-07 Advanced Semiconductor Materials America, Inc. Semiconductor processing system with gas curtain
TW372926B (en) 1996-04-04 1999-11-01 Applied Materials Inc Method and system of processing semiconductor workpieces and robot for use in said system
US6245152B1 (en) * 1996-07-05 2001-06-12 Super Silicon Crystal Research Institute Corp. Method and apparatus for producing epitaxial wafer
DE19630932A1 (de) * 1996-07-31 1998-02-05 Wacker Siltronic Halbleitermat Träger für eine Halbleiterscheibe und Verwendung des Trägers
US6293749B1 (en) 1997-11-21 2001-09-25 Asm America, Inc. Substrate transfer system for semiconductor processing equipment
DE19847101C1 (de) 1998-10-13 2000-05-18 Wacker Siltronic Halbleitermat CVD-Reaktor und Verfahren zur Herstellung einer mit einer epitaktischen Schicht versehenen Halbleiterscheibe
JP2001313329A (ja) 2000-04-28 2001-11-09 Applied Materials Inc 半導体製造装置におけるウェハ支持装置
US6825487B2 (en) 2002-07-30 2004-11-30 Seh America, Inc. Method for isolation of wafer support-related crystal defects
US6916374B2 (en) * 2002-10-08 2005-07-12 Micron Technology, Inc. Atomic layer deposition methods and atomic layer deposition tools
JP2004080053A (ja) * 2003-11-07 2004-03-11 Hitachi Kokusai Electric Inc 半導体製造装置
DE102006055038B4 (de) 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US20110049100A1 (en) 2008-01-16 2011-03-03 Charm Engineering Co., Ltd. Substrate holder, substrate supporting apparatus, substrate processing apparatus, and substrate processing method using the same
JP5347288B2 (ja) 2008-03-17 2013-11-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
WO2010015695A1 (de) 2008-08-08 2010-02-11 Nanophotonics Ag Inspektionsvorrichtung- und verfahren für die optische untersuchung von objektoberflächen, insbesondere von waferkanten
US20100055330A1 (en) * 2008-08-28 2010-03-04 Hermes Systems Inc. Epitaxy Processing System and Its Processing Method
JP2010098048A (ja) * 2008-10-15 2010-04-30 Shin Etsu Handotai Co Ltd ウェーハ移載装置及び縦型熱処理装置
DE102009000528B4 (de) 2009-01-30 2011-04-07 Nanophotonics Ag Inspektionsvorrichtung und -verfahren für die optische Untersuchung von Objektoberflächen, insbesondere von Waferoberflächen
US8630479B2 (en) 2011-01-07 2014-01-14 Kla-Tencor Corporation Methods and systems for improved localized feature quantification in surface metrology tools
US9031810B2 (en) 2011-01-11 2015-05-12 Haiguang Chen Methods and systems of object based metrology for advanced wafer surface nanotopography
WO2012134663A2 (en) * 2011-03-16 2012-10-04 Applied Materials, Inc Method and apparatus utilizing a single lift mechanism for processing and transfer of substrates
JP2013016635A (ja) * 2011-07-04 2013-01-24 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
US8979087B2 (en) * 2011-07-29 2015-03-17 Applied Materials, Inc. Substrate supporting edge ring with coating for improved soak performance
JP2013175641A (ja) * 2012-02-27 2013-09-05 Hitachi Kokusai Electric Inc 基板処理装置および基板処理方法
JP2014060327A (ja) * 2012-09-19 2014-04-03 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
US10361097B2 (en) * 2012-12-31 2019-07-23 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
JP6077919B2 (ja) * 2013-04-12 2017-02-08 東京エレクトロン株式会社 基板把持装置及びこれを用いた基板処理装置、並びに基板把持方法
JP6186000B2 (ja) * 2013-08-27 2017-08-23 株式会社日立国際電気 基板処理装置のメンテナンス方法、半導体装置の製造方法、基板処理装置、及び基板処理装置のメンテナンスプログラム
SG11201705507TA (en) 2015-01-09 2017-08-30 Applied Materials Inc Substrate transfer mechanisms
US9929029B2 (en) * 2015-10-15 2018-03-27 Applied Materials, Inc. Substrate carrier system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022226A (ja) * 1996-07-05 1998-01-23 Super Silicon Kenkyusho:Kk エピタキシャルウエハ製造方法及び装置
KR20090078979A (ko) * 2008-01-16 2009-07-21 (주)소슬 기판 지지장치 및 이를 구비하는 기판 처리장치
US20100273314A1 (en) * 2009-04-23 2010-10-28 Tetsuya Ishikawa Non-circular substrate holders
KR20110104594A (ko) * 2010-03-17 2011-09-23 주식회사 엘지실트론 서셉터 및 이를 사용하는 에피텍셜 반응기
WO2015092525A1 (en) * 2013-12-19 2015-06-25 Lpe S.P.A. Reaction chamber for epitaxial growth with a loading/unloading device and reactor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210100719A (ko) * 2018-12-27 2021-08-17 가부시키가이샤 사무코 기상 성장 장치

Also Published As

Publication number Publication date
EP3384073A1 (de) 2018-10-10
DE102015223807A1 (de) 2017-06-01
CN115012030A (zh) 2022-09-06
CN108474135A (zh) 2018-08-31
WO2017093102A1 (de) 2017-06-08
TWI638387B (zh) 2018-10-11
JP6883581B2 (ja) 2021-06-09
TW201721718A (zh) 2017-06-16
US10597795B2 (en) 2020-03-24
JP2018538691A (ja) 2018-12-27
SG11201804356TA (en) 2018-06-28
KR102073498B1 (ko) 2020-02-04
US20180282900A1 (en) 2018-10-04
EP3384073B1 (de) 2021-01-20

Similar Documents

Publication Publication Date Title
KR102073498B1 (ko) 증착 챔버 내에 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 방법, 에피택셜층을 갖는 반도체 웨이퍼를 제조하기 위한 장치, 및 에피택셜층을 갖는 반도체 웨이퍼
KR101116510B1 (ko) 반도체 제조시 웨이퍼를 지지하는 홀더
CN104685095B (zh) 用于制造太阳能电池的双掩模装置
KR102283740B1 (ko) 에피택시 반응기에서의 반도체 웨이퍼를 취급하는 장치 및 에피택셜 층을 갖는 반도체 웨이퍼를 제조하는 방법
US7625205B2 (en) Heat treatment apparatus and method of manufacturing substrates
KR20170122277A (ko) 서셉터, 에피택셜 성장 장치 및, 에피택셜 웨이퍼
US20080041798A1 (en) Wafer Platform
KR101150698B1 (ko) 기판안치수단과 이를 포함하는 기판처리장치 및 기판처리모듈
JP2022525248A (ja) プロセスキットリングアダプタ
US6971835B2 (en) Vapor-phase epitaxial growth method
TW465010B (en) Silicon carbide sleeve for substrate support assembly
KR20110069097A (ko) 고온 환경에서 반도체 웨이퍼용 지지부
US20110269316A1 (en) Wafer Support Ring
TW202025248A (zh) 氣相沈積裝置及磊晶矽晶圓的製造方法
JP7149321B2 (ja) ウエハ位置決め方法及び半導体製造装置
KR101999159B1 (ko) 코팅 써모커플 및 이를 이용한 써모커플 웨이퍼
JP6500792B2 (ja) エピタキシャルウェーハの品質評価方法および製造方法
KR100273207B1 (ko) 웨이퍼의 로딩 및 균일열전달장치
KR100977582B1 (ko) 반도체 제조 장비의 기판 정렬 과정에서 기판 이송 방법 및반도체 제조 장비
JP2002100667A (ja) 熱処理用基板支持具
TW202405265A (zh) 碳化矽基板及碳化矽磊晶晶圓
JP2007266359A (ja) ウェーハの処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant