KR101116510B1 - 반도체 제조시 웨이퍼를 지지하는 홀더 - Google Patents

반도체 제조시 웨이퍼를 지지하는 홀더 Download PDF

Info

Publication number
KR101116510B1
KR101116510B1 KR1020067002232A KR20067002232A KR101116510B1 KR 101116510 B1 KR101116510 B1 KR 101116510B1 KR 1020067002232 A KR1020067002232 A KR 1020067002232A KR 20067002232 A KR20067002232 A KR 20067002232A KR 101116510 B1 KR101116510 B1 KR 101116510B1
Authority
KR
South Korea
Prior art keywords
wafer
slots
holder
recess
substrate
Prior art date
Application number
KR1020067002232A
Other languages
English (en)
Other versions
KR20060083410A (ko
Inventor
마이클 램페
버를 문
Original Assignee
에스지엘 카본 에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스지엘 카본 에스이 filed Critical 에스지엘 카본 에스이
Publication of KR20060083410A publication Critical patent/KR20060083410A/ko
Application granted granted Critical
Publication of KR101116510B1 publication Critical patent/KR101116510B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

다양한 웨이퍼 처리의 적용례에서 사용되는 현 기술수준의 홀더들에 비해 제조 및 성능상의 장점들을 갖는 개선된 웨이퍼 홀더 디자인이 기술된다. 새로운 웨이퍼 홀더 디자인은 일련의 짧은 반경의 홈들을 포함한다. 상기 홈들은 기판 웨이퍼 후퇴부의 외측 직경을 따라, 웨이퍼의 크기 및 두께를 기초로 변화하는 고정된 반경방향의 위치로 이어지는 원형 채널의 기저부로부터 연장된다. 상기 홈들은 웨이퍼의 로딩 및 언로딩 작업에 필요한 웨이퍼 아래의 가스들의 자유로운 교환을 촉직하기 위해 약간의 오버랩에 기판을 제공한다. 반경방향 홈들의 짧은 길이는 웨이퍼 홀더의 제조를 보다 용이하게 하고 현 기술수준의 홀더와 비교하여 더욱 강력한 성능을 제공한다.

Description

반도체 제조시 웨이퍼를 지지하는 홀더{HOLDER FOR SUPPORTING WAFERS DURING SEMICONDUCTOR MANUFACTURE}
본 출원은, 2003년 8월 1일에 "SUSCEPTOR FOR SUPPORTING WAFERS DURING SEMICONDUCTOR MANUFACTURE"란 제목으로 출원된 미국특허 임시출원 번호 제60/492,063호의 이익을 향유하며, 그에 대한 우선권을 주장한다.
본 발명은, 일반적으로 반도체 디바이스를 제조하는데 사용되는 타입의 기판 웨이퍼의 제조에 관한 것이며, 특히 반도체 제조 프로세스 동안 반응 챔버의 기판 지지 기구에 사용하기 위한 서셉터(susceptor) 및 다른 기판 웨이퍼 홀더에 관한 것이다.
통상적인 웨이퍼 홀더들이 미국특허 제4,821,674호 및 제5,427,620호에 기술되어 있다. 이들 웨이퍼 홀더들은, 통상적으로 집적 회로의 제조시 다양한 웨이퍼 프로세스 동안 단일 기판 웨이퍼를 지지하는데 사용된다. 이러한 프로세스 응용례들은, "CVD"(chemical vapor deposition) 및 "PVD"(physical vapor deposition)와 같은 실리콘 응용 프로세스, 고온 에칭 처리 및 "RTP"(rapid thermal processing)와 같은 반도체 웨이퍼 기판의 처리에 사용되는 열적 처리 응용례 등을 포함할 수도 있다.
프로세스 시간을 절감하기 위하여, 기판 웨이퍼들은 상승된 온도에서 로딩되어야 하고, 웨이퍼들이 편평하고, 매끈하고, 깨어지지 않은 표면상에 배치되는 경우, 열-관련 대류는 균일하게 기판이 균일하게 세틀링(settle)되도록 하는 능력에 영향을 미친다. 따라서, 상술된 특허들에 나타낸 바와 같이, 통상적으로 일련의 교차 채널들(intersecting channels)은 기계가공되거나, 그렇지 않으면 홀더의 웨이퍼 접촉면에 적용되는데, 이렇게 하는 의도는 기판과 홀더 사이에 가스의 자유 유동을 제공하여 로딩과 언로딩 작업 중에 기판의 바람직하지 않은 이동을 회피하기 위한 것이다. 교차 채널들의 존재는, 고온의 가스들이 웨이퍼 아래로부터 벗어나도록 함으로써 기판 세틀링의 문제(issue)를 완화시킨다. 교차 채널들은 또한 베르누이 원리를 사용하여 웨이퍼들의 로딩을 촉진시킨다.
상술된 특허들은 단지 제한된 수의 교차 채널들을 갖는 웨이퍼 홀더를 나타내고 있다. 하지만, 실제에 있어, 홀더가 지지하는 기판 웨이퍼의 표면에 걸쳐 균일한 온도 프로파일을 유지할 필요성으로 인하여 요구되는 채널들의 개수는 매우 많다. 또한, 프로세스 웨이퍼로의 이미지 전사(image transfer)와 같은 문제들을 회피하는데 결정적인 채널링된 표면의 균일성을 유지하는 것은 어렵다. 온도의 균일성 및 이미지 전사의 문제 둘 모두는, 증착된 코팅들과 함께 프로세스 웨이퍼의 적절한 전기적 물리적 특성들을 보장하기 위해 회피되어야 한다.
미국특허 제5,403,401호는 도 1a-1c에 통상적인 예시가 도시된, 밑에 위치하는(underlying) 일련의 교차 채널들을 갖는 기판 접촉면으로 만들어진 웨이퍼 홀더와 관련한 여러 제조상의 문제들에 대해 언급하고 있다. 특별하게는, 이 디자인의 웨이퍼 홀더들은 채널들이 홀더의 일 면상에만 존재한다면 제조시 평탄성을 유지하기가 어렵다. 기계가공후에, 통상적으로 흑연으로부터 기계가공되는 웨이퍼 홀더들은 고온에서 CVD에 의해 증착되는 실리콘 카바이드(SiC)를 수용한다. 홀더가 실온으로 냉각되면, 홀더 기판과 코팅간의 수축도의 차이(differential shringkage)는 일반적으로 소정 상태의 응력을 야기하는데, (기판과 코팅의 특성들에 따라 이러한 응력 상태가 반전될 수도 있으나) 코팅은 압축하게 있고 기판은 인장하에 있게 된다. 발전되는 응력의 양은 부분적으로 표면적에 달려 있다. 결과적으로, 일 면만이 기계가공되는 경우 존재할 수 있는 것과 같이, 동일 홀더의 두 면들간의 큰 표면적 차이는 큰 응력차를 야기하고, 나아가 왜곡(distort)이나 래핑(wrap)을 야기할 수 있다.
이러한 문제를 완화시키기 위하여, 상술된 특허는 유사한 세부적 기계가공(machining detail)을 웨이퍼 홀더의 양 면에 부가하여, 응력차이를 회피하도록 하고 부품이 코팅후에 평탄하게 유지될 수 있도록 하는 방법을 제안하고 있다. 불행히도, 웨이퍼 홀더의 양 면에 세부적 기계가공을 부가하는 것은 그것의 제조 비용을 현격히 증가시킬 수 있다. 상술된 특허에 언급된 또 다른 해법은, 두 대향면간에 제어된 코팅의 차이가 유지되도록 코팅의 두께를 적응(tailor)시키는 것이다. 원리적으로는, 이것이 적절한 방법(fix)이나, 실제적으로는 면들간에 일정한 코팅 두께 차이를 유지시키는 것은 어려울 수 있다. 또한, 요구되는 두께 차이의 양은 홀더 기판과 표면 코팅간의 열팽창계수("CTE") 차의 함수이다. 불행하게도, 흑연과 같은 특정 홀더 기판 재료는 소정 범위에 걸쳐 있는 CTE를 가지며, 이는 이 프로세 스를 어렵게 만든다. 예를 들어, 석연에 대한 범위는 그것의 제조시 사용되는 코크의 타입, 바인더 레벨, 입자 사이징(particle sizing) 및 처리 온도에 의한 영향을 받는다.
또한, 웨이퍼의 표면에 걸쳐 균일한 온도 프로파일을 유지하고 기판 웨이퍼의 뒷면에 대한 여하한의 마킹들을 최소화시키기 위하여, 웨이퍼 홀더와 기판 웨이퍼간의 전체 접촉면적을 최소화시킬 필요가 있다. 전체 접촉면적을 최소화시키기 위하여, 채널들의 개수는 의도적으로 높으며, 이는 채널 교차부들에 형성되는 격자들이 작게 유지된다는 것을 의미한다. 웨이퍼 기판을 위한 지지부를 제공하는 것은 채널들에 의해 형성되는 이러한 개별 격자 영역들의 최상부이다. 작은 격자들을 갖는 문제점은, 그들이 홀더 표면의 상대적로 약한 영역들이고, 따라서 손상되기 쉽다는 점이다. 나아가, 이것은 1이상의 격자가 손상된다면 웨이퍼 홀더의 수명에 영향을 미칠 수 있다.
1이상의 면들상에 많은 수의 교차 채널들을 갖는 웨이퍼 홀더들의 추가적인 단점은, 이러한 웨이퍼 홀더가 표면 코팅에서 핀홀이 성장(develop)하기 더욱 쉽다는 점이다. 이는, 또한 일단 코팅이 브리칭(breach)되면, 코팅 아래의 기판이 프로세스 환경에 노출되기 때문에 웨이퍼 홀더에 불량을 야기할 것이다. 보다 많은 개수의 채널을 갖도록 기계가공된 부분들상에서의 표면 코팅을 통한 핀홀들의 보다 많은 발생은 세정 문제와 함께 코팅 두께의 변동으로 인한 것이며, 이는 세부적 기계가공의 기반에서 더욱 문제가 된다. (핀홀의 형성은 홀더의 사용시 시간 주기에 걸쳐 발생된다. 이는 일반적으로 세정에 의해 영향을 받을 수 있는 표면 부식의 문 제이다.)
많은 수의 교차 채널들을 갖도록 기계가공된 웨이퍼 홀더에 대한 마지막 단점은, 그것이 흔히, 특히 큰 직경의 웨이퍼 및/또는 보다 높은 레벨의 온도 균일성을 필요로 하는 낮은 온도의 프로세스에 대해, 기판 웨이퍼와 접촉하는 홀더의 면내에 오목한 형상의 프로파일을 기계가공할 필요가 있다는 점이다. 많은 양의 표면의 세부적부분들의 존재는 이러한 프로파일을 기계가공하는 것에 대한 복잡도를 증대시키고, 나아가 그 부분의 비용을 부가시킨다.
본 발명에 개시된 웨이퍼 홀더는 현 기술 수준의 웨이퍼 홀더들에 비해 여러 장점들을 갖는다. 예를 들어, 그것은 보다 적은 양의 기계가공을 필요로 하고, 덜 복잡한 기계가공을 요하여, 특히 큰 기판 웨이퍼 직경에 대해 오목한 표면의 프로파일을 포함하기가 쉽도록 한다. 나아가, 이것은, 개선된 부분-대-부분(part-to-part)의 일관성을 제공한다. 또한, 그것은 손상에 대해 보다 높은 관용도를 가져, 제조시 치수 제어를 유지하기가 보다 용이하게 하며 개선된 웨이퍼 홀더 성능을 제공한다.
넓게 정의하면, 일 실시형태에 따른 본 발명은, 최상부 표면을 갖는 홀더 몸체; 외측 주변부 및 내부 영역을 갖는, 홀더 몸체 최상부 표면의 원형 웨이퍼 후퇴부; 및 상기 홀더 몸체의 최상부 표면에 배치되며, 그 각각이 웨이퍼 후퇴부의 외측 주변부에 인접한 곳에서 시작되고 웨이퍼 후퇴부 내부 영역을 향하여 연장되어 상기 내부 영역에서 끝나는 복수의 슬롯을 포함하는 화학적 증기 증착 시스템에서 반도체 기판 웨이퍼를 유지하는 웨이퍼 홀더이다.
이 실시형태의 특징들에서, 웨이퍼 홀더는 웨이퍼 후퇴부의 외측 주변부 주위에서 연장되는 원형 홈을 더 포함하고; 실질적으로 슬롯 모두는 원형 홈으로부터 웨이퍼 후퇴부의 내부 영역을 향하여 반경방향으로 연장되고; 홀더 몸체는 흑연, 실리콘, 실리콘 질화물, 실리콘 탄화물, 쿼츠(quartz) 또는 알루미늄 산화물 중 1이상으로부터 형성되고; 표면 코팅은 홀더 몸체의 적어도 최상부 표면에 도포될 수 있고; 표면 코팅은, 실리콘 탄화물, 실리콘 질화물, 파이어라이틱 그래파이트(pyrolytic graphite), 파이어라이틱 카본, 다이아몬드, 알루미늄 질화물, 알루미늄 산화물, 실리콘 이산화물 또는 탄탈룸 탄화물 중 1이상으로부터 형성되고; 웨이퍼 후퇴부는 오목한 표면을 둘러싸고(encompass); 웨이퍼 후퇴부의 오목한 표면은 웨이퍼 후퇴부에 배치되는 기판 웨이퍼 아래의 가스 유동을 돕도록 되어 있고; 웨이퍼 후퇴부의 오목한 표면은 웨이퍼 후퇴부에 배치되는 기판 웨이퍼 표면에 걸쳐 균일한 온도 프로파일의 유지를 돕도록 되어 있고; 슬롯들의 개수는 웨이퍼 후퇴부에 배치되는 기판 웨이퍼의 열적 프로파일과 관련한 부정적 효과를 최소화시키도록 선택되며; 슬롯들의 개수는 기판 웨이퍼 아래의 충분한 가스 유동이 적절한 로딩 및 언로딩 작업을 돕도록 선택된다.
이 실시형태의 다른 특징들에 있어서, 슬롯들의 크기는 웨이퍼 후퇴부에 배치되는 기판 웨이퍼의 열적 프로파일 또는 뒷면 마킹(backside markings)과 관련한 부정적인 효과를 최소화하도록 선택되고; 상기 슬롯들의 크기는 적절한 로딩 및 언로딩 작업을 돕기 위한 목적으로 기판 웨이퍼 아래에 효과적인 가스 유동을 제공하도록 선택되고; 복수의 슬롯 각각은 0.030 in. 내지 1.000 in., 바람직하게는 0.035 in. 내지 0.065 in.의 길이를 가지고; 복수의 슬롯 각각은 0.010 in. 내지 0.030 in., 바람직하게는 0.015 in. 내지 0.025 in.의 폭을 가지며; 복수의 슬롯 각각은 0.001 in. 이상, 바람직하게는 0.004 in. 내지 0.008 in.의 깊이를 갖는다.
이 실시형태의 다른 특징들에 있어서, 웨이퍼 홀더는 서셉터이고; 웨이퍼 홀더는 웨이퍼의 에지들을 지지하는 둘레 레지(circumferential ledge)를 더 포함하고; 복수의 슬롯들은 적어도 부분적으로 둘레 레지에 배치되며; 웨이퍼 후퇴부는 제1웨이퍼 후퇴부이고, 복수의 슬롯들은 복수의 제1슬롯들이고, 웨이퍼 홀더는 제1원형 웨이퍼 후퇴부에 인접한 홀더 몸체 최상부 표면의 제2원형 웨이퍼 후퇴부를 더 포함하고, 상기 웨이퍼 후퇴부는 외측 주변부 및 내부 영역을 가지고, 복수의 제2슬롯들은 홀더 몸체의 최상부 표면에 배치되고, 그 각각은 제2웨이퍼 후퇴부의 외측 주변부에 인접한 곳에서 시작하고 제2웨이퍼 후퇴부 내부 영역을 향하여 연장되어 상기 내부 영역에서 끝난다.
또 다른 실시형태에 따른 본 발명은, 최상부 표면을 갖는 홀더 몸체; 외측 주변부 및 내부 영역을 갖는, 상기 홀더 몸체 최상부 표면의 원형 웨이퍼 후퇴부; 및 홀더 몸체의 최상부 표면에 배치되고, 그 각각이 웨이퍼 후퇴부의 외측 주변부에 인접한 곳에서 시작되고, 상기 웨이퍼 후퇴부의 내부 영역을 향하여 연장되어 상기 내부 영역에서 끝나는 복수의 비-교차 슬롯을 포함하는, 화학적 증기 증착 시스템에서 반도체 기판 웨이퍼들을 잡아주는 웨이퍼 홀더이다.
이 실시형태의 특징들에 있어서, 웨이퍼 홀더는 웨이퍼 후퇴부의 외측 주변부 주위에서 연장되는 원형 홈을 더 포함하고; 실질적으로 슬롯 모두는 원형 홈으로부터 웨이퍼 후퇴부의 내부 영역을 향하여 반경방향으로 연장되고; 홀더 몸체는 실리콘, 실리콘 질화물, 실리콘 탄화물, 쿼츠 또는 알루미늄 산화물 중 1이상으로부터 형성되고; 표면 코팅은 홀더 몸체의 적어도 최상부 표면에 도포될 수 있고; 상기 표면 코팅은, 실리콘 탄화물, 실리콘 질화물, 파이어라이틱 그래파이트, 파이어라이틱 카본, 다이아몬드, 알루미늄 질화물, 알루미늄 산화물, 실리콘 이산화물 또는 탄탈룸 탄화물 중 1이상으로부터 형성되고; 웨이퍼 후퇴부는 오목한 표면을 둘러싸고; 웨이퍼 후퇴부의 오목한 표면은 웨이퍼 후퇴부에 배치되는 기판 웨이퍼 아래의 가스 유동을 돕도록 되어 있고; 웨이퍼 후퇴부의 오목한 표면은 웨이퍼 후퇴부에 배치되는 기판 웨이퍼 표면에 걸쳐 균일한 온도 프로파일의 유지를 돕도록 되어 있고; 슬롯들의 개수는 웨이퍼 후퇴부에 배치되는 기판 웨이퍼의 열적 프로파일과 관련한 부정적 효과를 최소화시키도록 선택되며; 슬롯들의 개수는 기판 웨이퍼 아래의 충분한 가스 유동이 적절한 로딩 및 언로딩 작업을 돕도록 선택된다.
이 실시형태의 다른 특징들에 있어서, 슬롯들의 크기는 웨이퍼 후퇴부에 배치되는 기판 웨이퍼의 열적 프로파일 또는 뒷면 마킹들과 관련한 부정적인 효과들을 최소화하도록 선택되고; 상기 슬롯들의 크기는 적절한 로딩 및 언로딩 작업을 돕기 위한 목적으로 기판 웨이퍼 아래에 효과적인 가스 유동을 제공하도록 선택되고; 복수의 슬롯 각각은 0.030 in. 내지 1.000 in., 바람직하게는 0.035 in. 내지 0.065 in.의 길이를 가지고; 복수의 슬롯 각각은 0.010 in. 내지 0.030 in., 바람직하게는 0.015 in. 내지 0.025 in.의 폭을 가지며; 복수의 슬롯 각각은 0.001 in. 이상, 바람직하게는 0.004 in. 내지 0.008 in.의 깊이를 갖는다.
이 실시형태의 다른 특징들에 있어서, 웨이퍼 홀더는 서셉터이고; 상기 웨이퍼 홀더는 웨이퍼의 에지들을 지지하는 둘레 레지를 더 포함하고; 복수의 슬롯들은 적어도 부분적으로 둘레 레지에 배치되며; 웨이퍼 후퇴부는 제1웨이퍼 후퇴부이고, 복수의 슬롯들은 복수의 제1슬롯들이고, 웨이퍼 홀더는 제1원형 웨이퍼 후퇴부에 인접한 홀더 몸체 최상부 표면의 제2원형 웨이퍼 후퇴부를 더 포함하고, 상기 웨이퍼 후퇴부는 외측 주변부 및 내부 영역을 가지고, 복수의 제2슬롯들은 홀더 몸체의 최상부 표면에 배치되고, 그 각각은 제2웨이퍼 후퇴부의 외측 주변부에 인접한 곳에서 시작하고 제2웨이퍼 후퇴부 내부 영역을 향하여 연장되어 상기 내부 영역에서 끝난다.
본 발명의 적용가능한 추가 영역들에 대해서는 후속하여 제공되는 실시예 등으로부터 명백히 이해할 수 있을 것이다. 본 발명의 바람직한 실시예를 나타내는 실시예 부분과 특정 예시들은 단지 설명을 위해 도입된 것으로 본 발명의 범위를 제한하려는 의도는 없다는 것을 이해해야 한다.
본 발명의 추가적인 특징, 실시예들 및 장점들은 도면을 참조하여 다음의 실시예부분으로부터 명확해질 것이다.
도 1a는 통상적인 종래 기술의 웨이퍼 홀더의 평면도;
도 1b는 라인 1B-1B를 따라 취한, 도 1a의 종래 기술의 웨이퍼 홀더의 측단면도;
도 1c는 그 위에 웨이퍼가 위치되는 것으로 도시된, 도 1b의 종래 기술의 웨이퍼 홀더의 측단면도;
도 2는 종래의 화학적 증기 증착 시스템의 블록도;
도 3은 본 발명의 바람직한 실시예들에 따른, 도 2의 웨이퍼 홀더를 독립적으로 나타낸 사시도;
도 4a는 도 3의 웨이퍼 홀더의 평면도;
도 4b는 라인 4B-4B를 따라 취한, 도 4a의 웨이퍼 홀더의 부분 측단면도;
도 4c는 그 위에 웨이퍼가 위치된 것으로 나타낸, 도 4b의 웨이퍼 홀더의 부분 측단면도;
도 5는 본 발명의 대안실시예에 따라, 2개의 웨이퍼 후퇴부들이 단일 홀더 몸체에 나란히 배치되는, 다중 웨이퍼 홀더의 평면도;
도 6a는 종래 기술의 단차형(stepped-type) 웨이퍼 홀더의 사시도;
도 6b는 라인 6B-6B를 따라 취한, 도 6a의 웨이퍼 홀더의 부분 측단면도이다.
몇몇 도면들을 통해 같은 참조부호들이 같은 구성요소들을 나타내는 도면들을 참조하여, 본 발명의 바람직한 실시예들에 대해 설명할 것이다. 바람직한 실시예(들)의 다음의 설명은 예시에 지나지 않으며, 결코 본 발명, 그것의 적용례 또는 사용을 제한하려는 의도는 없다.
본 발명의 바람직한 실시예들은, CVD는 본 발명의 홀더를 적용시킬 수 있는 통상적인 프로세스의 예시이기 때문에, 본 발명의 웨이퍼 홀더는 "CVD"(chemical vapor deposition) 시스템(10)을 참조하여 설명될 것이다. 하지만, 본 발명의 웨이퍼 홀더는 "PVD"(physical vapor deposition), "RTP"(rapid thermal processing), 고온 에칭 처리 및 여타 열 처리를 포함하고, 일반적으로 반도체 웨이퍼가 대체로 편평한 표면으로부터 리프팅되어야 하는 여타 프로세스를 포함하는 폭넓은 웨이퍼 프로세스에서 사용될 수 있다는 것을 이해해야 한다.
도 2는 종래 "CVD"의 블록도이다. CVD 시스템(10)은 반응챔버(reaction chamber;12) 및 지지기구(14)를 포함한다. 반응챔버(12)는, 본 명세서에서 인용참조되는 미국특허 제5,427,620호에 개시된 것과 같은, 흔히 수평방향 유동 반응챔버라고도 지칭되는 타입을 포함하는 종래의 어떠한 디자인도 될 수 있다.
지지기구(14)는 회전가능한 것이 바람직하고 상기 '620 특허에 개시된 것과 대체로 유사할 수도 있다. 특히 관련된 것으로, 지지기구(14)는 반응챔버(12)내에 배치되는 웨이퍼 홀더(16)를 포함한다. 웨이퍼 홀더(16)는 통상적으로 유도적으로(inductively) 가열되는, 흔히 서셉터라 지칭되기도 하는 타입이나, 당업계에서 알려진 다른 타입으로 이루어질 수 있다.
도 3은 본 발명의 바람직한 실시예에 따라, 도 2의 웨이퍼 홀더(16)를 독립적으로 나타낸 사시도이다. 본 명세서에서 설명되는 바와 같이, 본질적으로 웨이퍼 홀더(16)는 대체적으로 평탄화된 실린더 형상의 솔리드 몸체(18)를 포함한다. 상기 몸체(18)는, 대개 공통적으로 순수 흑연을 포함하지만, 대안적으로는 실리콘, 실리콘 질화물, 실리콘 탄화물, 쿼츠, 알루미늄 산화물 또는 또 다른 세라믹 재료 또는 금속이나 금속 합금으로 이루어진 여하한의 종래 웨이퍼 홀더 몸체 재료로부터 형성될 수 있다. 통상적으로 재료의 선택은 최종-사용자의 프로세스 요건들에 달려 있다.
도 4a는 도 3의 웨이퍼 홀더(16)의 평면도이고, 도 4b는 라인 4B-4B를 따라 취한, 도 4a의 웨이퍼 홀더(16)의 부분 측단면도이다. 특히 관심대상으로서, 도 4a 및 4b를 참조하면 가장 잘 이해될 수 있듯이, 홀더 몸체(18)는 최상부 표면(20) 및 저부 표면(22)을 포함한다. 최상부 표면(20)상에는, 후술되는 홀더 몸체(18)에서 약간의 디프레션(depression)에 의해 형성되고 외측의 둘레 림(26)에 의해 한정되는 웨이퍼 후퇴부(24)가 센터링된다(centered). 외측 림(26) 바로 내측의 후퇴부(24)의 주변부에는, 연속적인 원형 홈(28)이 배치된다. 웨이퍼 후퇴부(24)는 그 내부에서 웨이퍼(30)를 지지하도록 되어 있고, 웨이퍼 후퇴부(24)의 크기 및 그에 따른 원형 홈(28)의 배치는 웨이퍼(30)의 크기 선택과 연계하여 선택된다. 도 4c는 그 위에 웨이퍼(30)가 위치된 것으로 나타낸, 도 4b의 웨이퍼 홀더(16)의 부분 측단면도이다. 도시된 바와 같이, 웨이퍼(30)는 웨이퍼 후퇴부(24)내에 안정적으로 피팅되고, 웨이퍼(30)의 외측 에지는 원형 홈(28) 위에 직접적으로 위치되는 것이 바람직하다.
꼭 필요한 것은 아니지만, 원형 홈(28)은 처리시 웨이퍼(30) 아래에서 균일한 가스의 유동이 보장되도록 돕는다. 홈(28)의 크기를 증가시킴으로써, 가스 유동은 보다 쉽게 제어될 수 있으나; 홈을 너무 크게 확대시키는 것에 반하여 온도 균일성과 관련된 문제들이 야기된다. 따라서, 상기 홈(28)의 크기는 일반적으로 종래 의 원리들에 의해 제어되며, 적절한 크기의 홈의 선택은 웨이퍼 홀더(16)가 사용될 제조 프로세스에 달려 있다. 하지만, 0.035 in.의 넓이 및 0.035 in.의 깊이인 반원형 프로파일을 갖는 홈(28)들이 후술되는 바와 같이 성공적으로 사용되어 왔다고 알려져 있다.
최상부 표면(20)은 웨이퍼 후퇴부(24)의 중심을 향하여 고정된 거리만큼 홈(28)으로부터 안쪽으로 연장되는 좁은, 비-교차 슬롯(32)들의 링을 더 포함한다. 상기 슬롯(32)들은, 각각의 슬롯(32)이 직접적으로 웨이퍼 후퇴부(24)의 기하학적 중심을 향하여 연장되는 반경방향 방위로 이루어지는 것이 바람직하지만, 슬롯(32)들의 방위 또는 각도가 상당히 가변적이고, 웨이퍼 후퇴부(24)의 내부 영역과 원형 홈(28) 사이에 소정 경로를 제공할 수도 있으며, 이러한 배치들이 본 발명의 범위에 속한다는 것을 이해해야 한다. 각 슬롯의 깊이는 바람직하게는 0.001 in. 이상으로, 0.004 - 0.008 in. 범위내에 있는 것이 바람직하지만, 다른 깊이들도 이용가능하다. 슬롯(32)들의 폭 및 개수와 함께, 고정된 슬롯들의 길이는, 베르누이의 원리를 활용하여 로딩 및 언로딩할 때 웨이퍼를 효과적으로 리프팅하기 위하여, 웨이퍼(30)의 직경 및 두께에 달려 있다.
중요한 점은, (본 명세서에서 기판 웨이퍼(30)와의 "슬롯 오버랩(slot overlap)"의 양이라 언급되는) 반경방향 슬롯(32)들이 웨이퍼(30) 아래에서 연장되는 거리가 기판 웨이퍼 후퇴부(24)에서의 기판 웨이퍼(30)의 CTE-관련 성장 및 가능한 오프-센터(off-center) 로딩 둘 모두를 둘러싼다는 점이다. 또한, 슬롯 오버랩의 양은, 그것이 기판 웨이퍼(30)의 온도 균일성에 영향을 주거나 기판 웨이퍼(30)상의 뒷면 마킹들에 관여할 정도로 크지 않도록 제어되어야 한다. 웨이퍼 후퇴부(24)의 내부 영역의 실제 중심에 이르는 모든 경로에 슬롯(32)을 연장시키는 것은 문제가 있다고 알려져 있다. 하지만, 성공적인 결과들은, 1인치 길이의 슬롯(32), 적어도, 6-in. 직경의 웨이퍼(30)를 수용하도록 디자인된 웨이퍼 홀더(16)를 가지고 달성될 수 있다고 또한 믿어진다. 한편, 오버랩은 베르누이 원리를 이용하여 기판 웨이퍼의 로딩 및 언로딩 작업을 촉진하기 위하여 충분한 가스 유동을 제공하도록 최소의 길이로 이루어져야 한다. 최소 길이 또는 최대 길이 중 어느 것도 알려져 있지 않지만, 후술되는 바와 같이 0.040 in.- 0.060 in.의 슬롯이 성공적으로 사용되어 왔다고 알려져 있다.
또한, 주어진 슬롯의 영역을 토대로 하여, 로딩 및 언로딩 작업시 기판 웨이퍼(30)를 적절히 맞물어주는데 최소 개수의 슬롯(32)들이 요구된다는 점에서 슬롯(32)들의 개수를 제어하는 것이 중요하다. 상기 최소 개수는 주로, 웨이퍼 후퇴부(24)의 표면적에 대한 슬롯(32)의 표면적에 달려 있다. 따라서, 슬롯(32)들의 개수는 사용되는 슬롯(32)들의 폭 및 길이와 웨이퍼 후퇴부(24)의 크기에 달려 있을 수 있다. 하지만, 넓은 슬롯(32)들은 그들이 국부화된 열적 효과를 야기하므로 회피되어야 하고, 슬롯(32)들의 길이는 이미 상술된 바와 같이 제어되어야 한다. 슬롯(32)들의 개수 및 그들의 폭과 관련된 정확한 한계치는 알려져 있지 않지만, 후술되는 바와 같이 6-in. 직경의 웨이퍼(30)를 수용하도록 디자인된 웨이퍼 홀더(16)에 각각 0.019 in.의 넓이를 갖는 96개의 슬롯(32)들이 성공적으로 사용되어 왔다고 공지되어 있다.
또한, 온도 균일성 등을 유지하기 위하여 웨이퍼 후퇴부(24)의 주변부 주위에 일반적으로 균일한 패턴으로 슬롯(32)들이 배치되어야 한다고 믿어진다. 다라서, 슬롯(32)들간의 간격은 전체 주변부 주위에서 일정한 것이 바람직하고, 각 슬롯(32)의 길이, 폭 및 깊이는 일정한 것이 바람직하다. 하지만, 본 발명의 범위를 벗어나지 않는, 길이, 폭 또는 간격의 균일하게-변하는 패턴을 갖는 슬롯(32)들의 균일한 패턴들을 사용하는 것이 가능할 수도 있다.
홀더 몸체(18)의 저부 표면(22)은 통상적인 디자인으로 되어 있다. 미국특허 제5,427,620호에 나타낸, 통상 쿼츠로 이루어지는 스파이더-타입의 페디스탈(spider-type pedestal)과 같은 지지기구(14)의 적절한 구조체상에 배치 또는 장착될 수 있도록, 원형 지지 홈(34)이 저부 표면(22)에 배치될 수도 있다.
홀더 몸체(18)는, 실리콘 탄화물, 실리콘 질화물, 파이어라이틱 그래파이트, 파이어라이틱 카본, 다이아몬드, 알루미늄 질화물, 알루미늄 산화물, 실리콘, 실리콘 이산화물 또는 탄탈룸 탄화물 중 하나로 이루어진 표면 코팅(36)으로 커버링되거나 그렇지 않을 수 있다. 통상적으로, 코팅(36)은 최상부 및 저부 표면(20, 22)을 포함하나 그들로 제한되지 않는 전체 기판에 도포된다.
웨이퍼 후퇴부(24)를 형성하는 약간의 디프레션은 홀더 몸체(18)의 최상부 표면(20)을 기계가공함으로써 생성될 수도 있는 약간 오목한 프로파일(도 4c에 가장 잘 나타나 있음)을 가질 수도 있다. 또한, 디프레션은 가스들이 웨이퍼(30) 아래를 자유롭게 유동하도록 하고 웨이퍼(30)가 그렇지 못한 평탄면에 들러붙는 것을 방지함으로써 홀더(16)로부터 기판 웨이퍼(30)의 해제를 돕는다. 고온에서 처지려 는(sag) 웨이퍼(30)의 경향으로 인해 개선된 웨이퍼 온도 균일성을 위해서는 오목한 표면 프로파일이 바람직하다. 처짐에 의해 야기되는 변형은 기판 웨이퍼의 직경 및 최종 사용자의 프로세스 콘디션들의 함수이다. 더욱이, 처진 웨이퍼(30)와 홀더 몸체(18)의 최상부 표면간의 갭이 상대적으로 균일한 경우에는 온도 균일성이 최적화될 수 있기 때문에, 웨이퍼 후퇴부(24)의 프로파일은 처진 웨이퍼(30)의 것과 매칭되거나 근사화되는 것이 바람직하다. 따라서, 처짐이 일어나는 경우 웨이퍼(30)의 프로파일 대략 구형을 이루는 것으로 추정되기 때문에, 웨이퍼 후퇴부(24)의 오목함 또한 구형으로 이루어질 수 있다. 하지만, 처짐이 일어나는 경우 웨이퍼 프로파일의 보다 면밀한 분석에 의하면 비-구형적 특징들을 나타내기 쉽고, 따라서 웨이퍼 후퇴부(24)의 프로파일 역시 가변적일 수 있다는 것은 명백하다.
일반적으로, 보다 큰 직경의 웨이퍼(30) 및 낮은 최종-사용(end-use) 프로세스 온도의 콘디션들은 보다 큰 요면(dished) 형상을 갖는 프로파일들의 사용을 선호한다. 이에 대한 이유로는, 보다 큰 웨이퍼(30)들은 더욱 무겁기 때문에 웨이퍼(30)와 기판 홀더(16)의 정합면(mating face)간의 접착성을 최소화시키기 위한 필요성이 보다 중요하다는 사실이 포함된다. 또한, 보다 큰 웨이퍼(30)들은 보다 작은 웨이퍼(30)보다 온도에서 더욱 잘 처지므로, 보다 큰 요면 프로파일이 개선된 온도 균일성의 달성을 도울 수 있다. 웨이퍼 처리에서 사용되는 통상적인 웨이퍼 후퇴부들의 오목함은 특히 민감한 처리에 요구되는 보다 큰 오목함을 갖는 0.002 in. 내지 0.010 in.의 범위에 있을 수도 있다.
본 명세서에 기술된 원리들에 따라 설계 및 제조된 6개의 서셉터-타입의 웨 이퍼 홀더가 표준 프로세스 콘디션들 하에서 테스트 되었다. 웨이퍼 홀더는 6 in. 직경을 갖는 웨이퍼들을 수용하기 위한 크기로 되어 있는 웨이퍼 후퇴부를 포함하였다. 각각의 웨이퍼 홀더는 각각 0.007 in.의 깊이, 0.019 in.의 넓이 및 0.040 in.의 길이로 된 96개의 반경방향 슬롯들을 포함하였다. 각 웨이퍼 홀더의 웨이퍼 후퇴부는 0.017 in.의 깊이 및 0.002 in. 만큼 오목한 프로파일로 되어 있고, 각 웨이퍼 홀더의 연속적인 홈은 0.035 in.의 넓이 및 0.035 in.의 깊이로 되어 있었다. 6개의 테스트 부품들은, 도 1a-1c에 예시된 것과 같은 통상적인 웨이퍼 홀더에 대하여, 업계에서 경험되는 통상적인 수명인 대략 2,000 내지 4,000 런(run)과 비교하여 매우 바람직한 최대 10,000 런에 이를 때까지 성공적으로 작동되었다(베르누이 원리를 기반으로 한 픽업을 이용하는 웨이퍼 홀더로부터의 반도체 웨이퍼의 성공적인 해제).
이러한 성공의 관점에서, 본 명세서에서 기술되는 원리들에 따라 설계 및 제조된 서셉터-타입의 웨이퍼 홀더가 실리콘 적층 퇴적 프로세스(silicon epitaxy deposition process)에 사용되었다. 웨이퍼 홀더는 6 in.의 직경을 갖는 웨이퍼들을 수용하기 위한 크기로 되어 있는 웨이퍼 후퇴부를 포함하였다. 웨이퍼 홀더는 각각 0.060 in.의 길이, 0.005 in.의 깊이 및 0.019 in.의 넓이로 된 96개의 반경방향 슬롯들을 포함하였다. 웨이퍼 후퇴부는 0.017 in.의 깊이 및 0.0025 in. 만큼 오목한 프로파일로 되어 있었다. 연속적인 홈은 0.035 in.의 넓이 및 0.035 in.의 깊이였다. 웨이퍼 홀더는 관련없는 문제들에 대해 사용이 비연속적이 되기 이전에 178 런으로 성공적으로 사용되었다. 일반적인 성능은 도 1a-1c에 예시된 웨이퍼 홀 더와 같은 통상적인 웨이퍼 홀더의 성능과 동일하였지만, 테스트 웨이퍼 홀더를 사용하여 수행되는 모든 웨이퍼의 코팅들은 온도 균일성의 문제나 상술된 이미지 전사의 문제들의 징후 없이 높은 품질로 이루어졌다는 것은 중요하다.
본 발명의 웨이퍼 홀더의 대안적인 구성들에 대해서 당업자들은 명백히 이해할 것이다. 예를 들어, 도 5는 본 발명의 대안실시예에 따라, 2개의 웨이퍼 후퇴부들이 단일 홀더 몸체에 나란히 배치되는, 다중 웨이퍼 홀더의 평면도이다. 각각의 웨이퍼 후퇴부(74)는 상술된 웨이퍼 홀더(24)에 제공되는 홈(28) 및 슬롯(32)들과 유사한, 원형 홈(78) 및 복수의 슬롯(82)들을 포함한다. 제2웨이퍼 후퇴부(74) 및 복수의 제2슬롯(82)를 제외하면, 도 5의 웨이퍼 홀더(66)는 제1웨이퍼 홀더(16)와 대체로 유사하다.
이러한 구조는 특정 반응챔버(12)에서 생상되는 웨이퍼(30)들의 수를 최대화시키는데 유용할 수 있다. 예를 들어, 특정 반응챔버(12)는 8-in. 웨이퍼(30)들의 제조를 수용하도록 설계되어 있지만, 흔히 제조자는 단지 4 in. 직경인 웨이퍼(30)의 제조시 반응챔버(12)를 사용하기를 희망할 수 있다. 어느 한 웨이퍼 크기의 제조는 본 명세서에서 기술된 타입의 개략적-크기의(appropriately-sized) 웨이퍼 홀더(16)의 사용을 통해 달성될 수도 있다. 하지만, 8-in. 반응챔버(12)에서의 4-in. 웨이퍼(30)들의 제조는 도 5에 개략적으로 도시된 것과 같은 웨이퍼 홀더(66)를 사용함으로써 최적화될 수도 있다. 나아가 이러한 접근법은, 당업자들이라면 쉽게 이해할 수 있듯이, 다른 개수, 크기 및 구조의 웨이퍼 후퇴부들을 갖는 웨이퍼 홀더들(도시 안됨)를 설계하는데 활용될 수도 있다.
본 발명의 교시들은 다른 타입의 웨이퍼 홀더에도 적용될 수 있다. 예를 들어, 도 6a는 종래 기술의 단차형 웨이퍼 홀더(116)의 사시도이고, 도 6b는 라인 6B-6B를 따라 취한, 도 6a의 웨이퍼 홀더(116)의 부분 측단면도이다. 상기 단차형 웨이퍼 홀더(116)는 웨이퍼(30)의 외측 에지들을 지지하는 웨이퍼 후퇴부(124)의 주변부 주위의 둘레 레지(119)를 포함한다. 처리시, 웨이퍼(30)는 통상적으로 본 발명의 웨이퍼 홀더(16)의 방식과 유사한 방식으로 웨이퍼 후퇴부(124)내로 처진다. 위로부터 웨이퍼(30)를 상승시키기 위해 베르누이-타입의 픽업을 이용하기 보다, 아래로부터 웨이퍼(30)를 상승시켜 홀더(116)의 최상부에 오프시키기 위하여, 단차형 웨이퍼 홀더(116)들은, 웨이퍼(30) 아래에 배치되고 웨이퍼 후퇴부(124)의 개구부(125)들을 통해 돌출되도록 구성된 리프트 핀들을 사용한다. 명확히 예시되지는 않았으나, 마찬가지로 본 발명의 원리들은 레지(119)에 슬롯들(도시 안됨)을 적용함으로써 단차형 웨이퍼 홀더(116)들에 적용될 수도 있다. 이는, 단차형 웨이퍼 홀더(116)가 언로딩 작업시 통상적인 베르누이 타입의 픽업을 사용할 수 있도록 한다.
상기 정보를 토대로, 당업자라면 본 발명이 폭넓은 활용도 및 적용에 적합하다는 것을 쉽게 이해할 수 있을 것이다. 본 명세서에 명시된 것 이외의 본 발명의 여러 실시예 및 응용례들, 그리고 많은 변형례, 수정례 및 등가적 구성들이, 본 발명의 기술적사상 및 범위를 벗어나지 않고 본 발명과 그에 대한 앞선 설명으로부터 명백해지거나 또는 합리적으로 제안될 것이다. 따라서, 본 명세서에서는 본 발명이 그것의 바람직한 실시예와 관련하여 상세히 설명되었으나, 개시된 내용은 예시에 지나지 않으며 본 발명을 충실히 제공하고 개시된 내용을 이용가능하도록 하기 위한 목적으로만 구성된 것이라는 것을 이해해야 한다. 상기 개시된 내용은 본 발명을 제한하기 위해 구성된 것은 아니고, 또는 여타 실시예들, 응용례들, 변형례들, 수정례들 또는 등가적 구성들을 배제하기 위한 것은 아니며; 본 발명은 후속 청구항 및 그것의 등가물들에 의해서만 제한된다. 본 명세서에서는 특정한 용어들이 채용되었으나, 그들은 단지 일반적이고 설명적인 관점에서 사용된 것이며 제한의 의도는 없다.

Claims (46)

  1. 화학적 증기 증착 시스템에서 반도체 기판 웨이퍼를 잡아주는 웨이퍼 홀더에 있어서,
    최상부 표면을 갖는 홀더 몸체;
    상기 홀더 몸체의 최상부 표면에 있고, 외측 주변부 및 내부 영역을 갖는 원형 웨이퍼 후퇴부;
    상기 홀더 몸체의 최상부 표면에 배치되고, 그 각각이 상기 웨이퍼 후퇴부의 외측 주변부에 인접한 곳에서 시작하고 상기 웨이퍼 후퇴부의 내부 영역을 향하여 연장되어 상기 내부 영역에서 끝나는 복수의 슬롯; 및
    상기 웨이퍼 후퇴부의 외측 주변부 주위에서 연장되는 원형 홈을 포함하는 것을 특징으로 하는 웨이퍼 홀더.
  2. 삭제
  3. 제1항에 있어서,
    모든 슬롯들이 상기 원형 홈으로부터 상기 웨이퍼 후퇴부의 내부 영역을 향하여 반경방향으로 연장되는 것을 특징으로 하는 웨이퍼 홀더.
  4. 제3항에 있어서,
    상기 홀더 몸체는 흑연, 실리콘 질화물, 실리콘 탄화물, 쿼츠(quartz) 또는 알루미늄 산화물 중 1이상으로부터 형성되는 것을 특징으로 하는 웨이퍼 홀더.
  5. 제3항에 있어서,
    표면 코팅은 적어도 상기 홀더 몸체의 최상부 표면에 도포되는 것을 특징으로 하는 웨이퍼 홀더.
  6. 제5항에 있어서,
    상기 표면 코팅은, 실리콘 탄화물, 실리콘 질화물, 파이어라이틱 그래파이트(pyrolytic graphite), 파이어라이틱 카본, 다이아몬드, 알루미늄 질화물, 알루미늄 산화물, 실리콘 이산화물 또는 탄탈룸 탄화물 중 1이상으로부터 형성되는 것을 특징으로 하는 웨이퍼 홀더.
  7. 제3항에 있어서,
    상기 웨이퍼 후퇴부는 오목한 표면을 둘러싸는 것을 특징으로 하는 웨이퍼 홀더.
  8. 제7항에 있어서,
    상기 웨이퍼 후퇴부의 오목한 표면은 상기 웨이퍼 후퇴부에 배치되는 기판 웨이퍼와 오목한 표면 사이에 갭을 형성하여 기판 웨이퍼 아래의 가스 유동을 돕도록 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  9. 제7항에 있어서,
    상기 웨이퍼 후퇴부의 오목한 표면의 프로파일은, 상기 웨이퍼 후퇴부에 배치되는 기판 웨이퍼의 표면에 걸쳐 균일한 온도 프로파일의 유지를 돕도록 고온에서 처진 웨이퍼의 프로파일과 매칭되거나 근사화되는 것을 특징으로 하는 웨이퍼 홀더.
  10. 제3항에 있어서,
    상기 슬롯들의 개수는 상기 웨이퍼 후퇴부에 배치되는 기판 웨이퍼의 열적 프로파일과 관련한 부정적인 효과를 최소화시키도록 선택되는 것을 특징으로 하는 웨이퍼 홀더.
  11. 제3항에 있어서,
    상기 슬롯들의 개수는 상기 기판 웨이퍼 아래의 충분한 가스 유동이 로딩 및 언로딩 작업들을 도울 수 있도록 선택되는 것을 특징으로 하는 웨이퍼 홀더.
  12. 제3항에 있어서,
    상기 슬롯들의 크기는 상기 웨이퍼 후퇴부에 배치되는 기판 웨이퍼의 열적 프로파일 또는 뒷면 마킹(backside markings)과 관련한 부정적인 효과를 최소화시 키도록 선택되는 것을 특징으로 하는 웨이퍼 홀더.
  13. 제3항에 있어서,
    상기 슬롯들의 크기는 로딩 및 언로딩 작업을 돕기 위한 목적으로 기판 웨이퍼 아래에 효과적인 가스 유동을 제공하도록 선택되는 것을 특징으로 하는 웨이퍼 홀더.
  14. 제3항에 있어서,
    상기 복수의 슬롯 각각은 0.030 in. 내지 1.000 in.의 길이로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  15. 제14항에 있어서,
    상기 복수의 슬롯 각각은 0.035 in. 내지 0.065 in.의 길이로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  16. 제3항에 있어서,
    상기 복수의 슬롯 각각은 0.010 in. 내지 0.030 in.의 폭으로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  17. 제16항에 있어서,
    상기 복수의 슬롯 각각은 0.015 in. 내지 0.025 in.의 폭으로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  18. 제3항에 있어서,
    상기 복수의 슬롯 각각은 0.001 in. 이상의 깊이로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  19. 제18항에 있어서,
    상기 복수의 슬롯 각각은 0.004 in. 내지 0.008 in.의 깊이로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  20. 제3항에 있어서,
    상기 웨이퍼 홀더는 서셉터인 것을 특징으로 하는 웨이퍼 홀더.
  21. 제3항에 있어서,
    상기 웨이퍼의 에지를 지지하는 둘레 레지를 더 포함하는 것을 특징으로 하는 웨이퍼 홀더.
  22. 제21항에 있어서,
    상기 복수의 슬롯들은 적어도 부분적으로 상기 둘레 레지에 배치되는 것을 특징으로 하는 웨이퍼 홀더.
  23. 제3항에 있어서,
    상기 웨이퍼 후퇴부는 제1웨이퍼 후퇴부이고, 상기 복수의 슬롯들은 복수의 제1슬롯들이며, 상기 웨이퍼 홀더는:
    상기 제1웨이퍼 후퇴부에 인접한 상기 홀더 몸체의 최상부 표면에 있고, 외측 주변부 및 내부 영역을 갖는 제2웨이퍼 후퇴부; 및
    상기 홀더 몸체의 최상부 표면에 배치되고, 그 각각이 상기 제2웨이퍼 후퇴부의 외측 주변부에 인접한 곳에서 시작되고, 상기 제2웨이퍼 후퇴부의 내부 영역을 향하여 연장되어 상기 내부 영역에서 끝나는 복수의 제2슬롯을 더 포함하는 것을 특징으로 하는 웨이퍼 홀더.
  24. 화학적 증기 증착 시스템에서 반도체 기판 웨이퍼를 잡아주는 웨이퍼 홀더에 있어서,
    최상부 표면을 갖는 홀더 몸체;
    상기 홀더 몸체의 최상부 표면에 있고, 외측 주변부 및 내부 영역을 갖는 원형 웨이퍼 후퇴부; 및
    상기 홀더 몸체의 최상부 표면에 배치되고, 그 각각이 상기 웨이퍼 후퇴부의 외측 주변부에 인접한 곳에서 시작되고, 상기 웨이퍼 후퇴부의 내부 영역을 향하여 연장되어 상기 내부 영역에서 끝나는 복수의 비-교차 슬롯들; 및
    상기 웨이퍼 후퇴부의 외측 주변부 주위에서 연장되는 원형 홈을 포함하는 것을 특징으로 하는 웨이퍼 홀더.
  25. 삭제
  26. 제24항에 있어서,
    모든 슬롯들이 상기 원형 홈으로부터 상기 웨이퍼 후퇴부의 내부 영역을 향하여 반경방향으로 연장되는 것을 특징으로 하는 웨이퍼 홀더.
  27. 제26항에 있어서,
    상기 홀더 몸체는 흑연, 실리콘, 실리콘 질화물, 실리콘 탄화물, 쿼츠 또는 알루미늄 산화물 중 1이상으로부터 형성되는 것을 특징으로 하는 웨이퍼 홀더.
  28. 제26항에 있어서,
    표면 코팅은 적어도 상기 홀더 몸체의 최상부 표면에 도포되는 것을 특징으로 하는 웨이퍼 홀더.
  29. 제28항에 있어서,
    상기 표면 코팅은, 실리콘 탄화물, 실리콘 질화물, 파이어라이틱 그래파이 트, 파이어라이틱 카본, 다이아몬드, 알루미늄 질화물, 알루미늄 산화물, 실리콘 이산화물 또는 탄탈룸 탄화물 중 1이상으로부터 형성되는 것을 특징으로 하는 웨이퍼 홀더.
  30. 제26항에 있어서,
    상기 웨이퍼 후퇴부는 오목한 표면을 둘러싸는 것을 특징으로 하는 웨이퍼 홀더.
  31. 제30항에 있어서,
    상기 웨이퍼 후퇴부의 오목한 표면은 상기 웨이퍼 후퇴부에 배치되는 기판 웨이퍼와 오목한 표면 사이에 갭을 형성하여 기판 웨이퍼 아래의 가스 유동을 돕도록 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  32. 제30항에 있어서,
    상기 웨이퍼 후퇴부의 오목한 표면의 프로파일은, 상기 웨이퍼 후퇴부에 배치되는 기판 웨이퍼의 표면에 걸쳐 균일한 온도 프로파일의 유지를 돕도록 고온에서 처진 웨이퍼의 프로파일과 매칭되거나 근사화되는 것을 특징으로 하는 웨이퍼 홀더.
  33. 제26항에 있어서,
    상기 슬롯들의 개수는 상기 웨이퍼 후퇴부에 배치되는 기판 웨이퍼의 열적 프로파일과 관련한 부정적인 효과를 최소화시키도록 선택되는 것을 특징으로 하는 웨이퍼 홀더.
  34. 제26항에 있어서,
    상기 슬롯들의 개수는 상기 기판 웨이퍼 아래의 충분한 가스 유동이 로딩 및 언로딩 작업들을 도울 수 있도록 선택되는 것을 특징으로 하는 웨이퍼 홀더.
  35. 제26항에 있어서,
    상기 슬롯들의 크기는 상기 웨이퍼 후퇴부에 배치되는 기판 웨이퍼의 열적 프로파일 또는 뒷면 마킹과 관련한 부정적인 효과를 최소화시키도록 선택되는 것을 특징으로 하는 웨이퍼 홀더.
  36. 제26항에 있어서,
    상기 슬롯들의 크기는 로딩 및 언로딩 작업을 돕기 위한 목적으로 기판 웨이퍼 아래에 효과적인 가스 유동을 제공하도록 선택되는 것을 특징으로 하는 웨이퍼 홀더.
  37. 제26항에 있어서,
    상기 복수의 슬롯 각각은 0.030 in. 내지 1.000 in.의 길이로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  38. 제37항에 있어서,
    상기 복수의 슬롯 각각은 0.035 in. 내지 0.065 in.의 길이로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  39. 제26항에 있어서,
    상기 복수의 슬롯 각각은 0.010 in. 내지 0.030 in.의 폭으로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  40. 제39항에 있어서,
    상기 복수의 슬롯 각각은 0.015 in. 내지 0.025 in.의 폭으로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  41. 제26항에 있어서,
    상기 복수의 슬롯 각각은 0.001 in. 이상의 깊이로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  42. 제41항에 있어서,
    상기 복수의 슬롯 각각은 0.004 in. 내지 0.008 in.의 깊이로 되어 있는 것을 특징으로 하는 웨이퍼 홀더.
  43. 제26항에 있어서,
    상기 웨이퍼 홀더는 서셉터인 것을 특징으로 하는 웨이퍼 홀더.
  44. 제26항에 있어서,
    상기 웨이퍼의 에지를 지지하는 둘레 레지를 더 포함하는 것을 특징으로 하는 웨이퍼 홀더.
  45. 제44항에 있어서,
    상기 복수의 슬롯들은 적어도 부분적으로 상기 둘레 레지에 배치되는 것을 특징으로 하는 웨이퍼 홀더.
  46. 제26항에 있어서,
    상기 웨이퍼 후퇴부는 제1웨이퍼 후퇴부이고, 상기 복수의 슬롯들은 복수의 제1슬롯들이며, 상기 웨이퍼 홀더는:
    상기 제1웨이퍼 후퇴부에 인접한 상기 홀더 몸체의 최상부 표면에 있고, 외측 주변부 및 내부 영역을 갖는 제2웨이퍼 후퇴부; 및
    상기 홀더 몸체의 최상부 표면에 배치되고, 그 각각이 상기 제2웨이퍼 후퇴부의 외측 주변부에 인접한 곳에서 시작되고, 상기 제2웨이퍼 후퇴부의 내부 영역을 향하여 연장되어 상기 내부 영역에서 끝나는 복수의 제2슬롯을 더 포함하는 것을 특징으로 하는 웨이퍼 홀더.
KR1020067002232A 2003-08-01 2004-08-02 반도체 제조시 웨이퍼를 지지하는 홀더 KR101116510B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US49206303P 2003-08-01 2003-08-01
US60/492,063 2003-08-01
PCT/US2004/024787 WO2005013334A2 (en) 2003-08-01 2004-08-02 Holder for supporting wafers during semiconductor manufacture

Publications (2)

Publication Number Publication Date
KR20060083410A KR20060083410A (ko) 2006-07-20
KR101116510B1 true KR101116510B1 (ko) 2012-02-28

Family

ID=34115589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067002232A KR101116510B1 (ko) 2003-08-01 2004-08-02 반도체 제조시 웨이퍼를 지지하는 홀더

Country Status (6)

Country Link
US (1) US7582166B2 (ko)
EP (1) EP1654752B1 (ko)
JP (1) JP4669476B2 (ko)
KR (1) KR101116510B1 (ko)
AT (1) ATE514801T1 (ko)
WO (1) WO2005013334A2 (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7648579B2 (en) * 2004-02-13 2010-01-19 Asm America, Inc. Substrate support system for reduced autodoping and backside deposition
US7824498B2 (en) * 2004-02-24 2010-11-02 Applied Materials, Inc. Coating for reducing contamination of substrates during processing
JP4636807B2 (ja) * 2004-03-18 2011-02-23 キヤノン株式会社 基板保持装置およびそれを用いた露光装置
US20090202226A1 (en) * 2005-06-06 2009-08-13 Texthelp Systems, Ltd. System and method for converting electronic text to a digital multimedia electronic book
EP1772901B1 (en) * 2005-10-07 2012-07-25 Rohm and Haas Electronic Materials, L.L.C. Wafer holding article and method for semiconductor processing
US7691205B2 (en) * 2005-10-18 2010-04-06 Asm Japan K.K. Substrate-supporting device
JP4629574B2 (ja) * 2005-12-27 2011-02-09 日本発條株式会社 基板支持装置と、その製造方法
KR20070093493A (ko) * 2006-03-14 2007-09-19 엘지이노텍 주식회사 서셉터 및 반도체 제조장치
EP2080221B1 (en) * 2006-11-10 2011-06-15 Saint-Gobain Ceramics & Plastics, Inc. A susceptor and method of forming a led device using such susceptor
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
US20110114022A1 (en) * 2007-12-12 2011-05-19 Veeco Instruments Inc. Wafer carrier with hub
US8021487B2 (en) * 2007-12-12 2011-09-20 Veeco Instruments Inc. Wafer carrier with hub
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
KR101691066B1 (ko) * 2010-11-17 2016-12-29 주성엔지니어링(주) 트레이와 이를 이용한 기판 처리 장치, 및 트레이의 제조 방법
TWI563589B (en) * 2009-11-27 2016-12-21 Jusung Eng Co Ltd Tray, substrate processing apparatus using the same, and manufacturing method of tray
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
JP2012109409A (ja) * 2010-11-17 2012-06-07 Ulvac Japan Ltd 基板搬送トレイ
WO2012167285A1 (en) 2011-06-03 2012-12-06 Tel Nexx, Inc. Parallel single substrate processing system
US8979087B2 (en) * 2011-07-29 2015-03-17 Applied Materials, Inc. Substrate supporting edge ring with coating for improved soak performance
DE102011055061A1 (de) * 2011-11-04 2013-05-08 Aixtron Se CVD-Reaktor bzw. Substrathalter für einen CVD-Reaktor
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US9219174B2 (en) 2013-01-11 2015-12-22 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
JP6097681B2 (ja) * 2013-12-24 2017-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造装置およびＳｉＣエピタキシャルウェハの製造方法
US9330955B2 (en) * 2013-12-31 2016-05-03 Applied Materials, Inc. Support ring with masked edge
DE102014103505A1 (de) 2014-03-14 2015-09-17 Aixtron Se Beschichtetes Bauteil eines CVD-Reaktors und Verfahren zu dessen Herstellung
USD766850S1 (en) * 2014-03-28 2016-09-20 Tokyo Electron Limited Wafer holder for manufacturing semiconductor
SG11201608905XA (en) * 2014-05-21 2016-12-29 Applied Materials Inc Thermal processing susceptor
US10309012B2 (en) * 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US10269614B2 (en) * 2014-11-12 2019-04-23 Applied Materials, Inc. Susceptor design to reduce edge thermal peak
US20170032992A1 (en) * 2015-07-31 2017-02-02 Infineon Technologies Ag Substrate carrier, a method and a processing device
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
KR101812209B1 (ko) 2016-02-16 2017-12-26 주식회사 이오테크닉스 레이저 마킹 장치 및 레이저 마킹 방법
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
JP6650345B2 (ja) * 2016-05-26 2020-02-19 日本特殊陶業株式会社 基板保持装置及びその製造方法
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US20180102247A1 (en) * 2016-10-06 2018-04-12 Asm Ip Holding B.V. Substrate processing apparatus and method of manufacturing semiconductor device
CN110520553A (zh) * 2017-02-28 2019-11-29 西格里碳素欧洲公司 基板-载体结构
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
CN109841556B (zh) * 2017-11-28 2020-11-03 桦榆国际有限公司 晶圆承载盘维修方法
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
US10446744B2 (en) * 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
CN109594063A (zh) * 2018-12-27 2019-04-09 西安奕斯伟硅片技术有限公司 一种外延反应设备
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN109692828B (zh) * 2019-02-18 2024-01-23 成都泰美克晶体技术有限公司 一种适用于1210封装尺寸的晶片挑选治具
CN109701911B (zh) * 2019-02-18 2024-01-23 成都泰美克晶体技术有限公司 一种适用于1612、2016和3225封装尺寸的晶片挑选治具
CN215757604U (zh) * 2021-01-25 2022-02-08 苏州晶湛半导体有限公司 石墨盘

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758035A (ja) * 1993-08-11 1995-03-03 Sumitomo Sitix Corp 半導体基板用熱処理治具
JPH0758041A (ja) * 1993-08-20 1995-03-03 Toshiba Ceramics Co Ltd サセプタ
JPH11236674A (ja) 1998-02-23 1999-08-31 Mitsubishi Electric Corp 成膜装置
JP2000315720A (ja) 1999-04-28 2000-11-14 Ibiden Co Ltd セラミックス製の半導体製造用治具

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143036A (en) * 1979-04-19 1980-11-08 Toshiba Corp Holder for semiconductor wafer
JPS59228714A (ja) * 1983-06-10 1984-12-22 Toshiba Corp 半導体気相成長用加熱基台
US5198034A (en) * 1987-03-31 1993-03-30 Epsilon Technology, Inc. Rotatable substrate supporting mechanism with temperature sensing device for use in chemical vapor deposition equipment
US4821674A (en) * 1987-03-31 1989-04-18 Deboer Wiebe B Rotatable substrate supporting mechanism with temperature sensing device for use in chemical vapor deposition equipment
US5620525A (en) * 1990-07-16 1997-04-15 Novellus Systems, Inc. Apparatus for supporting a substrate and introducing gas flow doximate to an edge of the substrate
NL9300389A (nl) * 1993-03-04 1994-10-03 Xycarb Bv Substraatdrager.
JPH06310438A (ja) * 1993-04-22 1994-11-04 Mitsubishi Electric Corp 化合物半導体気相成長用基板ホルダおよび化合物半導体気相成長装置
JP2934565B2 (ja) * 1993-05-21 1999-08-16 三菱電機株式会社 半導体製造装置及び半導体製造方法
JP3911518B2 (ja) * 1995-03-31 2007-05-09 株式会社Ｓｕｍｃｏ 気相成長装置用サセプターと気相成長方法
JP3553204B2 (ja) * 1995-04-28 2004-08-11 アネルバ株式会社 Ｃｖｄ装置
US6113702A (en) * 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
US6245152B1 (en) * 1996-07-05 2001-06-12 Super Silicon Crystal Research Institute Corp. Method and apparatus for producing epitaxial wafer
US5848889A (en) * 1996-07-24 1998-12-15 Applied Materials Inc. Semiconductor wafer support with graded thermal mass
GB2325939B (en) * 1997-01-02 2001-12-19 Cvc Products Inc Thermally conductive chuck for vacuum processor
JPH10256163A (ja) * 1997-03-11 1998-09-25 Toshiba Corp 高速回転型枚葉式気相成長装置
JPH10335437A (ja) * 1997-05-27 1998-12-18 Dainippon Screen Mfg Co Ltd 基板処理装置
JP3636864B2 (ja) * 1997-06-11 2005-04-06 東京エレクトロン株式会社 処理装置およびステージ装置
JP2001522142A (ja) * 1997-11-03 2001-11-13 エーエスエム アメリカ インコーポレイテッド 改良された低質量ウェハ支持システム
US6264467B1 (en) * 1999-04-14 2001-07-24 Applied Materials, Inc. Micro grooved support surface for reducing substrate wear and slip formation
JP4592849B2 (ja) * 1999-10-29 2010-12-08 アプライド マテリアルズ インコーポレイテッド 半導体製造装置
US6634882B2 (en) * 2000-12-22 2003-10-21 Asm America, Inc. Susceptor pocket profile to improve process performance
JP2003197532A (ja) * 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法及びエピタキシャル成長用サセプター
JP3537428B2 (ja) * 2002-07-18 2004-06-14 沖電気工業株式会社 半導体結晶成長装置用治具，及び半導体製造方法
JP2004119859A (ja) * 2002-09-27 2004-04-15 Shin Etsu Handotai Co Ltd サセプタ、半導体ウェーハの製造装置及び製造方法
JP2004244298A (ja) * 2002-12-17 2004-09-02 Kobe Steel Ltd ダイヤモンド気相合成用基板ホルダ及びダイヤモンド気相合成方法
JP2004200436A (ja) * 2002-12-19 2004-07-15 Toshiba Ceramics Co Ltd サセプタ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758035A (ja) * 1993-08-11 1995-03-03 Sumitomo Sitix Corp 半導体基板用熱処理治具
JPH0758041A (ja) * 1993-08-20 1995-03-03 Toshiba Ceramics Co Ltd サセプタ
JPH11236674A (ja) 1998-02-23 1999-08-31 Mitsubishi Electric Corp 成膜装置
JP2000315720A (ja) 1999-04-28 2000-11-14 Ibiden Co Ltd セラミックス製の半導体製造用治具

Also Published As

Publication number Publication date
JP2007518249A (ja) 2007-07-05
EP1654752B1 (en) 2011-06-29
US20050022746A1 (en) 2005-02-03
EP1654752A2 (en) 2006-05-10
KR20060083410A (ko) 2006-07-20
WO2005013334A3 (en) 2007-08-09
EP1654752A4 (en) 2010-07-21
WO2005013334A2 (en) 2005-02-10
US7582166B2 (en) 2009-09-01
JP4669476B2 (ja) 2011-04-13
ATE514801T1 (de) 2011-07-15

Similar Documents

Publication Publication Date Title
KR101116510B1 (ko) 반도체 제조시 웨이퍼를 지지하는 홀더
TWI839443B (zh) 通風基座
US6048403A (en) Multi-ledge substrate support for a thermal processing chamber
KR100893909B1 (ko) 기판 홀더의 제조 방법
EP2165358B1 (en) Susceptor for improving throughput and reducing wafer damage
US7070660B2 (en) Wafer holder with stiffening rib
US6280183B1 (en) Substrate support for a thermal processing chamber
US11764101B2 (en) Susceptor for semiconductor substrate processing
KR20040107477A (ko) 서셉터를 포함한 처리 챔버에서 반도체 기판을 가열하기위한 공정 및 시스템
JPH0758041A (ja) サセプタ
US7033445B2 (en) Gridded susceptor
CN109881183B (zh) 半导体晶片
JP3004846B2 (ja) 気相成長装置用サセプタ
US11846039B2 (en) Vapor deposition device and method for manufacturing epitaxial silicon wafer
JPH0268922A (ja) 気相成長用サセプタ
CN112713117A (zh) 用于半导体衬底处理的基座

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150203

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee