JP2007511892A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007511892A5 JP2007511892A5 JP2006521913A JP2006521913A JP2007511892A5 JP 2007511892 A5 JP2007511892 A5 JP 2007511892A5 JP 2006521913 A JP2006521913 A JP 2006521913A JP 2006521913 A JP2006521913 A JP 2006521913A JP 2007511892 A5 JP2007511892 A5 JP 2007511892A5
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- containing layer
- deposited
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 38
- 229910052710 silicon Inorganic materials 0.000 claims 38
- 239000010703 silicon Substances 0.000 claims 38
- -1 silicon germanium structure Chemical group 0.000 claims 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims 7
- 238000000034 method Methods 0.000 claims 7
- 238000005229 chemical vapour deposition Methods 0.000 claims 6
- 238000000151 deposition Methods 0.000 claims 3
- 238000011065 in-situ storage Methods 0.000 claims 3
- OZAIFHULBGXAKX-UHFFFAOYSA-N precursor Substances N#CC(C)(C)N=NC(C)(C)C#N OZAIFHULBGXAKX-UHFFFAOYSA-N 0.000 claims 3
- 239000000969 carrier Substances 0.000 claims 2
- 230000003746 surface roughness Effects 0.000 claims 2
- 125000005842 heteroatoms Chemical group 0.000 claims 1
- 239000007788 liquid Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000009751 slip forming Methods 0.000 claims 1
Claims (28)
- 以下を含む緩和(relaxed)シリコンゲルマニウム構造：
約１Ｔｏｒｒより高い操作圧力での化学気相成長法を用いて製造されたシリコンバッファ層；及び
該シリコンバッファ層上に堆積されたシリコンゲルマニウム層（該シリコンゲルマニウム層は１平方センチメートル当たり約１０７未満の貫通転位を有する）。 - 前記シリコンゲルマニウム層がクロスハッチフリー（crosshatch free）層である、請求項１に記載の緩和シリコンゲルマニウム構造。
- 前記シリコンバッファ層が約２ｎｍ未満の厚さを有する、請求項１に記載の緩和シリコンゲルマニウム構造。
- 前記シリコンバッファ層が約１ｎｍ〜約２ｎｍの間の厚さを有する、請求項１に記載の緩和シリコンゲルマニウム構造。
- 前記シリコンゲルマニウム層が約２ｎｍ ｒｍｓ未満の表面粗さを有する、請求項１に記載の緩和シリコンゲルマニウム構造。
- 前記シリコンゲルマニウム層が約１．５ｎｍ ｒｍｓ未満の表面粗さを有する、請求項１に記載の緩和シリコンゲルマニウム構造。
- 前記シリコンゲルマニウム層の上に直接重なるストレインド(strained)シリコン層をさらに含む、請求項１に記載の緩和シリコンゲルマニウム構造。
- 以下を含む半導体構造を製造する方法：
約１ｔｏｒｒより高い操作圧力での化学気相成長法を用いて第一のシリコン含有層をエピタキシャリーに堆積すること；及び
該第一層上に第二のシリコン含有層をヘテロエピタキシャリーに堆積すること（該第二シリコン含有層が１平方センチメートル当り約１０７未満の貫通転位を有する）。 - 前記第一シリコン含有層をエピタキシャリーに堆積することが、前記第二シリコン含有層が平方センチメートル当り約１０７未満の貫通転位を有するようにさせるために、十分な量の点欠陥を形成することを含む、請求項８に記載の方法。
- 前記第二シリコン含有層にクロスハッチフリー表面トポロジーを付与するように、プロセスパラメータを調整することをさらに含み、ここで、該プロセスパラメータが、キャリアフローレート、第一シリコン含有層堆積速度、第一シリコン含有層堆積温度、及び第一シリコン含有層点欠陥密度からなる群より選択される、請求項８に記載の方法。
- 前記第二シリコン含有層がクロスハッチフリー層である、請求項１０に記載の方法。
- 前記第二層にクロスハッチフリー表面トポロジーを付与するようにプロセスパラメータを調整することをさらに含み、ここで、該プロセスパラメータが、キャリアフローレート、第一シリコン含有層堆積速度及び第一シリコン含有層堆積温度からなる群より選択される、請求項８に記載の方法。
- 前記第二層がクロスハッチフリー層である、請求項８に記載の方法。
- 前記第一シリコン含有層が約５００℃より高い温度で堆積される、請求項８に記載の方法。
- 前記第一シリコン含有層が約５５０℃〜約７００℃の間の温度で堆積される、請求項８に記載の方法。
- 前記第一シリコン含有層が約６００℃〜約７００℃の間の温度で堆積される、請求項８に記載の方法。
- 前記第一シリコン含有層の堆積が、化学気相成長チャンバに、シリコン前駆物質を、約２００ｓｃｃｍ〜約３００ｓｃｃｍの間で提供することを含む、請求項８に記載の方法。
- 前記第一シリコン含有層の堆積が、化学気相成長チャンバに、気化した液体シリコン前駆物質を提供することを含む、請求項８に記載の方法。
- 前記化学気相成長法が、シングルウエハチャンバにおいて実施され、そして前記第一シリコン含有層の堆積が、該チャンバに、約５０ｓｃｃｍより多いシリコン前駆物質を提供することを含む、請求項８に記載の方法。
- 前記第一シリコン含有層が約０．２ｎｍ ｍｉｎ−１未満の速度で堆積される、請求項８に記載の方法。
- 前記第一シリコン含有層が約５．０ｎｍ ｍｉｎ−１〜約１０．０ｎｍ ｍｉｎ−１の間の速度で堆積される、請求項８に記載の方法。
- 前記第一シリコン含有層が、約７．０ｎｍ ｍｉｎ−１〜約８．０ｎｍ ｍｉｎ−１の間の堆積速度で堆積される、請求項８に記載の方法。
- 前記第一シリコン含有層がシリコンバッファ層を含む、請求項８に記載の方法。
- 前記第二シリコン含有層がシリコンゲルマニウム層を含む、請求項８に記載の方法。
- 前記第二シリコン含有層上に第三シリコン含有層を形成することを更に含み（該第三シリコン含有層はストレインドである）、請求項８に記載の方法。
- 前記第二及び第三シリコン含有層が、シングルプロセスチャンバ内でインサイチュで連続的に形成される、請求項２５に記載の方法。
- 前記第一、第二及び第三シリコン含有層がシングルプロセスチャンバ内でインサイチュで連続的に形成される、請求項２５に記載の方法。
- 前記第一及び第二シリコン含有層がシングルプロセスチャンバ内でインサイチュで連続的に形成される、請求項８に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US49102903P | 2003-07-30 | 2003-07-30 | |
| PCT/US2004/023503 WO2005013326A2 (en) | 2003-07-30 | 2004-07-21 | Epitaxial growth of relaxed silicon germanium layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007511892A JP2007511892A (ja) | 2007-05-10 |
| JP2007511892A5 true JP2007511892A5 (ja) | 2007-08-09 |
Family
ID=34115457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006521913A Pending JP2007511892A (ja) | 2003-07-30 | 2004-07-21 | 緩和シリコンゲルマニウム層のエピタキシャル成長 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7514372B2 (ja) |
| EP (1) | EP1649495A2 (ja) |
| JP (1) | JP2007511892A (ja) |
| KR (1) | KR20060039915A (ja) |
| TW (1) | TWI382456B (ja) |
| WO (1) | WO2005013326A2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598515B2 (en) * | 2003-06-26 | 2009-10-06 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice and overlying stress layer and related methods |
| US20070020860A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods |
| US7612366B2 (en) * | 2003-06-26 | 2009-11-03 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice layer above a stress layer |
| US7531828B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions |
| US20070010040A1 (en) * | 2003-06-26 | 2007-01-11 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer |
| US20070020833A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer |
| US20070015344A1 (en) * | 2003-06-26 | 2007-01-18 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions |
| US7901968B2 (en) * | 2006-03-23 | 2011-03-08 | Asm America, Inc. | Heteroepitaxial deposition over an oxidized surface |
| US7785995B2 (en) * | 2006-05-09 | 2010-08-31 | Asm America, Inc. | Semiconductor buffer structures |
| CN101548032A (zh) * | 2006-05-15 | 2009-09-30 | 阿里斯技术公司 | 硅片器件的低温掺杂方法 |
| US7608526B2 (en) * | 2006-07-24 | 2009-10-27 | Asm America, Inc. | Strained layers within semiconductor buffer structures |
| WO2010024987A1 (en) | 2008-08-27 | 2010-03-04 | S.O.I.Tec Silicon On Insulator Technologies | Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters |
| US8039371B2 (en) * | 2009-07-01 | 2011-10-18 | International Business Machines Corporation | Reduced defect semiconductor-on-insulator hetero-structures |
| CN102741999B (zh) | 2009-11-18 | 2015-07-15 | Soitec公司 | 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件 |
| US9023721B2 (en) | 2010-11-23 | 2015-05-05 | Soitec | Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods |
| FR2968830B1 (fr) | 2010-12-08 | 2014-03-21 | Soitec Silicon On Insulator | Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe |
| FR2968678B1 (fr) | 2010-12-08 | 2015-11-20 | Soitec Silicon On Insulator | Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés |
| US9127345B2 (en) | 2012-03-06 | 2015-09-08 | Asm America, Inc. | Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent |
| US9171715B2 (en) | 2012-09-05 | 2015-10-27 | Asm Ip Holding B.V. | Atomic layer deposition of GeO2 |
| US9218963B2 (en) | 2013-12-19 | 2015-12-22 | Asm Ip Holding B.V. | Cyclical deposition of germanium |
| US9536746B2 (en) * | 2014-03-13 | 2017-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Recess and epitaxial layer to improve transistor performance |
| US9343303B2 (en) | 2014-03-20 | 2016-05-17 | Samsung Electronics Co., Ltd. | Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices |
| EP3573094B1 (en) * | 2014-11-18 | 2023-01-04 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
| US10431695B2 (en) | 2017-12-20 | 2019-10-01 | Micron Technology, Inc. | Transistors comprising at lease one of GaP, GaN, and GaAs |
| US10825816B2 (en) | 2017-12-28 | 2020-11-03 | Micron Technology, Inc. | Recessed access devices and DRAM constructions |
| US10734527B2 (en) * | 2018-02-06 | 2020-08-04 | Micron Technology, Inc. | Transistors comprising a pair of source/drain regions having a channel there-between |
| WO2024005276A1 (ko) * | 2022-07-01 | 2024-01-04 | 주식회사 비아트론 | 에피택시 공정을 이용한 반도체 소자 제조 방법 및 이를 위한 제조 장치 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256550A (en) * | 1988-11-29 | 1993-10-26 | Hewlett-Packard Company | Fabricating a semiconductor device with strained Si1-x Gex layer |
| US5442205A (en) * | 1991-04-24 | 1995-08-15 | At&T Corp. | Semiconductor heterostructure devices with strained semiconductor layers |
| US5221413A (en) * | 1991-04-24 | 1993-06-22 | At&T Bell Laboratories | Method for making low defect density semiconductor heterostructure and devices made thereby |
| JP2877108B2 (ja) * | 1996-12-04 | 1999-03-31 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2953567B2 (ja) | 1997-02-06 | 1999-09-27 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5891769A (en) * | 1997-04-07 | 1999-04-06 | Motorola, Inc. | Method for forming a semiconductor device having a heteroepitaxial layer |
| WO1998059365A1 (en) * | 1997-06-24 | 1998-12-30 | Massachusetts Institute Of Technology | CONTROLLING THREADING DISLOCATION DENSITIES IN Ge ON Si USING GRADED GeSi LAYERS AND PLANARIZATION |
| WO2000004357A1 (en) * | 1998-07-15 | 2000-01-27 | Smithsonian Astrophysical Observatory | Epitaxial germanium temperature sensor |
| FR2783254B1 (fr) | 1998-09-10 | 2000-11-10 | France Telecom | Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus |
| US6350993B1 (en) * | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
| JP2004507084A (ja) * | 2000-08-16 | 2004-03-04 | マサチューセッツ インスティテュート オブ テクノロジー | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス |
| US6995076B2 (en) * | 2000-09-05 | 2006-02-07 | The Regents Of The University Of California | Relaxed SiGe films by surfactant mediation |
| KR100385857B1 (ko) * | 2000-12-27 | 2003-06-02 | 한국전자통신연구원 | SiGe MODFET 소자 제조방법 |
| JP4866534B2 (ja) * | 2001-02-12 | 2012-02-01 | エーエスエム アメリカ インコーポレイテッド | 半導体膜の改良された堆積方法 |
| US6593625B2 (en) * | 2001-06-12 | 2003-07-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| US6855649B2 (en) * | 2001-06-12 | 2005-02-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| US6844213B2 (en) * | 2001-06-14 | 2005-01-18 | Integrated Sensing Systems | Process of forming a microneedle and microneedle formed thereby |
| JP2003007621A (ja) * | 2001-06-21 | 2003-01-10 | Nikko Materials Co Ltd | ＧａＮ系化合物半導体結晶の製造方法 |
| US7052622B2 (en) * | 2001-10-17 | 2006-05-30 | Applied Materials, Inc. | Method for measuring etch rates during a release process |
| US6875279B2 (en) * | 2001-11-16 | 2005-04-05 | International Business Machines Corporation | Single reactor, multi-pressure chemical vapor deposition for semiconductor devices |
| JP3970011B2 (ja) * | 2001-12-11 | 2007-09-05 | シャープ株式会社 | 半導体装置及びその製造方法 |
| US20030124818A1 (en) * | 2001-12-28 | 2003-07-03 | Applied Materials, Inc. | Method and apparatus for forming silicon containing films |
| US6723622B2 (en) * | 2002-02-21 | 2004-04-20 | Intel Corporation | Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer |
| WO2003096385A2 (en) * | 2002-05-07 | 2003-11-20 | Asm America, Inc. | Silicon-on-insulator structures and methods |
| US6812495B2 (en) * | 2002-06-19 | 2004-11-02 | Massachusetts Institute Of Technology | Ge photodetectors |
| US7238595B2 (en) | 2003-03-13 | 2007-07-03 | Asm America, Inc. | Epitaxial semiconductor deposition methods and structures |
| US7132338B2 (en) * | 2003-10-10 | 2006-11-07 | Applied Materials, Inc. | Methods to fabricate MOSFET devices using selective deposition process |
-
2004
- 2004-07-21 KR KR1020067001160A patent/KR20060039915A/ko not_active Application Discontinuation
- 2004-07-21 JP JP2006521913A patent/JP2007511892A/ja active Pending
- 2004-07-21 WO PCT/US2004/023503 patent/WO2005013326A2/en active Application Filing
- 2004-07-21 EP EP04778830A patent/EP1649495A2/en not_active Withdrawn
- 2004-07-23 US US10/898,021 patent/US7514372B2/en active Active
- 2004-07-29 TW TW093122682A patent/TWI382456B/zh active
-
2009
- 2009-04-06 US US12/419,251 patent/US7666799B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007511892A5 (ja) | ||
| JP2008508696A5 (ja) | ||
| WO2011069370A1 (zh) | 高Ge组分沟道材料层的形成方法 | |
| JP6858872B2 (ja) | Ｉｉｉ族窒化物層及びダイヤモンド層を有するウエハ | |
| JP2005537660A5 (ja) | ||
| JP2012513675A5 (ja) | ||
| JP2009542008A5 (ja) | ||
| JPS58130517A (ja) | 単結晶薄膜の製造方法 | |
| JP2007535147A5 (ja) | ||
| JP2012033944A (ja) | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 | |
| TWI551716B (zh) | 形成鍺薄膜之方法 | |
| JP2017504186A5 (ja) | ||
| JP2010157721A5 (ja) | ||
| CN114908331A (zh) | 无定形碳薄膜的沉积方法 | |
| US7763529B2 (en) | Method of fabricating silicon carbide (SiC) layer | |
| JP2010064951A5 (ja) | ||
| JP4213896B2 (ja) | 半導体基板の製造方法 | |
| JP4283478B2 (ja) | 電子素子基板上へのＳｉＣ単結晶の成長方法 | |
| JPH0715890B2 (ja) | Ｇｅ付着方法 | |
| CN114678257A (zh) | 一种基于金属衬底的氮化物模板及其制备方法和应用 | |
| KR102422422B1 (ko) | 그래핀을 포함하는 반도체 소자 및 그 제조방법 | |
| US7851378B2 (en) | Method for growing Ge expitaxial layer on patterned structure with cyclic annealing | |
| CN102031501A (zh) | 一种在衬底上选择性原子层淀积薄膜的方法 | |
| TWI362062B (ja) | ||
| JP2004111928A5 (ja) |