JP2010064951A5 - - Google Patents

Claims (16)

1. 結晶ナノ構造を基板の上に成長させる方法であって、
   基板（１）の主表面上に最初にパターン（２）を形成する工程であって、パターン（２）は少なくとも１つの開口部を有し、開口部はパターンの表面から基板（１）の主表面まで延びる工程と、
   パターン（２）の開口部中の、露出した主表面の上に、金属（３）を供給する工程と、
   開口部をアモルファス材料（４）で、少なくとも部分的に埋める工程と、
   アモルファス材料（４）と金属化合物（３）とを、３００℃と１０００℃の間の温度でアニールし、金属媒介結晶化により、アモルファス材料（４）の一部を単結晶材料（５）に少なくとも変えて、結晶ナノ構造を形成する工程と、を含む方法。
2. 基板（１）が伝導性（金属）または半伝導性（Ｓｉ、Ｇｅ、ＩＩＩ−Ｖ半導体）材料であり、金属（３）を提供する工程は、電解手段により電気化学堆積（ＥＣＤ）を行う工程を含む請求項１に記載の方法。
3. 基板が伝導性、または半伝導性、または絶縁性であり、金属（３）を提供する工程は、無電解手段により電気化学堆積（ＥＣＤ）を行う工程、または化学気相堆積（ＣＶＤ）技術を行う工程、または物理気相堆積（ＰＶＤ）技術を行う工程を含む請求項１に記載の方法。
4. パターンが、陽極酸化アルミニウム酸化物（ＡＡＯ）または配向ゼオライトのような多孔性パターンであり、開口部は２ｎｍ〜１００ｎｍの範囲の直径を有する請求項１〜３のいずれかに記載の方法。
5. パターンを形成する工程が、
   基板の主表面の上に層を堆積する工程と、
   続いて、少なくともリソグラフィパターニングを用いて堆積された層にパターンを形成する工程であって、開口部が２ｎｍ〜１００ｎｍの範囲の直径を有する工程と、を含む請求項１〜３のいずれかに記載の方法。
6. パターンは犠牲パターンであり、更に、単結晶ナノ構造の形成後にパターンを除去する工程を含む請求項１〜５のいずれかに記載の方法。
7. 単結晶ナノ構造がドープされ、金属は、更に、アニール工程中にアモルファス材料中に溶けるように選択されたドーパント元素を含み、これによりドープされた単結晶ナノ構造を得る請求項１〜６のいずれかに記載の方法。
8. 開口部をアモルファス材料で少なくとも部分的に埋める工程は、電気化学堆積（ＥＣＤ）を用いて行われ、基板が伝導性（金属）または半伝導性（Ｓｉ、Ｇｅ、ＩＩＩ−Ｖ半導体）材料からなる請求項１〜７のいずれかに記載の方法。
9. アモルファス材料が、アモルファスＳｉ（ａ−Ｓｉ）、アモルファスＧｅ（ａ−Ｇｅ）、アモルファスＩｎＳｂ（ａ−ＩｎＳｂ）、またはアモルファスカーボン（ａ−Ｃ）である請求項１〜８のいずれかに記載の方法。
10. 単結晶ナノ構造がドープされ、開口部をアモルファス材料で少なくとも部分的に埋める工程は、ドーパント元素とアモルファス材料との同時堆積により行われ、これによりドープされたアモルファス材料を形成する請求項１〜９のいずれかに記載の方法。
11. 単結晶ナノ構造がドーパント濃度のばらつきを有し、ドープされたアモルファス材料で開口部を少なくとも部分的に埋める工程は、所定の膜厚を有するドープされたアモルファス材料を最初に堆積する工程と、所定の膜厚を有するアンドープのアモルファス材料を堆積する工程とを含む請求項１０に記載の方法。
12. 単結晶構造は、それぞれ一のアモルファス材料と他のアモルファス材料から形成された第１および第２のセグメントを含み、更に、開口部をアモルファス材料で部分的に埋めた後に、開口部の残りの部分を他のアモルファス材料で、少なくとも部分的に埋める工程を含む請求項１〜１１のいずれかに記載の方法。
13. アモルファス材料と他のアモルファス材料が、同じアニール工程中にアニールされ、それぞれ第１および第２のセグメントを形成する請求項１２に記載の方法。
14. 開口部の残りの部分を他のアモルファス材料で部分的に埋める工程の前に、アモルファス材料（４）がアニールされて第１のセグメントを形成する請求項１２に記載の方法。
15. 第１のセグメントを形成した後に、他の金属化合物が第１のセグメントの上に供給される請求項１４に記載の方法。
16. 半導体デバイスの作製における、請求項１〜１５のいずれかに記載の方法の使用。