JP5475339B2 - 単結晶半導体ナノワイヤの形成 - Google Patents

単結晶半導体ナノワイヤの形成 Download PDF

Info

Publication number
JP5475339B2
JP5475339B2 JP2009149550A JP2009149550A JP5475339B2 JP 5475339 B2 JP5475339 B2 JP 5475339B2 JP 2009149550 A JP2009149550 A JP 2009149550A JP 2009149550 A JP2009149550 A JP 2009149550A JP 5475339 B2 JP5475339 B2 JP 5475339B2
Authority
JP
Japan
Prior art keywords
amorphous material
pattern
metal
opening
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009149550A
Other languages
English (en)
Other versions
JP2010064951A5 (ja
JP2010064951A (ja
Inventor
フィリッペ・エム・フェレーケン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2010064951A publication Critical patent/JP2010064951A/ja
Publication of JP2010064951A5 publication Critical patent/JP2010064951A5/ja
Application granted granted Critical
Publication of JP5475339B2 publication Critical patent/JP5475339B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/813—Of specified inorganic semiconductor composition, e.g. periodic table group IV-VI compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thermal Sciences (AREA)
  • Composite Materials (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

本発明は、単結晶ナノワイヤの形成に関する。
本発明は、また、ｎ型および／またはｐ型のドーパントを有する単結晶ナノワイヤを形成する方法に関する。
本発明は、また、異なるドーパントタイプを含むセグメント（領域）または異なるナノワイヤ材料を含むセグメント（領域）を有するセグメントに分かれたナノワイヤを形成する方法に関する。
ナノワイヤ（ＮＷ）やカーボンナノチューブ（ＣＮＴ）のようなナノ構造は、マイクロエレクトロニクスの製造プロセスで現在使用される材料を拡張し、あるいは置き換える最も将来有望な候補である。例えば、金属ＣＮＴは、高い電流運搬能力のためにナノ電子相互接続として提案され、一方、半導体ＮＷ（ＣＮＴ）は、ラップアラウンド（wrap-around）ゲートの形成の可能性や、狭いワイヤ中での量子閉じ込め効果の活用により、ナノスケールのトランジスタ素子として指摘される。ナノ構造の作製が多くの解決されていない問題に直面するため、それらの応用や類似の応用については、完全には達成できない。これらの問題は、一の応用から他の応用まで様々であるが、以下で検討するように幾つかの形態で類似する。
気相−液相−固相（ＶＬＳ）成長は、半導体デバイスの他の要素と接続するＮＷを合成するのに使用される最も一般的な方法の１つである。しかしながら、化学気相成長（ＣＶＤ）チャンバ中でのＮＷの成長温度は、比較的高温である、一般には６００℃〜７００℃近辺である。この高い温度は、下方のデバイス層に容易に損傷を与える。それゆえに成長温度を下げ、同時に結晶構造を合成することは重要な問題である。
Liuらは、陽極の陽極酸化（ＡＡＯ：Anodic Anodized Oxide）テンプレートと、ＡＡＯテンプレート内でシリコンナノワイヤを形成するための触媒としてＡｕナノ粒子とを利用する、ＶＬＳベースの成長技術について述べている（Japanese Journal of Applied Physics Vol. 46, No. 9B, 2007, pp. 6343-6345）。ＡＡＯテンプレートを用いることにより、成長温度は４００℃〜５５０℃まで低くすることができる。なぜならば、ＡＡＯテンプレート中のアルミニウムは、Ａｕ触媒粒子に加えて、追加の触媒として働くからである。
他の問題は、セグメント化されたＮＷ、例えば第１半導体材料からなる第１セグメントと、第２半導体材料からなる第２セグメントとを有するＮＷの成長である。ＶＬＳベースの成長技術は、例えばセグメント化されたＩＩＩ−Ｖナノワイヤの形成に適しているが、上述のように、この技術は比較的高い成長温度（例えば、６００℃〜７００℃の範囲）を必要とする。
更に他の問題は、（半導体）ＮＷの制御されたドーピングである。ＮＷ中のドーパント濃度を制御し、ナノワイヤ中で例えば１０１７より低いような低いドーパント濃度や、例えば１０１８より高いような非常に高いドーパント濃度をＮＷ中で得るのは、非常に困難である。ＶＬＳ技術を用いると、成長のための混合ガスにドーパントガスを加えることができるが、混合ガス中のドーピング濃度は非常に低いため、気相中のドーパント濃度対ナノ構造中に取り込まれたドーパント濃度の制御が非常に困難である。更に、この方法では、高い濃度を得ることは困難である。
結論として、好ましくは低温で、単結晶ナノ構造を得るための容易に制御可能な成長方法であって、特定の濃度のドーパント元素を取り込むことができ、２つの異なる半導体材料からなる少なくとも２つのセグメントからなるセグメント化されたナノ構造を容易に形成することができる方法を提供するには、従来技術ではなおも問題がある
本発明の目的
本発明の目的は、単結晶ナノワイヤを形成するための代わりの方法を提供することである。
本発明の他の目的は、低温で、即ち５００℃より低温で、ＮＷを成長する新規で容易な方法を提供することである。
本発明の他の目的は、ナノ構造中のドーパント元素の濃度が良好に制御できる、ドープされた単結晶ナノ構造を形成する新規で容易な方法を提供することである。本発明の使用により、ナノ構造中のドーパント元素の濃度を、１０１３／ｃｍ３から１０２１／ｃｍ３の範囲で制御することができる。
本発明の他の目的は、セグメント化されたナノ構造、換言すれば少なくとも２つのセグメント、即ち第１の半導体材料からなる第１セグメントと、第２の半導体材料からなる第２セグメントとを有するナノ構造を形成する新規で容易な方法を提供することである。
本発明の他の目的は、例えばナノデバイスの作製のような、現存の半導体プロセスを小型化し完全に互換性のある方法を提供することである。ここに開示された方法は、どのようなサイズの基板でも実施することができる。
本発明の他の目的は、所定の直径、長さ、および密度が得られるように、ナノ構造の直径および長さを制御した、単結晶ナノ構造の成長を可能にする方法を提供することである。
本発明の他の目的は、所定の位置に、細長い単結晶ナノ構造の形成を可能にする方法を提供することである。
Japanese Journal of Applied Physics Vol. 46, No. 9B, 2007, pp. 6343-6345
上記目的は、本発明にかかる方法およびデバイスで成し遂げられる。本発明の目的は、定形（templated）の電気化学堆積（ＥＣＤ）と新規な強制的な金属媒介結晶化（ＭＭＣ）との組み合わせを用いて達成される。
本発明の第１の形態では、基板上に単結晶ナノ構造を成長させる方法が提供される。
この方法は、少なくとも以下の工程：
基板の主表面上に最初にパターンを形成する工程であって、パターンは少なくとも１つの開口部を有し、開口部はパターンの表面から基板の主表面まで延びる工程と、
パターンの少なくとも１つの開口部中の、露出した主表面の上に、金属を供給する工程と、
少なくとも１つの開口部を、アモルファス材料で少なくとも部分的に埋める工程と、
アモルファス材料と金属とを、３００℃と１０００℃の間の温度でアニールし、金属媒介結晶化により、アモルファス材料を単結晶材料に変えて、単結晶ナノ構造を形成する工程と、
任意的に、金属化合物および／またはパターンを除去する工程と、を含む。
好適な具体例では、電気化学堆積（ＥＣＤ）を用いる場合は、基板または少なくとも基板の上部層は、導電性（金属）または半導電性（Ｓｉ、Ｇｅ、ＩＩＩ−Ｖ半導体）材料から形成される。真空と物理気相堆積（ＰＶＤ）技術が金属化合物を形成するのに使用される場合、基板または基板の上部層は、絶縁材料から形成されても良い。
好適な具体例では、パターンは、基板の上部層まで延びた開口部を有し、基板の上部層は、半導体デバイスの、（銅の）配線（ＢＥＯＬ）の相互接続構造を含む。このため、開口部は、（銅の）相互接続構造に向かって延びる。
好適な具体例では、パターンは、陽極酸化アルミニウム酸化物（ＡＡＯ）、配向ゼオライト（oriented zeolite）、またはシリコン酸化物、フォトレジストパターン等のような誘電体中に形成された孔のような多孔性パターンでも良い。
好適な具体例では、パターンを形成する工程は、
基板の主表面上に層を堆積する工程と、
リソグラフィパターニングと反応性イオンエッチングを用いて、堆積層中にパターンを形成する工程と、を含む。
好適な具体例では、パターンは、基板の表面にナノメータの範囲で、好適には２ｎｍから１００ｎｍの範囲で延びた開口部を有する。
好適な具体例では、パターンは、永久パターンまたは代わりに犠牲パターンでも良い。
本発明の具体例では、パターンはナノ構造の形成後に、ウェットエッチング技術またはドライエッチング技術を用いて除去する犠牲パターンでも良い。除去技術は、パターンに対して選択的であり、ナノ構造および／またはパターンの下の基板を傷つけてはいけない。パターンがＳｉＯ２のようなシリコン酸化物の場合、パターンはウエットまたは気体のＨＦ処理を用いて除去される。
好適な具体例では、パターンの開口部中に金属を提供する工程は、電気化学堆積（ＥＣＤ）または代わりに、化学気相成長（ＣＶＤ）や物理気相成長（ＰＶＤ）のような他の先端技術を用いて行われる。金属は、アモルファス材料の金属媒介結晶化（ＭＭＣ）のために選択される。適当な材料は、例えばＡｕ、Ｎｉ、Ｃｏ、Ｉｎ、Ｇａである。ＭＭＣのための適当な温度範囲は、材料の選択により決められる。Ｉｎ、Ｇａのような低融点金属では温度は低くなり、ＮｉやＣｏのような高融点金属では温度は高くなる。また、金属合金も考慮される。金属は、このように、単体金属または金属化合物または金属合金である。
好適な具体例では、金属はドーパント元素を含んでも良い。それらのドーパント元素は、ＭＭＣアニール中にアモルファス材料中に溶解し、ドープされた結晶ナノ構造を形成するように選択される。
好適な具体例では、アモルファス材料で開口部を部分的に埋める工程は、電気化学堆積（ＥＣＤ）をも用いて行われる。アモルファス材料は、アモルファスＳｉ（ａ−Ｓｉ）、アモルファスＧｅ（ａ−Ｇｅ）、アモルファスＩｎＳｂ（ａ−ＩｎＳｂ）、アモルファスカーボン（ａ−Ｃ）でも良い。ＧｅおよびＳｉは、一般に、有機またはイオン溶液から電着し、一方、ＩｎＳｂは、一般に、水溶液から電着する。
好適な具体例では、アモルファス材料はドーパント元素を含む。好適には、アモルファス材料中へのドーパント元素の取り込みは、ドーパント元素とアモルファス材料とを同時に堆積して行われる。一般に、Ｐ、Ａｓ、Ｓｂ、またはＢｉが、ｎ型ドープの（Ｓｉ）材料を形成するためのドーパント元素として使用され、Ｂ、Ａｌ、Ｇａ、およびＩｎが、ｐ型ドープの（Ｓｉ）材料を形成するためのドーパント元素として使用される。
本発明の好適な具体例にかかるナノ構造で様々なドーパント濃度を得るために、最初に、例えばＰを含むようなドーパント元素を含む、例えばアモルファスＳｉのようなアモルファス材料が、例えば５０ｎｍのような所定の厚みで同時に堆積され、続いてドーパント元素無しで、例えば１５０ｎｍのような所定の膜厚でアモルファス材料の堆積が行われる。ドーピングプロファイルは、本発明の結晶化工程中に達成され、および／またはドーピングプロファイルを得るための、結晶化工程後の他の（追加の）アニール工程により行われる。
好適な具体例では、アモルファス材料と金属のアニール工程は、ＭＭＣに使用される金属−アモルファス材料の組み合わせに依存して、３００℃と１０００℃の間の温度で行われる。例えば、３００℃〜４００℃の範囲の温度は、Ｉｎのような低融点金属に使用され、５００℃〜６００℃の範囲の温度は、Ｎｉ、ＦｅおよびＣｏのような金属に使用され、９００℃〜１０００℃の範囲の温度は、Ｔｉのような遷移金属に使用される。アニールは、好適には不活性雰囲気中または真空雰囲気中で約１時間行われる。アモルファス材料のアニールは、アモルファス材料を結晶材料に変え、好適には、アモルファス材料の金属中への拡散により単結晶材料に変えられる。結晶化は、偏析（segregation）により行われ、結晶化プロセス中に、金属相がアモルファス相を通って、形成された結晶ナノ構造の上部に金属が最終的に達するまで移動し、後に結晶化相を残す。バルクＭＭＣ中の典型的な粒径は、孔径や開口部直径より大きいので、偏析する結晶相は、多孔質の壁または開口部の制限により単結晶となる。この現象は、強制された金属媒介結晶化またはＣＭＭＣと呼ばれる。
本発明の具体例では、アニール工程は、高速熱アニール（ＲＴＡ）により行われても良い。
好適な具体例では、熱アニール工程後に、アモルファス材料の完全な結晶化が得られ、形成された金属をその上に有する単結晶ナノ構造材料が得られる。
好適な具体例では、アモルファス材料の結晶化後に、金属粒子が除去される。
本発明の第２の形態では、セグメント化された結晶ナノ構造を基板上に成長するための方法が提供される。
この方法は、少なくとも以下の工程：
基板の主表面上に最初にパターンを形成する工程であって、パターンは少なくとも１つの開口部を有し、開口部はパターンの表面から基板の主表面まで延びる工程と、
パターンの少なくとも１つの開口部中の、露出した主表面の上に、金属を供給する工程と、
少なくとも１つの開口部を、第１のアモルファス材料で少なくとも部分的に埋める工程と、
少なくとも１つの開口部の、第１のアモルファス材料の上に残った部分を、第２のアモルファス材料で少なくとも部分的に埋める工程と、
第１および第２のアモルファス材料と金属化合物とを、３００℃と１０００℃の間の温度でアニールし、金属媒介結晶化により、第１および第２のアモルファス材料をそれぞれ第１および第２の単結晶材料に変えて、セグメント化された単結晶ナノ構造を形成する工程と、
任意的に、金属化合物および／またはパターンを除去する工程と、を含む。
基板上にセグメント化された結晶ナノ構造を成長させる代わりの方法では、この方法は、少なくとも以下の工程：
基板の主表面上に最初にパターンを形成する工程であって、パターンは少なくとも１つの開口部を有し、開口部はパターンの表面から基板の主表面まで延びる工程と、
パターンの少なくとも１つの開口部中に、金属を供給する工程と、
少なくとも１つの開口部を、第１のアモルファス材料で部分的に埋める工程と、
第１のアモルファス材料と金属化合物とを、３００℃と１０００℃の間の温度でアニールし、金属媒介結晶化により、第１のアモルファス材料を第１の単結晶材料に変える工程と、
少なくとも１つの開口部の、第１の単結晶材料の上に残った部分を、第２のアモルファス材料で少なくとも部分的に埋める工程と、
第２のアモルファス材料と金属化合物とを、３００℃と１０００℃の間の温度でアニールし、金属媒介結晶化により、第２のアモルファス材料を第２の単結晶材料に変えて、セグメント化された単結晶ナノ構造を形成する工程と、
任意的に、金属化合物および／またはパターンを除去する工程と、を含む。
好適な具体例では、セグメント化された結晶ナノ構造を基板上に成長させる方法は、ヘテロ接合を形成するために使用される。ヘテロ接合は、少なくとも２つのセグメントから形成され、それぞれのセグメントは他の半導体材料からなり、例えばＳｉからなる第１セグメントと、Ｇｅからなる第２セグメントからなる。
本発明の好適な具体例では、第１のアモルファス材料を第１の単結晶材料に結晶化するのに使用される金属は、第１のアモルファス材料のアニーリング工程後に除去され、第２の金属が第１の単結晶材料の上に堆積される。第２の金属の上に第２のアモルファス材料が堆積され、第２の金属が、第２のアモルファス材料を第２の単結晶材料に結晶化するのに使用される。
本発明の好適な具体例では、金属は少なくとも２つの金属からなる金属合金であり、その第１の金属は、第１のアモルファス材料を第１の単結晶材料に結晶化するために選択され、第２の金属は、第２のアモルファス材料を第２の単結晶材料に結晶化するために選択される。
本発明の好適な具体例では、アモルファス材料をドーピングするために、金属がドーパント元素と混ぜられても良い。ドーパント元素は、結晶化中にアモルファス材料に取り込まれる。この場合、金属化合物は、セグメントの間で置き換えられる必要がある。
本発明の好適な具体例では、第１のアモルファス材料は、少しの割合のドーパント元素が混ぜられたａ−Ｓｉ、ａ−Ｇｅ、ａ−ＩｎＳｂ、またはａ−Ｃである。ドーパント元素は、例えば、ＳｉおよびＧｅに対するｎ型ドーパントとしてはＰ、Ａｓ、Ｓｂ、Ｂｉであり、ＳｉおよびＧｅに対するｐ型ドーパントとしてはＢ、Ａｌ、Ｇａであり、好ましくは電気化学的に同時堆積（co-deposition）される。第２のアモルファス材料は、少しの割合の、反対のドーパント元素、または濃度の異なる同種のドーパント、またはイントリンシック部分を形成するドーパント無し、と混ざった第１のアモルファス材料と同じアモルファス材料でも良い。
本発明の好適な具体例では、第１のアモルファス材料は、少しの割合（例えば１〜３重量％）のドーパント元素が混ぜられたａ−Ｓｉ、ａ−Ｇｅ、ａ−ＩｎＳｂ、またはａ−Ｃである。ドーパント元素は、例えば、ＳｉおよびＧｅに対するｎ型ドーパントとしてはＰ、Ａｓ、Ｓｂ、Ｂｉであり、ＳｉおよびＧｅに対するｐ型ドーパントとしてはＢ、Ａｌ、Ｇａであり、好ましくは電気化学的に同時堆積される。第２のアモルファス材料は、ヘテロ接合と呼ばれる、取り込まれたドーパント元素を有するまたは有さない第１のアモルファス材料とは異なるアモルファス材料でも良い。
本発明の具体例では、取り込み技術は、金属化合物と例えばＢ、Ａｓ、Ｐ等のドーパント元素の双方が、電解液中の溶けたイオンから堆積する合金の同時堆積を含む。
本発明の他の具体例では、同時堆積技術は、ドーパント元素が溶液中に分散したナノ粒子であり、金属化合物マトリックスが溶液中に溶けた金属イオンから堆積される、粒子の同時堆積を含んでも良い。
本発明の具体例では、少なくとも１つの開口部をアモルファス材料で埋める工程が、電気化学堆積または無電解堆積により行われても良い。
本発明は、更なる形態で、半導体デバイスの製造プロセスでの、本発明の具体例にかかる方法の使用を提供する。
本発明の特別で好適な形態は、独立請求項と従属請求項の組み合わせによる。従属請求項の特徴は、必要に応じて独立請求項の特徴や他の従属請求項の特徴と組み合わせても良く、単に請求項に明確に表されたものではない。
この分野において、デバイスの一定の改良、変化、および進化が存在するが、本発明の概念は、従来の経験からの出発を含み、この性質のより効果的で、安定で、信頼性の有るデバイスを提供する、実質的に新しく新規な改良を表すものと信じられる。
本発明の上述の他の特徴、長所、および優位点は、本発明の原理を、例示の方法で示す、添付の図面と共に、以下の詳細な記載から明らかになるだろう。この記載は例示の目的のみに表され、本発明の範囲を限定するものではない。以下の引用された参照図は、添付の図面を示す。
全ての図面は、本発明の幾つかの形態や具体例を示すことを意図する。全ての代替えや選択肢が示されるものではなく、それゆえに、本発明は添付された図面の内容に限定されるものではない。同様の番号は、異なる図面においても同様の部分を参照するために使用される。図面は、好適な具体例を示すものである。
本発明の具体例にかかる、単結晶ナノ構造を基板上に成長する方法の連続した工程を示す。 本発明の具体例にかかる、単結晶ナノ構造を基板上に成長する方法の連続した工程を示す。 本発明の具体例にかかる、単結晶ナノ構造を基板上に成長する方法の連続した工程を示す。 本発明の具体例にかかる、単結晶ナノ構造を基板上に成長する方法の連続した工程を示す。 本発明の具体例にかかる、単結晶ナノ構造を基板上に成長する方法の連続した工程を示す。 本発明の具体例にかかる、単結晶ナノ構造を基板上に成長する方法の連続した工程を示す。 本発明の具体例にかかる、セグメント化された結晶ナノ構造を基板上に成長する方法の連続した工程を示す。 本発明の具体例にかかる、セグメント化された結晶ナノ構造を基板上に成長する方法の連続した工程を示す。 本発明の具体例にかかる、セグメント化された結晶ナノ構造を基板上に成長する方法の連続した工程を示す。 本発明の具体例にかかる、セグメント化された結晶ナノ構造を基板上に成長する方法の連続した工程を示す。 本発明の具体例にかかる、セグメント化された結晶ナノ構造を基板上に成長する代わりの方法の連続した工程を示す。 本発明の具体例にかかる、セグメント化された結晶ナノ構造を基板上に成長する代わりの方法の連続した工程を示す。 本発明の具体例にかかる、セグメント化された結晶ナノ構造を基板上に成長する代わりの方法の連続した工程を示す。 本発明の具体例にかかる、セグメント化された結晶ナノ構造を基板上に成長する代わりの方法の連続した工程を示す。 本発明の具体例にかかる、セグメント化された結晶ナノ構造を基板上に成長する代わりの方法の連続した工程を示す。
異なる図面において、同様の参照符号は、同様のまたは類似の要素を示す。
本発明は、特定の具体例について、添付図面を参照しながら詳細に説明するが、本発明はこれらにより限定されるものではなく、請求の範囲によってのみ限定されるものである。
記載された図面は、単に概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本発明の実施の実際の縮小には対応していない。
本発明は、本発明の多くの具体例の詳細な説明により記載されるであろう。本発明の真の精神や技術的示唆から離れることなく、この分野の当業者の知識により、本発明の他の具体例が形成されることは明らかであり、本発明は添付した請求項の用語によってのみ限定される。
また、説明や請求の範囲中の、上、下、等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明は、ここに記載や図示されたものと異なる位置でも操作できることを理解すべきである。
また、請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される要素に限定して解釈されること排除するものであり、他の要素や工程を排除しない。このように、言及された特徴、数字、工程、または成分は、その通りに解釈され、１またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がＡとＢであることを意味する。
この明細書を通じて参照される「一の具体例（one embodiment）」または「ある具体例（an embodiment）」は、この具体例に関係して記載された特定の長所、構造、または特徴は、本発明の少なくとも１つの具体例に含まれることを意味する。このように、この明細書を通して多くの場所の「一の具体例（one embodiment）」または「ある具体例（an embodiment）」の語句の表現は、同じ具体例を表す必要はなく、表しても構わない。更に、特定の長所、構造、または特徴は、この記載から当業者に明らかなように、１またはそれ以上の具体例中で適当な方法で組み合わせることができる。
同様に、本発明の例示の記載中において、説明を簡潔にし、多くの発明の形態の１またはそれ以上の理解を助ける目的で、本発明の多くの長所は、時には１つの具体例、図面、またはその説明中にまとめられることを評価すべきである。しかしながら、この開示の方法は、請求される発明がそれぞれの請求項に記載されたものより多くの特徴を必要とすることを意図して表されていると解釈すべきではない。むしろ、以下の請求項が表すように、発明の形態は、１つの記載された具体例の全ての特徴より少なくなる。このように詳細な説明に続く請求の範囲は、これにより詳細な説明中に明確に含まれ、それぞれの請求項は、この発明の別々の具体例としてそれ自身で成立する。
更に、ここで記載された幾つかの具体例は、幾つかの特徴であって他の具体例に含まれる以外の特徴を含み、異なった具体例の長所の組み合わせは、本発明の範囲に入ることを意味し、当業者に理解されるように異なった具体例を形成する。例えば、以下の請求の範囲では、請求された具体例のいくつかは、他の組み合わせにおいても使用することができる。
ここで与えられる記載において、多くの特別な細部が示される。しかしながら、本発明の具体例はそれらの特別な細部無しに実施できることを理解すべきである。他の例では、公知の方法、構造、および技術は、この記載の理解をわかりにくくしないために、詳細には示されていない。
ナノ構造の用語は、ワイヤ（ナノワイヤ）、チューブ（ナノチューブ）、ロッド（ナノロッド）、および縦軸を有する類似の細長くて実質的に円筒または多角形のナノ構造の形態の固体材料の、２次元に閉じ込められた一片を意味する。ナノ構造の断面寸法は、好適には１〜５００ナノメータの範囲である。本発明の具体例では、例えばカーボンナノチューブ（ＣＮＴ）のようなナノ構造や、例えば半導体ナノワイヤ（例えば、シリコンナノワイヤ）のような無機ナノ構造が含まれる。
本発明では、「同時堆積（co-deposition)」の用語は、例えば同じバスから、２またはそれ以上の要素が同時に堆積され、個々に合金や合成物を形成することを意味する。「同時堆積」の異なる形態や型は、最先端技術で知られており、例えばD. Landolt の"Electrochemical and Materials Science Aspects of Alloy Deposition" (Electrochemica Acta, Vol. 39, 1075-1090, 1994)に記載されている。
本発明は、単結晶ナノ構造を提供する方法に関する。本発明は、更に、ナノ構造中のドーパント要素の濃度が非常に良く制御された、ドープされた単結晶ナノ構造に関する。本発明の方法を用いると、ナノ構造中のドーパント元素の濃度を、１０１３／ｃｍ３〜１０２１／ｃｍ３の範囲内で制御することができる。
本発明は、更に、セグメント化されたナノ構造、または換言すれば少なくとも２つのセグメントを有するナノ構造を提供するための、新規で容易な成長方法を提供する方法に関する。
本発明の方法は、定型の電気化学堆積（ＥＣＤ）と金属媒介結晶化（ＭＭＣ）を使用する。
本発明の１の形態では、単結晶ナノ構造を基板上に形成する方法が提供される。
本方法は、少なくとも以下の工程：
基板の主表面上に最初にパターンを形成する工程であって、パターンは少なくとも１つの開口部を有し、開口部はパターンの表面から基板の主表面まで延びる工程と、
パターンの少なくとも１つの開口部中に金属を供給する工程と、
少なくとも１つの開口部を、アモルファス材料で少なくとも部分的に埋める工程と、
３００℃と１０００℃の間の温度で基板をアニールし、金属媒介結晶化により、アモルファス材料を単結晶材料に変えて、単結晶ナノ構造を形成する工程と、
任意的に、金属化合物および／またはパターンを除去する工程と、を含む。
本発明の具体例にかかる方法で形成された単結晶ナノ構造は、どうようなサイズの基板でも有利に使用でき、半導体プロセス技術と完全に互換性がある。
図１Ａから図１Ｅは、本発明の具体例にかかる、単結晶ナノ構造を基板上に成長する方法の連続した工程を示す。
図１に示すように、第１工程で基板１が提供される。本発明の具体例では、基板１は伝導性または半伝導性でも良く、この場合、電解手段による電気化学堆積（ＥＣＤ）が、続く工程で金属の堆積に用いられる。これにより、本発明の具体例では、基板１は、金属基板または、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、またはＩＩＩ−Ｖ族半導体材料からなる半導体基板でも良い。基板１は、絶縁性、伝導性、または半伝導性でも良く、この場合、無電解手段または気相堆積技術が金属の堆積に用いられる。気相堆積技術は、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）および原子層堆積（ＡＬＤ）のようなその派生を含む。
基板１の上にパターン２が形成され、このパターン２は少なくとも１つの開口部を有し、開口部は、基板の主表面まで延びる。基板の表面まで延びる開口部は、好適にはナノメータの範囲であり、更に好適には２ｎｍから１００ｎｍの範囲である。パターンは永久パターン２または代わりに犠牲パターン２でも良い。
パターン２は、例えば陽極酸化アルミニウム酸化物（ＡＡＯ）、配向ゼオライト（oriented zeolite）、またはＳｉＯ２、フォトレジストパターン等のような誘電体中に形成された孔のような多孔性パターンでも良い。
本発明の具体例では、パターン２を形成する工程は、最初に層を堆積し、続いて堆積させた層の中に少なくとも１つの開口部を形成し、図１Ａに示すようなパターン２を形成して行われても良い。堆積された層中の開口部は、例えばリソグラフィと異方性ドライエッチングのようなドライエッチングとの組み合わせのような標準半導体プロセスを用いて形成される。標準的なリソグラフィプロセスは、少なくとも１つの、例えばフォトレジスト層のような感光性の層を堆積し、堆積した層の上または下に反射防止被覆を選択的に行い、少なくとも１つの感光性の層を現像して、フォトリソグラフィパターンを形成する工程を含んでも良い。反射防止被覆が堆積された層の上に形成される場合、この反射防止被覆は、リソグラフィプロセス中に容易に除去できるように選択される。フォトリソグラフィパターンは、続いて、堆積層中に開口部を形成するための反応性イオンエッチング等のマスクとして用いられ、これにより、基板１の主表面の一部が露出する。
本発明の具体例では、堆積された層は、例えばＳｉＯ２層のようなシリコン酸化物層で、例えば化学気相堆積（ＣＶＤ）で形成されても良い。本発明の他の具体例では、堆積された層は、例えば、一般にリソグラフィに使用されるポリマーレジスト材料（例えばＰＭＭＡ（poly-methyl methacrylate））や、例えばＳｉＬｋ（登録商標）のような有機低誘電率（low-k）誘電体材料のような有機スピンオン材料でも良い。堆積された層の膜厚は適用とサイズに依存し、好適には形成される単結晶ナノ構造の高さに依存する。堆積された層の膜厚は、例えば、１０ｎｍと１００μｍの間の範囲であり、特に、ＣＭＯＳへの応用では１００ｎｍと１μｍの間である。
パターン２を達成するために堆積された層に開口部を形成した後、基板１は電解バスに浸責されて金属の堆積が行われる。この方法は、例えば、無電解手段または電解手段による電気化学堆積（ＥＣＤ）で行われる。堆積プロセス中に、パターン２の開口部の底面は金属３により覆われる。図１Ｂは、開口部の底面が金属３により覆われた開口部を有するパターンを示す。
本発明の具体例では、金属３は、アモルファス材料の金属媒介結晶化が可能である。適当な金属は、例えば、Ａｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ａｌ、Ｉｎ、Ｇａ、Ｔｉである。Ａｕ粒子は、電解質０．１Ｍ−Ｎａ２Ｓ２Ｏ３、０．１Ｍ−Ｎａ２ＳＯ３、０．３Ｍ−Ｎａ２ＨＰＯ４中のＡｕ（Ｉ）溶液（例えば０．０１Ｍ−Ｎａ３Ａｕ（Ｓ２Ｏ３）２））から始まる。
代わりに、金属合金が考慮される。それらの金属合金は、電気化学同時堆積を用いてパターン２の開口部中に堆積される。
本発明の具体例では、金属３はドーパント電素を含んでも良い。それらのドーパント元素は、続く金属媒介結晶化（ＭＭＣ）工程中に、アモルファス材料４中に溶解するように選択され、これにより、アニール後にドープされた結晶ナノ構造５を得る。所定量のドーパント元素を含むそれらの金属は、電気化学同時堆積を用いてパターン２の開口部中に堆積しても良い。当業者に知られているように、大きく離れた標準ポテンシャルを有する金属３とドーパント元素の電気化学同時堆積は、２つの材料の堆積速度において大きな違いを生じる。同時堆積プロセスの詳細は、例えば、D. Landoltの、"Electrochemical and Material Science Aspects of Alloy Deposition" (Electrochemica Acta, Vol. 39, 1075-1090, 1994) に記載されている。
本発明の具体例にかかる方法の次の工程では、図１Ｃに示すように、アモルファス材料４が金属３の上に堆積され、少なくとも開口部の一部を埋める。好適な具体例では、アモルファス材料４で開口部が少なくとも部分的に埋められる工程は、電気化学堆積（ＥＣＤ）を用いて行われる。アモルファス材料４は、アモルファスＳｉ（ａ−Ｓｉ）、アモルファスＧｅ（ａ−Ｇｅ）、アモルファスＩｎＳｂ（ａ−ＩｎＳｂ）、アモルファスカーボン（ａ−Ｃ）でも良い。ＧｅおよびＳｉは、一般に、有機溶液から電着し、一方、ＩｎＳｂは、一般に、水溶液から電着する。
ＩｎＳｂは、ｐＨが約２．２で、０．０２５Ｍ−ＩｎＣｌ３、０．０２５Ｍ−ＳｂＣｌ３、０．２Ｍ−クエン酸、および０．０６Ｍ−クエン酸ナトリウムから始まる電気化学堆積を用いて堆積しても良い。アモルファスのＩｎＳｂは、３３０ｎｍの孔、−５０ｍＣ／ｃｍ２の堆積電荷で、Ａｇ／ＡｇＣｌ参照電極に対して、−０．８Ｖと−１．４５Ｖの間の堆積ポテンシャルで、孔パターン中に堆積する（１：１ Ｉｎ：Ｓｂ比）。
本発明の具体例では、アモルファス材料４がドーパント元素を含んでも良い。好適には、アモルファス材料４中へのドーパント元素に取り込みは、ドーパント元素とアモルファス材料４の同時堆積で行われる。一般に、Ｐ、Ａｓ、Ｓｂ、又はＢｉが、ｎ型ドープ（Ｓｉ）材料を得るためのドーパントとして用いられ、Ｂ、Ａｌ、Ｇａ、およびＩｎが、ｐ型ドープ（Ｓｉ）材料を得るためのドーパントとして用いられる。
本発明の好適な具体例にかかるナノ構造中で、様々なドーパントの濃度を得るために、最初に、例えばＰのようなドーパント元素を含むアモルファス材料４（例えばアモルファスＳｉ）が、例えば５０ｎｍのような所定の膜厚で同時堆積される。続いて、ドーパント元素を有さない、例えば１５０ｎｍのような所定膜厚でアモルファス材料４の堆積を行う。ドーピングプロファイルは、本発明の結晶化工程中、および／または結晶化工程後に更に（追加の）ドーピングプロファイルを得るためにアニール工程を行うことで、達成される。
図１Ｄおよび１Ｅに示すように、ＭＭＣに使用される金属に依存して３００℃と１０００℃の間の温度で基板１がアニールされ、結晶化材料５を形成するために、アモルファス材料４が金属媒介結晶化で達成される。例えば、３００℃〜４００℃の範囲の温度が、ＩｎやＧｅのような低融点金属のために使用され、５００℃〜６００℃の範囲の温度が、Ｎｉ、Ｆｅ、およびＣｏのような金属のために使用され、９００℃〜１０００℃の範囲の温度が、Ｔｉのような遷移金属のために使用される。アニールは、好適には、不活性ガス中、または減圧中、または真空中で、約１時間行われる。本発明の具体例では、アニール工程は高速温度アニール（ＲＴＡ）により行われても良い。アモルファス材料のアニールは、アモルファス材料４を金属化合物中に拡散させることにより、アモルファス材料４を結晶材料に変える。偏析により結晶化が行われ、結晶化プロセス中に、金属が最終的に上部に達するまで金属相がアモルファス層４を通って動き、結晶化相５を後に残す。開口部の孔の大きさまたは直径が、バルクＭＭＣ条件で得られた典型的な粒径に比較して小さい場合、結晶化された相は単結晶となる。ＭＭＣプロセスでは、開口部の孔の壁や直径により制限され、結晶は強制されたＭＭＣとして規定される。図１Ｄはアニール中の中間状態を示し、底部の結晶化された材料５、中部の金属化合物、および上部のアモルファス材料４を示す。そのような中間構造を望むのであれば、ここで停止すれば良い。図１Ｅは、アモルファス材料４が完全に結晶化した後の結晶化材料５を示し、得られたナノ構造は単結晶であり、金属３が結晶化材料５の上に置かれる。金属３は、必要であれば除去することができる。必要であればパターン２も除去して、図１Ｆに示すような支柱無しで立っている単結晶ナノ構造１０を形成しても良い。
図２に示すように、本発明の方法は、また、例えば、第１の単結晶材料５からなる第１のセグメントと、第２の単結晶材料６からなる第２のセグメントとを有するセグメント化された結晶ナノ構造を成長させ、接合に適したナノ構造を形成するのに使用しても良い。第１の処理方法では、図２Ａ〜図２Ｄに示すように、第１のアモルファス材料４の上で、開口部の残った部分が、第２のアモルファス材料６で埋められ、第２の単結晶材料８からなる第２のセグメントが得られる。
図２Ａに示すように、上述のように金属３を堆積した後に、上述のように、好適にはＥＣＤ技術、低温ＰＶＤまたはＣＶＤを用いて、ａ−Ｓｉ、ａ−Ｇｅ、ａ−ＩｎＳｂ、ａ−Ｃのような第１のアモルファス材料で、パターンの開口部が部分的にのみ埋められる。ａ−Ｃを堆積するために、プラズマ強化ＣＶＤが比較的低温でアモルファス相を形成する。この第１のアモルファス材料４には、ＳｉおよびＧｅに対するｎ型ドーパントとしてＰ、Ａｓ、Ｓｂ、Ｂｉ、またはＳｉおよびＧｅに対するｐ型ドーパントとしてＢ、Ａｌ、Ｇａのような少量のドーパント元素が、好適には電気化学同時堆積により混合されても良い。金属が第１および第２のアモルファス材料４、６中でＭＭＣを行うのに適する場合、使用される金属は、単体の金属である。第１および第２のアモルファス材料４、６中でＭＭＣを行うのに適する金属が異なる場合、少なくとも２つの異なる金属からなる金属合金化合物が使用され、これにより、１つの金属は第１のアモルファス材料４の中でＭＭＣを行うのに使用され、他の金属は第２のアモルファス材料６の中でＭＭＣを行うのに使用される。
図２Ｂに示すように、パターン中の開口部の残った部分は、第１のアモルファス材料４とは異なる第２のアモルファス材料６で埋められる。第２のアモルファス材料６は、第１のアモルファス材料４から、材料および／またはドーピングにおいて異なっている。例えば第２のアモルファス材料６は、第１のアモルファス材料４と同じであるが、少量の反対のドーパント元素を有し、または異なる濃度の同種のドーパント元素を有し、またはイントリンシック部分を形成するためのドーパント無しであっても良い。代わりに、第２のアモルファス材料は、取り込まれたドーパント元素を含みまたは含まない異なったアモルファス材料であり、ヘテロ接合が形成できるものであっても良い。
図２Ｃに示すように、アモルファス材料４、６と金属３は、続いて、ＭＭＣに使用される金属に応じて、３００℃と１０００℃の間の温度でアニールされ、第１と第２のアモルファス材料４、６の金属媒介結晶化が行われ、それぞれ第１の結晶化された材料７と第２の結晶化された材料８を形成する。
図２Ｄは、単結晶構造７、８を完全に結晶化した後の、結晶化された第１および第２のアモルファス材料４、６を示す。得られたナノ構造は、セグメント化された単結晶ナノ構造である。結晶化された材料８の上に配置された金属化合物３は、パターン２と同様に除去されて、図２Ｄに示すような、支持無しに自立したセグメント化された単結晶ナノ構造１１を形成しても良い。
例えば、第１の単結晶材料５からなる第１のセグメントと、第２の単結晶材料６からなる第２のセグメントとを有するセグメント化された結晶ナノ構造を成長させるための他の方法が、図３Ａ〜図３Ｅに示されている。第２のアモルファス材料６が堆積される前に、第１のアモルファス材料４が結晶化される点で、この代わりの方法は、先に述べた方法とは異なる。
図３Ａに示すように、上述のように金属３を堆積した後に、好適には上述のようなＥＣＤまたは他の低温堆積技術を用いて、ａ−Ｓｉ、ａ−Ｇｅ、ａ−ＩｎＳｂ、ａ−Ｃのような第１のアモルファス材料を用いて、パターン２の開口部を、部分的にだけ埋める、この第１のアモルファス材料４は、ＳｉおよびＧｅに対するｎ型ドーパント元素としてＰ、Ａｓ、Ｓｂ、Ｂｉ、またはＳｉおよびＧｅに対するｐ型ドーパント元素としてＢ、Ａｌ、Ｇａのような少量のドーパント元素と、好ましくは電気化学同時堆積により、混ぜられても良い。
図３Ｂに示すように、アモルファス材料４と金属３は、（ＭＭＣに使用される金属に応じて）３００℃と１０００℃の間の温度でアニールされ、第１のアモルファス材料４の金属媒介結晶化を行い、第１の結晶化された材料７を形成する。
第１のアモルファス材料４中でＭＭＣを行うのに使用された金属３が、第２のアモルファス相中でＭＭＣを行うために使用された場合、金属３が残る。金属３が、第２のアモルファス材料６中でＭＭＣを行うのに使用されない場合、第１のセグメントからの第１の金属が除去された後に、新しい金属が形成された第１のセグメント上に堆積される。代わりに、金属が少なくとも２つの異なる金属からなる金属合金からなり、第１の金属は第１のアモルファス材料４の中でＭＭＣを形成するのに使用され、第２の金属は第２のアモルファス材料６の中でＭＭＣを形成するために使用されても良い。
図３Ｃに示すように、パターン中の開口部の残った部分が、第１のアモルファス材料４とは異なる第２のアモルファス材料６により埋められる。第２のアモルファス材料６は、材料および／またはドーピングにおいて、第１のアモルファス材料４と異なる。例えば、第２のアモルファス材料６は、第１のアモルファス材料４と同じであるが、少量の反対のドーパント元素、または少量の同じ種類であるが異なった濃度のドーパント元素を含み、またはイントリンシック部分を形成するためにドーパント元素の無いものであっても良い。第２のアモルファス材料は、取り込まれたドーパント元素を含みまたは含まない異なったアモルファス材料であり、ヘテロ接合が形成できるものであっても良い。
図３Ｄに示すように、アモルファス材料６と金属３は、続いて、（ＭＭＣに使用される金属に応じて）３００℃と１０００℃の間の温度でアニールされ、第２のアモルファス材料６の金属媒介結晶化が行われ、第２の結晶化された材料８を形成する。
図３Ｅは、単結晶構造７、８を完全に結晶化した後の、結晶化された第１および第２のアモルファス材料４、６を示す。得られたナノ構造は、セグメント化された単結晶ナノ構造である。結晶化された材料８の上に配置された金属化合物３は、パターン２と同様に除去されて、図３Ｅに示すような、支持無しに自立したセグメント化された単結晶ナノ構造１１を形成しても良い。
本発明にかかるデバイスについて、好適な具体例、特定の構造や構成は、材料と同様にここで検討されたが、形態や細部における多くの変化や変形は、添付の請求項により規定された本発明の範囲から離れることなく行えることを理解すべきである。
１ 基板
２ パターン
３ 金属
４、６ アモルファス材料
５ 結晶材料
７、８ 単結晶構造
１０、１１ 単結晶ナノ構造

Claims (18)

  1. 結晶ナノ構造を基板の上に成長させる方法であって、
    基板（１）の主表面上に最初にパターン（２）を形成する工程であって、パターン（２）は少なくとも１つの開口部を有し、開口部はパターンの表面から基板（１）の主表面まで延びる工程と、
    パターン（２）の開口部中の、露出した主表面の上に、金属（３）を供給する工程と、
    開口部をアモルファス材料（４）で、少なくとも部分的に埋める工程と、
    アモルファス材料（４）と金属化合物（３）とを、３００℃と１０００℃の間の温度でアニールし、金属媒介結晶化により、アモルファス材料（４）の一部を単結晶材料（５）に少なくとも変えて、結晶ナノ構造を形成する工程と、を含む方法。
  2. 基板（１）が伝導性または半伝導性材料であり、金属（３）を提供する工程は、電解手段により電気化学堆積（ＥＣＤ）を行う工程を含む請求項１に記載の方法。
  3. 基板が伝導性、または半伝導性、または絶縁性であり、金属（３）を提供する工程は、無電解手段により電気化学堆積（ＥＣＤ）を行う工程、または化学気相堆積（ＣＶＤ）技術を行う工程、または物理気相堆積（ＰＶＤ）技術を行う工程を含む請求項１に記載の方法。
  4. パターンが、多孔性パターンであり、開口部は２ｎｍ〜１００ｎｍの範囲の直径を有する請求項１〜３のいずれかに記載の方法。
  5. パターンを形成する工程が、
    基板の主表面の上に層を堆積する工程と、
    続いて、少なくともリソグラフィパターニングを用いて堆積された層にパターンを形成する工程であって、開口部が２ｎｍ〜１００ｎｍの範囲の直径を有する工程と、を含む請求項１〜３のいずれかに記載の方法。
  6. パターンは犠牲パターンであり、更に、単結晶ナノ構造の形成後にパターンを除去する工程を含む請求項１〜５のいずれかに記載の方法。
  7. 単結晶ナノ構造がドープされ、金属は、更に、アニール工程中にアモルファス材料中に溶けるように選択されたドーパント元素を含み、これによりドープされた単結晶ナノ構造を得る請求項１〜６のいずれかに記載の方法。
  8. 開口部をアモルファス材料で少なくとも部分的に埋める工程は、電気化学堆積（ＥＣＤ）を用いて行われ、基板が伝導性（金属）または半伝導性（Ｓｉ、Ｇｅ、ＩＩＩ−Ｖ半導体）材料からなる請求項１〜７のいずれかに記載の方法。
  9. アモルファス材料が、アモルファスＳｉ（ａ−Ｓｉ）、アモルファスＧｅ（ａ−Ｇｅ）、アモルファスＩｎＳｂ（ａ−ＩｎＳｂ）、またはアモルファスカーボン（ａ−Ｃ）である請求項１〜８のいずれかに記載の方法。
  10. 単結晶ナノ構造がドープされ、開口部をアモルファス材料で少なくとも部分的に埋める工程は、ドーパント元素とアモルファス材料との同時堆積により行われ、これによりドープされたアモルファス材料を形成する請求項１〜９のいずれかに記載の方法。
  11. 単結晶ナノ構造がドーパント濃度のばらつきを有し、ドープされたアモルファス材料で開口部を少なくとも部分的に埋める工程は、所定の膜厚を有するドープされたアモルファス材料を最初に堆積する工程と、所定の膜厚を有するアンドープのアモルファス材料を堆積する工程とを含む請求項１０に記載の方法。
  12. 単結晶構造は、それぞれ一のアモルファス材料と他のアモルファス材料から形成された第１および第２のセグメントを含み、更に、開口部をアモルファス材料で部分的に埋めた後に、開口部の残りの部分を他のアモルファス材料で、少なくとも部分的に埋める工程を含む請求項１〜１１のいずれかに記載の方法。
  13. アモルファス材料と他のアモルファス材料が、同じアニール工程中にアニールされ、それぞれ第１および第２のセグメントを形成する請求項１２に記載の方法。
  14. 開口部の残りの部分を他のアモルファス材料で部分的に埋める工程の前に、アモルファス材料（４）がアニールされて第１のセグメントを形成する請求項１２に記載の方法。
  15. 第１のセグメントを形成した後に、他の金属化合物が第１のセグメントの上に供給される請求項１４に記載の方法。
  16. 半導体デバイスの作製における、請求項１〜１５のいずれかに記載の方法の使用。
  17. 基板（１）が、金属、Ｓｉ、Ｇｅ、またはＩＩＩ−Ｖ半導体からなることを特徴とする請求項２に記載の方法。
  18. 多孔性パターンが、陽極酸化アルミニウム酸化物（ＡＡＯ）または配向ゼオライトからなることを特徴とする請求項４に記載の方法。
JP2009149550A 2008-06-24 2009-06-24 単結晶半導体ナノワイヤの形成 Active JP5475339B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7514108P 2008-06-24 2008-06-24
US61/075,141 2008-06-24

Publications (3)

Publication Number Publication Date
JP2010064951A JP2010064951A (ja) 2010-03-25
JP2010064951A5 JP2010064951A5 (ja) 2012-08-09
JP5475339B2 true JP5475339B2 (ja) 2014-04-16

Family

ID=41009806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009149550A Active JP5475339B2 (ja) 2008-06-24 2009-06-24 単結晶半導体ナノワイヤの形成

Country Status (3)

Country Link
US (1) US7897494B2 (ja)
EP (1) EP2138609B1 (ja)
JP (1) JP5475339B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023610A (ja) * 2009-07-16 2011-02-03 Toshiba Corp 半導体装置の製造方法
US8518826B2 (en) * 2010-07-13 2013-08-27 Lam Research Corporation Metallization processes, mixtures, and electronic devices
TWI585032B (zh) 2012-06-28 2017-06-01 無限科技全球公司 用於製造奈米結構的方法
FR3073321B1 (fr) * 2017-11-07 2019-12-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de cristallisation d'une couche utile
US10707298B2 (en) 2018-09-05 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor structures
US10790145B2 (en) * 2018-09-05 2020-09-29 Micron Technology, Inc. Methods of forming crystallized materials from amorphous materials
US11018229B2 (en) 2018-09-05 2021-05-25 Micron Technology, Inc. Methods of forming semiconductor structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608147B2 (en) * 2003-04-04 2009-10-27 Qunano Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
CN100511885C (zh) 2004-10-27 2009-07-08 皇家飞利浦电子股份有限公司 具有可调谐能量带隙的半导体器件
KR101138865B1 (ko) * 2005-03-09 2012-05-14 삼성전자주식회사 나노 와이어 및 그 제조 방법
JP2007137762A (ja) * 2005-11-10 2007-06-07 Samsung Electronics Co Ltd 多孔性テンプレートを利用するナノワイヤの製造方法、ならびにナノワイヤを用いたマルチプローブ、電界放出チップおよび素子
JP5137095B2 (ja) * 2006-02-20 2013-02-06 国立大学法人 筑波大学 シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料
JP2009532905A (ja) * 2006-04-04 2009-09-10 マイクロン テクノロジー， インク． ナノＦｉｎトンネリング・トランジスタ
US7425491B2 (en) 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
KR100791790B1 (ko) * 2006-05-30 2008-01-03 고려대학교 산학협력단 육각형의 나노 판상 다이아몬드 형성방법

Also Published As

Publication number Publication date
EP2138609B1 (en) 2012-08-01
US20100075486A1 (en) 2010-03-25
EP2138609A1 (en) 2009-12-30
US7897494B2 (en) 2011-03-01
JP2010064951A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
JP5231105B2 (ja) 偏長ナノ構造を成長させるための触媒ナノ粒子の形成方法
JP5475339B2 (ja) 単結晶半導体ナノワイヤの形成
JP2009255025A6 (ja) 偏長ナノ構造を成長させるための触媒ナノ粒子の形成方法
JP5329800B2 (ja) 触媒ナノ粒子の制御および選択的な形成
US7741197B1 (en) Systems and methods for harvesting and reducing contamination in nanowires
KR100666187B1 (ko) 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
KR101093364B1 (ko) 다원계 나노선 제조방법
KR100834896B1 (ko) 반도체 나노 구조체 및 이의 제조방법과, 이를 포함하는반도체 소자
US10037896B2 (en) Electro-assisted transfer and fabrication of wire arrays
KR101636907B1 (ko) 다공성 나노 구조체 및 그 제조 방법
EP2102900B1 (en) Self-constrained anisotropic germanium nanostructure from electroplating
US10147789B2 (en) Process for fabricating vertically-aligned gallium arsenide semiconductor nanowire array of large area
US9691849B2 (en) Ultra-long silicon nanostructures, and methods of forming and transferring the same
JP2012011374A (ja) カーボンナノチューブの成長に適した触媒の形成方法
Chen et al. Fabrication of ultrahigh-density nanowires by electrochemical nanolithography
KR20070109462A (ko) 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법
Leonardi et al. Silicon Nanowires Synthesis by Metal-Assisted Chemical Etching: A Review. Nanomaterials 2021, 11, 383
TWI323516B (en) The fabricating method of single electron transistor (set) by employing nano-lithographical technology in the semiconductor process
Das et al. Novel nonlithographic quantum wire array fabrication
Khayyat Silicon nanowires: Innovative control growth enabling advanced applications
Kim et al. The organization of carbon nanotube and silicon nanowires using lateral-type porous anodic alumina
KR20110003216A (ko) 탄소나노튜브의 제조 방법
Arutyunov Fabrication of quasi-one-dimensional superconducting micro-and nanostructures

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140206

R150 Certificate of patent or registration of utility model

Ref document number: 5475339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250