JP5802943B2 - エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法 - Google Patents

エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法 Download PDF

Info

Publication number
JP5802943B2
JP5802943B2 JP2012503282A JP2012503282A JP5802943B2 JP 5802943 B2 JP5802943 B2 JP 5802943B2 JP 2012503282 A JP2012503282 A JP 2012503282A JP 2012503282 A JP2012503282 A JP 2012503282A JP 5802943 B2 JP5802943 B2 JP 5802943B2
Authority
JP
Japan
Prior art keywords
substrate
single crystal
shape
crystal substrate
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012503282A
Other languages
English (en)
Other versions
JPWO2011108698A1 (ja
Inventor
英雄 会田
英雄 会田
奈津子 青田
奈津子 青田
仁志 星野
仁志 星野
健次 古田
健次 古田
友三郎 浜元
友三郎 浜元
慶司 本庄
慶司 本庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namiki Precision Jewel Co Ltd
Adamant Namiki Precision Jewel Co Ltd
Original Assignee
Namiki Precision Jewel Co Ltd
Adamant Namiki Precision Jewel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namiki Precision Jewel Co Ltd, Adamant Namiki Precision Jewel Co Ltd filed Critical Namiki Precision Jewel Co Ltd
Priority to JP2012503282A priority Critical patent/JP5802943B2/ja
Publication of JPWO2011108698A1 publication Critical patent/JPWO2011108698A1/ja
Application granted granted Critical
Publication of JP5802943B2 publication Critical patent/JP5802943B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Description

本発明は、エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法に関するものである。
窒化ガリウムに代表される窒化物半導体は、バンドギャップが広く、青色系の発光が可能であることから、ＬＥＤ（発光ダイオード）やＬＤ（半導体レーザ）等に広く用いられている。近年は、更なる発光効率アップや高輝度化への取り組みが盛んに行われている。
一般的な窒化物半導体発光素子構造は、サファイア基板上に、ＧａＮより成るバッファ層、ｎ型ＧａＮより成るｎ型コンタクト層、ｎ型ＡｌＧａＮより成るｎ型クラッド層、ｎ型ＩｎＧａＮより成る活性層、ｐ型ＡｌＧａＮよりなるｐ型クラッド層、ｐ型ＧａＮより成るｐ型コンタクト層が順に積層されたダブルヘテロ構造を有している。活性層は、ＩｎｘＧａ１−ｘＮ（０≦Ｘ≦１）よりなる井戸層のみの単一量子井戸（ＳＱＷ：Ｓｉｎｇｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造もしくは、ＩｎｘＧａ１−ｘＮ（０≦Ｘ≦１）よりなる井戸層と、ＩｎｙＧａ１−ｙＮ（０≦ｙ≦１、ｙ＜ｘ）よりなる障壁層との多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）のＩｎを含む構成となっている（特許文献１参照）。
サファイア基板上に上述した多層膜を形成すると、多層膜とサファイアとの熱膨張係数差および格子定数差に起因して、成膜後のサファイア基板に反りが発生することが知られている。例えば、非特許文献１には、サファイア基板上に、ＡｌＮバッファ層とＧａＮ層とをエピタキシャル成長させ、成膜により発生する熱応力がＧａＮ層膜厚に依存してどのように緩和されるかを調べた結果が開示されている。この非特許文献１では、膜厚が厚くなるに従って基板の反りが大きくなり、それに伴って界面欠陥（Ｉｎｔｅｒｆａｃｅ Ｄｅｆｅｃｔｓ）、マイクロクラック（Ｍｉｃｒｏｃｒａｃｋｓ）や転位（Ｄｉｓｌｏｃａｔｉｏｎ）、マクロクラック（Ｍａｃｒｏｃｒａｃｋｓ）が発生することで応力を緩和するということが明らかにされている。
また、非特許文献２のＦｉｇ．４には、サファイア基板上にＧａＮ系ＬＥＤ構造をエピタキシャル成長させる工程を通して発生する基板の反りを、Ｉｎ−ｓｉｔｕ観察する解析手法が開示されている。これによると、一連の成膜工程において、成膜物質、成膜温度、膜厚の変化によりサファイア基板の曲率が大きく変化することが示されている。さらに、活性層であるＩｎＧａＮ層の成長段階でサファイア基板の曲率がほぼ０となるような成膜工程とすることによって、基板面内における発光波長を均一化することが明らかにされている。
以上に説明したように、一連の成膜工程を通してサファイア基板の反りが大きく変化し、窒化物半導体膜の品質や発光波長の均一性に影響を与えることが知られている。なお、実際には、基板との熱膨張係数差を利用して、ＩｎＧａＮ系活性層において基板曲率がほぼ０となるように、サファイア基板の反り形状および反り量が設定されることが多い。このような背景から、サファイア基板の形状および反り量を制御するために、様々な研磨加工技術が検討されている（特許文献２等参照）。
一方で、サファイア基板上に窒化物半導体が積層された発光素子を分割する際に、８０〜９０μｍ程度の厚みを有するサファイア基板の内部に、パルスレーザを集光し、発光素子の分割予定ラインに対応する変質領域を形成する技術が知られている（特許文献３）。特許文献３に開示される技術は、サファイア基板にレーザ光線を照射して個々の発光素子に分割しても発光素子の輝度低下を抑制し得るサファイア基板の加工方法であり、発光素子の分割を目的としている。
特許第３２５０４３８号公報 特開２００６−３４７７７６号公報 特開２００８−６４９２号公報
Jpn. J. Appl. Phys. Vol. 32 (1993)pp. 1528-1533 J. Cryst. Growth, Vol.272, Issues1-4, (2004), pp.94-99
以上に説明したように、窒化ガリウム系発光ダイオード構造を得る一連の成膜工程を通じて、サファイア基板等の単結晶基板の反りが大きく変化する。これによって、窒化物半導体層の品質や発光波長の均一性が悪くなり、発光ダイオードの品質ばらつきや歩留まり低下等を招いていた。
この問題に対し従来の方法では、ＩｎＧａＮ系活性層の成長段階における基板の曲率がほぼ０となるように、サファイア基板の反り形状および反り量を設定する手法をとっていた。すなわち、ＩｎＧaＮ系活性層の成長段階で発生する反り量分をあらかじめサファイア基板に与え、相殺するという手法である。これによって、発光波長のバラツキはある程度抑えることができる。しかし、ＩｎＧａＮ系活性層以外の成膜工程で発生する基板の反りの問題が解決できない。
特に、ｎ−ＧａＮ層成長段階や、成膜終了後に基板をクールダウンする際に、サファイア基板が大きく反ることで、膜品質および膜品質均一性の低下、基板のバックグラインド加工の加工精度ムラ、フォトリソグラフィの焦点ずれによる露光ムラ等の問題があった。これらは、発光ダイオード等デバイスの歩留まりに大きく影響することから、成膜工程全体を通して基板の反りとその変化量を抑制し、基板の反り挙動自体を小さくすることが必要であったが、そのようなサファイア基板は従来存在しなかった。
また、サファイア基板が大口径化すると、研磨加工による精密な反り形状および反り量の制御自体が困難になるという問題がある。研磨加工を施したサファイア基板には、通常、加工歪の残留や上下面の仕上げの表面粗さの違いによって基板に反りが発生することが知られている。例えば、片面が研磨されている基板では、主に上下面の表面粗さが異なることが反りの要因になり、両面が研磨されている基板では、上下面の表面粗さがわずかに異なることに加えて、基板面内での表面粗さがわずかにばらつくことが反りの要因になる。
特に、大口径基板では、基板面内での表面粗さを均一にすることが技術的に困難であり、研磨加工のみでは所望の反り形状および反り量に精密に制御できないという技術的限界の問題があった。
また、窒化物半導体バルク基板を得るために、サファイア基板上に、窒化物半導体の厚膜を自立可能な厚さまでエピタキシャル成長させようとすると、サファイアと窒化物半導体の熱膨張係数差によってサファイア基板が大きく反り、さらに膜厚が増加することで反り量が増大するという問題があった。そのため、結果として成膜中や成膜後にクラックが発生し、自立可能な窒化物半導体バルク基板を得ることが実質的に不可能であった。
これらの解決手段として、ＥＬＯＧ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒ Ｇｒｏｗｔｈ）法やＤＥＥＰ（Ｄｉｓｌｏｃａｔｉｏｎ Ｅｌｉｍｉｎａｔｉｏｎ ｏｆ Ｉｎｖｅｒｔｅｄ−Ｐｙｒａｍｉｄａｌ Ｐｉｔｓ）法やＶＡＳ（Ｖｏｉｄ−Ａｓｓｉｓｔｅｄ Ｓｅｐａｒａｔｉｏｎ）法等が提案されているが、どちらも工程が複雑になるという欠点があった。
本発明は、上記事情に鑑みてなされたものであり、任意の反り形状および／または反り量を有するエピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法を提供することを課題とする。
上記課題は以下の本発明により達成される。すなわち、
本発明のエピタキシャル成長用内部改質基板の製造方法は、反り形状および／または反り量を制御するために、単結晶基板に対するレーザ照射により、単結晶基板の内部に熱変性層を形成し、
上記熱変性層が、上記単結晶基板の平面方向に対して、
ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状（格子形状を除く）、
ｉｉ）複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、
ｉｉｉ）同心円状、
ｉｖ）上記単結晶基板の中心点に対して略点対称に形成された形状、
ｖ）上記単結晶基板の中心点を通じる直線に対して略線対称に形成された形状、
ｖｉ）ストライプ形状、ならびに、
ｖｉｉ）らせん形状
から選択される少なくともいずれか１つのパターン形状を描くように形成され、
上記レーザ照射が、下記照射条件Ａを満たすように実施されることを特徴とする（但し、熱変性層が、上記単結晶基板の平面方向に対して格子形状を成す分割予定ラインに沿って単結晶基板の内部に形成される場合を除く）。
＜照射条件Ａ＞
・レーザ波長：２００ｎｍ〜４００ｎｍ
・パルス幅：ナノ秒オーダー
本発明のエピタキシャル成長用内部改質基板の製造方法の他の実施態様は、単結晶基板の厚み方向の相対位置を、成膜面となる片面側を０％と仮定し、当該成膜面と反対側の面を１００％とし仮定した際に、熱変性層が、単結晶基板の厚み方向の３％以上９５％以下の範囲内に位置するように形成されることが好ましい。
本発明のエピタキシャル成長用内部改質基板の製造方法の他の実施態様は、単結晶基板の材質が、サファイア、窒化物半導体、Ｓｉ、ＧａＡｓ、水晶およびＳｉＣから選択される少なくともいずれか１種であることが好ましい。
本発明のエピタキシャル成長用内部改質基板の製造方法の他の実施態様は、熱変性層を形成する前の単結晶基板の形状は、その成膜面が凹面であり、凹面の曲率が０ｋｍ−１より大きく１６０ｋｍ−１以下であることが好ましい。
本発明のエピタキシャル成長用内部改質基板の製造方法の他の実施態様は、熱変性層を形成する前の単結晶基板の形状は、その成膜面が凹面であり、凹面の曲率が４０ｋｍ−１より大きく１５０ｋｍ−１以下であることが好ましい。
本発明のエピタキシャル成長用内部改質基板の製造方法の他の実施態様は、熱変性層を形成する前の単結晶基板の形状は、その成膜面が凹面であり、凹面の曲率が８５ｋｍ−１より大きく１５０ｋｍ−１以下であることが好ましい。
本発明のエピタキシャル成長用内部改質基板の製造方法の他の実施態様は、単結晶基板の直径が５０ｍｍ以上３００ｍｍ以下であることが好ましい。
本発明のエピタキシャル成長用内部改質基板の製造方法の他の実施態様は、単結晶基板の厚みが０．０５ｍｍ以上５．０ｍｍ以下であることが好ましい。
本発明のエピタキシャル成長用内部改質基板の製造方法の他の実施態様は、単結晶基板が、成膜面となる面が研磨面であり、単結晶基板に対するレーザ照射がその研磨面に通じて行われることが好ましい。
本発明の多層膜付き内部改質基板の製造方法は、反り形状および／または反り量を制御するために、単結晶基板に対するレーザ照射により、当該単結晶基板の内部に熱変性層を形成し、さらに単結晶基板の片面に２つ層以上の層を有する多層膜を形成し、
上記熱変性層が、上記単結晶基板の平面方向に対して、
ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状（格子形状を除く）、
ｉｉ）複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、
ｉｉｉ）同心円状、
ｉｖ）上記単結晶基板の中心点に対して略点対称に形成された形状、
ｖ）上記単結晶基板の中心点を通じる直線に対して略線対称に形成された形状、
ｖｉ）ストライプ形状、ならびに、
ｖｉｉ）らせん形状
から選択される少なくともいずれか１つのパターン形状を描くように形成され、
上記レーザ照射が、下記照射条件Ａを満たすように実施されることを特徴とする（但し、上記熱変性層が、上記単結晶基板の平面方向に対して格子形状を成す分割予定ラインに沿って上記単結晶基板の内部に形成される場合を除く）。
＜照射条件Ａ＞
・レーザ波長：２００ｎｍ〜４００ｎｍ
・パルス幅：ナノ秒オーダー
本発明の多層膜付き内部改質基板の製造方法の他の実施態様は、多層膜を構成する少なくともいずれか１層が、窒化物半導体結晶層であることが好ましい。
以上に説明したように本発明によれば、任意の反り形状および／または反り量を有するエピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法を提供することができる。
本実施形態のエピタキシャル成長用内部改質基板の製造方法の一例を示す模式説明図である。 単結晶基板の平面方向に対する熱変性層の配置パターン形状の一例を示す平面図である。ここで、図２（ａ）は、複数本のラインを基板のオリフラ面に対して垂直に形成したストライプ形状を示す平面図であり、図２（ｂ）は、複数本のラインを基板のオリフラ面に対して水平に形成したストライプ形状を示す平面図であり、図２（ｃ）は、図２（ａ）および図２（ｂ）に示す配置パターン形状を組み合わせた格子形状を示す平面図であり、図２（ｄ）は、同一サイズの複数の正六角形を、正六角形の６つの頂点全てが当該正六角形に隣接する正六角形のいずれか一つの頂点と必ず重なり合うように規則的に配置した形状を示す平面図であり、図２（ｅ）は、同心円形状を示す平面図である。 多層膜の一例である窒化物半導体層のエピタキシャル成長工程を示す図である。 図３に示す窒化物半導体層のエピタキシャル成長工程におけるＩｎ−ｓｉｔｕ観察例を示す。 基板の反り量と曲率の関係を示す図である。 本実施形態に係る多層膜付き内部改質基板を形成するときのＩｎ−ｓｉｔｕ観察例を示す図である。 実験例２に係る熱変性層を形成した後の基板曲率の変化量に対する形成位置とピッチ依存性を示す図である。 実験例３に係るサンプル１０のＩｎ−ｓｉｔｕ観察結果を示す図である。 実験例３に係るサンプル１２のＩｎ−ｓｉｔｕ観察結果を示す図である。 実験例３に係るサンプル１４のＩｎ−ｓｉｔｕ観察結果を示す図である。 実験例３に係るサンプル１６のＩｎ−ｓｉｔｕ観察結果を示す図である。 実験例３に係るサンプル１８のＩｎ−ｓｉｔｕ観察結果を示す図である。 実験例３に係るサンプル２０のＩｎ−ｓｉｔｕ観察結果を示す図である。 実験例８と実験例９に係るサンプルのＩｎ−ｓｉｔｕ観察結果を示す図である。
１ 単結晶基板
２ レーザ照射装置
３ 改質領域
４ ピッチ
５ 形成位置
６ 熱変性層の長さ
７ サファイア基板
８ 低温バッファ層
９ ｎ−ＧａＮ層
１０ ＩｎＧａＮ系活性層
本実施形態のエピタキシャル成長用内部改質基板は、単結晶基板と、単結晶基板に対するレーザ照射により、当該単結晶基板の厚み方向の内部に形成される熱変性層と、を含んでなることを特徴とする。なお、成膜面となる面が研磨面である単結晶基板を用いる場合、単結晶基板に対するレーザ照射は研磨面を通じて行われることが特に好ましい。
このため、本実施の形態のエピタキシャル成長用内部改質基板の使用用途に応じて、反り形状および／または反り量が任意に制御される。また、多層膜を成膜する場合に、成膜により発生する応力を、熱変性層が形成された単結晶基板の応力で相殺することができるため、成膜中の基板の反りを抑制し、基板の反り挙動を小さくすることができる。
なお、「熱変性層」は、単結晶基板の厚み方向の内部の一部の領域を局所的に加熱することにより形成される層である。単結晶基板の厚み方向で２等分した片側の領域に形成すると、熱変性層が形成された領域側の面が凸をなすように基板を反らせる作用を有する。
この熱変性層の形成方法としては、単結晶基板に対してレーザ照射する方法が用いられる。この場合、レーザ照射された領域に存在する原子の多光子吸収により、当該領域が局所的に加熱され、周囲の領域に対して結晶構造や結晶性の変化等の何がしかの変性が生じることで、熱変性層が形成される。すなわち、本実施形態のエピタキシャル成長用内部改質基板は、単結晶基板に対するレーザ照射により、単結晶基板の厚み方向の内部に熱変性層を形成する工程を、少なくとも経ることにより製造することができる。
−レーザ照射条件−
なお、レーザの照射は、熱変性層が形成できるのであれば、如何様な照射条件で実施してもよいが、一般には、短い時間幅の中にエネルギーを集中させることが出来るため、高いピーク出力が得ることができるという点で、断続的にレーザ光を出すパルスレーザを用いて、下記１）および２）に示す範囲内で実施することが好ましい。
１）レーザ波長：２００ｎｍ〜５０００ｎｍ
２）パルス幅：フェムト秒オーダー〜ナノ秒オーダー（１ｆｓ〜１０００ｎｓ）
ここで、レーザ波長やパルス幅は、レーザ照射の対象となる単結晶基板の材質に起因する光透過性／光吸収性や、単結晶基板内に形成される熱変性層のサイズ・パターン精度、実用上利用可能なレーザ装置等を考慮して適宜選択される。しかしながら、レーザ照射に際しては、特に下記Ａ、Ｂに示す照射条件を選択することが好ましい。
＜照射条件Ａ＞
・レーザ波長：２００ｎｍ〜４００ｎｍ
・パルス幅：ナノ秒オーダー（１ｎｓ〜１０００ｎｓ）。なお、より好ましくは、１０ｎｓ〜１５ｎｓ。
＜照射条件Ｂ＞
・レーザ波長：４００ｎｍ〜２０００ｎｍ
・パルス幅：フェムト秒オーダー〜ピコ秒オーダー（１ｆｓ〜１０００ｐｓ）。なお、より好ましくは、２００ｆｓ〜８００ｆｓ。
なお、照射条件Ａは、照射条件Ｂよりも、レーザ波長がより短波長域のレーザを利用する。このため、レーザ波長およびパルス幅以外のその他の条件を同一として、レーザ照射を実施した場合、照射条件Ｂよりも、照射条件Ａの方が、同程度の反り矯正効果を得るために必要なレーザ加工時間を短縮できる。また、使用するレーザの波長は、レーザ照射の対象となる単結晶基板の吸収端波長よりも長波長域の波長を選択することが好適である。
ここで、単結晶基板が、Ｓｉ基板の場合は、上記照射条件Ｂが利用できる。この場合、レーザ波長以外のその他の条件としては、例えば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅：５０ｎｓ〜２００ｎｓ
・繰り返し周波数：１０ｋＨｚ〜５００ｋＨｚ
・照射エネルギー：３μＪ〜３０μＪ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ
・試料ステージの走査速度：５０ｍｍ／ｓ〜１０００ｍｍ／ｓ（より好ましくは１００ｍｍ／ｓ〜１０００ｍｍ／ｓ）
また、単結晶基板が、ＧａＡｓ基板の場合は、上記照射条件Ｂが利用できる。この場合、レーザ波長以外のその他の条件としては、例えば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅：３０ｎｓ〜８０ｎｓ
・繰り返し周波数：１０ｋＨｚ〜５００ｋＨｚ
・照射エネルギー：８μＪ〜２０μＪ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ
・試料ステージの走査速度：５０ｍｍ／ｓ〜１０００ｍｍ／ｓ（より好ましくは１００ｍｍ／ｓ〜１０００ｍｍ／ｓ）
また、単結晶基板が、水晶基板の場合は、上記照射条件Ｂが利用できる。この場合、レーザ波長以外のその他の条件としては、例えば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅：２００ｆｓ〜８００ｆｓ
・繰り返し周波数：１０ｋＨｚ〜５００ｋＨｚ
・照射エネルギー：３μＪ〜６μＪ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ
・試料ステージの走査速度：５０ｍｍ／ｓ〜１０００ｍｍ／ｓ（より好ましくは１００ｍｍ／ｓ〜１０００ｍｍ／ｓ）
また、単結晶基板が、リチウムタンタレート基板の場合は、上記照射条件Ａが利用できる。この場合、レーザ波長以外のその他の条件としては、例えば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅：２００ｆｓ〜８００ｆｓ
・繰り返し周波数：１０ｋＨｚ〜５００ｋＨｚ
・照射エネルギー：３μＪ〜６μＪ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ
・試料ステージの走査速度：５０ｍｍ／ｓ〜１０００ｍｍ／ｓ（より好ましくは１００ｍｍ／ｓ〜１０００ｍｍ／ｓ）
また、単結晶基板が、ガラス基板の場合は、上記照射条件Ａが利用できる。この場合、レーザ波長以外のその他の条件としては、例えば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅：１０ｎｓ〜１５ｎｓ
・繰り返し周波数：１０ｋＨｚ〜５００ｋＨｚ
・照射エネルギー：１０μＪ〜２０μＪ
・レーザのスポットサイズ：０．５μｍ〜４．０μｍ
・試料ステージの走査速度：５０ｍｍ／ｓ〜１０００ｍｍ／ｓ（より好ましくは１００ｍｍ／ｓ〜１０００ｍｍ／ｓ）
なお、表１と表２に、Ｓｉ基板、ＧａＡｓ基板、水晶基板、リチウムタンタレート基板およびガラス基板に対して熱変性層を形成する場合のレーザ照射条件の一例を示す。また、レーザ照射する場合、単結晶基板のレーザ照射される側の面は鏡面状態であることが特に好ましい。レーザ照射される面を鏡面状態とするためには、例えば、鏡面研磨を実施することができる。
Figure 0005802943
Figure 0005802943
本実施形態のエピタキシャル成長用内部改質基板の作製に用いられる単結晶基板を構成する材質としては、レーザ照射により熱変性層の形成が可能な公知の単結晶材料であればいずれも利用できるが、例えば、サファイア、窒化物半導体、Ｓｉ、ＧａＡｓ、水晶、ＳｉＣ等が挙げられる。上記照射条件Ａを採用する場合、特にＳｉ、ＧａＡｓ、水晶またはＳｉＣを好適に用いることができる。また、単結晶基板ではなく、石英やガラス等でも良い。
また、単結晶基板は、通常、少なくとも片面が鏡面研磨されたものが用いられる。この場合、後のエピタキシャル成長工程において多層膜は、鏡面研磨された面側に形成される。なお、必要に応じて両面が鏡面研磨された単結晶基板を用いてもよい。この場合、任意にいずれか一方の面を成膜面として利用できる。
単結晶基板の平面方向の形状は特に限定されるものではなく、例えば、方形等でもよいが、公知の各種素子の製造ラインでの適用が容易であるという観点からは、円形状であることが好ましく、特にオリフラ面が設けられた円形状であることが好ましい。
単結晶基板の形状が円形状またはオリフラ面が設けられた円形状である場合、単結晶基板の直径は５０ｍｍ以上であることが好ましく、７５ｍｍ以上であることがより好ましく、１５０ｍｍ以上であることが更に好ましい。なお、直径の上限値は特に限定されるものではないが、実用上の観点からは３００ｍｍ以下が好ましい。
また、単結晶基板の厚みは、５．０ｍｍ以下であることが好ましく、３．０ ｍｍ以下であることが好ましく、２．０ｍｍ以下であることがより好ましい。厚みの下限値は特に限定されるものではない、単結晶基板の剛性を確保する観点から０．０５ｍｍ以上であることが好ましく、０．１ｍｍ以上であることがより好ましい。なお、単結晶基板の形状が、円形状またはオリフラ面が設けられた円形状である場合、直径が５０ｍｍ以上１５０ｍｍ以下のときは、厚みは０．３ｍｍ以上であることが好ましく、直径が１５０ｍｍを超えるときは、厚みは０．５ｍｍ以上が好ましい。
次に、エピタキシャル成長用内部改質基板を形成する具体例について図面を用いて説明する。図１は、本実施形態のエピタキシャル成長用内部改質基板の製造方法の一例を示す模式説明図である。
図１に示すように、単結晶基板１を不図示の試料ステージに固定した状態で実施される。なお、固定は、例えば、真空吸着等により、単結晶基板１の反りを矯正できるように実施することが好ましい。そして、試料ステージに固定された単結晶基板１の表面（成膜面）側から、レーザ照射装置２によりレーザを照射する。この際、単結晶基板１の厚み方向の内部にレーザを集光させると共に、レーザ照射装置２と単結晶基板１とを水平方向に相対的に移動させることで、スポット状の改質領域３（熱変性層）が連続的につながったライン状に形成される。
局所的に見ると、スポット状の改質領域３は、レーザが瞬間的に照射された部分にのみ形成され、その大きさは、レーザのスポットサイズ、レーザ強度およびパルス幅に依存する。レーザのスポットサイズ、レーザパワー、パルス幅等を適宜選択することで、単結晶基板１の平面方向や厚み方向に対する熱変性層のサイズや変性度合等を制御できる。また、ライン状に形成されるスポット状の改質領域３の長さは、単結晶基板１に対するレーザ照射装置２の相対的な移動速度（例えば、試料ステージが移動可能な場合は、試料ステージの走査速度）、レーザの繰り返し周波数を適宜選択することにより、単結晶基板１の平面方向に対する複数個の熱変性層を間隔的に制御することができる。
これらライン状に形成された改質領域３を複数本組み合わせることで、単結晶基板１の厚み方向の所望の位置に熱変性層を構成する少なくとも１種類の改質領域パターン３を形成する。改質領域３とは、レーザが照射された部分において局所的に多光子吸収を発生させて形成された領域である。
熱変性層のパターン形状、形成位置、熱変性層の長さ等の条件を最適化することによって、単結晶基板全体の応力をコントロールし、単結晶基板の反り形状および／または反り量を精密に制御することができる。
単結晶基板の平面方向については、熱変性層は、以下に示されるパターン形状で設けられることが好ましい。すなわち、熱変性層は、単結晶基板の平面方向に対して、下記ｉ）〜ｖｉｉ）から選択される少なくともいずれか１つのパターン形状で設けられていることが好ましい。
ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状
ｉｉ）複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状
ｉｉｉ）同心円状
ｉｖ）単結晶基板の中心点に対して略点対称に形成された形状
ｖ）単結晶基板の中心点を通じる直線に対して略線対称に形成された形状
ｖｉ）ストライプ形状
ｖｉｉ）らせん形状
また、熱変性層の形成に際して、レーザ走査、すなわち、単結晶基板に対するレーザ照射装置の相対的な移動が、他のパターン形状と比べて比較的単純でレーザ加工が容易となる観点からは、パターン形状は、ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状であることが好ましい。さらに、ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状としては、複数個の同一形状および同一サイズの四角形を個々の四角形を構成する４辺が隣接する四角形のいずれか１辺と互いに重なり合うように規則的に配置した形状、すなわち、格子形状でもよい（但し、本発明のエピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法において単結晶基板に形成される熱変性層からは、格子形状に形成される熱変性層は除かれる）。この場合、レーザ走査が縦方向および横方向の２方向のみでよく、レーザ加工がより容易となる上に、単結晶基板の反り量制御や形状制御の設計もより容易となる。
ここで、格子形状を成すパターンを構成するラインのピッチは、５０μｍ〜２０００μｍの範囲内であることが好ましく、１００μｍ〜１０００μｍの範囲内であることがより好ましい。ピッチを５０μｍ以上とすることにより、レーザ加工に要する時間が必要以上に増大するのを抑制でき、また、ピッチを２０００μｍ以下とすることにより、単結晶基板の反りをより確実に矯正できる。
図２は、単結晶基板の平面方向に対する熱変性層の配置パターン形状の一例を示す平面図であり、具体的には、単結晶基板の平面形状がオリフラ面を有する円形状である場合における熱変性層の配置パターン形状の一例を示したものである。熱変性層の配置パターン形状は、図２に示すように、例えば、複数本のラインを基板のオリフラ面に対して垂直または平行に形成したストライプ形状（図２（ａ）、図２（ｂ））、それら両方を組み合わせた格子形状（図２（ｃ））等が挙げられる。また、この他の配置パターン形状として、同一サイズの複数の正六角形を、正六角形の６つの頂点全てが当該正六角形に隣接する正六角形のいずれか一つの頂点と必ず重なり合うように規則的に配置した形状（図２（ｄ））、同心円形状（図２（ｅ））等も挙げられる。なお、図２（ａ）に示す幅４は、ライン間のピッチを意味する。
本実施形態のエピタキシャル成長用内部改質基板では、単結晶基板の厚み方向の内部に熱変性層を設ければ、エピタキシャル成長用内部改質基板の使用用途に応じて、反り形状および／または反り量が任意に制御される。また、多層膜を成膜する場合に、成膜により発生する応力を、熱変性層が形成された単結晶基板の応力で相殺することができるため、成膜中の基板の反りを抑制し、基板の反り挙動を小さくすることができる。しかしながら、熱変性層が、単結晶基板の厚み方向や平面方向に対して、偏った位置に設けられたり、不規則に配置されたり、非対称的に配置されたりすると、反りを矯正することが困難となる場合がある。特に、単結晶基板の厚み方向に対する熱変性層を形成する相対形成位置は、熱変性層形成後の単結晶基板の反り量の変化量に影響し、形成位置が表面に近いほど変化量が大きくなる。
上述した問題の発生を回避するためには、単結晶基板の厚み方向については、単結晶基板の厚み方向の相対位置５を、成膜面となる片面を０％と仮定し、成膜面と反対側の面を１００％とし仮定した際に、熱変性層が、単結晶基板の厚み方向の３％以上９５％以下の範囲内に設けられていることが好ましく、３％以上５０％以下の範囲内に設けられていることがより好ましい。単結晶基板の厚み方向に対して熱変性層を上記数値範囲内に設けることにより、単結晶基板の反りをより効果的に矯正できる。なお、単結晶基板の厚み方向に対する熱変性層の存在位置は、複数個の熱変性層が、全て同じ位置に存在することが好ましいが、異なる位置に存在していてもよい。この場合は、単結晶基板の平面方向に対する個々の熱変性層の配置位置も考慮の上、熱変性層を設けたことに起因する反りの矯正効果を著しく損失しないように、個々の熱変性層を、単結晶基板の厚み方向に対して異なる位置に配置してもよい。また、単結晶基板の厚み方向に対する熱変性層の長さ６は、レーザのスポットサイズ、照射エネルギー（レーザパワー／繰り返し周波数）、パルス幅に依存して決定され、通常は、数μｍ〜数十μｍの範囲内である。
上述したように、単結晶基板内部に熱変性層を形成し、単結晶基板の応力をコントロールすることによって、単結晶基板の反り形状および／または反り量が効率良く精密に制御されたエピタキシャル成長用内部改質基板を得ることができる。
また、本実施形態の多層膜付き内部改質基板は、本発明により得られるエピタキシャル成長用内部改質基板の成膜面に２つ層以上の層を有する多層膜が設けられていることを特徴とする。
本願明細書において「多層膜」とは、２つ以上の層を有するものである。これに加えて、この多層膜を構成する各層が単結晶基板の平面方向に対して同一の膜厚を有する連続した層から構成され、最表層の膜が貫通するような段差を持たない膜を意味する。多層膜の層構成、ならびに、多層膜を構成する各層の膜厚、材料および結晶性／非結晶性は、本実施形態の多層膜付き内部改質基板を用いて更に後加工することにより作製される素子の種類や、素子を製造する際に適用する製造プロセスに応じて適宜選択される。
多層膜の成膜方法としては特に限定されず、公知の成膜方法が利用でき、多層膜を構成する各層毎に異なる成膜方法および／または成膜条件を採用して成膜することもできる。成膜法としてはメッキ法等の液相成膜法も挙げられるが、スパッタリング法やＣＶＤ法（Chemical Vapor Deposition）等の気相成膜法を用いることが好ましい。なお、窒化物半導体結晶層等の半導体結晶層を成膜する場合、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition）、ＨＶＰＥ法（Hydride vapor phase epitaxy）、ＭＢＥ法
（Molecular Beam Epitaxy）等の気相成膜法を利用することがより好ましい。なお、エピタキシャル成長用内部改質基板の成膜面は、鏡面状態であることが特に好ましい。多層膜が形成される面を鏡面状態とするためには、例えば、鏡面研磨を実施することができる。
また、多層膜を構成する少なくともいずれか１層が、結晶性の層であることが好ましい。特に、多層膜のうち少なくともいずれか１層が、窒化物半導体結晶層であることがより好ましい。また、エピタキシャル成長用内部改質基板の成膜面に露出する結晶面を利用してエキタピシャル成長させることができるという観点からは、多層膜を構成する各層のうち、少なくともエピタキシャル成長用内部改質基板の成膜面に直接接触する層が結晶性の層であることが好ましく、多層膜を構成する全ての層が結晶性の層であってもよい。なお、エキタピシャル成長とは、同一組成または混晶を含むホモエキタピシャル成長、ヘテロエキタピシャル成長を含む。また、多層膜を構成する各層の材料も、作製する素子に応じて適宜選択されるが、エピタキシャル成長用内部改質基板がサファイア等の無機材料で構成されることを考慮すると、各層を構成する材料も、金属材料、金属酸化物材料、無機半導体材料等の無機材料とすることが好ましく、全ての層がこれらの無機材料から構成されることが望ましい。ただし、MOCVD法を用いた場合、この無機材料中に有機金属由来の有機物が微量に混入する可能性はある。
多層膜を構成する各層の具体例としては、例えば、面発光レーザ等に用いる発光素子、光センサや太陽電池等に用いる受光素子、電子回路等に用いる半導体素子等の各種の窒化物半導体を利用した素子の製造に適したものとして、ＧａＮ系、ＡｌＧａＮ系、ＩｎＧａＮ系等の窒化物半導体結晶層を挙げることができる。なお、この場合、単結晶基板として、サファイア基板を用いることが好適である。
図３は、多層膜の一例である窒化物半導体層のエピタキシャル成長工程を示す図である。
多層膜の層構成の具体例としては、例えば、図３に示すように、エピタキシャル成長用内部改質基板としてサファイア基板を用い、はじめに、サファイア基板のサーマルクリーニングを行い（図３（ａ））、低温バッファ層８の成長を行う（図３（ｂ））。続いて、ｎ−ＧａＮ層９（図３（ｃ））、多重量子井戸構造を有するＩｎＧａＮ系活性層１０を成長させる（図３（ｄ））。
図４は、図３に示す窒化物半導体層のエピタキシャル成長工程におけるＩｎ−ｓｉｔｕ観察例を示す。図５は、基板の反り量と曲率の関係を示す図である。図６は、本実施形態に係る多層膜付き内部改質基板を形成するときのＩｎ−ｓｉｔｕ観察例を示す図である。
非特許文献２で開示されているように、Ｉｎ−ｓｉｔｕ観察によって成膜中のサファイア基板の挙動を定量的に解析することが可能である。すなわち、基板の反り形状や反り量が成膜中にどのように変化しているかを知ることができる。図４において、横軸は時間であり、縦軸は成膜面の基板の曲率（ｋｍ−１）を表している。縦軸の正の方向は、成膜面が凸面形状であり、負の方向は成膜面が凹面形状であることを示している。
基板の曲率から基板の反り量を算出することができる。図５において、基板の曲率半径をＲ、曲率１／Ｒを有する基板の反り量Ｘ、基板の直径を近似的にＤとして示した。これらの値の関連性として、三平方の定理を用いることで,（1/R）2＝（（1/R）−Ｘ）2＋（D/2）2と示すことができる。この式から、基板の直径が５０ｍｍの場合は、０．３２２×曲率（ｋｍ−１）、基板の直径が１００ｍｍの場合は、１．２５０×曲率（ｋｍ−１）としてそり量（um）を求めることができる。
図４中のスペクトルＡは、熱変性層を形成していない従来のサファイア基板を用いた例を示している。
また、図４（ａ）〜（ｅ）は、それぞれ成膜工程の各過程に対応している。すなわち、（ａ）基板のサーマルクリーニング、（ｂ）低温バッファ層成長、（ｃ）ｎ−ＧａＮ層成長、（ｄ）ＩｎＧａＮ系活性層成長、（ｅ）クールダウンに対応している。
図４のスペクトルＡを用いて、図４（ａ）〜（ｅ）における基板の挙動について説明する。
（ａ）基板サーマルクリーニングに移行する段階では、サファイア基板の上下面での温度差に起因して、基板成長面の凹面形状がさらに強まり、曲率が大きく変化する。
続いて、通常５００〜６００℃程度に温度を下降し、（ｂ）低温バッファ層成長に移行する段階では、基板の凹面形状が弱まり、曲率はやや小さくなる。
続いて、再び１０００℃程度に温度を上昇し、（ｃ）ｎ−ＧａＮ層成長を行う段階では、窒化ガリウムとサファイアの格子定数差に起因して、基板の凹面形状が強まり曲率は大きくなる。さらに成膜が進行し、膜厚が大きくなるほど曲率が大きくなるため、膜厚および膜品質の基板面内均一性は著しく悪化する。成膜コンディションのみで基板面内均一性を制御することは技術的に難しいと言われている。また、窒化物半導体層中には、応力を緩和するために転位が発生し膜品質が悪化することが問題とされている。
続いて、温度を７００〜８００℃程度に下降して、（ｄ）ＩｎＧａＮ系活性層の成長段階では、ＩｎＧａＮ系活性層の膜厚とＩｎＧａＮ中のＩｎ組成の均一性が、発光波長の面内均一性に影響するため、ＬＥＤチップの製造歩留まりに影響する。ＩｎＧａＮ層の膜厚やＩｎ組成は成膜温度に影響を受けることから、基板面内の温度均一性を向上させるために、成膜中の基板の曲率はできるだけ０に近づけるのが理想的である。
最終的に、基板を（ｅ）クールダウンする段階で、再び熱膨張係数差によって基板形状が再び大きく反るため、一連の成膜工程終了後の基板の曲率は大きなものとなる。これは、ＬＥＤチップ化前のバックグラインド加工やフォトリソグラフィを困難にするという問題を生じさせる。
以上、図４のスペクトルＡに示すように、従来のサファイア基板を用いると、ＩｎＧａＮ系活性層成長段階での基板曲率はほぼ０とすることが可能である一方で、成膜工程中の基板の挙動が大きく、成膜終了後の基板の曲率が大きくなってしまうという欠点があることが分かる。
次に、従来のサファイア基板内部に改質領域パターンを形成することにより、エピタキシャル成長用内部改質基板を作製し、窒化物半導体層を成膜した場合のＩｎ−ｓｉｔｕ観察の第１の例を、図４中のスペクトルＢに示す。
スペクトルＢにおける内部改質サファイア基板の初期状態は、従来のサファイア基板よりも成膜面が凸面に反るように改質領域パターンが形成されていることが好ましい。それによって、従来のサファイア基板を用いたスペクトルＡと比較して基板の反り挙動を小さくすることができる。
図４中のスペクトルＣには、スペクトルＢの場合と同様に、従来のサファイア基板内部に改質領域パターンを形成する際、各ライン間のピッチとパターン形成位置を調整し、サファイア基板の初期状態が、スペクトルＢよりもさらに凸面に大きく反っている内部改質サファイア基板を用いた例を示す。
スペクトルＣは、成膜工程を通してさらに基板の挙動を小さくすることができる。すなわち、スペクトルＡ、Ｂよりもさらに成膜中に発生する応力を基板の応力で相殺する効果が大きいことを示している。
上述のスペクトルＢ、Ｃで得られる窒化物半導体層は、従来のサファイア基板を用いた場合と比較して、成膜中の基板の反りが抑制され、基板の反り挙動が小さくなるため、膜の品質および均一性が向上する。
しかしながら、同時に、エピタキシャル成長用内部改質基板の初期状態が凸面に大きく反った状態となり、結果として、ＩｎＧａＮ系活性層成長段階および成膜終了時点での基板の曲率は、従来のサファイア基板を用いた場合よりも大きくなってしまうという問題が発生する。
すなわち、エピタキシャル成長用内部改質基板は、図６中のスペクトルＣに示すように、基板の反り挙動を小さくするのと同時に、ＩｎＧａＮ系活性層成長段階および成膜終了時点での基板の曲率を小さくすることができるような初期状態とすることが望ましい。
それによって、窒化物半導体層の膜の品質および均一性を向上させるとともに、窒化物半導体発光素子の発光波長の均一性を向上させることができる。
そのため、熱変性層を形成する前のサファイア基板には、熱変性層の形成によって凸面に大きく反る基板曲率分を、あらかじめ相殺できるようなサファイア基板を用いるのが望ましい。
前述したように、熱変性層の形成用サファイア基板としては、窒化物半導体層の成膜面が凹面であり、その凹面の曲率が０ｋｍ−１より大きく１６０ｋｍ−１以下のものを用いることができる。また、前述の理由から、窒化物半導体層の成膜面が凹面であり、その凹面の曲率は、４０ｋｍ−１以上１５０ｋｍ−１以下が好ましく、さらには８５ｋｍ−１以上１５０ｋｍ−１以下がより好ましい。
以上述べたように、エピタキシャル成長用内部改質基板を用いることで、窒化物半導体層の膜の品質および均一性を向上させた窒化物半導体層を備える多層膜付き内部改質基板を得ることができる。
本発明により得られる多層膜付き内部改質基板を用いて、各種半導体デバイスを構成すると、デバイスの品質および歩留まりを向上させることができる。半導体デバイスとしては、例えば、発光素子、電子デバイス、または受光素子等が挙げられる。
半導体デバイスとしての素子の製造に際して、後工程として、素子部分形成工程以外に、研磨工程、分割予定ライン形成工程および分割工程をこの順に実施してもよい。
この場合、本実施形態の多層膜付き内部改質基板を用いた素子製造方法は、具体的には以下の（１）〜（４）に示す工程を少なくとも順次実施することで、素子部分と当該素子部分に略対応するサイズを有する単結晶基板とを含む素子を作製することができる。
（１）本実施形態の多層膜付き内部改質基板の多層膜をパターニングして個々の素子部分を形成する素子部分形成工程、
（２）素子部分が片面に形成された素子部分付き単結晶基板の素子部分が形成されていない面を、少なくとも、熱変性層が除去されるまで研磨する研磨工程、
（３）研磨工程において研磨された面側から、個々の素子部分の境界ラインに沿って、レーザを照射することで分割予定ラインを形成する分割予定ライン形成工程、
（４）分割予定ライン形成工程において形成された分割予定ラインに沿って外力を加えることで、素子部分付きの単結晶基板を素子部分単位で分割する分割工程、
ここで、（３）分割予定ライン形成工程、および、（４）分割工程を実施する場合、特許文献３に記載の技術を利用することができる。
なお、熱変性層を格子状パターンに形成した場合、研磨工程において熱変性層が完全に除去されない程度に研磨した上で、単結晶基板内に残留している熱変性層を分割予定ラインとして利用することで分割工程を実施することも原理的には可能である。しかしながら、多層膜が個々の素子部分に個別化された後でないと、素子部分の存在位置を確認した上でレーザ照射のための位置合わせを行うことができない。このため、個々の素子部分を作製する前に、分割予定ラインの機能も兼ねる熱変性層を形成する上記の方法では、個々の素子部分に対応させて正確に分割予定ラインを形成することが困難である。すなわち、上記の方法では、分割予定ラインは隣接する２つの素子部分間の境界線からずれてしまう可能性が大きくなるため、実用性に欠けやすい。このため、レーザ照射により形成された熱変性層を利用して分割工程を実施する場合、上記（１）〜（４）に示す工程をこの順に実施することが特に好ましいといえる。
また、多層膜付き内部改質基板を下地材として用い、さらにホモエピタキシャル成長により自立可能な膜厚を有する結晶性膜の厚膜を形成することができる。また、結晶性膜の厚膜を結晶成膜体からなる下地材から分離し、バルク基板を得ることができる。
さらには、エピタキシャル成長用内部改質基板上に結晶性膜の厚膜を形成し、エピタキシャル成長用内部改質基板から分離することによっても、結晶性膜の厚膜からなるバルク基板を得ることができる。エピタキシャル成長用内部改質基板を用いると、成膜中または成膜後に発生する基板の反りを抑制できるため、クラックを発生させずに厚膜を形成することができる。例えば、エピタキシャル成長用内部改質基板に、上述の窒化物半導体層の厚膜を形成させると、成膜中または成膜後に発生する基板の反りを抑制することができ、クラックを発生させずに自立可能な膜厚を有する窒化物半導体層の厚膜を得ることができる。このように得られた窒化物半導体層の厚膜を前記内部改質基板から分離することによって、複雑な工程を用いることなく窒化物半導体バルク基板を得ることができる。窒化物半導体バルク基板として、特に、ＡｌｘＩｎｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）からなる窒化物半導体バルク基板を効率良く製造できる。
自立可能な膜厚としては、５０μｍ以上が好ましい。また、厚膜の形成方法として、ＭＯＣＶＤ法、ＨＶＰＥ法、ＬＰＥ法等を用いることができる。
以下に、本発明を実施例（各実験例中において、格子形状の熱変性層が形成された場合および／または照射条件Ｂでレーザ加工した場合を除いたもの）を挙げて説明するが、本発明は以下の実施例にのみ限定されるものではない。表３に示すレーザ条件を用いて、サファイア基板内部に熱変性層を形成し、基板の反り形状および反り量の変化に対する影響を調べた。その結果を実験例１および２に示す。
Figure 0005802943
（実験例１）
熱変性層を形成するサファイア基板として、片面が研磨された２インチサファイア基板を用いた。基板厚みは４３０μｍであった。熱変性層を形成する前の基板の反り形状および反り量はレーザ干渉計で測定した。
続いて、サファイア基板をパルスレーザ装置の試料ステージ上に設置し、サファイア基板内部への改質領域パターン形成を行った。
表４にサンプル１〜９のパターン形状、各ライン間のピッチ、形成位置および熱変性層の長さ、一枚あたりの加工時間を示す。改質領域パターン形成後のサファイア基板の基板形状はレーザ干渉計で、反り量および基板厚みはリニアゲージおよびレーザ干渉計で計測した。表４において、⊥Ｏ．Ｆ．はサファイア基板のオリフラに垂直、//Ｏ．Ｆ．はオリフラに平行であることを示す。
Figure 0005802943
表５に改質領域パターン形成前後の基板の反り形状、反り量、および熱変性層形成後の基板面内における反り形状の対称性を示す。基板の反り形状は、成膜面側の形状を示す。
Figure 0005802943
（実験例２）
内部改質領域パターンを形成するサファイア基板として、片面が研磨された４インチサファイア基板を用いた。基板厚みは６５０μｍであった。実験例１と同様に、改質領域パターン形成前の基板の反り形状および反り量はレーザ干渉計で測定した。
続いて、サファイア基板をパルスレーザ装置の試料ステージ上に設置し、サファイア基板内部への熱変性層の形成を行った。表６にサンプル１０〜１９の熱変性層の形状、ピッチ、形成位置を示す。
Figure 0005802943
熱変性層を形成した後の基板の反り形状はレーザ干渉計で、反り量はリニアゲージで計測した。表７に熱変性層形成前後の基板形状、反り量、および反り量から算出した曲率を比較して示す。基板の反り形状は、成膜面側の形状を示す。
Figure 0005802943
また、熱変性層を形成した後の基板曲率の変化量に対する形成位置と各ライン間のピッチ依存性を図７に示す。
（実験例３）
実験例２において熱変性層を形成したサファイア基板のうち、サンプル１０，１２，１４，１６，１８と、熱変性層未形成の従来のサファイア基板（サンプル２０とする）を同時にＭＯＣＶＤ装置に導入し、サファイア基板上への窒化ガリウム層の成長を行った。各成膜工程における成長温度および膜厚を表８に示す。
Figure 0005802943
各サンプルのＩｎ−ｓｉｔｕ観察結果を図８ａ〜図８ｆに、各サンプルの基板の反り形状、反り量および曲率を表９に、各段階における基板曲率の変化量を表１０に示す。
表１０中（１）〜（４）は、図８ａで図示している通り、それぞれ（１）基板初期状態に対するサーマルクリーニング移行時、（２）基板初期状態に対するｎ−ＧａＮ層成長時、（３）ｎ−ＧａＮ成長終了時に対するＧａＮ／ＩｎＧａＮ活性層成長移行時、（４）基板初期状態に対するクールダウン終了後の曲率の変化量を示している。
Figure 0005802943
Figure 0005802943
（１）基板初期状態からサーマルクリーニング移行時における基板曲率の変化量から、熱変性層を形成したサンプル１０，１２，１４，１６，１８と、熱変性層未形成のサンプル２０とに曲率変化量の大きな差は認められなかった。
（２）基板初期状態に対するｎ−ＧａＮ層成長時における基板曲率の変化量から、サファイア基板表面から浅い位置に熱変性層を形成したサンプル１０,１６,１８において、他のサンプルと比較してｎ−ＧａＮ成長時の基板曲率の変化量を抑制する効果が認められた。
（３）ｎ−ＧａＮ成長終了時に対するＧａＮ／ＩｎＧａＮ活性層成長移行時における基板曲率の変化量から、ｎ−ＧａＮ層成長終了時点からＧａＮ／ＩｎＧａＮ活性層成長に移行する段階において、サファイア基板表面から浅い位置に熱変性層を形成したサンプル１０，１６，１８では、他のサンプルと比較して基板曲率の変化量を抑制する効果が認められた。
（４）基板初期状態に対するクールダウン終了後の基板曲率の変化量から、サファイア基板表面から浅い位置に熱変性層を形成したサンプル１０,１６,１８では、他のサンプルと比較して基板曲率の変化量を抑制する効果が認められた。
以上の工程により得られたサンプル１０，１２，１４，１６，１８，２０の窒化ガリウム層の膜厚均一性および結晶品質について調べた。
サンプル１０は、熱変性層未形成のサンプル２０と比較して膜厚均一性が向上することが分かった。これは、サファイア基板表面から浅い位置に熱変性層を形成することによって、基板形状がよりフラットな状態でｎ−ＧａＮ層成長が行われたためであると考えられる。
さらに、Ｘ線回折ロッキングカーブ測定により求められた窒化ガリウム層の（００１）面、（１０２）面のＦＷＨＭ値は、サンプル１０ではそれぞれ２０３ａｒｃｓｅｃ、４１８ａｒｃｓｅｃであり、熱変性層未形成のサンプル２０ではそれぞれ２４２ａｒｃｓｅｃ、５７９ａｒｃｓｅｃであった。この結果から、熱変性層を形成したサンプル１０では、熱変性層未形成のサンプル２０と比較して窒化ガリウム層の結晶性が向上することが分かった。
次に、表１１に示すレーザ条件を用いて、サファイア基板内部に熱変性層を形成し、基板の反り形状および反り量の変化に対する影響を調べた。その結果を実験例４、６に示す。一方、表３に示すレーザ条件を用いて、同じサファイア基板内部に熱変性層を形成し、基板の反り形状および反り量の変化に対する影響を調べた。実験例５、７に示す。
Figure 0005802943
（実験例４，５）
熱変性層を形成するサファイア基板として、片面が研磨された２インチ基板を用いた。基板厚みは４３０μｍであった。熱変性層を形成する前の基板の反り形状および反り量はレーザ干渉計で測定した。
続いて、２枚の上述のサファイア基板を、それぞれ表１１に示すレーザ条件のＵＶレーザ装置および表３に示すレーザ条件のＦｓレーザ装置の試料ステージ上に設置し、サファイア基板内部への熱変性層の形成を行った。
表１２に実験例４および実験例５の各ライン間のピッチ、形成位置およびレーザのパルス間隔を示す。熱変性層の形成前後のサファイア基板の基板形状はレーザ干渉計で、反り量および基板厚みはリニアゲージおよびレーザ干渉計で計測した。
Figure 0005802943
表１３に熱変性層形成前後の基板の反り形状、反り量を示す。基板の反り形状は、成膜面側の形状を示す。
Figure 0005802943
（実験例６，７）
熱変性層を形成するサファイア基板として、片面が研磨された２インチ基板を用いた。基板厚みは４３０μｍであった。熱変性層を形成する前の基板の反り形状および反り量はレーザ干渉計で測定した。
続いて、２枚の上述のサファイア基板を、それぞれ表１１に示すレーザ条件のＵＶレーザ装置および表３に示すレーザ条件のＦｓレーザ装置の試料ステージ上に設置し、サファイア基板内部への熱変性層の形成を行った。
表１４に実験例６および実験例７の各ライン間のピッチ、形成位置およびレーザのパルス間隔を示す。熱変性層の形成前後のサファイア基板の基板形状はレーザ干渉計で、反り量および基板厚みはリニアゲージおよびレーザ干渉計で計測した。
Figure 0005802943
表１５に熱変性層形成前後の基板の反り形状、反り量を示す。基板の反り形状は、成膜面側の形状を示す。
Figure 0005802943
パルス幅が１０〜１５ｎｓのＵＶレーザを用いる実験例４の場合、レーザ波長に起因するレーザのエネルギーが大きいために、形成される加工ラインの幅が太い。実験例５と比べて、同じ加工条件で、ＵＶレーザ加工では、基板単体の反り量がより増大するので、多層膜の成膜に起因する反りの矯正効果もより大きい。このため、同じ基板単体の反り効果を得る場合、ＵＶレーザを用いることによって、加工時間を短縮できることを証明した。その結果、エピタキシャル成長用内部改質基板の製造コストを削減することができる。
またパルス幅が１０〜１５ｎｓのＵＶレーザを用いる実験例６の場合、上記と同様な理由でレーザ照射の加工ラインが太い。このため、実験例７と比べて、同じ基板単体の反り効果を得る加工時間を短縮した。その結果、エピタキシャル成長用内部改質基板の製造コストを削減することができる。
（実験例８，９）
実験例６，７において熱変性層を形成したサファイア基板と、熱変性層未形成サファイア基板を同時にＭＯＣＶＤ装置に導入し、基板上への窒化ガリウム層の成長を行った。各成膜工程における成長温度および膜厚を上述の表８に示す条件と同じである。
Ｉｎ−ｓｉｔｕ観察結果を図９に、各基板の成膜後の反り形状および反り量を表１６に示す。
Figure 0005802943
図９および表１６に示すように、ＵＶレーザ照射により熱変性層を形成したエピタキシャル成長用内部改質基板は、Ｆｓレーザ照射により熱変性層を形成したエピタキシャル成長用内部改質基板と比較して、基板上への窒化ガリウム層を成長するエピタキシャル中においても、同じような基板挙動抑制効果を確認した。また、強いＵＶレーザ照射に起因する内部クラックよる割れも生じなかった。
以上の結果から、本発明のエピタキシャル成長用内部改質基板を用いて窒化物半導体層のエピタキシャル成長を行うと、基板の反りを抑制し、基板の反り挙動を小さくすることができるため、膜の品質および均一性が向上することが分かった。

Claims (11)

  1. 反り形状および／または反り量を制御するために、単結晶基板に対するレーザ照射により、上記単結晶基板の内部に熱変性層を形成し、
    上記熱変性層が、上記単結晶基板の平面方向に対して、
    ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状（格子形状を除く）、
    ｉｉ）複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、
    ｉｉｉ）同心円状、
    ｉｖ）上記単結晶基板の中心点に対して略点対称に形成された形状、
    ｖ）上記単結晶基板の中心点を通じる直線に対して略線対称に形成された形状、
    ｖｉ）ストライプ形状、ならびに、
    ｖｉｉ）らせん形状
    から選択される少なくともいずれか１つのパターン形状を描くように形成され、
    上記レーザ照射が、下記照射条件Ａを満たすように実施されることを特徴とするエピタキシャル成長用内部改質基板の製造方法（但し、上記熱変性層が、上記単結晶基板の平面方向に対して格子形状を成す分割予定ラインに沿って上記単結晶基板の内部に形成される場合を除く）。
    ＜照射条件Ａ＞
    ・レーザ波長：２００ｎｍ〜４００ｎｍ
    ・パルス幅：ナノ秒オーダー
  2. 請求項１に記載のエピタキシャル成長用内部改質基板の製造方法において、
    前記単結晶基板の厚み方向の相対位置を、成膜面となる片面側を０％と仮定し、上記成膜面と反対側の面を１００％とし仮定した際に、
    前記熱変性層が、前記単結晶基板の厚み方向の３％以上９５％以下の範囲内に位置するように形成されることを特徴とするエピタキシャル成長用内部改質基板の製造方法。
  3. 請求項１または請求項２に記載のエピタキシャル成長用内部改質基板の製造方法において、
    前記単結晶基板の材質が、サファイア、窒化物半導体、Ｓｉ、ＧａＡｓ、水晶およびＳｉＣから選択される少なくともいずれか１種であることを特徴とするエピタキシャル成長用内部改質基板の製造方法。
  4. 請求項１〜３のいずれか１つに記載のエピタキシャル成長用内部改質基板の製造方法において、
    前記熱変性層を形成する前の前記単結晶基板の形状は、その成膜面が凹面であり、上記凹面の曲率が０ｋｍ−１より大きく１６０ｋｍ−１以下であることを特徴とするエピタキシャル成長用内部改質基板の製造方法。
  5. 請求項４に記載のエピタキシャル成長用内部改質基板の製造方法において、
    前記凹面の曲率が４０ｋｍ−１以上１５０ｋｍ−１以下であることを特徴とするエピタキシャル成長用内部改質基板の製造方法。
  6. 請求項４または請求項５に記載のエピタキシャル成長用内部改質基板の製造方法において、
    前記凹面の曲率が８５ｋｍ−１以上１５０ｋｍ−１以下であることを特徴とするエピタキシャル成長用内部改質基板の製造方法。
  7. 請求項１〜６のいずれか１つに記載のエピタキシャル成長用内部改質基板の製造方法において、
    前記単結晶基板の直径が５０ｍｍ以上３００ｍｍ以下であることを特徴とするエピタキシャル成長用内部改質基板の製造方法。
  8. 請求項１〜７のいずれか１つに記載のエピタキシャル成長用内部改質基板の製造方法において、
    前記単結晶基板の厚みが０．０５ｍｍ以上５．０ｍｍ以下であることを特徴とするエピタキシャル成長用内部改質基板の製造方法。
  9. 請求項１〜８のいずれか１つに記載のエピタキシャル成長用内部改質基板の製造方法において、
    前記単結晶基板は、成膜面となる面が研磨面であり、当該単結晶基板に対する前記レーザ照射が上記研磨面に通じて行われることを特徴とするエピタキシャル成長用内部改質基板の製造方法。
  10. 反り形状および／または反り量を制御するために、単結晶基板に対するレーザ照射により、上記単結晶基板の内部に熱変性層を形成し、
    さらに上記単結晶基板の片面に２つ以上の層を有する多層膜を形成し、
    上記熱変性層が、上記単結晶基板の平面方向に対して、
    ｉ）複数個の同一形状および同一サイズの多角形を規則的に配置した形状（格子形状を除く）、
    ｉｉ）複数個の同一形状および同一サイズの円または楕円を規則的に配置した形状、
    ｉｉｉ）同心円状、
    ｉｖ）上記単結晶基板の中心点に対して略点対称に形成された形状、
    ｖ）上記単結晶基板の中心点を通じる直線に対して略線対称に形成された形状、
    ｖｉ）ストライプ形状、ならびに、
    ｖｉｉ）らせん形状
    から選択される少なくともいずれか１つのパターン形状を描くように形成され、
    上記レーザ照射が、下記照射条件Ａを満たすように実施されることを特徴とする多層膜付き内部改質基板の製造方法（但し、上記熱変性層が、上記単結晶基板の平面方向に対して格子形状を成す分割予定ラインに沿って上記単結晶基板の内部に形成される場合を除く）。
    ＜照射条件Ａ＞
    ・レーザ波長：２００ｎｍ〜４００ｎｍ
    ・パルス幅：ナノ秒オーダー
  11. 請求項１０に記載の多層膜付き内部改質基板の製造方法において、
    前記多層膜を構成する少なくともいずれか１層が、窒化物半導体結晶層であることを特徴とする多層膜付き内部改質基板の製造方法。
JP2012503282A 2010-03-05 2011-03-04 エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法 Active JP5802943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012503282A JP5802943B2 (ja) 2010-03-05 2011-03-04 エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010049857 2010-03-05
JP2010049857 2010-03-05
JP2012503282A JP5802943B2 (ja) 2010-03-05 2011-03-04 エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法
PCT/JP2011/055055 WO2011108698A1 (ja) 2010-03-05 2011-03-04 エピタキシャル成長用内部改質基板、多層膜付き内部改質基板、半導体デバイス、半導体バルク基板およびそれらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2011108698A1 JPWO2011108698A1 (ja) 2013-06-27
JP5802943B2 true JP5802943B2 (ja) 2015-11-04

Family

ID=44542343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012503282A Active JP5802943B2 (ja) 2010-03-05 2011-03-04 エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法

Country Status (7)

Country Link
US (1) US20130161794A1 (ja)
EP (1) EP2543752A4 (ja)
JP (1) JP5802943B2 (ja)
KR (1) KR101527457B1 (ja)
CN (1) CN102753737B (ja)
TW (1) TWI508327B (ja)
WO (1) WO2011108698A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
US20130161797A1 (en) * 2010-03-05 2013-06-27 Disco Corporation Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
TWI499078B (zh) * 2013-01-31 2015-09-01 Just Innovation Corp 元件基板、元件基板的製造方法、光電裝置及其製造方法
CN103367117A (zh) * 2013-07-05 2013-10-23 江苏能华微电子科技发展有限公司 一种基于HVPE工艺的GaN衬底制作方法
JP6119712B2 (ja) * 2014-10-08 2017-04-26 トヨタ自動車株式会社 半導体装置の製造方法
CN104384728B (zh) * 2014-11-18 2016-04-06 蓝思科技股份有限公司 一种激光加工蓝宝石面板的工艺及夹具
WO2016088624A1 (ja) * 2014-12-03 2016-06-09 日本碍子株式会社 １３族元素窒化物層の分離方法および複合基板
CN104630899B (zh) * 2015-01-17 2017-09-22 王宏兴 金刚石层的分离方法
JP6654435B2 (ja) * 2016-01-07 2020-02-26 株式会社ディスコ ウエーハ生成方法
JP6740650B2 (ja) * 2016-03-16 2020-08-19 富士電機株式会社 半導体装置およびその製造方法
JP6690983B2 (ja) * 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第２のオリエンテーションフラット検出方法
JP6508153B2 (ja) * 2016-09-21 2019-05-08 日亜化学工業株式会社 発光素子の製造方法
JP7098284B2 (ja) * 2017-07-06 2022-07-11 株式会社ディスコ レーザー加工装置およびレーザー加工方法
JP7330695B2 (ja) * 2018-12-21 2023-08-22 浜松ホトニクス株式会社 レーザ加工方法、及び、半導体デバイス製造方法
DE102019201438A1 (de) * 2019-02-05 2020-08-06 Disco Corporation Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
CN111712062B (zh) * 2020-06-30 2021-09-28 生益电子股份有限公司 一种芯片与pcb的焊接方法
CN111785814B (zh) * 2020-07-13 2021-10-26 福建晶安光电有限公司 一种衬底及其加工方法、发光二极管及其制造方法
CN112837998B (zh) * 2021-02-05 2023-08-25 福建晶安光电有限公司 一种衬底加工装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139033A (ja) * 1994-11-14 1996-05-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハ及びその製造方法
JP2001253795A (ja) * 2000-03-09 2001-09-18 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
JP2002187797A (ja) * 2000-12-15 2002-07-05 Mitsubishi Materials Silicon Corp Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
JP2006196558A (ja) * 2005-01-12 2006-07-27 Namiki Precision Jewel Co Ltd 窒化物半導体基板の製造方法
JP2008006492A (ja) * 2006-06-30 2008-01-17 Disco Abrasive Syst Ltd サファイア基板の加工方法
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010165817A (ja) * 2009-01-15 2010-07-29 Namiki Precision Jewel Co Ltd エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250438B2 (ja) 1995-03-29 2002-01-28 日亜化学工業株式会社 窒化物半導体発光素子
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
EP1709670B1 (en) * 2004-01-26 2012-09-12 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
WO2006062017A1 (ja) * 2004-12-08 2006-06-15 Laser Solutions Co., Ltd. 被分割体における分割起点形成方法、被分割体の分割方法、およびパルスレーザー光による被加工物の加工方法
CN100481337C (zh) * 2004-12-08 2009-04-22 雷射先进科技株式会社 被分割体的分割起点形成方法、被分割体的分割方法
JP4189386B2 (ja) * 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP2006347776A (ja) 2005-06-13 2006-12-28 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
KR100735532B1 (ko) * 2006-03-21 2007-07-04 삼성전자주식회사 기판 내에 팽창부를 포함하는 포토마스크 및 포토마스크의표면 평탄화 방법
JP5183892B2 (ja) * 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
US8585821B2 (en) * 2007-07-26 2013-11-19 Ecotron Co., Ltd. SiC epitaxial substrate and method for producing the same
JP5044329B2 (ja) * 2007-08-31 2012-10-10 株式会社東芝 発光装置
JP5184927B2 (ja) * 2008-03-21 2013-04-17 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US8900715B2 (en) * 2008-06-11 2014-12-02 Infineon Technologies Ag Semiconductor device
US20130161797A1 (en) * 2010-03-05 2013-06-27 Disco Corporation Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139033A (ja) * 1994-11-14 1996-05-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハ及びその製造方法
JP2001253795A (ja) * 2000-03-09 2001-09-18 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
JP2002187797A (ja) * 2000-12-15 2002-07-05 Mitsubishi Materials Silicon Corp Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
JP2006196558A (ja) * 2005-01-12 2006-07-27 Namiki Precision Jewel Co Ltd 窒化物半導体基板の製造方法
JP2008006492A (ja) * 2006-06-30 2008-01-17 Disco Abrasive Syst Ltd サファイア基板の加工方法
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010165817A (ja) * 2009-01-15 2010-07-29 Namiki Precision Jewel Co Ltd エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法

Also Published As

Publication number Publication date
EP2543752A1 (en) 2013-01-09
JPWO2011108698A1 (ja) 2013-06-27
KR101527457B1 (ko) 2015-06-10
TW201201407A (en) 2012-01-01
EP2543752A4 (en) 2015-12-02
WO2011108698A1 (ja) 2011-09-09
TWI508327B (zh) 2015-11-11
CN102753737A (zh) 2012-10-24
US20130161794A1 (en) 2013-06-27
CN102753737B (zh) 2015-12-16
KR20120123472A (ko) 2012-11-08

Similar Documents

Publication Publication Date Title
JP5802943B2 (ja) エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法
JP5552627B2 (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP5732684B2 (ja) 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
JP5674759B2 (ja) 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
TWI525664B (zh) A crystalline film, a device, and a method for producing a crystalline film or device
JP6424345B2 (ja) ＧａＮ基板の製造方法
US20160265140A1 (en) Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
JP2016023123A (ja) 窒化ガリウム基板
JP2008308384A (ja) Ｉｉｉ族窒化物結晶基板の製造方法、ｉｉｉ族窒化物結晶基板、および半導体デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150424

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150724

R150 Certificate of patent or registration of utility model

Ref document number: 5802943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250