JP6424345B2 - GaN基板の製造方法 - Google Patents

GaN基板の製造方法 Download PDF

Info

Publication number
JP6424345B2
JP6424345B2 JP2014560791A JP2014560791A JP6424345B2 JP 6424345 B2 JP6424345 B2 JP 6424345B2 JP 2014560791 A JP2014560791 A JP 2014560791A JP 2014560791 A JP2014560791 A JP 2014560791A JP 6424345 B2 JP6424345 B2 JP 6424345B2
Authority
JP
Japan
Prior art keywords
substrate
gan
single crystal
thickness
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014560791A
Other languages
English (en)
Other versions
JPWO2014123171A1 (ja
Inventor
英雄 会田
英雄 会田
奈津子 青田
奈津子 青田
憲次朗 池尻
憲次朗 池尻
聖祐 金
聖祐 金
浩司 小山
浩司 小山
秀俊 武田
秀俊 武田
篤 植木
篤 植木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Adamant Namiki Precision Jewel Co Ltd
Original Assignee
Disco Corp
Adamant Namiki Precision Jewel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp, Adamant Namiki Precision Jewel Co Ltd filed Critical Disco Corp
Publication of JPWO2014123171A1 publication Critical patent/JPWO2014123171A1/ja
Application granted granted Critical
Publication of JP6424345B2 publication Critical patent/JP6424345B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Description

本発明は、GaN基板及びGaN基板の製造方法に関するものである。
発光ダイオード(LED:Light Emitting Diode)素子を構成する窒化ガリウム(GaN)結晶は、有機金属気相成長法(MOVPE:Metal-Organic Vapor Phase Epitaxy)、ハイドライド気相成長法(HVPE:Hydride Vapour Phase Epitaxy)等の気相成長法を用いて、下地基板上にエピタキシャル成長を行うことにより得られる。
しかしサファイア基板等を下地基板として用いるとヘテロエピタキシャル成長法となり、下地基板とGaN結晶の格子定数が整合しないため、良質のGaN結晶をエピタキシャル成長により得ることは困難であり、GaN結晶中には多くの結晶欠陥が含まれていた。結晶欠陥は素子特性の向上を阻害する原因となるので、これまでGaN結晶中の結晶欠陥を低減する検討が行われてきた。結晶欠陥が少ないGaN結晶を得る方法として、選択成長法がある。
選択成長法は下地基板上に薄いGaN結晶を成長させた後、一度GaN結晶の成長を中断し、SiO2などから成るマスクを使用して下地基板上にパターニングを施し、再度GaN結晶を成長させる際に、成長部分と非成長部分とを設ける方法である。マスクによって転位の伝搬を止めることができ、またGaN結晶の横方向成長によって転位を曲げることも出来る。この為、GaN結晶の成長厚さが薄くとも、転位密度が低減されたGaN結晶を得ることが可能となる。更にGaN結晶の成長厚さが薄くなることにより、GaN結晶成長におけるクラック発生頻度を抑えることも出来る。このような選択成長法としてはELOG(Epitaxial Lateral OverGrowth)法、FACELO(Facet-Controlled ELO)法、VAS(Void-Assisted Separation)法、及びDEEP(Dislocation Elimination by the Epitaxial growth with inverse-pyramidal Pits)法などが報告されている(例えば、FACELO法に関しては非特許文献1参照)。
また、ヘテロエピタキシャル成長法の下地基板とGaN結晶との熱膨張係数も異なるため、ヘテロエピタキシャル成長後のクールダウン時に歪みが生じ、この歪みによって成長したGaN結晶及び下地基板には反りが発生する。GaN結晶が物理的に反れる量には限界があるため、最終的に反りが臨界値に達した時点でGaN結晶は粉々に砕けてしまう。LED素子などの数μm程度の厚みの場合では臨界値に達することは無いが、バルクGaN基板の製造を目的とした場合、成長させなければならないGaN結晶の厚みは臨界値を大きく上回ってしまう。このような反りによる歪みに対する方法として、セルフセパレーション法がある。
セルフセパレーション法は、エピタキシャル成長したGaN結晶と下地基板を、自然分離する方法である。GaN結晶の成長が完了し室温へ冷却する際に発生する応力を利用して下地基板とGaN結晶を分離させる技術が報告されており、ナノペンデオ(Nano Pendeo)法等が挙げられる。分離のためには冷却時に応力が作用しやすい物理的に弱い部分を作製する必要がある。ナノペンデオ法ではエピタキシャル成長初期のGaN薄膜結晶にナノパターニングとエッチングを行って、例えばナノスケールのニードルを形成し、そのニードル上にバルク体のGaN結晶を再成長させる。GaN結晶の再成長時に、下地基板とGaN結晶との間に、ニードル高さ分の隙間を残しておくことで、応力がかかった際にニードルが折れ、下地基板とGaN結晶を分離させることが可能となる(例えば、ニードルによるセルフセパレーション法に関しては、特許文献1参照)。
Yoshiaki HONDA, Transmission Electron Microscopy Investigation of Dislocations in GaN Layer Grown by Facet-Controlled Epitaxial Lateral Overgrowth, (2001)
特表2009−522822
しかしながら選択成長法で得られるGaN結晶は、転位密度の分布が不均一になるという課題がある。GaN結晶の成長時に転位の伝搬をマスクで止める、転位を曲げる、転位を特定の部分に集める等行っているため、低転位密度の分布はGaN結晶全面で均一とは成らず、局部に集中し不均一となる。このようなGaN結晶から成るGaN基板を使用するデバイスの作製工程では、GaN基板の特定部分しか使用できずGaN基板全面に亘って使用することが出来ないので、GaN基板全体の使用可能な範囲が低減してしまう。またGaN結晶の成長を一度中断し、フォトリソグラフィなどでマスクのパターニングなどを行う必要があるため、コストが掛かる方法であった。
またセルフセパレーション法においても、ナノスケールのニードル作製の為に、ナノインプリントなどの技術を必要とするためコストが掛かる。更にナノパターニング用のマスクが必要となり、そのマスクを作製するためにナノインプリント技術が必要となるため、製造工程が複雑かつ高価となる。
また、セルフセパレーション法は100%確実に分離が達成できるわけでない。ナノパターニングなどが下地基板全面に均一に施されている必要性があるが、リソグラフィのパターニング技術ではパターンロスが少なからず発生する。そのパターンロス部分ではセルフセパレーションのための応力付加が作用しない為、そのパターンロス部分を起点としてクラックが生じる場合がある。このため歩留まり低減を引き起こす。
このように、従来技術は転位密度の分布の不均一化、GaN結晶又はGaN基板の製造工程の複雑化、高コスト化、歩留まりの低減といった点で課題が有った。
本発明は、上記事情に鑑みてなされたものであり、転位密度の分布が実質的に均一なGaN結晶から成るGaN基板を、複雑な工程を用いることなく簡単に低コストで、且つ高歩留まりで製造できる技術を提供することを課題とする。
)本発明のGaN基板の製造方法は、GaN結晶と異なる結晶の単結晶基板の内部にレーザを照射して、単結晶基板の内部にアモルファス部分を形成し、
次に、単結晶基板の片面にGaN結晶を形成して厚さが50μm又は200μmのGaN基板を作製することで、GaN基板の厚さが50μmではGaN基板の表面の1cm2当たりの転位密度が3.0×107以上5.0×107以下であり、GaN基板の厚さが200μmでは表面の1cm2当たりの転位密度が0.9×107以上1.5×107以下であることを特徴とする。
)本発明のGaN基板の製造方法の一実施形態は、アモルファス部分が、単結晶基板の平面方向に対して直線状の複数のパターンで設けられ、
各パターン間のピッチが0.5mmであり、
単結晶基板の体積に対してアモルファス部分の総体積が占める体積比が、0.10%又は0.20%であることが好ましい。
)本発明のGaN基板の製造方法の他の実施形態は、アモルファス部分が、単結晶基板の平面方向に対して直線状の複数のパターンで設けられ、
各パターン間のピッチが1.0mmであり、
単結晶基板の体積に対してアモルファス部分の総体積が占める体積比が、0.05%又は0.10%であることが好ましい。
更に、請求項記載の発明(即ち、前記()の発明)に依れば、下地基板のGaN結晶成長面にマスクなどを使わずとも、GaN結晶の転位密度分布を、GaN基板の厚さが50μmではGaN基板の表面の1cm2当たりの転位密度を3.0×107以上5.0×107以下、GaN基板の厚さが200μmでは表面の1cm2当たりの転位密度を0.9×107以上1.5×107以下に形成することが可能となるので、製造工程を簡素化且つ低コスト化することが出来る。更に、GaN結晶へのクラック発生を防止して、GaN結晶を高歩留まりで製造することも可能となる。
更に、請求項又は記載の発明(即ち、前記()又は()の発明)に依れば、請求項記載の発明の効果に加えて、GaN結晶の転位密度分布を更に実質的に均一に形成することが可能となる。
本実施形態に係るGaN基板の一例を示す斜視図である。 本実施形態に係るGaN基板の表面における、転位の分布を示すCL像の一例である。 本実施形態に係るGaN基板の表面における、転位の分布を示すCL像の他の例である。 本実施形態の単結晶基板へのレーザ照射工程の一例を示す、模式説明図である。 アモルファス部分を厚さ方向において片面側半分の領域に形成した、本実施形態の単結晶基板へのレーザ照射工程の他の例を示す、模式説明図である。 アモルファス部分を厚さ方向の中央領域に形成した、本実施形態の単結晶基板へのレーザ照射工程の他の例を示す、模式説明図である。 アモルファス部分を厚さ方向に亘って上下半分ずつの片側領域にそれぞれ一層ずつ計二層形成した、本実施形態の単結晶基板へのレーザ照射工程の他の例を示す、模式説明図である。 単結晶基板の平面方向に対するアモルファス部分の配置パターン形状の一例を示す平面図である。ここで図8(a)は、直線状の複数のパターンを、単結晶基板のオリフラ面に対して垂直に形成したストライプ形状を示す平面図であり、図8(b)は、直線状の複数のパターンを、単結晶基板のオリフラ面に対して水平に形成したストライプ形状を示す平面図であり、図8(c)は、図8(a)および図8(b)に示すパターンを組み合わせた格子形状を示す平面図であり、図8(d)は、同一サイズの複数の正六角形を、正六角形の6つの頂点全てが当該正六角形に隣接する正六角形のいずれか一つの頂点と必ず重なり合うように規則的に配置した形状を示す平面図である。 GaN結晶のエピタキシャル成長工程を示す模式説明図である。ここで、図9(a)は成長開始前の状態を示す図であり、図9(b)は低温バッファ層を形成した状態を示す図であり、図9(c)はGaN結晶を形成した状態を示す図である。 本実施例に係るGaN基板の外観写真である。 比較例に係るGaN結晶の写真である。
以下、図1〜図3を参照して、本発明に係る窒化ガリウム(GaN)基板を詳細に説明する。本発明に係るGaN基板の平面方向の形状は特に限定されるものではなく、例えば方形等でもよいが、例えばLED素子などの公知の各種素子の製造工程での使用が容易という観点から円形状が好ましく、特に図1に示すようにオリフラ面(オリエンテーションフラット面)が設けられた円形状であることが好ましい。
GaN基板1の形状が円形状またはオリフラ面が設けられた円形状である場合、大型化という観点からGaN基板1の直径は50mm以上であることが好ましく、75mm以上であることがより好ましく、150mm以上であることが更に好ましい。なお、直径の上限値は特に限定されないが、実用上の観点から300mm以下が好ましい。
従って、GaN基板1の表面2は、少なくとも2cm2の表面積を有する。更に大型化という観点からより好ましくは、15cm2を超える表面積を有する。
また、GaN基板1の厚さtは任意に設定可能であるが、5.0mm以下であることが好ましく、3.0mm以下であることがより好ましく、2.0mm以下が更に好ましい。厚さtの下限値は特に限定されないが、GaN基板1の剛性を確保する観点から0.05mm以上であることが好ましく、0.1mm以上であることがより好ましい。
GaN基板1は、窒化ガリウム(GaN)結晶から成り、GaN単結晶がより好ましい。更に、クラックが無いものとする。
一方で、図2、図3より本発明に係るGaN基板は、基板表面の全面に亘って転位が発生していることを許容する。しかしながらGaN基板の表面の全面に亘る転位密度の分布が、実質的に均一であることを特徴とする。
ここで本発明において、「転位密度」とは、GaN基板1の表面2に到達している、表面2の単位面積当たりの転位線の数を指すものとする。転位線は目視では判別できないが、透過型電子顕微鏡(TEM:Transmission Electron Microscope)、原子間力顕微鏡(AFM:Atomic Force Microscope)、或いはカソードルミネッセンス(CL:Cathode Luminescence)像で測定することにより検出することが出来る。或いは、加熱した燐酸と硫酸の混合液にGaN基板1の表面2を浸漬することで、転位に対応するエッチピットを生じさせることが出来る。このエッチピットの分布をTEM、AFM、或いはCL像で測定して、転位を検出しても良い。
更に本発明において、「実質的に均一」とは、GaN基板1の表面2の全面に亘って転位密度の分布が発生しており、且つ表面2に転位がランダムで均一に分布していて、表面2の如何なる1cm2当たりの転位密度の分布を計測しても、一定の数値範囲に収まることを指す。従って本発明では、GaN基板1の表面2上の位置によらず転位密度の分布が完全に一定であることを指すものではなく、あくまで表面2の如何なる1cm2当たりの転位密度の分布を計測しても、一定の数値範囲に収まることを指すものである。ここで、一定の数値範囲とは、製造する素子やデバイス、及びそれらの製造工程により各々で決まるため、一律には決められない。
GaN基板1の転位密度の絶対値は、低ければ低いほど良いが、その上限値は作製する素子やデバイスにより異なり、一律に決めることは出来ない。例えば発光素子の場合、目的とする発光素子の発光波長が短くなるほど、低転位密度のGaN基板が要求される。また、LED素子よりもレーザダイオード(LD:Laser Diode)の方が、より転位密度の低い基板が要求されるという違いがある。
以上のように、本発明のGaN基板1に依れば、如何なる厚さであっても各々の厚さtにおいてGaN基板1の表面2で局部的な転位密度の分布が防止され、GaN基板1の表面2での転位密度の実質的な均一化が達成される。従って、GaN基板1を使用する素子やデバイスの作製工程において、GaN基板1の表面2の何処ででも素子やデバイスを作製することが可能となり、GaN基板1をその表面2の全面に亘って使用することが出来る。
なお、GaN基板1と異なる結晶の下地基板を用いたGaN基板成長の初期段階では、下地基板とGaN基板のヘテロエピタキシャル成長界面で多数の転位が発生する。従って、GaN基板1の厚さtが50μm(0.05mm)の場合は、GaN基板1の表面2の1cm2当たりの転位密度は3.0×107以上5.0×107以下であることが望ましい。
更に、GaN基板のエピタキシャル成長が進行し、GaN基板1が厚く形成されることで、自立したGaN基板が得られる。ここで本発明における「自立した基板」又は「自立基板」とは、自らの形状を保持できるだけでなく、ハンドリングに不都合が生じない程度の強度を有する基板を指す。このような強度を有するためには、基板の厚さは0.2mm以上とするのが好ましい。また素子やデバイス形成後の劈開の容易性等を考慮して、自立基板の厚さの上限は1mm以下とするのが好ましい。
自立基板が得られる程度までGaN基板のエピタキシャル成長が進行すると、その進行に伴い転位どうしの衝突が自然に発生し、衝突した転位どうしは消滅する。従って、自立基板が得られる程度までGaN基板1の厚さtが形成されると、計測される転位密度は前記初期段階よりも減少する。よって、GaN基板1の厚さtが200μm(0.2mm)の場合は、GaN基板1の表面2の1cm2当たりの転位密度は0.9×107以上1.5×107以下であることが望ましい。
前述の通り、厚さtが50μm(0.05mm)の場合の、表面2の1cm2当たりの転位密度は3.0×107以上5.0×107以下となる。従ってt=50μmでの転位密度の変動値は、パーセンテージで表すと約167%となる。一方、厚さtが200μm(0.2mm)の場合の、表面2の1cm2当たりの転位密度は0.9×107以上1.5×107以下となる。t=200μmでの転位密度の変動値は、パーセンテージで表すと、やはり約167%となり、t=50μmでの転位密度の変動値と一定の数値範囲に収まることが分かる。以上から、本発明のGaN基板1に依れば、如何なる厚さであっても表面2での転位密度の実質的な均一化が達成される。
GaN基板1の導電型は、目的とする素子やデバイスに合わせて適宜制御すべきであり、一律に決めることは出来ない。素子やデバイスに適用可能な導電型としては、例えばSi、S、O等をドープしたn型や、MgやZn等をドープしたp型、In-GaN、又はFeやCr等をドープしたりn型とp型のドーパントを同時にドープしたりした半絶縁性が挙げられる。また、GaN基板1のキャリア濃度の絶対値も、目的とする素子やデバイスに合わせて適宜制御すべきであるから、一律に決めることはできない。
GaN基板1の前面は、ラッピング、研磨、およびCMP加工が施される。一方、GaN基板1の裏面はラッピングかつ/または研磨が施される。前面のラッピングおよび研磨は、主に平坦な基板形状を達成するために施され、裏面のラッピングは、主に所望の厚さtを達成するために施される。前面が表面2となり、実質的に均一な転位密度の分布を有する。従って裏面は前面よりも高い転位密度を有しても良く、転位密度の分布は、裏面では実質的に均一でなくても良い。表面2は平坦な鏡面であることが望ましく、更に表面2の表面粗さRaは、素子やデバイス形成が可能な程度が望ましいので、0.1nm以下に形成することが好ましい。
更に、GaN基板1の前面は(0001)の3族面であるのが望ましい。GaN系の結晶は極性が強く、3族面の方が5族面(窒素面)より化学的及び熱的に安定で、素子やデバイスの作製が容易だからである。
次に、図4〜図6を参照して、本発明に係る窒化ガリウム(GaN)基板の製造方法を詳細に説明する。まず、本発明に係るGaN 基板の製造に用いられるエピタキシャル成長用の下地基板として単結晶基板を用意する。下地基板の材質としては、レーザの照射によりアモルファス部分の形成が可能な公知の単結晶材料であれば何れも利用できるが、例えば、サファイア、窒化物半導体、Si、GaAs、水晶、SiC等が挙げられる。後述する照射条件Aを採用する場合、特にSi、GaAs、水晶またはSiCを好適に用いることが出来る。また、単結晶基板ではなく、石英やガラス等でも良い。
その中でも特にサファイア単結晶基板は、GaN結晶の成長温度である1000℃以上の高温域でも安定で、GaN結晶成長の原料ガスや雰囲気ガスであるH2やNH3、HClとも反応しないため、好ましい。
また単結晶基板は少なくとも片面が鏡面研磨されたものが用いられる。この場合、後のエピタキシャル成長工程においてGaN基板は、鏡面研磨された面側に成長形成される。なお、必要に応じて両面が鏡面研磨された単結晶基板を用いても良く、任意に何れか一方の面をGaN基板の成長面として利用できる。この研磨は結晶成長させる片面が、エピタキシャル成長可能な程度まで平滑となるように行われれば良く、目安としては、表面粗さRaが0.1nm以下に形成することが好ましい。更に、クラックが無いものとする。
更に、単結晶基板にサファイア基板を用いる場合、GaN基板の結晶成長面として好ましくはC面が挙げられる。しかし、C面に限定されずR面、M面、A面など、C面以外の面も使用可能である。
単結晶基板の平面方向の形状は特に限定されるものではなく、例えば方形等でもよいが、例えばLED素子などの公知の各種素子の製造工程での使用が容易という観点から円形状が好ましく、特にオリフラ面が設けられた円形状であることが好ましい。
単結晶基板の形状が円形状またはオリフラ面が設けられた円形状である場合、大型化という観点から単結晶基板の直径は50mm以上であることが好ましく、75mm以上であることがより好ましく、150mm以上であることが更に好ましい。なお、直径の上限値は特に限定されないが、実用上の観点から300mm以下が好ましい。
従って、単結晶基板の表面は、少なくとも2cm2の表面積を有する。更に大型化という観点からより好ましくは、15cm2を超える表面積を有する。
また、単結晶基板の厚さは、5.0mm以下であることが好ましく、3.0mm以下であることがより好ましく、2.0mm以下であることが更に好ましい。厚さの下限値は特に限定されないが、単結晶基板の剛性を確保する観点から0.05mm以上であることが好ましく、0.1mm以上であることがより好ましい。なお単結晶基板の形状が、円形状またはオリフラ面が設けられた円形状である場合、直径が50mm以上150mm以下のときは、厚さは0.3mm以上であることが好ましく、直径が150mmを超えるときは、厚さは0.5mm以上が好ましい。
なお、GaN結晶から成るGaN基板1を下地基板に用いて、その下地基板の片面に、新たなGaN結晶を成長、形成する方法もある。この場合、理論的にはGaN結晶成長後の冷却時に反りの問題が発生しないが、実際には下地基板と成長により形成されるGaN結晶とでは互いの結晶特性に少なからず差異が生じることが多く、実際には反りが発生する。従って、本発明に係るGaN基板の製造方法は、異種基板を下地基板として用いる場合のみならず、下地基板にGaN基板を用いる場合にも適用される。
本発明のGaN基板の製造方法は、単結晶基板と、単結晶基板に対するレーザ照射により単結晶基板の厚さ方向の内部に形成されるアモルファス部分、及び単結晶基板の片面に形成されるGaN結晶から成るGaN基板と、を含んでいる。なお、成長面となる片面が研磨面である単結晶基板を用いる場合、単結晶基板に対するレーザ照射は研磨面を通じて行われることが特に好ましい。またレーザ照射を行う場合、単結晶基板のレーザ照射される側の面は鏡面状態であることが特に好ましい。レーザ照射される面を鏡面状態とするためには、例えば、鏡面研磨を実施することができる。
なお本発明において「アモルファス」とは、非晶質であって結晶構造を完全に有さない部分と定義する。更に「アモルファス部分」とは、単結晶基板の厚さ方向の内部の一部の領域を局所的に加熱することにより形成される、アモルファスから成る単結晶基板の一部を指す。
このアモルファス部分の形成方法としては、図4に示すように単結晶基板3に対してレーザ照射装置4からレーザ5を照射する方法が用いられる。この場合、レーザ照射された領域に存在する原子の多光子吸収により、当該領域が局所的に加熱され、周囲の領域に対して結晶構造や結晶性の変化等の何がしかの変性が生じることで、アモルファス部分6が形成される。即ち、本発明に係るGaN基板1は、単結晶基板3に対するレーザ照射により、単結晶基板3の厚さd方向の内部にアモルファス部分6を形成する工程を、少なくとも経ることにより製造される。
−レーザ照射条件−
なおレーザの照射は、単結晶基板3の内部にアモルファス部分6が形成できるのであれば、如何様な照射条件で実施してもよいが、短い時間幅の中にエネルギーを集中させることが出来るため、高いピーク出力が得ることができるという点で、断続的にレーザ光を出すパルスレーザを用いて、下記1)および2)に示す範囲内で実施することが好ましい。1)レーザ波長:200nm〜5000nm
2)パルス幅:フェムト秒オーダー〜ナノ秒オーダー(1fs〜1000ns)
ここでレーザ波長やパルス幅は、レーザ照射の対象となる単結晶基板3の材質に起因する光透過性/光吸収性や、単結晶基板3内に形成されるアモルファス部分6のサイズ・パターン精度、実用上利用可能なレーザ装置等を考慮して適宜選択される。しかしながら、レーザ照射に際しては、特に下記A、Bに示す照射条件を選択することが好ましい。
<照射条件A>
・レーザ波長:200nm〜400nm
・パルス幅:ナノ秒オーダー(1ns〜1000ns)。なお、より好ましくは、10ns〜15ns。
<照射条件B>
・レーザ波長:400nm〜2000nm
・パルス幅:フェムト秒オーダー〜ピコ秒オーダー(1fs〜1000ps)。なお、より好ましくは、200fs〜800fs。
なお照射条件Aでは照射条件Bよりも、レーザ波長がより短波長域のレーザを利用する。このため、レーザ波長およびパルス幅以外のその他の条件を同一として、レーザ照射を実施した場合、照射条件Bよりも照射条件Aの方がレーザ加工時間を短縮できる。また、使用するレーザの波長は、レーザ照射の対象となる単結晶基板3の吸収端波長よりも長波長域の波長を選択することが好適である。
ここで単結晶基板3がSi基板の場合は、前記照射条件Bが利用できる。この場合、レーザ波長以外のその他の条件としては、例えば、実用性や量産性等の観点から、以下に示す範囲内で選択することが好ましい。
・パルス幅:50ns〜200ns
・繰り返し周波数:10kHz〜500kHz
・照射エネルギー:3μJ〜30μJ
・レーザのスポットサイズ:0.5μm〜4.0μm
・試料ステージの走査速度:50mm/s〜1000mm/s(より好ましくは100mm/s〜1000mm/s)
単結晶基板3へのレーザ照射は、単結晶基板3を不図示の試料ステージに固定した状態で実施される。なお固定は、例えば真空吸着等により単結晶基板3の反りを矯正できるように実施することが好ましい。そして、試料ステージに固定された単結晶基板3の鏡面側から、レーザ照射装置4によりレーザ5を照射する。この際、単結晶基板3の厚さd方向の内部にレーザ5を集光させると共に、レーザ照射装置4と単結晶基板3とを水平方向に相対的に移動させることで、スポット状のアモルファス部分6が連続的につながったライン状に形成される。
局所的に見るとスポット状のアモルファス部分6は、レーザ5が瞬間的に照射された部分にのみ形成され、その大きさは、レーザ5のスポットサイズ、レーザ強度およびパルス幅に依存する。レーザ5のスポットサイズ、レーザパワー、パルス幅等を適宜選択することで、単結晶基板3の平面方向や厚さ方向に対するアモルファス部分6のサイズや変性度合等を制御できる。また、ライン状に形成されるスポット状のアモルファス部分6の長さは、単結晶基板3に対するレーザ照射装置4の相対的な移動速度(例えば、試料ステージが移動可能な場合は、試料ステージの走査速度)、レーザ5の繰り返し周波数を適宜選択することにより、単結晶基板3の平面方向に対する複数個のアモルファス部分6を間隔的に制御することができる。
これらライン状に形成されたアモルファス部分6を複数本組み合わせることで、単結晶基板3の厚さ方向の所望の位置にアモルファス部分6を構成する少なくとも1種類のアモルファス部分6のパターンを形成する。
アモルファス部分6のパターン形状、形成位置、長さ等の条件を最適化することによって、単結晶基板3全体の応力をコントロールし、単結晶基板の反り形状および/または反り量を精密に制御することができる。図5に示すように、アモルファス部分6を厚さd方向において片面側半分の領域に形成することで、単結晶基板3に反りを形成してもよい。また、アモルファス部分6を厚さd方向に亘って上下半分ずつの片側領域にそれぞれ一層ずつ計二層形成することにより、例えば図7に示すように、反りを解消した平板状の単結晶基板3を形成することも可能となる。更に、図6に示すように、厚さd方向の中央領域にアモルファス部分6を形成することにより、アモルファス部分6の形成前後で単結晶基板3に反りを発生させないということも出来る。
図8は、単結晶基板3の平面方向に対するアモルファス部分6の配置パターン形状の一例を示す平面図であり、具体的には、単結晶基板3の平面形状がオリフラ面を有する円形状である場合におけるアモルファス部分6の配置パターン形状の一例を示したものである。アモルファス部分6の配置パターン形状は、図8に示すように、例えば直線状の複数のパターンを、単結晶基板3のオリフラ面に対して垂直または平行に形成したストライプ形状(図8(a)、図8(b))が挙げられる。なお、図8(a)に示す幅Wは、ライン間のピッチを表す。又は図8(c)に示すように、図8(a)と図8(b)の直線状のパターンを組み合わせた格子形状や、図8(d)に示すように直線状のパターンを組み合わせて、同一サイズの複数の正六角形を、正六角形の6つの頂点全てが当該正六角形に隣接する正六角形のいずれか一つの頂点と必ず重なり合うように規則的に配置した形状が挙げられる。図8(d)の直線状のパターンは、オリフラ面に対して垂直な直線状のパターンと、オリフラ面に対して30°および150°の直線状のパターンから構成される。
直線状の複数のパターン間のピッチWは、50μm〜2000μm(0.05mm〜2mm)の範囲内であることが好ましく、100μm〜1000μm(0.1mm〜1mm)の範囲内であることがより好ましい。ピッチを50μm以上とすることにより、レーザ加工に要する時間が必要以上に増大するのを抑制でき、また、ピッチWを2000μm以下とすることにより、単結晶基板3の反りをより確実に矯正できる。
また、単結晶基板3の厚さd方向に対するアモルファス部分6の長さ7は、レーザ5のスポットサイズ、照射エネルギー(レーザパワー/繰り返し周波数)、パルス幅に依存して決定され、通常は数μm〜数十μmの範囲内である。
次に、この単結晶基板3の片面にGaN結晶を成長させて形成する。GaN結晶の成長方法は特に限定されず公知の方法が利用できる。成長法としてはメッキ法等の液相成膜法も挙げられるが、スパッタリング法やCVD法(Chemical Vapor Deposition)等の気相成膜法を用いることが好ましい。更に、MOVPE法、HVPE法、MBE法(Molecular Beam Epitaxy)等の気相成膜法を利用することがより好ましい。なおエキタピシャル成長とは、同一組成または混晶を含むホモエキタピシャル成長、ヘテロエキタピシャル成長を含む。
図9は、GaN結晶のエピタキシャル成長工程を示す模式説明図である。 具体例としては、下地用の単結晶基板3としてサファイア基板を用い、はじめにサファイア基板のサーマルクリーニングを行い(図9(a))、次に、サファイア基板の窒化処理を行い、サファイア基板を室温近傍(約25℃)まで冷却後大気暴露を実施した。次に低温バッファ層8の成長を行う(図9(b))。続いて、GaN結晶9を成長させる(図9(c))。GaN結晶9の成長後、単結晶基板3とGaN結晶9を室温近傍(約25℃)まで冷却する。
このように得られたGaN結晶9を自立したGaN基板1として、下地基板である単結晶基板3から分離することによって、マスク形成などの複雑な工程を用いることなくGaN基板1を得ることが出来る。なお、GaN結晶の成長後に下地基板から分離して、自立したGaN基板1を得る場合を考慮すると、GaN結晶の成長方法には、結晶成長速度の速いHVPE法を用いることが好ましい。
HVPE法を用いるときに、GaN結晶の成長速度、モルフォロジ、及び結晶品質は、NH3流量、HCl流量および成長温度を適切に選択することによって、選択的に最適化すればよい。
GaN結晶の成長中にその成長方向に伝播してくる転位は、GaN結晶の底部(即ち単結晶基板3との界面付近、又は図9の場合は低温バッファ層8との界面付近)に高密度に発生する。しかしながらGaN結晶の成長が進行すると、その進行に伴い転位どうしの衝突が自然に発生し、衝突した転位どうしは消滅する。転位が集積すれば、互いにぶつかった転位が消滅する、或いは転位ループを形成して厚みt方向への進行が止まるので、転位密度を減少させることが出来る。
次に単結晶基板3はGaN結晶9から分離されて除去される。GaN結晶9と単結晶基板3の分離は、任意の方法によって実行できる。単結晶基板3の除去には、単結晶基板3の排除、単結晶基板3の一部もしくは全ての除去、低温バッファ層8を含む除去、または単結晶基板3の全ておよび単結晶基板3に隣接するGaN結晶の一部の除去を含んでもよい。分離方法としては、機械研削、化学エッチング、界面分解、界面破壊(例えばレーザリフトオフなど)、または特定の単結晶基板3材質に相応しい任意の方法が含まれる。
レーザリフトオフとは、単結晶基板3は透過するが、GaN結晶では吸収されるような波長の高出力の紫外線レーザ光を、単結晶基板側から照射して、GaN結晶との界面付近を融解して分離する方法である。この他にも、荷電ビーム又は中性ビームによる物理的エッチングを行っても良い。
次にGaN基板1の前面に、ラッピング、研磨、およびCMP加工が施される。一方、GaN基板1の裏面はラッピングかつ/または研磨が施される。GaN基板1の前面である表面2は、平坦な鏡面であることが望ましい。その理由としてas-growthのGaN基板の表面には、ヒロック等の大きな凹凸や、微少な凹凸が多数存在しており、これらは、表面2上にエピタキシャル層を成長させたときのモフォロジや、膜厚、組成等を不均一にする要因となるばかりでなく、素子やデバイスの作製工程においても、フォトリソグラフィ工程の露光精度を落とす要因となるためである。
鏡面を研磨加工で得ようとすると、GaN結晶の表面から数μm〜数百μmを削り落とす必要がある。本発明においては、研磨で表面層を削り落とした後でも、転位密度分布の実質的に均一な層部分を残す必要がある。従って、表面2を研磨仕上げする場合、研磨代を見越して、結晶成長時に転位密度分布が実質的に均一な層部分をあらかじめ一定厚みで成長させておく必要がある。従って、GaN結晶の表面層の鏡面研磨前の深さは、少なくとも前記一定厚みと鏡面研磨代を足した深さとすべきである。
以上のようにして得られたGaN基板の表面をCL像で確認したところ、図2または図3に示すように、GaN基板表面の全面に亘って転位が発生しているものの、表面の全面に亘る転位密度の分布が、実質的に均一であることが確認された。なお、図2におけるGaN基板の厚さtは50μmであり、表面1cm2当たりの転位密度は4.7×107であった。一方、図3におけるGaN基板の厚さtは200μmであり、表面1cm2当たりの転位密度は1.0×107であった。
以上のように、本発明のGaN基板の製造方法に依れば、下地基板のGaN結晶成長面にマスクなどを使わずとも、GaN結晶の転位密度分布を実質的に均一に形成することが可能となるので、製造工程を簡素化且つ低コスト化することが出来る。
選択成長法を使わずに厚さtの増加が可能なため、成長厚さの増加に伴う均一な転位消滅が生じ転位密度の分布が実質的に均一となる。内部にアモルファス部分6を形成した単結晶基板3の片面にGaN結晶を成長させた場合、何故クラックを生ずる臨界値の厚さを増加させることが出来るのかその原理は不明であるが、本発明者等は下地基板である単結晶基板内部へのレーザ照射工程を通じたGaN結晶形成を行うことで、下地基板表面に形成するGaN結晶の厚さを実用可能な、つまり自立可能な厚さにまで大幅に増大させられることを初めて見出した。
なお、アモルファス部分6を直線状の複数のパターンで設け、各パターン間のピッチWを0.5mmとし、更に単結晶基板3の体積に対して、アモルファス部分6の総体積が占める体積比を、0.10%又は0.20%と設定することにより、GaN結晶の転位密度分布を実質的に更に均一に形成することが可能となる。前記体積比を0.10%又は0.20%と二通りに設定している理由は、0.10%が例えば図5又は図6に示すようにアモルファス部分を一層形成した場合の体積比であり、0.20%が図7に示すようにアモルファス部分を二層形成した場合の体積比をそれぞれ示しているからである。
また、各パターン間のピッチWを1.0mmとした場合は、単結晶基板3の体積に対してアモルファス部分6の総体積が占める体積比を、0.05%又は0.10%と設定すれば、GaN結晶の転位密度分布を実質的に更に均一に形成することが可能となる。前記体積比を0.05%又は0.10%と二通りに設定している理由は、0.05%が例えば図5又は図6に示すようにアモルファス部分を一層形成した場合の体積比であり、0.10%が図7に示すようにアモルファス部分を二層形成した場合の体積比をそれぞれ示しているからである。
以下に本発明の実施例を説明するが、本発明は以下の実施例にのみ限定されるものではない。
<<レーザ照射の実施例>>
評価用サンプルとしてサファイア単結晶基板の片面に、1層構成のGaN結晶が形成されたものを以下の手順で作製した。まず、サファイア単結晶基板におけるGaN結晶非成長面側からレーザを照射し、図8(d)に示す直線状のパターンで約1500本のアモルファス部分をピッチ100μmで形成して、アモルファス部分を有するサファイア単結晶基板を作製した。更にアモルファス部分は、サファイア単結晶基板の厚さ方向において2本形成し、各アモルファス部分の長さは50μmとした。
−サファイア単結晶基板−
サファイア単結晶基板としては、オリフラ面付きの円形状のサファイア単結晶基板(直径:2インチ(50mm)、厚さ:430μm)を用いた。なお、このサファイア単結晶基板は、片面が鏡面研磨されたものであり、表面粗さRaは0.1nmとされている。GaN結晶はこの鏡面研磨された片面を成長面として形成される。また、片面はC面に設定した。
−アモルファス部分の形成条件−
単結晶基板のGaN結晶非成長面には鏡面研磨を施した。次に、平坦な試料ステージ上に、GaN結晶が形成される面を下面側として、真空吸着によりサファイア単結晶基板を固定した。この状態で、前記GaN結晶非成長面側から、以下の照射条件にてレーザ照射を行うことでアモルファス部分を形成した。なお、レーザ照射に際しては、試料ステージの縦方向の走査方向がサファイア単結晶基板のオリフラと一致するように、試料ステージ上にサファイア単結晶基板を固定した。そして、レーザ照射装置に対して、試料ステージを縦方向および横方向に走査し、サファイア単結晶基板の平面方向に対して直線状のパターンとなるように、アモルファス部分を形成した。
・レーザ波長:1048nm
・パルス幅:1000fs以下
・繰り返し周波数:100kHz
・照射エネルギー:3μJ
・レーザのスポットサイズ:4μm
・試料ステージの走査速度:400mm/s
−GaN結晶および成長条件−
サファイア単結晶基板の成長面には、GaN結晶を1層構成で形成した。なお、具体的な成長条件は以下の通りであり、以下に示す(1)〜(5)の順にプロセスを実施した。 (1)サーマルクリーニング
サファイア単結晶基板をHVPE装置内に配置した後、成長面のサーマルクリーニングを、基板温度1050℃にて約600秒間実施した。
(2)窒化処理
基板温度1050℃にて約240秒間窒化処理を行い、サファイア基板を室温近傍まで冷却後大気暴露を実施した。
(3)低温バッファ層の形成
成膜時の基板温度を600℃とし、膜厚が7nmとなるまで低温バッファ層を形成した。
(4)GaN結晶の形成
成長時の基板温度を1045℃とし、成膜レート30μm/sにて厚さが200μmとなるまでGaN結晶を形成した。
(5)クールダウン
片面にGaN結晶を形成したサファイア基板を室温近傍まで冷却後、GaN結晶からGaN基板を得た。得られたGaN基板は、オリフラ面付きの円形状で、直径2インチ(50mm)、厚さ:200μmであった
(評価結果)
−転位密度とその分布およびクラック発生有無の評価−
図10に、得られたGaN基板の外観写真を示す。図10で示されるように、内部にアモルファス部分を形成したサファイア単結晶基板を用いて成長形成したGaN基板の場合、200μmの厚さでもクラックの発生は認められなかった。従って、高歩留まりの効果も得られることが分かった。
更に、図10のGaN基板表面の1cm2当たりの転位密度と分布を、GaN基板表面の8箇所(GaN基板中心付近で2箇所、GaN基板周縁寄りで3箇所、中心と周縁との間で3箇所)に亘ってCL像で測定したところ、0.99×107、0.99×107、1.0×107、1.1×107、1.2×107、1.2×107、1.3×107、及び1.5×107、との結果が得られた。従って、成長される厚さと共に実質的に均一な分布を保ったまま転位密度の低減が成されていることが確認された。
比較例
次に比較例を説明する。比較例ではサファイア単結晶基板にアモルファス部分は形成せず、このようなサファイア単結晶基板の成長面に、GaN結晶を1層構成で形成した。なお、アモルファス部分を非形成とし、更に成長形成するGaN結晶の厚さを10〜20μmに変更した以外は、実施例と同一の実施条件に設定した。
(評価結果)
図11に、比較例で得られたGaN結晶の写真を示す。図11に示すように、アモルファス部分非形成のサファイア基板にGaN結晶を成長させた場合、10〜20μmの厚さでGaN結晶はクールダウン時に発生する歪みにより粉々に砕けた。
1 GaN基板
2 GaN基板の表面
3 単結晶基板
4 レーザ照射装置
5 レーザ
6 アモルファス部分
7 アモルファス部分の長さ
8 低温バッファ層
9 GaN結晶
t GaN基板の厚さ
d 単結晶基板の厚さ

Claims (3)

  1. GaN結晶と異なる結晶の単結晶基板の内部にレーザを照射して、前記単結晶基板の内部にアモルファス部分を形成し、
    次に、前記単結晶基板の片面にGaN結晶を形成して厚さが50μm又は200μmのGaN基板を作製することで、前記GaN基板の厚さが50μmでは前記GaN基板の表面の1cm 2 当たりの転位密度が3.0×10 7 以上5.0×10 7 以下であり、前記GaN基板の厚さが200μmでは前記表面の1cm 2 当たりの転位密度が0.9×10 7 以上1.5×10 7 以下であることを特徴とするGaN基板の製造方法。
  2. 前記アモルファス部分が、前記単結晶基板の平面方向に対して直線状の複数のパターンで設けられ、
    各パターン間のピッチが0.5mmであり、
    前記単結晶基板の体積に対して前記アモルファス部分の総体積が占める体積比が、0.10%又は0.20%であることを特徴とする請求項1記載のGaN基板の製造方法。
  3. 前記アモルファス部分が、前記単結晶基板の平面方向に対して直線状の複数のパターンで設けられ、
    各パターン間のピッチが1.0mmであり、
    前記単結晶基板の体積に対して前記アモルファス部分の総体積が占める体積比が、0.05%又は0.10%であることを特徴とする請求項1記載のGaN基板の製造方法。
JP2014560791A 2013-02-08 2014-02-06 GaN基板の製造方法 Active JP6424345B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013022814 2013-02-08
JP2013022814 2013-02-08
PCT/JP2014/052713 WO2014123171A1 (ja) 2013-02-08 2014-02-06 GaN基板及びGaN基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2014123171A1 JPWO2014123171A1 (ja) 2017-02-02
JP6424345B2 true JP6424345B2 (ja) 2018-11-21

Family

ID=51299763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014560791A Active JP6424345B2 (ja) 2013-02-08 2014-02-06 GaN基板の製造方法

Country Status (7)

Country Link
US (1) US20150368832A1 (ja)
EP (1) EP2955253A4 (ja)
JP (1) JP6424345B2 (ja)
KR (1) KR20150115740A (ja)
CN (1) CN105026625A (ja)
TW (1) TW201500607A (ja)
WO (1) WO2014123171A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107002284B (zh) * 2014-12-03 2019-07-09 日本碍子株式会社 13族元素氮化物层的分离方法及复合基板
DE112017001472T5 (de) * 2016-03-24 2018-11-29 Ngk Insulators, Ltd. Verfahren zur Herstellung von Impfkristallsubstraten und Gruppe 13-Element-Nitridkristallen, und Impfkristallsubstrate
CN106601607B (zh) * 2016-12-16 2019-08-13 镓特半导体科技(上海)有限公司 激光辅助氮化镓晶体化学机械抛光方法
CN110314896A (zh) * 2019-03-21 2019-10-11 清华大学 一种半导体衬底材料抛光方法
WO2023187882A1 (ja) * 2022-03-28 2023-10-05 日本碍子株式会社 AlN単結晶基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222812A (ja) * 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
US8633093B2 (en) * 2001-04-12 2014-01-21 Sumitomo Electric Industries Ltd. Oxygen doping method to gallium nitride single crystal substrate
US7556687B2 (en) * 2001-09-19 2009-07-07 Sumitomo Electric Industries, Ltd. Gallium nitride crystal substrate and method of producing same
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
JP4264020B2 (ja) * 2004-03-31 2009-05-13 株式会社レーザーシステム レーザ加工方法および装置
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板およびその製造方法
JP4849296B2 (ja) * 2005-04-11 2012-01-11 日立電線株式会社 GaN基板
KR100673873B1 (ko) * 2005-05-12 2007-01-25 삼성코닝 주식회사 열전도도가 우수한 질화갈륨 단결정 기판
GB2436398B (en) 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
CN101874286B (zh) * 2007-11-27 2012-07-25 纳米晶公司 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底及其制备方法
JP2009280482A (ja) * 2008-04-25 2009-12-03 Sumitomo Electric Ind Ltd Iii族窒化物単結晶自立基板およびそれを用いた半導体デバイスの製造方法
CN101565854A (zh) * 2008-04-25 2009-10-28 住友电气工业株式会社 Ⅲ族氮化物单晶自立式衬底及利用该衬底制造半导体装置的方法
JP5195613B2 (ja) * 2009-04-23 2013-05-08 日立電線株式会社 窒化物半導体自立基板の製造方法
JP5549158B2 (ja) * 2009-09-04 2014-07-16 住友電気工業株式会社 GaN単結晶基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
US8598685B2 (en) * 2009-09-04 2013-12-03 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of manufacturing thereof and GaN-based semiconductor device and method of manufacturing thereof
JP5328682B2 (ja) * 2010-01-13 2013-10-30 日立電線株式会社 Iii族窒化物結晶の製造方法及びiii族窒化物半導体基板の製造方法
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
JP5732684B2 (ja) * 2010-03-05 2015-06-10 並木精密宝石株式会社 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法

Also Published As

Publication number Publication date
KR20150115740A (ko) 2015-10-14
EP2955253A1 (en) 2015-12-16
WO2014123171A1 (ja) 2014-08-14
JPWO2014123171A1 (ja) 2017-02-02
TW201500607A (zh) 2015-01-01
US20150368832A1 (en) 2015-12-24
CN105026625A (zh) 2015-11-04
EP2955253A4 (en) 2016-11-23

Similar Documents

Publication Publication Date Title
JP5802943B2 (ja) エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法
JP5552627B2 (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP6424345B2 (ja) GaN基板の製造方法
TWI489016B (zh) Single crystal substrate, single crystal substrate manufacturing method, multi-layer single-crystal substrate manufacturing method and component manufacturing method
KR100921409B1 (ko) 프리스탠딩 (알루미늄, 갈륨, 인듐)질화물 및 이를제조하기 위한 분리방법
US8147612B2 (en) Method for manufacturing gallium nitride crystal and gallium nitride wafer
WO2011108703A1 (ja) 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
KR20060081107A (ko) 결정 성장 방법
JP2009061462A (ja) 基板の製造方法および基板
JP2013214686A (ja) Iii族窒化物半導体層およびiii族窒化物半導体層の製造方法
CN108884594B (zh) 晶种基板的制造方法、13族元素氮化物结晶的制造方法及晶种基板
JP2016023123A (ja) 窒化ガリウム基板
KR100455277B1 (ko) 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법
JP2010267759A (ja) 積層体の製造方法
Yang et al. Dislocation reduction in GaN grown on nano-patterned templates
JP7084805B2 (ja) Iii族窒化物単結晶基板及びiii族窒化物単結晶積層体の製造方法
KR101005765B1 (ko) 질화물 반도체 기판의 제조 방법
JP2005033132A (ja) GaN基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180925

R150 Certificate of patent or registration of utility model

Ref document number: 6424345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250