JPH10172976A - Ｅｇ層付きエピタキシャルウェーハの製造方法 - Google Patents
Ｅｇ層付きエピタキシャルウェーハの製造方法Info
- Publication number
- JPH10172976A JPH10172976A JP33171896A JP33171896A JPH10172976A JP H10172976 A JPH10172976 A JP H10172976A JP 33171896 A JP33171896 A JP 33171896A JP 33171896 A JP33171896 A JP 33171896A JP H10172976 A JPH10172976 A JP H10172976A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon wafer
- layer
- silicon
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 少ない工程で効率良く、ウェーハの反りの比
較的小さいＥＧ層付きエピタキシャルウェーハを得る。 【解決手段】 表面粗さが１．２ｎｍ以下であって裏面
粗さが１．２ｎｍを越え０．１μｍ以下であるシリコン
ウェーハの両面に、ＳｉＨ4を４００〜１０００℃で熱
分解することによって生成されたＳｉをそれぞれ堆積す
ることにより、ウェーハ表面にエピタキシャル層を、ウ
ェーハ裏面にポリシリコンからなるＥＧ層を同時に形成
する。
較的小さいＥＧ層付きエピタキシャルウェーハを得る。 【解決手段】 表面粗さが１．２ｎｍ以下であって裏面
粗さが１．２ｎｍを越え０．１μｍ以下であるシリコン
ウェーハの両面に、ＳｉＨ4を４００〜１０００℃で熱
分解することによって生成されたＳｉをそれぞれ堆積す
ることにより、ウェーハ表面にエピタキシャル層を、ウ
ェーハ裏面にポリシリコンからなるＥＧ層を同時に形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、裏面が外部ゲッタ
リング（external gettering、以下ＥＧという）処理さ
れたエピタキシャルシリコンウェーハの製造方法に関す
る。更に詳しくはウェーハ表面にエピタキシャル層を、
またウェーハ裏面にＥＧ層（extrinsic gettering sin
k）をそれぞれ同時に形成するＥＧ層付きエピタキシャ
ルウェーハの製造方法に関するものである。
リング（external gettering、以下ＥＧという）処理さ
れたエピタキシャルシリコンウェーハの製造方法に関す
る。更に詳しくはウェーハ表面にエピタキシャル層を、
またウェーハ裏面にＥＧ層（extrinsic gettering sin
k）をそれぞれ同時に形成するＥＧ層付きエピタキシャ
ルウェーハの製造方法に関するものである。
【０００２】
【従来の技術】高温熱処理を伴うデバイス製造プロセス
において、シリコンウェーハはデバイス特性に悪影響を
及ぼす遷移金属などの不純物に汚染される。この不純物
をウェーハ表面から除去するために、ウェーハ裏面に化
学的気相成長（ＣＶＤ）法により１〜２．０μｍの厚さ
のポリシリコン層を形成して、このポリシリコン層をＥ
Ｇ層とするする裏面ゲッタリング処理が知られている。
一方、基板上に任意の膜厚、抵抗率の単結晶シリコン層
を形成できるシリコンエピ技術が高性能デバイスを製造
するために不可欠になってきている。このシリコンエピ
技術により作られるエピタキシャルウェーハにも不純物
除去のためにその裏面に予めＥＧ層が形成される。
において、シリコンウェーハはデバイス特性に悪影響を
及ぼす遷移金属などの不純物に汚染される。この不純物
をウェーハ表面から除去するために、ウェーハ裏面に化
学的気相成長（ＣＶＤ）法により１〜２．０μｍの厚さ
のポリシリコン層を形成して、このポリシリコン層をＥ
Ｇ層とするする裏面ゲッタリング処理が知られている。
一方、基板上に任意の膜厚、抵抗率の単結晶シリコン層
を形成できるシリコンエピ技術が高性能デバイスを製造
するために不可欠になってきている。このシリコンエピ
技術により作られるエピタキシャルウェーハにも不純物
除去のためにその裏面に予めＥＧ層が形成される。
【０００３】従来、このＥＧ層付きエピタキシャルウェ
ーハは、図３に示すように、引上げられたシリコン単結
晶をスライスしてシリコンウェーハを得るスライシング
工程１と、シリコンウェーハの両面の平坦度とウェーハ
の平行度を高めるラッピング工程２と、ラッピングした
シリコンウェーハの加工変質層を除去する化学エッチン
グ工程３と、化学エッチングしたシリコンウェーハを洗
浄する洗浄工程４と、ウェーハの裏面にＥＧ層を形成す
るＥＧ処理工程５と、ＥＧ処理したウェーハの表面のみ
をポリッシングして鏡面にするポリッシング工程６と、
ポリッシングしたシリコンウェーハを洗浄する洗浄工程
７と、洗浄したシリコンウェーハの表面に単結晶シリコ
ンをエピタキシャル成長させる工程８を経て製造され
る。この工程８では、ＣＶＤ法によりＳｉを含んだ原料
ガスをＨ2のようなキャリアガスとともに反応炉内に導
入し、１０００℃以上の高温に熱せられたシリコンウェ
ーハ表面に原料ガスの熱分解によって生成されたＳｉを
堆積して行われる。
ーハは、図３に示すように、引上げられたシリコン単結
晶をスライスしてシリコンウェーハを得るスライシング
工程１と、シリコンウェーハの両面の平坦度とウェーハ
の平行度を高めるラッピング工程２と、ラッピングした
シリコンウェーハの加工変質層を除去する化学エッチン
グ工程３と、化学エッチングしたシリコンウェーハを洗
浄する洗浄工程４と、ウェーハの裏面にＥＧ層を形成す
るＥＧ処理工程５と、ＥＧ処理したウェーハの表面のみ
をポリッシングして鏡面にするポリッシング工程６と、
ポリッシングしたシリコンウェーハを洗浄する洗浄工程
７と、洗浄したシリコンウェーハの表面に単結晶シリコ
ンをエピタキシャル成長させる工程８を経て製造され
る。この工程８では、ＣＶＤ法によりＳｉを含んだ原料
ガスをＨ2のようなキャリアガスとともに反応炉内に導
入し、１０００℃以上の高温に熱せられたシリコンウェ
ーハ表面に原料ガスの熱分解によって生成されたＳｉを
堆積して行われる。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の製
造方法は、ＥＧ層の形成とエピタキシャル層の形成が別
々に行われるため、工程数が多く、生産効率が高くなか
った。またエピタキシャル成長が１０００℃程度の高温
で行われるため、ウェーハの反りが比較的大きくなる欠
点があった。本発明の目的は、少ない工程で効率良くＥ
Ｇ層付きエピタキシャルウェーハを製造し得る方法を提
供することにある。本発明の別の目的は、ウェーハの反
りが比較的小さいＥＧ層付きエピタキシャルウェーハの
製造方法を提供することにある。
造方法は、ＥＧ層の形成とエピタキシャル層の形成が別
々に行われるため、工程数が多く、生産効率が高くなか
った。またエピタキシャル成長が１０００℃程度の高温
で行われるため、ウェーハの反りが比較的大きくなる欠
点があった。本発明の目的は、少ない工程で効率良くＥ
Ｇ層付きエピタキシャルウェーハを製造し得る方法を提
供することにある。本発明の別の目的は、ウェーハの反
りが比較的小さいＥＧ層付きエピタキシャルウェーハの
製造方法を提供することにある。
【０００５】
【課題を解決するための手段】請求項１に係る発明は、
表面粗さが１．２ｎｍ以下であって裏面粗さが１．２ｎ
ｍを越え０．１μｍ以下であるシリコンウェーハの両面
に、ＳｉＨ4を４００〜１０００℃で熱分解することに
よって生成されたＳｉをそれぞれ堆積することを特徴と
するＥＧ層付きエピタキシャルウェーハの製造方法であ
る。ウェーハの表面粗さを１．２ｎｍ以下にし、その裏
面粗さを１．２ｎｍを越え０．１μｍ以下にして、Ｓｉ
Ｈ4を４００〜１０００℃で熱分解すると、この熱分解
により生成されたＳｉがこのウェーハの両面に堆積し、
ウェーハ表面にエピタキシャル層が、またウェーハ裏面
にＥＧ層が同時に形成される。
表面粗さが１．２ｎｍ以下であって裏面粗さが１．２ｎ
ｍを越え０．１μｍ以下であるシリコンウェーハの両面
に、ＳｉＨ4を４００〜１０００℃で熱分解することに
よって生成されたＳｉをそれぞれ堆積することを特徴と
するＥＧ層付きエピタキシャルウェーハの製造方法であ
る。ウェーハの表面粗さを１．２ｎｍ以下にし、その裏
面粗さを１．２ｎｍを越え０．１μｍ以下にして、Ｓｉ
Ｈ4を４００〜１０００℃で熱分解すると、この熱分解
により生成されたＳｉがこのウェーハの両面に堆積し、
ウェーハ表面にエピタキシャル層が、またウェーハ裏面
にＥＧ層が同時に形成される。
【０００６】請求項２に係る発明は、請求項１に係る発
明であって、図１に示すように表面粗さが１．２ｎｍ以
下であって裏面粗さが１．２ｎｍを越え０．１μｍ以下
であるシリコンウェーハが、引上げられたシリコン単結
晶をスライスしてシリコンウェーハを得るスライシング
工程１０と、シリコンウェーハの両面をラッピング又は
研削してウェーハの平坦度とウェーハの平行度を高める
工程１１と、ラッピング又は研削したシリコンウェーハ
の加工変質層を除去する化学エッチング工程１２と、化
学エッチングしたシリコンウェーハの表面のみをポリッ
シングして鏡面にするポリッシング工程１３と、ポリッ
シングしたシリコンウェーハを洗浄する洗浄工程１４と
を経て得られるＥＧ層付きエピタキシャルウェーハの製
造方法である。ウェーハの裏面を化学エッチングをした
ままにする一方、ウェーハの表面のみをポリッシングに
より鏡面にすることにより、ウェーハの裏面の粗さより
もウェーハの表面の粗さを小さくすることができる。
明であって、図１に示すように表面粗さが１．２ｎｍ以
下であって裏面粗さが１．２ｎｍを越え０．１μｍ以下
であるシリコンウェーハが、引上げられたシリコン単結
晶をスライスしてシリコンウェーハを得るスライシング
工程１０と、シリコンウェーハの両面をラッピング又は
研削してウェーハの平坦度とウェーハの平行度を高める
工程１１と、ラッピング又は研削したシリコンウェーハ
の加工変質層を除去する化学エッチング工程１２と、化
学エッチングしたシリコンウェーハの表面のみをポリッ
シングして鏡面にするポリッシング工程１３と、ポリッ
シングしたシリコンウェーハを洗浄する洗浄工程１４と
を経て得られるＥＧ層付きエピタキシャルウェーハの製
造方法である。ウェーハの裏面を化学エッチングをした
ままにする一方、ウェーハの表面のみをポリッシングに
より鏡面にすることにより、ウェーハの裏面の粗さより
もウェーハの表面の粗さを小さくすることができる。
【０００７】請求項３に係る発明は、請求項１に係る発
明であって、図２に示すように表面粗さが１．２ｎｍ以
下であって裏面粗さが１．２ｎｍを越え０．１μｍ以下
であるシリコンウェーハが、引上げられたシリコン単結
晶をスライスしてシリコンウェーハを得るスライシング
工程１０と、シリコンウェーハの両面をラッピング又は
研削して前記ウェーハの平坦度とウェーハの平行度を高
める工程１１と、ラッピング又は研削したシリコンウェ
ーハの両面をポリッシングして鏡面にするポリッシング
工程１６と、ポリッシングしたシリコンウェーハの裏面
のみを化学エッチングする化学エッチング工程１７と、
化学エッチングしたシリコンウェーハを洗浄する工程１
８とを経て得られるＥＧ層付きエピタキシャルウェーハ
の製造方法である。ウェーハの両面をポリッシングして
鏡面にした後、ウェーハの裏面のみを化学エッチングし
て裏面粗さを大きくすることにより、ウェーハの表面の
粗さよりもウェーハの裏面の粗さを大きくすることがで
きる。
明であって、図２に示すように表面粗さが１．２ｎｍ以
下であって裏面粗さが１．２ｎｍを越え０．１μｍ以下
であるシリコンウェーハが、引上げられたシリコン単結
晶をスライスしてシリコンウェーハを得るスライシング
工程１０と、シリコンウェーハの両面をラッピング又は
研削して前記ウェーハの平坦度とウェーハの平行度を高
める工程１１と、ラッピング又は研削したシリコンウェ
ーハの両面をポリッシングして鏡面にするポリッシング
工程１６と、ポリッシングしたシリコンウェーハの裏面
のみを化学エッチングする化学エッチング工程１７と、
化学エッチングしたシリコンウェーハを洗浄する工程１
８とを経て得られるＥＧ層付きエピタキシャルウェーハ
の製造方法である。ウェーハの両面をポリッシングして
鏡面にした後、ウェーハの裏面のみを化学エッチングし
て裏面粗さを大きくすることにより、ウェーハの表面の
粗さよりもウェーハの裏面の粗さを大きくすることがで
きる。
【０００８】請求項４に係る発明は、請求項１ないし３
のいずれかに係る発明であって、図１及び図２に示すよ
うに両面にＳｉを堆積したシリコンウェーハの表面のみ
を軽度にポリッシングする工程１９と、この軽度にポリ
ッシングしたシリコンウェーハを洗浄する工程２０を更
に含むＥＧ層付きエピタキシャルウェーハの製造方法で
ある。エピタキシャル層を形成した後に、軽度のポリッ
シングを行うために、通常の洗浄処理で除去しにくいＮ
ｉ等の遷移金属等の不純物をこの軽度のポリッシングで
簡単に除去できる。また従来のポリッシングと比較して
軽度のポリッシングはその研磨による取り代が極めて少
なくて済むため、ポリッシング時間が大幅に削減され、
生産性が飛躍的に向上する。
のいずれかに係る発明であって、図１及び図２に示すよ
うに両面にＳｉを堆積したシリコンウェーハの表面のみ
を軽度にポリッシングする工程１９と、この軽度にポリ
ッシングしたシリコンウェーハを洗浄する工程２０を更
に含むＥＧ層付きエピタキシャルウェーハの製造方法で
ある。エピタキシャル層を形成した後に、軽度のポリッ
シングを行うために、通常の洗浄処理で除去しにくいＮ
ｉ等の遷移金属等の不純物をこの軽度のポリッシングで
簡単に除去できる。また従来のポリッシングと比較して
軽度のポリッシングはその研磨による取り代が極めて少
なくて済むため、ポリッシング時間が大幅に削減され、
生産性が飛躍的に向上する。
【０００９】
【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。 (a) エピ層・ＥＧ層の同時形成 本発明のウェーハ表面にエピタキシャル層を、ウェーハ
裏面にＥＧ層を同時に形成するためには、シリコンウェ
ーハをその表面と裏面とで粗さを異ならせておく必要が
ある。即ち、エピタキシャル層を形成する表面の粗さは
１．２ｎｍ以下の鏡面にしておき、ＥＧ層を形成する裏
面の粗さは１．２ｎｍを越え０．１μｍ以下の粗さにし
ておく必要がある。この表面粗さは好ましくは０．３ｎ
ｍ以上１．２ｎｍ以下であり、裏面粗さは好ましくは５
０ｎｍ以上０．１μｍ以下である。表面粗さが１．２ｎ
ｍを越えるとシリコンのエピタキシャル層を気相成長す
ることができなくなり、裏面粗さが１．２ｎｍ以下では
ポリシリコン層からなるＥＧ層を形成することができな
い。裏面粗さが０．１μｍを越えるとサイト平坦度等が
悪化する。なお、本明細書で述べるこれらの面粗さの表
示は、いずれも原子間力顕微鏡による１μｍ×１μｍの
測定面積における面粗さのＲＭＳ表示である。上記面粗
さのシリコンウェーハをＣＶＤ用の炉に入れ、この炉内
でＳｉＨ4を４００〜１０００℃で熱分解すると、この
熱分解で生成されたＳｉがこのウェーハの両面に堆積
し、ウェーハ表面にエピタキシャル層が、またウェーハ
裏面にＥＧ層が同時に形成される。この工程は図１及び
図２の符号１５で示される。このＳｉＨ4の熱分解温度
は、６００〜８００℃が好ましい。４００℃未満ではＳ
ｉＨ4の熱分解が十分でなく、１０００℃を越えるとウ
ェーハの反りが大きくなり好ましくない。
基づいて説明する。 (a) エピ層・ＥＧ層の同時形成 本発明のウェーハ表面にエピタキシャル層を、ウェーハ
裏面にＥＧ層を同時に形成するためには、シリコンウェ
ーハをその表面と裏面とで粗さを異ならせておく必要が
ある。即ち、エピタキシャル層を形成する表面の粗さは
１．２ｎｍ以下の鏡面にしておき、ＥＧ層を形成する裏
面の粗さは１．２ｎｍを越え０．１μｍ以下の粗さにし
ておく必要がある。この表面粗さは好ましくは０．３ｎ
ｍ以上１．２ｎｍ以下であり、裏面粗さは好ましくは５
０ｎｍ以上０．１μｍ以下である。表面粗さが１．２ｎ
ｍを越えるとシリコンのエピタキシャル層を気相成長す
ることができなくなり、裏面粗さが１．２ｎｍ以下では
ポリシリコン層からなるＥＧ層を形成することができな
い。裏面粗さが０．１μｍを越えるとサイト平坦度等が
悪化する。なお、本明細書で述べるこれらの面粗さの表
示は、いずれも原子間力顕微鏡による１μｍ×１μｍの
測定面積における面粗さのＲＭＳ表示である。上記面粗
さのシリコンウェーハをＣＶＤ用の炉に入れ、この炉内
でＳｉＨ4を４００〜１０００℃で熱分解すると、この
熱分解で生成されたＳｉがこのウェーハの両面に堆積
し、ウェーハ表面にエピタキシャル層が、またウェーハ
裏面にＥＧ層が同時に形成される。この工程は図１及び
図２の符号１５で示される。このＳｉＨ4の熱分解温度
は、６００〜８００℃が好ましい。４００℃未満ではＳ
ｉＨ4の熱分解が十分でなく、１０００℃を越えるとウ
ェーハの反りが大きくなり好ましくない。
【００１０】(b) 前処理 このＣＶＤ炉に入れる前のシリコンウェーハは、次の２
通りの方法により作られる。第１の方法は、先ず、育成
された単結晶インゴットを一定の抵抗率範囲のブロック
に切断して、直径を均一にするために各ブロックを外径
研削した後、特定の結晶方位を示すために外径研削され
たブロックにオリエンテーションフラット又はノッチを
施す。次いで、図１の符号１０に示すように、上記ブロ
ックをスライスしてシリコンウェーハを得る。面取り
（ベベリング）を施した後、符号１１に示すようにシリ
コンウェーハの両面を機械的に研磨（ラッピング）する
か、或いは研削する。このラッピング方法は、アルミナ
或いはシリコンカーバイド砥粒とグリセリンの混合物で
あるラップ液をラップ定盤とウェーハの間に流し込み加
圧下で回転、摺合せによりウェーハ両面を機械的に研磨
する方法である。このラッピングにより主としてスライ
シングによって生じたウェーハ両面の凹凸層を削り、ウ
ェーハ表面の平坦度とウェーハの平行度を高める。次に
符号１２に示すようにラッピング又は研削したシリコン
ウェーハを化学エッチングする。これによりブロック切
断、外径研削、スライシング、ラッピング、研削等の機
械加工プロセスで生じたウェーハ両面のダメージ層、即
ち加工変質層が除去される。このエッチャントには、酸
エッチャント又はアルカリエッチャントがある。前者は
フッ酸（ＨＦ）と硝酸（ＨＮＯ3）の混酸を水（Ｈ2Ｏ）
或いは酢酸（ＣＨ3ＣＯＯＨ）で希釈した３成分素によ
るエッチャントであり、Ｓｉは硝酸により酸化されてＳ
ｉＯ2を生成した後、このＳｉＯ2がフッ酸により溶解除
去される。後者はＫＯＨ又はＮａＯＨなどを水で希釈し
たエッチャントである。続いて符号１３に示すように、
化学エッチングしたシリコンウェーハの表面のみをポリ
ッシングして鏡面にした後、符号１４に示すように、ポ
リッシングしたシリコンウェーハを無機アルカリと過酸
化水素との混合液であって、シリコンに対するエッチン
グ速度が１０オングストローム／分以下のもの（例えば
ＫＯＨ（１重量％）、Ｈ2Ｏ2（１容量％）を含む５０℃
の混合溶液）で洗浄し、次いで１．５％濃度のＨＦ溶液
に浸漬し、更に純水で洗浄する。このポリッシングはシ
リコンウェーハ研磨機、レンズ研磨機などにより行われ
る。研磨によりウェーハ表面を１〜１０オングストロー
ムの深さ、好ましくは２オングストローム程度の深さま
で磨滅させる。第２の方法は、図２の符号１０及び１１
に示すように、第１の方法と同様にブロックをスライス
してシリコンウェーハを得た後、ウェーハの両面をラッ
ピング又は研削する。次いで符号１６に示すように、ラ
ッピング又は研削したシリコンウェーハの両面をポリッ
シングして鏡面にする。このラッピング、研削、ポリッ
シングは第１の方法と同様に行われる。次に符号１７に
示すように、このシリコンウェーハの裏面のみを化学エ
ッチングする。このエッチング方法としては、ウェーハ
裏面を上面にしてこの裏面にエッチャントをスピンコー
ティングする方法、或いはウェーハ裏面を下面にしてこ
の裏面に下からエッチャントシャワーを浴びせる方法な
どが挙げられる。このエッチャントとしてはエッチング
速度が７〜１００μｍ／分であって、表面張力が少なく
とも６０ｄｙｎｅ／ｃｍであって、粘性度が１．４〜
４．５ｍＰａ・秒である酸エッチャント又はアルカリエ
ッチャントが挙げられる。酸エッチャントを例示すれ
ば、HF(50%):HNO3(70%):H3PO4(85%):H2O=2:1:1:1又は2:
1:1:1.5、或いはHF(50%):HNO3(70%):H3PO4(85%)=2:1:1
などがある。更に符号１８に示すように、この裏面のみ
をエッチングしたシリコンウェーハを図１の前処理の符
号１４で説明した方法と同様に洗浄する。
通りの方法により作られる。第１の方法は、先ず、育成
された単結晶インゴットを一定の抵抗率範囲のブロック
に切断して、直径を均一にするために各ブロックを外径
研削した後、特定の結晶方位を示すために外径研削され
たブロックにオリエンテーションフラット又はノッチを
施す。次いで、図１の符号１０に示すように、上記ブロ
ックをスライスしてシリコンウェーハを得る。面取り
（ベベリング）を施した後、符号１１に示すようにシリ
コンウェーハの両面を機械的に研磨（ラッピング）する
か、或いは研削する。このラッピング方法は、アルミナ
或いはシリコンカーバイド砥粒とグリセリンの混合物で
あるラップ液をラップ定盤とウェーハの間に流し込み加
圧下で回転、摺合せによりウェーハ両面を機械的に研磨
する方法である。このラッピングにより主としてスライ
シングによって生じたウェーハ両面の凹凸層を削り、ウ
ェーハ表面の平坦度とウェーハの平行度を高める。次に
符号１２に示すようにラッピング又は研削したシリコン
ウェーハを化学エッチングする。これによりブロック切
断、外径研削、スライシング、ラッピング、研削等の機
械加工プロセスで生じたウェーハ両面のダメージ層、即
ち加工変質層が除去される。このエッチャントには、酸
エッチャント又はアルカリエッチャントがある。前者は
フッ酸（ＨＦ）と硝酸（ＨＮＯ3）の混酸を水（Ｈ2Ｏ）
或いは酢酸（ＣＨ3ＣＯＯＨ）で希釈した３成分素によ
るエッチャントであり、Ｓｉは硝酸により酸化されてＳ
ｉＯ2を生成した後、このＳｉＯ2がフッ酸により溶解除
去される。後者はＫＯＨ又はＮａＯＨなどを水で希釈し
たエッチャントである。続いて符号１３に示すように、
化学エッチングしたシリコンウェーハの表面のみをポリ
ッシングして鏡面にした後、符号１４に示すように、ポ
リッシングしたシリコンウェーハを無機アルカリと過酸
化水素との混合液であって、シリコンに対するエッチン
グ速度が１０オングストローム／分以下のもの（例えば
ＫＯＨ（１重量％）、Ｈ2Ｏ2（１容量％）を含む５０℃
の混合溶液）で洗浄し、次いで１．５％濃度のＨＦ溶液
に浸漬し、更に純水で洗浄する。このポリッシングはシ
リコンウェーハ研磨機、レンズ研磨機などにより行われ
る。研磨によりウェーハ表面を１〜１０オングストロー
ムの深さ、好ましくは２オングストローム程度の深さま
で磨滅させる。第２の方法は、図２の符号１０及び１１
に示すように、第１の方法と同様にブロックをスライス
してシリコンウェーハを得た後、ウェーハの両面をラッ
ピング又は研削する。次いで符号１６に示すように、ラ
ッピング又は研削したシリコンウェーハの両面をポリッ
シングして鏡面にする。このラッピング、研削、ポリッ
シングは第１の方法と同様に行われる。次に符号１７に
示すように、このシリコンウェーハの裏面のみを化学エ
ッチングする。このエッチング方法としては、ウェーハ
裏面を上面にしてこの裏面にエッチャントをスピンコー
ティングする方法、或いはウェーハ裏面を下面にしてこ
の裏面に下からエッチャントシャワーを浴びせる方法な
どが挙げられる。このエッチャントとしてはエッチング
速度が７〜１００μｍ／分であって、表面張力が少なく
とも６０ｄｙｎｅ／ｃｍであって、粘性度が１．４〜
４．５ｍＰａ・秒である酸エッチャント又はアルカリエ
ッチャントが挙げられる。酸エッチャントを例示すれ
ば、HF(50%):HNO3(70%):H3PO4(85%):H2O=2:1:1:1又は2:
1:1:1.5、或いはHF(50%):HNO3(70%):H3PO4(85%)=2:1:1
などがある。更に符号１８に示すように、この裏面のみ
をエッチングしたシリコンウェーハを図１の前処理の符
号１４で説明した方法と同様に洗浄する。
【００１１】(c) 後処理 ウェーハ表面にエピタキシャル層を、またウェーハ裏面
にＥＧ層を同時に形成した後で、図１及び図２の符号１
９及び２０に示すように、ウェーハ表面のポリッシング
と、シリコンウェーハの洗浄が行われる。このポリッシ
ングはシリコンウェーハ研磨機、レンズ研磨機などによ
り軽度に行われる。研磨によりウェーハ表面を５０〜５
００オングストロームの深さ、好ましくは１００オング
ストローム程度の深さまで研磨する。５０オングストロ
ーム未満では汚染が完全に除去されず、５００オングス
トロームを越えると欠陥密度の増加が起こり好ましくな
い。軽度のポリッシングの後でシリコンウェーハをＲＣ
Ａ法等の洗浄法で洗浄する。なお、ＣＶＤによりエピタ
キシャル層又はＥＧ層のいずれかが所望の厚さより厚く
形成された場合には、エピタキシャル層とＥＧ層の同時
形成の後で、厚い方の層のみを研磨し、その後上述した
符号１９及び２０で示される工程が行われる。
にＥＧ層を同時に形成した後で、図１及び図２の符号１
９及び２０に示すように、ウェーハ表面のポリッシング
と、シリコンウェーハの洗浄が行われる。このポリッシ
ングはシリコンウェーハ研磨機、レンズ研磨機などによ
り軽度に行われる。研磨によりウェーハ表面を５０〜５
００オングストロームの深さ、好ましくは１００オング
ストローム程度の深さまで研磨する。５０オングストロ
ーム未満では汚染が完全に除去されず、５００オングス
トロームを越えると欠陥密度の増加が起こり好ましくな
い。軽度のポリッシングの後でシリコンウェーハをＲＣ
Ａ法等の洗浄法で洗浄する。なお、ＣＶＤによりエピタ
キシャル層又はＥＧ層のいずれかが所望の厚さより厚く
形成された場合には、エピタキシャル層とＥＧ層の同時
形成の後で、厚い方の層のみを研磨し、その後上述した
符号１９及び２０で示される工程が行われる。
【００１２】
【実施例】次に、本発明の実施例を比較例とともに説明
する。 ＜実施例１＞図１に示す工程を経て、ＥＧ層付きエピタ
キシャルウェーハを製造した。即ち、ＣＺ法で引上げら
れたシリコン単結晶インゴットから両面同時に研磨され
た直径２００ｍｍ、厚さ７５０μｍのＰ型のシリコンウ
ェーハを得た。このシリコンウェーハを上述した酸エッ
チャントで化学エッチングしてウェーハの加工変質層を
除去した後、ウェーハ表面のみを１００オングストロー
ムの深さまで研磨して表面を鏡面にした。このシリコン
ウェーハを図１の符号１４で説明した方法と同様に洗浄
した。洗浄後のシリコンウェーハは表面粗さが約０．８
ｎｍ、裏面粗さが約８０ｎｍであった。このシリコンウ
ェーハをＣＶＤ用の炉にウェーハ両面が露出するように
入れた後、Ｈ2のキャリアガスとともにＳｉＨ4を導入
し、０．１９Ｔｏｒｒの圧力下、６５５±５℃の温度で
ＳｉＨ4を約１００分間熱分解した。約２００オングス
トローム／分の速度で熱分解で生成されたＳｉがこのウ
ェーハの両面に堆積した。シリコンウェーハを炉から出
して、ウェーハ表面のみを軽くポリッシングし、ウェー
ハ全体をＲＣＡ法により洗浄した。洗浄後のシリコンウ
ェーハは表面が鏡面で、裏面がポリシリコン化してい
た。
する。 ＜実施例１＞図１に示す工程を経て、ＥＧ層付きエピタ
キシャルウェーハを製造した。即ち、ＣＺ法で引上げら
れたシリコン単結晶インゴットから両面同時に研磨され
た直径２００ｍｍ、厚さ７５０μｍのＰ型のシリコンウ
ェーハを得た。このシリコンウェーハを上述した酸エッ
チャントで化学エッチングしてウェーハの加工変質層を
除去した後、ウェーハ表面のみを１００オングストロー
ムの深さまで研磨して表面を鏡面にした。このシリコン
ウェーハを図１の符号１４で説明した方法と同様に洗浄
した。洗浄後のシリコンウェーハは表面粗さが約０．８
ｎｍ、裏面粗さが約８０ｎｍであった。このシリコンウ
ェーハをＣＶＤ用の炉にウェーハ両面が露出するように
入れた後、Ｈ2のキャリアガスとともにＳｉＨ4を導入
し、０．１９Ｔｏｒｒの圧力下、６５５±５℃の温度で
ＳｉＨ4を約１００分間熱分解した。約２００オングス
トローム／分の速度で熱分解で生成されたＳｉがこのウ
ェーハの両面に堆積した。シリコンウェーハを炉から出
して、ウェーハ表面のみを軽くポリッシングし、ウェー
ハ全体をＲＣＡ法により洗浄した。洗浄後のシリコンウ
ェーハは表面が鏡面で、裏面がポリシリコン化してい
た。
【００１３】＜実施例２＞図２に示す工程を経て、ＥＧ
層付きエピタキシャルウェーハを製造した。実施例１と
同じシリコンウェーハを両面ポリッシングした後、ウェ
ーハ裏面を上面にしてこの裏面にHF(50%):HNO3(70%):H3
PO4(85%):H2O=2:1:1:1.5の酸エッチャントを滴下しなが
らスピンコーティングした。このシリコンウェーハを図
１の符号１４で説明した方法と同様に洗浄した。洗浄後
のシリコンウェーハは表面粗さが約０．６ｎｍ、裏面粗
さが約９０ｎｍであった。以下、実施例１と同様にして
このシリコンウェーハをＣＶＤ用の炉に入れ、実施例１
と同一条件でＳｉＨ4を熱分解した。１００分間処理し
た後、シリコンウェーハを炉から出して、ウェーハ表面
のみを軽くポリッシングし、ウェーハ全体をＲＣＡ法に
より洗浄した。洗浄後のシリコンウェーハは表面が鏡面
で、裏面がポリシリコン化していた。
層付きエピタキシャルウェーハを製造した。実施例１と
同じシリコンウェーハを両面ポリッシングした後、ウェ
ーハ裏面を上面にしてこの裏面にHF(50%):HNO3(70%):H3
PO4(85%):H2O=2:1:1:1.5の酸エッチャントを滴下しなが
らスピンコーティングした。このシリコンウェーハを図
１の符号１４で説明した方法と同様に洗浄した。洗浄後
のシリコンウェーハは表面粗さが約０．６ｎｍ、裏面粗
さが約９０ｎｍであった。以下、実施例１と同様にして
このシリコンウェーハをＣＶＤ用の炉に入れ、実施例１
と同一条件でＳｉＨ4を熱分解した。１００分間処理し
た後、シリコンウェーハを炉から出して、ウェーハ表面
のみを軽くポリッシングし、ウェーハ全体をＲＣＡ法に
より洗浄した。洗浄後のシリコンウェーハは表面が鏡面
で、裏面がポリシリコン化していた。
【００１４】＜比較例１＞図３に示す工程を経て、ＥＧ
層付きエピタキシャルウェーハを製造した。実施例１と
同じシリコンウェーハの両面をラッピングした後、実施
例１と同様に酸エッチャントで化学エッチングし、ＲＣ
Ａ法によりシリコンウェーハを洗浄した。このシリコン
ウェーハをＣＶＤ用の炉に入れた後、Ｈ2のキャリアガ
スとともにＳｉＨ4を導入し、０．２０Ｔｏｒｒの圧力
下、６５５±５℃の温度でＳｉＨ4を約１００分間熱分
解した。約２００オングストローム／分の速度で熱分解
で生成されたＳｉがこのウェーハの両面に堆積した。シ
リコンウェーハを炉から出して、ウェーハ表面のみをポ
リッシングし、ウェーハ全体をＲＣＡ法により洗浄し
た。洗浄後のシリコンウェーハは表面が鏡面で、裏面が
ポリシリコン化していた。
層付きエピタキシャルウェーハを製造した。実施例１と
同じシリコンウェーハの両面をラッピングした後、実施
例１と同様に酸エッチャントで化学エッチングし、ＲＣ
Ａ法によりシリコンウェーハを洗浄した。このシリコン
ウェーハをＣＶＤ用の炉に入れた後、Ｈ2のキャリアガ
スとともにＳｉＨ4を導入し、０．２０Ｔｏｒｒの圧力
下、６５５±５℃の温度でＳｉＨ4を約１００分間熱分
解した。約２００オングストローム／分の速度で熱分解
で生成されたＳｉがこのウェーハの両面に堆積した。シ
リコンウェーハを炉から出して、ウェーハ表面のみをポ
リッシングし、ウェーハ全体をＲＣＡ法により洗浄し
た。洗浄後のシリコンウェーハは表面が鏡面で、裏面が
ポリシリコン化していた。
【００１５】このシリコンウェーハをＣＶＤ用の炉に入
れた後、Ｈ2のキャリアガスとともにＳｉＨ4を導入し、
大気圧下、１１５０℃の温度でＳｉＨＣｌ3を約１０分
間熱分解した。約１μｍ／分の速度で熱分解で生成され
たＳｉがこのウェーハの両面に堆積した。シリコンウェ
ーハを炉から出して、ウェーハ表面のみをポリッシング
し、ウェーハ全体をＲＣＡ法により洗浄した。
れた後、Ｈ2のキャリアガスとともにＳｉＨ4を導入し、
大気圧下、１１５０℃の温度でＳｉＨＣｌ3を約１０分
間熱分解した。約１μｍ／分の速度で熱分解で生成され
たＳｉがこのウェーハの両面に堆積した。シリコンウェ
ーハを炉から出して、ウェーハ表面のみをポリッシング
し、ウェーハ全体をＲＣＡ法により洗浄した。
【００１６】＜比較評価＞ 実施例１、実施例２及び比較例１のシリコンウェー
ハの表面と裏面の結晶性をＸ線回折法でそれぞれ調べ
た。その結果、ウェーハ表面が単結晶シリコンのピーク
が現れるのに対して、いずれのウェーハの裏面にも単結
晶シリコン以外のピークが現れ、ポリシリコン化してい
ることが判った。
ハの表面と裏面の結晶性をＸ線回折法でそれぞれ調べ
た。その結果、ウェーハ表面が単結晶シリコンのピーク
が現れるのに対して、いずれのウェーハの裏面にも単結
晶シリコン以外のピークが現れ、ポリシリコン化してい
ることが判った。
【００１７】 実施例１、実施例２及び比較例１のシ
リコンウェーハの表面のエピタキシャル層の平均厚さを
赤外干渉法により、また裏面のポリシリコンからなるＥ
Ｇ層の平均厚さを分光形膜厚計により、それぞれ調べ
た。その結果を表１に示す。
リコンウェーハの表面のエピタキシャル層の平均厚さを
赤外干渉法により、また裏面のポリシリコンからなるＥ
Ｇ層の平均厚さを分光形膜厚計により、それぞれ調べ
た。その結果を表１に示す。
【００１８】
【表１】
【００１９】表１から明らかなように、実施例１及び実
施例２のエピタキシャル層の厚さは従来の比較例１のエ
ピタキシャル層の厚さとほぼ等しく、高性能デバイスの
形成に十分な厚さを有する。また実施例１及び実施例２
のＥＧ層の厚さは従来の比較例１のＥＧ層より厚く、裏
面ゲッタリングを十分に行える厚さであることが判っ
た。
施例２のエピタキシャル層の厚さは従来の比較例１のエ
ピタキシャル層の厚さとほぼ等しく、高性能デバイスの
形成に十分な厚さを有する。また実施例１及び実施例２
のＥＧ層の厚さは従来の比較例１のＥＧ層より厚く、裏
面ゲッタリングを十分に行える厚さであることが判っ
た。
【００２０】 実施例１、実施例２及び比較例１のシ
リコンウェーハの反り(warp)をＡＤＥ９３００で調べ
た。その結果、実施例１及び実施例２の平均値が１７〜
１８μｍの範囲に入るのに対して、比較例１の平均値は
２７．６μｍであった。このことから実施例１及び実施
例２のウェーハは熱分解温度が比較例１より低いため、
比較例１のウェーハより反りが小さいことが裏付けられ
た。
リコンウェーハの反り(warp)をＡＤＥ９３００で調べ
た。その結果、実施例１及び実施例２の平均値が１７〜
１８μｍの範囲に入るのに対して、比較例１の平均値は
２７．６μｍであった。このことから実施例１及び実施
例２のウェーハは熱分解温度が比較例１より低いため、
比較例１のウェーハより反りが小さいことが裏付けられ
た。
【００２１】
【発明の効果】以上述べたように、本発明によれば、Ｅ
Ｇ層を形成すると同時にエピタキシャル層を形成するた
め、少ない工程で効率良くＥＧ層付きエピタキシャルウ
ェーハが得られる。これらの層を形成するときのＳｉＨ
4の熱分解温度が比較的低温のため、得られたウェーハ
の反りが比較的小さくなるとともに、熱エネルギーを節
約できる。特にエピタキシャル層を形成した後に、図１
及び図２の符号１９で示す軽度のポリッシングを行え
ば、通常の洗浄処理で除去しにくい遷移金属等の不純物
をこの軽度のポリッシングで簡単に除去できる。また従
来のポリッシングと比較して軽度のポリッシングはその
研磨による取り代が極めて少なくて済むため、ポリッシ
ング時間が大幅に削減され、生産性が飛躍的に向上す
る。
Ｇ層を形成すると同時にエピタキシャル層を形成するた
め、少ない工程で効率良くＥＧ層付きエピタキシャルウ
ェーハが得られる。これらの層を形成するときのＳｉＨ
4の熱分解温度が比較的低温のため、得られたウェーハ
の反りが比較的小さくなるとともに、熱エネルギーを節
約できる。特にエピタキシャル層を形成した後に、図１
及び図２の符号１９で示す軽度のポリッシングを行え
ば、通常の洗浄処理で除去しにくい遷移金属等の不純物
をこの軽度のポリッシングで簡単に除去できる。また従
来のポリッシングと比較して軽度のポリッシングはその
研磨による取り代が極めて少なくて済むため、ポリッシ
ング時間が大幅に削減され、生産性が飛躍的に向上す
る。
【図１】本発明の実施例１のＥＧ層付きエピタキシャル
ウェーハの製造方法を工程順に示す図。
ウェーハの製造方法を工程順に示す図。
【図２】本発明の実施例２のＥＧ層付きエピタキシャル
ウェーハの製造方法を工程順に示す図。
ウェーハの製造方法を工程順に示す図。
【図３】比較例１のＥＧ層付きエピタキシャルウェーハ
の製造方法を工程順に示す図。
の製造方法を工程順に示す図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小西 央員 東京都千代田区大手町１丁目５番１号 三 菱マテリアルシリコン株式会社内
Claims (4)
- 【請求項１】 表面粗さが１．２ｎｍ以下であって裏面
粗さが１．２ｎｍを越え０．１μｍ以下であるシリコン
ウェーハの両面に、ＳｉＨ4を４００〜１０００℃で熱
分解することによって生成されたＳｉをそれぞれ堆積す
ることを特徴とするＥＧ層付きエピタキシャルウェーハ
の製造方法。 - 【請求項２】 表面粗さが１．２ｎｍ以下であって裏面
粗さが１．２ｎｍを越え０．１μｍ以下であるシリコン
ウェーハが、 引上げられたシリコン単結晶をスライスしてシリコンウ
ェーハを得るスライシング工程(10)と、 前記シリコンウェーハの両面をラッピング又は研削して
ウェーハの平坦度とウェーハの平行度を高める工程(11)
と、 前記ラッピング又は研削したシリコンウェーハの加工変
質層を除去する化学エッチング工程(12)と、 前記化学エッチングしたシリコンウェーハの表面のみを
ポリッシングして鏡面にするポリッシング工程(13)と、 前記ポリッシングしたシリコンウェーハを洗浄する洗浄
工程(14)とを経て得られる請求項１記載の製造方法。 - 【請求項３】 表面粗さが１．２ｎｍ以下であって裏面
粗さが１．２ｎｍを越え０．１μｍ以下であるシリコン
ウェーハが、 引上げられたシリコン単結晶をスライスしてシリコンウ
ェーハを得るスライシング工程(10)と、 前記シリコンウェーハの両面をラッピング又は研削して
前記ウェーハの平坦度とウェーハの平行度を高める工程
(11)と、 前記ラッピング又は研削したシリコンウェーハの両面を
ポリッシングして鏡面にするポリッシング工程(16)と、 前記ポリッシングしたシリコンウェーハの裏面のみを化
学エッチングする化学エッチング工程(17)と、 前記化学エッチングしたシリコンウェーハを洗浄する洗
浄工程(18)とを経て得られる請求項１記載の製造方法。 - 【請求項４】 両面にＳｉを堆積したシリコンウェーハ
の表面のみを軽度にポリッシングする工程(19)と、前記
軽度にポリッシングしたシリコンウェーハを洗浄する工
程(20)を更に含む請求項１ないし３いずれか記載の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33171896A JP3482982B2 (ja) | 1996-12-12 | 1996-12-12 | Ｅｇ層付きエピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33171896A JP3482982B2 (ja) | 1996-12-12 | 1996-12-12 | Ｅｇ層付きエピタキシャルウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10172976A true JPH10172976A (ja) | 1998-06-26 |
| JP3482982B2 JP3482982B2 (ja) | 2004-01-06 |
Family
ID=18246823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33171896A Expired - Fee Related JP3482982B2 (ja) | 1996-12-12 | 1996-12-12 | Ｅｇ層付きエピタキシャルウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3482982B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1605498A1 (en) * | 2004-06-11 | 2005-12-14 | S.O.I. Tec Silicon on Insulator Technologies S.A. | A method of manufacturing a semiconductor wafer |
| JP2009043983A (ja) * | 2007-08-09 | 2009-02-26 | Shin Etsu Handotai Co Ltd | 高輝度発光ダイオードの製造方法 |
| JP2010040609A (ja) * | 2008-07-31 | 2010-02-18 | Sumco Corp | エピタキシャルシリコンウェーハおよびその製造方法 |
| WO2011001770A1 (ja) * | 2009-06-29 | 2011-01-06 | 株式会社Sumco | エピタキシャルシリコンウェーハとその製造方法 |
| JP5533869B2 (ja) * | 2009-07-16 | 2014-06-25 | 株式会社Ｓｕｍｃｏ | エピタキシャルシリコンウェーハとその製造方法 |
| JP2021004796A (ja) * | 2019-06-26 | 2021-01-14 | 株式会社Sumco | 半導体ウェーハの厚み測定方法及び半導体ウェーハの厚み測定システム |
| JP2021004795A (ja) * | 2019-06-26 | 2021-01-14 | 株式会社Sumco | 半導体ウェーハの厚み測定方法及び半導体ウェーハの厚み測定システム |
-
1996
- 1996-12-12 JP JP33171896A patent/JP3482982B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1605498A1 (en) * | 2004-06-11 | 2005-12-14 | S.O.I. Tec Silicon on Insulator Technologies S.A. | A method of manufacturing a semiconductor wafer |
| US7138325B2 (en) | 2004-06-11 | 2006-11-21 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method of manufacturing a wafer |
| JP2010045362A (ja) * | 2004-06-11 | 2010-02-25 | Soi Tec Silicon On Insulator Technologies | ウェーハおよびウェーハの製造方法 |
| JP2009043983A (ja) * | 2007-08-09 | 2009-02-26 | Shin Etsu Handotai Co Ltd | 高輝度発光ダイオードの製造方法 |
| JP2010040609A (ja) * | 2008-07-31 | 2010-02-18 | Sumco Corp | エピタキシャルシリコンウェーハおよびその製造方法 |
| WO2011001770A1 (ja) * | 2009-06-29 | 2011-01-06 | 株式会社Sumco | エピタキシャルシリコンウェーハとその製造方法 |
| JP2011009614A (ja) * | 2009-06-29 | 2011-01-13 | Sumco Corp | エピタキシャルシリコンウェーハとその製造方法 |
| US8659020B2 (en) | 2009-06-29 | 2014-02-25 | Sumco Corporation | Epitaxial silicon wafer and method for manufacturing same |
| JP5533869B2 (ja) * | 2009-07-16 | 2014-06-25 | 株式会社Ｓｕｍｃｏ | エピタキシャルシリコンウェーハとその製造方法 |
| JP2021004796A (ja) * | 2019-06-26 | 2021-01-14 | 株式会社Sumco | 半導体ウェーハの厚み測定方法及び半導体ウェーハの厚み測定システム |
| JP2021004795A (ja) * | 2019-06-26 | 2021-01-14 | 株式会社Sumco | 半導体ウェーハの厚み測定方法及び半導体ウェーハの厚み測定システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3482982B2 (ja) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11208719B2 (en) | SiC composite substrate and method for manufacturing same | |
| KR100348682B1 (ko) | 반도체기재의 제조방법 | |
| KR101654440B1 (ko) | SiC 에피택셜 웨이퍼 및 그의 제조 방법 | |
| JP4723446B2 (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
| JP7191886B2 (ja) | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 | |
| EP0553852A2 (en) | Process for producing semiconductor substrate | |
| JP2008153545A (ja) | 歪Ｓｉ基板の製造方法 | |
| TWI430352B (zh) | 製造經磊晶塗覆的半導體晶圓的方法 | |
| US20070054468A1 (en) | Method for producing silicon epitaxial wafer | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| US7695564B1 (en) | Thermal management substrate | |
| JP3482982B2 (ja) | Ｅｇ層付きエピタキシャルウェーハの製造方法 | |
| JP2003059933A (ja) | シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| Deng et al. | Damage-free and atomically-flat finishing of single crystal SiC by combination of oxidation and soft abrasive polishing | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| JP3763631B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
| JP3763630B2 (ja) | 薄膜エピタキシャルウェーハおよびその製造方法 | |
| JP3131968B2 (ja) | 半導体シリコンウェーハの製造方法 | |
| KR20050032837A (ko) | 에피택셜 웨이퍼의 제조방법 | |
| JPH10209055A (ja) | 薄膜エピタキシャルウェ−ハおよびその製造方法 | |
| JP2002305202A (ja) | シリコンエピタキシャルウエーハおよびその製造方法 | |
| KR101063908B1 (ko) | 에피택셜 웨이퍼의 제조장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |