JPH07153725A - トレンチ平坦化によるサブミクロン・ボンドｓｏｉ - Google Patents
トレンチ平坦化によるサブミクロン・ボンドｓｏｉInfo
- Publication number
- JPH07153725A JPH07153725A JP6194072A JP19407294A JPH07153725A JP H07153725 A JPH07153725 A JP H07153725A JP 6194072 A JP6194072 A JP 6194072A JP 19407294 A JP19407294 A JP 19407294A JP H07153725 A JPH07153725 A JP H07153725A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- wafer
- oxide layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 64
- 239000010703 silicon Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000005498 polishing Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 239000002002 slurry Substances 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000004377 microelectronic Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 3
- 238000000576 coating method Methods 0.000 claims 3
- 230000000873 masking effect Effects 0.000 claims 1
- 238000010297 mechanical methods and process Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 67
- 239000012212 insulator Substances 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 絶縁体上のシリコンの厚さを常に均一に製造
できる方法の提供。 【構成】 絶縁体基板８上のシリコンは、シリコン・ア
イランド１８用の厚さ制御および研磨止めを提供するた
めのトレンチ腐食法及び窒化ケイ素層２０を使用するこ
とによって均一な厚さのシリコン・アイランド１８を与
える。
できる方法の提供。 【構成】 絶縁体基板８上のシリコンは、シリコン・ア
イランド１８用の厚さ制御および研磨止めを提供するた
めのトレンチ腐食法及び窒化ケイ素層２０を使用するこ
とによって均一な厚さのシリコン・アイランド１８を与
える。
Description
【０００１】
【産業上の利用分野】本発明は、単結晶シリコンの薄膜
を絶縁基板上に成長させる方法（silicon oninsulator
process (SOI 法）) ，およびデバイスに関し、特にＳ
ＯＩ基板、デバイス、および均一なＳＯＩ基板を提供す
る方法および技術に関する。
を絶縁基板上に成長させる方法（silicon oninsulator
process (SOI 法）) ，およびデバイスに関し、特にＳ
ＯＩ基板、デバイス、および均一なＳＯＩ基板を提供す
る方法および技術に関する。
【０００２】
【従来の技術】超小型電子回路の製造において、シリコ
ン・ウェーハは固体デバイスの製造用に支配的な材料で
ある。しかしながら、大規模集積回路においては他の材
料がシリコンに代わる。２つの重要な材料は絶縁体上の
シリコン（二酸化ケイ素上のシリコン）およびヒ化ガリ
ウムのような化合物半導体材料である。かかる材料はそ
れらの固有の高速性および回路パラメーターを最適化す
るために選択される。例えば、ＳＯＩデバイスは有害放
射線に曝した際の耐破損性のために通信システムにしば
しば使用される。
ン・ウェーハは固体デバイスの製造用に支配的な材料で
ある。しかしながら、大規模集積回路においては他の材
料がシリコンに代わる。２つの重要な材料は絶縁体上の
シリコン（二酸化ケイ素上のシリコン）およびヒ化ガリ
ウムのような化合物半導体材料である。かかる材料はそ
れらの固有の高速性および回路パラメーターを最適化す
るために選択される。例えば、ＳＯＩデバイスは有害放
射線に曝した際の耐破損性のために通信システムにしば
しば使用される。
【０００３】ＳＯＩ技術の１つはウェーハの酸化部上に
シリコンのアイランド（島状部）を作ることである。ウ
ェーハは酸化されるメサをつくるためにパターン化され
る。酸化されたパターンの上に多結晶シリコンを成長さ
せ、次にそのウェーハの反対側を酸化物層まで研磨す
る。従って、最終のウェーハは多結晶シリコンによって
支持される二酸化ケイ素上の半導体グレードのシリコン
のパターンであるように見える。この方法の問題点は、
ウェーハを超小型電子回路に適する精密な層厚に研磨す
ることが困難であるためにシリコン・アイランドの厚さ
に多くのバラツキがあることである。
シリコンのアイランド（島状部）を作ることである。ウ
ェーハは酸化されるメサをつくるためにパターン化され
る。酸化されたパターンの上に多結晶シリコンを成長さ
せ、次にそのウェーハの反対側を酸化物層まで研磨す
る。従って、最終のウェーハは多結晶シリコンによって
支持される二酸化ケイ素上の半導体グレードのシリコン
のパターンであるように見える。この方法の問題点は、
ウェーハを超小型電子回路に適する精密な層厚に研磨す
ることが困難であるためにシリコン・アイランドの厚さ
に多くのバラツキがあることである。
【０００４】別の従来技術は、埋め込み酸化物層を作る
ためにシリコン・ウェーハの表面に直接酸素を打ち込む
方法である（ＳＩＭＯＸ）。しかしながら、この方式は
そのシリコン層に許容できない損傷を与える、その損傷
は焼鈍及び再結晶によって適切に回復させることができ
ない。その上、その酸化物層は信頼できる絶縁を与える
には薄すぎる傾向にある。
ためにシリコン・ウェーハの表面に直接酸素を打ち込む
方法である（ＳＩＭＯＸ）。しかしながら、この方式は
そのシリコン層に許容できない損傷を与える、その損傷
は焼鈍及び再結晶によって適切に回復させることができ
ない。その上、その酸化物層は信頼できる絶縁を与える
には薄すぎる傾向にある。
【０００５】第３の方法は、基板の上に結晶を再成長さ
せる方法である。この場合、シリコン基板は酸化され
て、その酸化物層はその一部を除去させるためにパター
ン化される。多結晶シリコンはその酸化物のポケットに
蒸着され、そこで再結晶されて多結晶シリコンを形成す
る。この方法の問題点は、再結晶した多結晶シリコンの
結晶粒界がアイランドにおける接合の電気的完全性を妨
げる。
せる方法である。この場合、シリコン基板は酸化され
て、その酸化物層はその一部を除去させるためにパター
ン化される。多結晶シリコンはその酸化物のポケットに
蒸着され、そこで再結晶されて多結晶シリコンを形成す
る。この方法の問題点は、再結晶した多結晶シリコンの
結晶粒界がアイランドにおける接合の電気的完全性を妨
げる。
【０００６】ＳＯＩを提供するさらに別の方法は、ウェ
ーハの結合（ボンディング）技術に頼っている。この方
法によると、デバイス・ウェーハ又はハンドル・ウェー
ハは酸化されてその表面の一つを二酸化ケイ素で被覆す
る。次にその２つのウェーハは一緒に配置して、デバイ
ス・ウェーハとハンドル・ウェーハ間に結合層を作って
それを酸化するために十分に高い温度の炉内で加熱す
る。従って、デバイス・ウェーハは、高速超小型電子回
路に適した十分薄い層に減厚される。例えば、約６２５
ミクロンの厚さをもった初デバイス・ウェーハは２また
は３μ±１〜３μに減厚される。
ーハの結合（ボンディング）技術に頼っている。この方
法によると、デバイス・ウェーハ又はハンドル・ウェー
ハは酸化されてその表面の一つを二酸化ケイ素で被覆す
る。次にその２つのウェーハは一緒に配置して、デバイ
ス・ウェーハとハンドル・ウェーハ間に結合層を作って
それを酸化するために十分に高い温度の炉内で加熱す
る。従って、デバイス・ウェーハは、高速超小型電子回
路に適した十分薄い層に減厚される。例えば、約６２５
ミクロンの厚さをもった初デバイス・ウェーハは２また
は３μ±１〜３μに減厚される。
【０００７】
【発明が解決しようとする課題】しかし、かかるＳＯＩ
結合技術でも、デバイス・ウェーハの最終厚さは通常の
製造技術には余りにも不均一過ぎる。その結果、１μと
薄いデバイスもあれば、５μと厚いデバイスもある。デ
バイスのこの厚さの変動があると、基板にパターン化さ
れる超小型電子回路の性能は許容できない量まで変動す
ることになる。その程度まで、ダイスが厚過ぎたり、薄
過ぎると、かかるダイスで作ったデバイスは該デバイス
の設計仕様範囲内で動作しないようである。
結合技術でも、デバイス・ウェーハの最終厚さは通常の
製造技術には余りにも不均一過ぎる。その結果、１μと
薄いデバイスもあれば、５μと厚いデバイスもある。デ
バイスのこの厚さの変動があると、基板にパターン化さ
れる超小型電子回路の性能は許容できない量まで変動す
ることになる。その程度まで、ダイスが厚過ぎたり、薄
過ぎると、かかるダイスで作ったデバイスは該デバイス
の設計仕様範囲内で動作しないようである。
【０００８】
【課題を解決するための手段】本発明によるＳＯＩ法
は、上面と下面を有するハンドル・ウェーハおよび上面
と下面を有するデバイス・ウェーハを備え該デバイス・
ウェーハの下面を前記ハンドル・ウェーハの上面に対向
して配置した基板と、前記ハンドル・ウェーハとデバイ
ス・ウェーハ間に配置され各ウェーハの対向する面へ結
合される酸化物層を設ける工程、デバイス・ウェーハの
上面に複数のデバイス領域を形成して相互に一定の間隔
をもった複数のデバイス領域を画定し該デバイス間の空
間に前記酸化物層を露出させる工程、該デバイス領域お
よび露出酸化物層を所定の厚さの連続完全研磨止め層で
被覆する工程、および該デバイス領域を被覆する連続完
全研磨止め層および該デバイス領域を前記酸化物層上の
研磨止め層の厚さに平坦化する工程から成る。
は、上面と下面を有するハンドル・ウェーハおよび上面
と下面を有するデバイス・ウェーハを備え該デバイス・
ウェーハの下面を前記ハンドル・ウェーハの上面に対向
して配置した基板と、前記ハンドル・ウェーハとデバイ
ス・ウェーハ間に配置され各ウェーハの対向する面へ結
合される酸化物層を設ける工程、デバイス・ウェーハの
上面に複数のデバイス領域を形成して相互に一定の間隔
をもった複数のデバイス領域を画定し該デバイス間の空
間に前記酸化物層を露出させる工程、該デバイス領域お
よび露出酸化物層を所定の厚さの連続完全研磨止め層で
被覆する工程、および該デバイス領域を被覆する連続完
全研磨止め層および該デバイス領域を前記酸化物層上の
研磨止め層の厚さに平坦化する工程から成る。
【０００９】
【作用】絶縁体ウェーハ上のシリコン及び絶縁体ダイス
上のシリコンを提供する本法の利点は、均一性と常にバ
ラツキのない製造である。このために、本発明は比較的
厚くて均一な単結晶シリコン層を含むＳＯＩウェーハお
よびダイスを提供する。かかる製品は典型的にシリコン
のハンドル・ウェーハおよび典型的に単結晶シリコンの
デバイス・ウェーハを使用する方法によって提供され
る。ウェーハの１つは表面を酸化されている。その被酸
化表面は別のウェーハの表面に配置される。それらのウ
ェーハを、加熱して２つのウェーハ間の酸化物にシリコ
ン・デバイス・ウェーハをサポート・ウェーハへ結合さ
せる。次にウェーハのデバイス側を通常の方法を用いて
必要な最終厚さより少し厚い厚さまで薄くする。次の工
程として、そのデバイス・ウェーハは複数のデバイス領
域を画定するためにパターン化される。このパターン化
中に、中間の酸化物層を露出させるためにデバイス・ウ
ェーハからシリコンを除去する。次に、残りのシリコン
及び二酸化物層の全面上に研磨止め層を均一に蒸着させ
る。シリコン及び研磨止め層の領域は酸化物層の領域の
上に延在し、その上に研磨止め層のみが在ることがわか
る。その後で、その研磨止め層及びシリコンの延在領域
を除去するとともにデバイス・ウェーハの表面を低くす
るためにデバイス・ウェーハの表面を平坦化して研磨止
め層の厚さに相当する均一な厚さにする。その結果、最
終の基板は研磨止め層によって分離された単結晶シリコ
ンの領域から成る。その研磨止め層およびシリコンは、
シリコン・ハンドル・ウェーハによって支えられる均一
で比較的厚い酸化物層の上に配置されることになる。
上のシリコンを提供する本法の利点は、均一性と常にバ
ラツキのない製造である。このために、本発明は比較的
厚くて均一な単結晶シリコン層を含むＳＯＩウェーハお
よびダイスを提供する。かかる製品は典型的にシリコン
のハンドル・ウェーハおよび典型的に単結晶シリコンの
デバイス・ウェーハを使用する方法によって提供され
る。ウェーハの１つは表面を酸化されている。その被酸
化表面は別のウェーハの表面に配置される。それらのウ
ェーハを、加熱して２つのウェーハ間の酸化物にシリコ
ン・デバイス・ウェーハをサポート・ウェーハへ結合さ
せる。次にウェーハのデバイス側を通常の方法を用いて
必要な最終厚さより少し厚い厚さまで薄くする。次の工
程として、そのデバイス・ウェーハは複数のデバイス領
域を画定するためにパターン化される。このパターン化
中に、中間の酸化物層を露出させるためにデバイス・ウ
ェーハからシリコンを除去する。次に、残りのシリコン
及び二酸化物層の全面上に研磨止め層を均一に蒸着させ
る。シリコン及び研磨止め層の領域は酸化物層の領域の
上に延在し、その上に研磨止め層のみが在ることがわか
る。その後で、その研磨止め層及びシリコンの延在領域
を除去するとともにデバイス・ウェーハの表面を低くす
るためにデバイス・ウェーハの表面を平坦化して研磨止
め層の厚さに相当する均一な厚さにする。その結果、最
終の基板は研磨止め層によって分離された単結晶シリコ
ンの領域から成る。その研磨止め層およびシリコンは、
シリコン・ハンドル・ウェーハによって支えられる均一
で比較的厚い酸化物層の上に配置されることになる。
【００１０】シリコン・デバイス・ウェーハはシリコン
・ハンドル・ウェーハへ酸化物で結合されるのが便利で
ある。酸化物結合の後、そのデバイス・ウェーハは、酸
化物層のシリコン層を提供するために研削される。この
研削は典型的にシリコン・デバイス・ウェーハを約６０
０μの厚さから数μの厚さにする。かかる研削及び研磨
はラップ盤および研磨盤によって行う。
・ハンドル・ウェーハへ酸化物で結合されるのが便利で
ある。酸化物結合の後、そのデバイス・ウェーハは、酸
化物層のシリコン層を提供するために研削される。この
研削は典型的にシリコン・デバイス・ウェーハを約６０
０μの厚さから数μの厚さにする。かかる研削及び研磨
はラップ盤および研磨盤によって行う。
【００１１】その複合基板はハンドル・ウェーハ、均一
厚さの酸化物層及び可変厚さのシリコン・デバイス層を
有する。そのシリコン・デバイス層は次にパターン化さ
れて、トレンチ腐食法によって腐食される。この方法に
おいて、シリコン・デバイス層は、ある部分を被覆し別
の部分を露出するためにレジストパターンでマスクされ
る。シリコン層の露出部は適当な腐食液によって除去さ
れる、そして残りのレジストマスク層は剥離される。次
に酸化物上のシリコンをパターン化した上表面自体は、
典型的に窒化ケイ素の研磨止め層と共に均一に蒸着され
る。その窒化ケイ素表面は次に残留シリコンの水準を窒
化ケイ素と同じ水準に下げるために十分除去される。本
発明の望ましい実施態様において、酸化物層の上に残る
窒化ケイ素層は化学−機械的除去操作用の研磨止めとし
て作用する。
厚さの酸化物層及び可変厚さのシリコン・デバイス層を
有する。そのシリコン・デバイス層は次にパターン化さ
れて、トレンチ腐食法によって腐食される。この方法に
おいて、シリコン・デバイス層は、ある部分を被覆し別
の部分を露出するためにレジストパターンでマスクされ
る。シリコン層の露出部は適当な腐食液によって除去さ
れる、そして残りのレジストマスク層は剥離される。次
に酸化物上のシリコンをパターン化した上表面自体は、
典型的に窒化ケイ素の研磨止め層と共に均一に蒸着され
る。その窒化ケイ素表面は次に残留シリコンの水準を窒
化ケイ素と同じ水準に下げるために十分除去される。本
発明の望ましい実施態様において、酸化物層の上に残る
窒化ケイ素層は化学−機械的除去操作用の研磨止めとし
て作用する。
【００１２】
【実施例】図１は、単結晶シリコンのデバイス・ウェー
ハ１４を示す。本法における初工程は、デバイス・ウェ
ーハ１４の片面上に均一な比較的厚い酸化物層１２を設
けることである。酸化物層１２は、ウェーハ１４上に約
１．８ミクロンの酸化物の厚さを提供するために蒸気の
環境内において１１５０℃で所定の６時間熱酸化させる
ことによって提供される。ウェーハ１４自体は約６５０
ミクロンの厚さである。
ハ１４を示す。本法における初工程は、デバイス・ウェ
ーハ１４の片面上に均一な比較的厚い酸化物層１２を設
けることである。酸化物層１２は、ウェーハ１４上に約
１．８ミクロンの酸化物の厚さを提供するために蒸気の
環境内において１１５０℃で所定の６時間熱酸化させる
ことによって提供される。ウェーハ１４自体は約６５０
ミクロンの厚さである。
【００１３】次の工程として、その酸化物層１２を備え
たウェーハ１４はハンドル・ウェーハ１０へ熱結合され
る。ハンドル・ウェーハ１０もシリコン製にできるがデ
バイス・レベルのシリコンである必要はない。ウェーハ
１４は２枚のウェーハを炉内に配置してそれらを約１１
５０℃の温度にかけることによってハンドル・ウェーハ
１０へ酸化物結合される。その後、図４に示すように、
ラッピングおよび研磨盤１６がシリコン・ウェーハ１４
を薄くして薄層１８にする。シリコンの層１８は基板の
直径間で変わる。ラッピングおよび研磨盤１６はウェー
ハ１４からシリコンを所定の公差で所定の厚さ内に除去
することができる。従って、例えば、層１８は２、３ミ
クロンの厚さに薄くするが、ウェーハ１４の片側から別
側における厚さの変動自体は数ミクロンまで変動する。
たウェーハ１４はハンドル・ウェーハ１０へ熱結合され
る。ハンドル・ウェーハ１０もシリコン製にできるがデ
バイス・レベルのシリコンである必要はない。ウェーハ
１４は２枚のウェーハを炉内に配置してそれらを約１１
５０℃の温度にかけることによってハンドル・ウェーハ
１０へ酸化物結合される。その後、図４に示すように、
ラッピングおよび研磨盤１６がシリコン・ウェーハ１４
を薄くして薄層１８にする。シリコンの層１８は基板の
直径間で変わる。ラッピングおよび研磨盤１６はウェー
ハ１４からシリコンを所定の公差で所定の厚さ内に除去
することができる。従って、例えば、層１８は２、３ミ
クロンの厚さに薄くするが、ウェーハ１４の片側から別
側における厚さの変動自体は数ミクロンまで変動する。
【００１４】次の工程で、層１８はマスクおよび無マス
ク部の表面パターンを提供するために選択的に除去され
る適当なレジスト材料でパターン化される。無マスク部
は塩素ガスのような適当な手段で腐食して除去する。そ
の結果、図５に示した基板が得られ、シリコン層１８の
残留部は酸化物層１２上の突起１８として現れる。突起
１８の高さは互いに異なる。
ク部の表面パターンを提供するために選択的に除去され
る適当なレジスト材料でパターン化される。無マスク部
は塩素ガスのような適当な手段で腐食して除去する。そ
の結果、図５に示した基板が得られ、シリコン層１８の
残留部は酸化物層１２上の突起１８として現れる。突起
１８の高さは互いに異なる。
【００１５】図６を参照すると、本法の次の工程は窒化
ケイ素のような適当な研磨止め材料の蒸着を含む。窒化
ケイ素は、基板８の表面に均一な層２０を提供するため
に適当な周知先行技術によって蒸着される。シリコン突
出部１８間の谷部における層２０の厚さは事実上平らで
所定の厚さを有する。窒化ケイ素の層２０は次に適当な
研磨機２２によって行う化学的および機械的研磨工程に
かける。
ケイ素のような適当な研磨止め材料の蒸着を含む。窒化
ケイ素は、基板８の表面に均一な層２０を提供するため
に適当な周知先行技術によって蒸着される。シリコン突
出部１８間の谷部における層２０の厚さは事実上平らで
所定の厚さを有する。窒化ケイ素の層２０は次に適当な
研磨機２２によって行う化学的および機械的研磨工程に
かける。
【００１６】窒化ケイ素層２０は約５０００オングスト
ロームの厚さに蒸着される。最終のウェーハの対照厚さ
がこの厚さである。前記化学−機械的平坦化工程におい
て、基板２０は２つの連続研磨工程を受ける。第１の研
磨工程はより機械的（高圧研磨）である。このために、
市販のシリカを主成分とした研磨材スラリー（２：１体
積比に希釈）が使用される。超高圧（約１．６−１．９
ｋｇ／ｃｍ2 ）と研磨材スラリーとの組み合わせは窒化
物およびシリコンの突出部の迅速研磨除去手段を提供す
る。その上、初研磨工程中の研磨パッドは、窒化物層２
０の除去を促進するのを助けるために剛性である。所定
の時間後、研磨機の下向き圧力を約０．３５−０．７ｋ
ｇ／ｃｍ2 に下げて低機械的で高化学的である研磨特性
を与え、それによって窒化物研磨止めと露出シリコン層
間の選択性を改善する。この方法を使用して、シリコン
１８はその水準が酸化物層１２の最上部の窒化ケイ素の
水準と同じになるまで薄くする。この後者の除去工程中
に、シリコン１８の島状部と酸化物層１２の最上部間に
配置された窒化ケイ素層２０は、事実上第２の研磨工程
用研磨止めとして作用する。
ロームの厚さに蒸着される。最終のウェーハの対照厚さ
がこの厚さである。前記化学−機械的平坦化工程におい
て、基板２０は２つの連続研磨工程を受ける。第１の研
磨工程はより機械的（高圧研磨）である。このために、
市販のシリカを主成分とした研磨材スラリー（２：１体
積比に希釈）が使用される。超高圧（約１．６−１．９
ｋｇ／ｃｍ2 ）と研磨材スラリーとの組み合わせは窒化
物およびシリコンの突出部の迅速研磨除去手段を提供す
る。その上、初研磨工程中の研磨パッドは、窒化物層２
０の除去を促進するのを助けるために剛性である。所定
の時間後、研磨機の下向き圧力を約０．３５−０．７ｋ
ｇ／ｃｍ2 に下げて低機械的で高化学的である研磨特性
を与え、それによって窒化物研磨止めと露出シリコン層
間の選択性を改善する。この方法を使用して、シリコン
１８はその水準が酸化物層１２の最上部の窒化ケイ素の
水準と同じになるまで薄くする。この後者の除去工程中
に、シリコン１８の島状部と酸化物層１２の最上部間に
配置された窒化ケイ素層２０は、事実上第２の研磨工程
用研磨止めとして作用する。
【００１７】
【効果】上記方法の結果として、ユニークな特徴をもっ
た絶縁体基板８上のシリコンを得ることができる。これ
らの特徴は比較的厚い、即ち、１μ以上の均一な酸化物
層、および比較的薄い、即ち、５０００オングストロー
ム程度で均一、即ち、±２００オングストロームの最終
シリコン層を含む。かかる絶縁体上シリコンの薄い均一
層は極めて望ましく、本発明の重要な技術的利点を提供
する。その結果、従来技術の貴重なシリコンの厚さが克
服され、かつさらに均一な製品を得ることができる。デ
バイス・ウェーハ１４への信頼できる酸化物ボンドを提
供する限り、種々の材料をハンドル・ウェーハように使
用できる。さらに、種々の研磨止め、腐食液およびスラ
リーを代用することができる。
た絶縁体基板８上のシリコンを得ることができる。これ
らの特徴は比較的厚い、即ち、１μ以上の均一な酸化物
層、および比較的薄い、即ち、５０００オングストロー
ム程度で均一、即ち、±２００オングストロームの最終
シリコン層を含む。かかる絶縁体上シリコンの薄い均一
層は極めて望ましく、本発明の重要な技術的利点を提供
する。その結果、従来技術の貴重なシリコンの厚さが克
服され、かつさらに均一な製品を得ることができる。デ
バイス・ウェーハ１４への信頼できる酸化物ボンドを提
供する限り、種々の材料をハンドル・ウェーハように使
用できる。さらに、種々の研磨止め、腐食液およびスラ
リーを代用することができる。
【００１８】絶縁体基板８上のシリコンは、トレンチ腐
食法およびシリコン・アイランド１８用の厚さ基準と研
磨止めを提供する窒化ケイ素層２０を使用することによ
って均一な厚さのシリコン・アイランド１８を提供す
る。
食法およびシリコン・アイランド１８用の厚さ基準と研
磨止めを提供する窒化ケイ素層２０を使用することによ
って均一な厚さのシリコン・アイランド１８を提供す
る。
【図１】ウェーハの部分断面図である。
【図２】酸化物層をもったウェーハの部分断面図であ
る。
る。
【図３】ハンドル・ウェーハへ結合されたデバイス・ウ
ェーハ酸化物の部分断面図である。
ェーハ酸化物の部分断面図である。
【図４】デバイス・ウェーハの寸法を小さくした後の図
３のウェーハの部分断面図である。
３のウェーハの部分断面図である。
【図５】デバイス層をパターン化した後の基板の部分断
面図である。
面図である。
【図６】均一レジスト層を蒸着したデバイス層の部分断
面図である。る。
面図である。る。
【図７】平坦化ＳＯＩウェーハの部分断面図である。
【符号の説明】 ８ 絶縁体基板 １０ ハンドル・ウェーハ １２ 酸化物層 １４ 単結晶シリコン・デバイス・ウェーハ １６ 研磨盤 １８ シリコンの薄層又は突起 ２０ 研磨止め層又は窒化ケイ素層 ２２ 研磨機
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｆ (72)発明者 アンソニー エル． リボリ アメリカ合衆国、フロリダ州 32905、パ ーム ベイ、デイトナ ディーアール． エヌイー． 1198
Claims (11)
- 【請求項１】上面と下面を有するハンドル・ウェーハお
よび上面と下面を有するデバイス・ウェーハを備え該デ
バイス・ウェーハの下面を前記ハンドル・ウェーハの上
面に対向して配置した基板と、前記ハンドル・ウェーハ
とデバイス・ウェーハ間に配置され各ウェーハの対向す
る面へ結合される酸化物層を設ける工程、デバイス・ウ
ェーハの上面に複数のデバイス領域を形成して相互に一
定の間隔をもった複数のデバイス領域を画定し該デバイ
ス間の空間に前記酸化物層を露出させる工程、該デバイ
ス領域および露出酸化物層を所定の厚さの連続完全研磨
止め層で被覆する工程、および該デバイス領域を被覆す
る連続完全研磨止め層および該デバイス領域を前記酸化
物層上の研磨止め層の厚さに平坦化する工程から成るこ
とを特徴とするＳＯＩ法。 - 【請求項２】デバイス・ウェーハの上面をパターン化し
て酸化物層を露出させることを特徴とする請求項１のＳ
ＯＩ法。 - 【請求項３】窒化ケイ素の層を蒸着してデバイス領域と
酸化物層を被覆することを特徴とする請求項２のＳＯＩ
法。 - 【請求項４】前記デバイス領域が、化学的および機械的
方法によって前記連続完全研磨止め層およびデバイス領
域部を除去してデバイス領域の水準を研磨止め層の厚さ
にほぼ等しい水準に下げることによって平坦化されるこ
とを特徴とする請求項１乃至請求項３のいずれか１項記
載のＳＯＩ法。 - 【請求項５】ハンドル・シリコン基板を設け、超小型電
子デバイスの形成に適したシリコン基板を設け、１つの
基板の表面を他の基板の表面へ結合する酸化物層を提供
することによって前記デバイスの基板を前記ハンドル・
シリコン基板へ結合させ、該デバイス基板の厚さを薄く
させて予め決めた範囲の厚さのデバイス・シリコン層を
形成し、該デバイス・シリコン層を第１のレジスト層で
マスクしてフィールド領域とデバイス領域を画定し、デ
バイス・シリコン層の無マスク部を除去してフールド領
域を形成すると共に２つの基板の間の酸化物層を露出さ
せ、前記デバイスおよび酸化物層の上に所定の厚さの連
続完全研磨止め層を設け、該連続完全研磨止め層および
デバイス・シリコンの部分を除去して該デバイス・シリ
コンを酸化物層上の研磨止め層間で平坦化させることか
ら成ることを特徴とする絶縁体基板上にシリコンを形成
する方法。 - 【請求項６】デバイス基板が、望ましくは１−３μの間
を変わる厚さに薄くされ、連続完全研磨止め層が５００
０オングストロームであることを特徴とする請求項５の
方法。 - 【請求項７】窒化ケイ素を含むシリコン層が、化学およ
び機械研磨、およびシリカ濃度が初シリカ濃度から最終
シリカ濃度へと変わる可変シリカ濃度のスラリーでの該
シリコン層の研磨材除去によって、連続完全研磨止め層
の厚さに平坦化されることを特徴とする請求項５の方
法。 - 【請求項８】シリカの最終濃度がシリカの２：１濃度で
あることを特徴とする請求項７の方法。 - 【請求項９】連続完全研磨止め層および被覆デバイス領
域が研磨のみによって除去され、平坦化工程が、第１の
圧力と第１の研磨材スラリーでの研磨および直ぐに続く
第２の圧力と第２の研磨材スラリーでの研磨から成り、
望ましくは第１の圧力が第２の圧力より高く第１の研磨
材スラリーが第２の研磨材スラリーより研磨性が高いこ
とを特徴とする請求項１乃至請求項８のいずれか１項記
載の方法。 - 【請求項１０】上面と下面を有するハンドル・ウェーハ
および上面と下面を有するデバイス・ウェーハを備え該
デバイス・ウェーハの下面を前記ハンドル・ウェーハの
上面に対向して配置した基板と、前記ハンドル・ウェー
ハとデバイス・ウェーハ間に配置され各ウェーハの対向
する面へ結合される酸化物層を設ける工程、デバイス・
ウェーハの上面に複数のデバイス領域を形成する工程、
該デバイス領域は相互に一定の間隔をもち酸化物層の部
分と接触した下面と酸化物層から一定の間隔をもった上
面を有し酸化物層の部分はデバイス領域間の空間に露出
し、連続完全研磨止め層の平坦化または除去前に該デバ
イス領域および露出酸化物層を所定の厚さの連続完全研
磨止め層で被覆する工程、および本質的に前記連続完全
研磨止め層および該デバイス領域を酸化物層上の研磨止
め層の厚さに研磨することからなる工程によってデバイ
ス領域を平坦化する工程から成ることを特徴とするＳＯ
Ｉ法。 - 【請求項１１】研磨工程が、第１の研磨圧力での第１の
研磨材スラリーの付加、続く第２の研磨圧力での第２の
研磨材スラリーでの付加から成り、望ましくは第１の研
磨材スラリーが第２の研磨材スラリーより研磨性が高く
第１の研磨圧力が第２の研磨圧力より高いことを特徴と
する請求項１０のＳＯＩ法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/108,358 US5585661A (en) | 1993-08-18 | 1993-08-18 | Sub-micron bonded SOI by trench planarization |
| US08/108358 | 1993-08-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07153725A true JPH07153725A (ja) | 1995-06-16 |
Family
ID=22321743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6194072A Pending JPH07153725A (ja) | 1993-08-18 | 1994-08-18 | トレンチ平坦化によるサブミクロン・ボンドｓｏｉ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5585661A (ja) |
| EP (1) | EP0639858A3 (ja) |
| JP (1) | JPH07153725A (ja) |
| KR (1) | KR950007015A (ja) |
| CN (1) | CN1050929C (ja) |
| CA (1) | CA2130149A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111962B2 (ja) * | 1992-11-27 | 1995-11-29 | 日本電気株式会社 | 選択平坦化ポリッシング方法 |
| US6979632B1 (en) * | 1995-07-13 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method for thin-film semiconductor |
| KR100209365B1 (ko) * | 1995-11-01 | 1999-07-15 | 김영환 | 에스.오.아이 반도체 웨이퍼의 제조방법 |
| US5698474A (en) * | 1996-02-26 | 1997-12-16 | Hypervision, Inc. | High speed diamond-based machining of silicon semiconductor die in wafer and packaged form for backside emission microscope detection |
| KR100241537B1 (ko) * | 1996-06-21 | 2000-02-01 | 김영환 | 반도체 소자의 층간 절연막 평탄화 방법 |
| US6074921A (en) * | 1997-06-30 | 2000-06-13 | Vlsi Technology, Inc. | Self-aligned processing of semiconductor device features |
| US6143613A (en) * | 1997-06-30 | 2000-11-07 | Vlsi Technology, Inc. | Selective exclusion of silicide formation to make polysilicon resistors |
| US5953612A (en) * | 1997-06-30 | 1999-09-14 | Vlsi Technology, Inc. | Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device |
| DE19733391C2 (de) | 1997-08-01 | 2001-08-16 | Siemens Ag | Strukturierungsverfahren |
| TW474852B (en) * | 1999-04-29 | 2002-02-01 | Ebara Corp | Method and apparatus for polishing workpieces |
| US6259135B1 (en) | 1999-09-24 | 2001-07-10 | International Business Machines Corporation | MOS transistors structure for reducing the size of pitch limited circuits |
| FR2812451B1 (fr) * | 2000-07-28 | 2003-01-10 | St Microelectronics Sa | Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant |
| US6599778B2 (en) * | 2001-12-19 | 2003-07-29 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
| US7670895B2 (en) | 2006-04-24 | 2010-03-02 | Freescale Semiconductor, Inc | Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer |
| US7491622B2 (en) | 2006-04-24 | 2009-02-17 | Freescale Semiconductor, Inc. | Process of forming an electronic device including a layer formed using an inductively coupled plasma |
| US7528078B2 (en) | 2006-05-12 | 2009-05-05 | Freescale Semiconductor, Inc. | Process of forming electronic device including a densified nitride layer adjacent to an opening within a semiconductor layer |
| US7749829B2 (en) | 2007-05-01 | 2010-07-06 | Freescale Semiconductor, Inc. | Step height reduction between SOI and EPI for DSO and BOS integration |
| CN104891430B (zh) * | 2015-04-17 | 2016-09-28 | 上海华虹宏力半导体制造有限公司 | 硅片键合方法 |
| DE102015106441B4 (de) * | 2015-04-27 | 2022-01-27 | Infineon Technologies Ag | Verfahren zum Planarisieren eines Halbleiterwafers |
| CN106252219A (zh) * | 2016-07-29 | 2016-12-21 | 浙江大学 | 一种制备高平整度绝缘层上半导体结构的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2699359B2 (ja) * | 1987-11-20 | 1998-01-19 | ソニー株式会社 | 半導体基板の製造方法 |
| US5071792A (en) * | 1990-11-05 | 1991-12-10 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
| JP2831745B2 (ja) * | 1989-10-31 | 1998-12-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5091331A (en) * | 1990-04-16 | 1992-02-25 | Harris Corporation | Ultra-thin circuit fabrication by controlled wafer debonding |
| JP2833305B2 (ja) * | 1991-12-05 | 1998-12-09 | 富士通株式会社 | 半導体基板の製造方法 |
| US5264395A (en) * | 1992-12-16 | 1993-11-23 | International Business Machines Corporation | Thin SOI layer for fully depleted field effect transistors |
| US5262346A (en) * | 1992-12-16 | 1993-11-16 | International Business Machines Corporation | Nitride polish stop for forming SOI wafers |
| US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
-
1993
- 1993-08-18 US US08/108,358 patent/US5585661A/en not_active Expired - Lifetime
-
1994
- 1994-08-15 CA CA002130149A patent/CA2130149A1/en not_active Abandoned
- 1994-08-17 CN CN94115417A patent/CN1050929C/zh not_active Expired - Fee Related
- 1994-08-18 KR KR1019940020414A patent/KR950007015A/ko active IP Right Grant
- 1994-08-18 JP JP6194072A patent/JPH07153725A/ja active Pending
- 1994-08-18 EP EP94306088A patent/EP0639858A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5585661A (en) | 1996-12-17 |
| EP0639858A3 (en) | 1996-10-09 |
| KR950007015A (ko) | 1995-03-21 |
| CA2130149A1 (en) | 1995-02-19 |
| CN1115495A (zh) | 1996-01-24 |
| EP0639858A2 (en) | 1995-02-22 |
| CN1050929C (zh) | 2000-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07153725A (ja) | トレンチ平坦化によるサブミクロン・ボンドｓｏｉ | |
| JP3514908B2 (ja) | 研磨剤 | |
| US6051477A (en) | Method of fabricating semiconductor device | |
| US5913712A (en) | Scratch reduction in semiconductor circuit fabrication using chemical-mechanical polishing | |
| US6110820A (en) | Low scratch density chemical mechanical planarization process | |
| US6350694B1 (en) | Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials | |
| US6555476B1 (en) | Silicon carbide as a stop layer in chemical mechanical polishing for isolation dielectric | |
| EP0926715B1 (en) | Chemical mechanical polishing for isolation dielectric planarization | |
| US6069081A (en) | Two-step chemical mechanical polish surface planarization technique | |
| JPH06310478A (ja) | 表面平坦化法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| US5366924A (en) | Method of manufacturing an integrated circuit including planarizing a wafer | |
| US20050016686A1 (en) | Apparatus and method for fabricating semiconductor devices | |
| US6869858B2 (en) | Shallow trench isolation planarized by wet etchback and chemical mechanical polishing | |
| KR100726746B1 (ko) | 반도체 장치의 제조 방법 | |
| US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
| US6596639B1 (en) | Method for chemical/mechanical planarization of a semiconductor wafer having dissimilar metal pattern densities | |
| US20060205217A1 (en) | Method and system for reducing wafer edge tungsten residue utilizing a spin etch | |
| JP3161425B2 (ja) | Ｓｔｉの形成方法 | |
| US6881675B2 (en) | Method and system for reducing wafer edge tungsten residue utilizing a spin etch | |
| US6686283B1 (en) | Shallow trench isolation planarization using self aligned isotropic etch | |
| US6645825B1 (en) | Planarization of shallow trench isolation (STI) | |
| JPH07297193A (ja) | 集積回路平坦化方法 | |
| US6080671A (en) | Process of chemical-mechanical polishing and manufacturing an integrated circuit | |
| US6281128B1 (en) | Wafer carrier modification for reduced extraction force |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040629 |