JP2002252279A - 半導体素子の素子分離膜形成方法 - Google Patents
半導体素子の素子分離膜形成方法Info
- Publication number
- JP2002252279A JP2002252279A JP2001398682A JP2001398682A JP2002252279A JP 2002252279 A JP2002252279 A JP 2002252279A JP 2001398682 A JP2001398682 A JP 2001398682A JP 2001398682 A JP2001398682 A JP 2001398682A JP 2002252279 A JP2002252279 A JP 2002252279A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating material
- forming
- material film
- wet etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ２次に亘るウェットエッチング工程によ
り、ＣＭＰ工程により発生する損傷を回復される半導体
素子の素子分離膜形成方法を提供する。 【解決手段】 シリコン基板を提供する段階、シリコン
基板内にトレンチ領域を形成する段階、トレンチ領域を
含むシリコン基板上に絶縁物質膜を形成してトレンチ領
域を埋め込む段階、絶縁物質膜を含むシリコン基板の上
面にキャップ層を形成する段階、絶縁膜の露出時点を終
末点にしてキャップ層の一部を選択的に除去して絶縁膜
の上面を露出させる段階、第１ウェットエッチング工程
を進行して上面が露出された絶縁物質膜を除去する段
階、及び第２ウェットエッチング工程を進行して残留す
るキャップ層を除去する段階を含んでなる。
り、ＣＭＰ工程により発生する損傷を回復される半導体
素子の素子分離膜形成方法を提供する。 【解決手段】 シリコン基板を提供する段階、シリコン
基板内にトレンチ領域を形成する段階、トレンチ領域を
含むシリコン基板上に絶縁物質膜を形成してトレンチ領
域を埋め込む段階、絶縁物質膜を含むシリコン基板の上
面にキャップ層を形成する段階、絶縁膜の露出時点を終
末点にしてキャップ層の一部を選択的に除去して絶縁膜
の上面を露出させる段階、第１ウェットエッチング工程
を進行して上面が露出された絶縁物質膜を除去する段
階、及び第２ウェットエッチング工程を進行して残留す
るキャップ層を除去する段階を含んでなる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に関するもので、より詳しくは、多数の素子間を電
気的に分離するために利用されるシャロートレンチアイ
ソレーション（ＳＴＩ：ｓｈａｌｌｏｗ ｔｒｅｎｃｈ
ｉｓｏｌａｔｉｏｎ）プロセス時に適する半導体素子
の素子分離膜形成方法に関するものである。
方法に関するもので、より詳しくは、多数の素子間を電
気的に分離するために利用されるシャロートレンチアイ
ソレーション（ＳＴＩ：ｓｈａｌｌｏｗ ｔｒｅｎｃｈ
ｉｓｏｌａｔｉｏｎ）プロセス時に適する半導体素子
の素子分離膜形成方法に関するものである。
【０００２】
【従来の技術】一般に、半導体装置（即ち、半導体素
子）には、トランジスタ、キャパシタなどの単位素子か
らなるセルが半導体素子の容量に応じて制限された面積
内に、多数個（例えば、数千乃至数十億）集積化される
が、これらのセルの独立的な動作特性を確保するため
に、互いに電気的に分離（又は、隔離）することが必要
である。
子）には、トランジスタ、キャパシタなどの単位素子か
らなるセルが半導体素子の容量に応じて制限された面積
内に、多数個（例えば、数千乃至数十億）集積化される
が、これらのセルの独立的な動作特性を確保するため
に、互いに電気的に分離（又は、隔離）することが必要
である。
【０００３】従って、これらのセル間を電気的に分離す
る方法としては、シリコン基板上にリセスを形成し、フ
ィールド酸化膜を成長させるシリコン選択酸化（Ｌｏｃ
ａｌＯｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ ：Ｌ
ＯＣＯＳ）法とウェハを垂直方向にエッチングして絶縁
物質で埋め込むトレンチ分離（ｔｒｅｎｃｈ ｉｓｏｌ
ａｔｉｏｎ）法が広く知られている。
る方法としては、シリコン基板上にリセスを形成し、フ
ィールド酸化膜を成長させるシリコン選択酸化（Ｌｏｃ
ａｌＯｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ ：Ｌ
ＯＣＯＳ）法とウェハを垂直方向にエッチングして絶縁
物質で埋め込むトレンチ分離（ｔｒｅｎｃｈ ｉｓｏｌ
ａｔｉｏｎ）法が広く知られている。
【０００４】これらの方法の内、ＬＯＣＯＳ法は、窒化
膜をマスクにしてシリコン基板自体を熱酸化させるた
め、工程が簡素で酸化膜の素子応力の問題が少なく、得
られる酸化膜の品質がよいという利点がある。
膜をマスクにしてシリコン基板自体を熱酸化させるた
め、工程が簡素で酸化膜の素子応力の問題が少なく、得
られる酸化膜の品質がよいという利点がある。
【０００５】しかし、前記ＬＯＣＯＳ法は、素子分離領
域の占める面積が大きいため微細化に限界があるだけで
なく、バーズビークが生じる問題点がある。
域の占める面積が大きいため微細化に限界があるだけで
なく、バーズビークが生じる問題点がある。
【０００６】一方、トレンチ分離方法は、反応性イオン
エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎ
ｇ；ＲＩＥ）やプラズマエッチングのようなドライエッ
チング技術を利用し、狭くて深いトレンチを作り、その
内部に絶縁膜を埋め込む方法でシリコン基板にトレンチ
を作った後に絶縁物を入れるのでバーズビークに関連す
る問題は無くなる。
エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎ
ｇ；ＲＩＥ）やプラズマエッチングのようなドライエッ
チング技術を利用し、狭くて深いトレンチを作り、その
内部に絶縁膜を埋め込む方法でシリコン基板にトレンチ
を作った後に絶縁物を入れるのでバーズビークに関連す
る問題は無くなる。
【０００７】また、絶縁膜で埋め込まれたトレンチは、
表面を平坦にするので素子分離領域の占める面積が小さ
くて微細化に有利な方法である。このように、シャロー
トレンチアイソレーションプロセスは素子活性領域を確
保するという観点で有利であり、接合リーク電流の観点
からもＬＯＣＯＳ法に比べて向上された特性を有する。
表面を平坦にするので素子分離領域の占める面積が小さ
くて微細化に有利な方法である。このように、シャロー
トレンチアイソレーションプロセスは素子活性領域を確
保するという観点で有利であり、接合リーク電流の観点
からもＬＯＣＯＳ法に比べて向上された特性を有する。
【０００８】このトレンチ分離方法を利用して素子間分
離領域を形成する従来技術を簡略に説明すると次の通り
である。
離領域を形成する従来技術を簡略に説明すると次の通り
である。
【０００９】従来技術における半導体素子のトレンチ分
離方法は、図示しないが、まず、シリコン基板を熱酸化
させてパッド酸化膜を熱成長させ、化学気相成長法によ
り窒化膜を堆積させる。その次に、前記パッド酸化膜と
窒化膜が形成されたシリコン基板の全面に感光膜を塗布
し、トレンチパターンが形成されたマスクを介して露光
現像してトレンチ形成のための感光膜パターンを形成す
る。
離方法は、図示しないが、まず、シリコン基板を熱酸化
させてパッド酸化膜を熱成長させ、化学気相成長法によ
り窒化膜を堆積させる。その次に、前記パッド酸化膜と
窒化膜が形成されたシリコン基板の全面に感光膜を塗布
し、トレンチパターンが形成されたマスクを介して露光
現像してトレンチ形成のための感光膜パターンを形成す
る。
【００１０】次に、前記感光膜パターンによって現れた
窒化膜とパッド酸化膜とをエッチングにより除去した
後、現れたシリコン基板を一定深さにエッチングして素
子分離領域にトレンチを形成する。
窒化膜とパッド酸化膜とをエッチングにより除去した
後、現れたシリコン基板を一定深さにエッチングして素
子分離領域にトレンチを形成する。
【００１１】続いて、感光膜パターンを除去し、前記シ
リコン基板を洗浄した後、トレンチの素子分離特性を強
化するために、窒化膜をマスクにしてシリコン基板を熱
酸化させトレンチの内壁に酸化膜を成長させる。
リコン基板を洗浄した後、トレンチの素子分離特性を強
化するために、窒化膜をマスクにしてシリコン基板を熱
酸化させトレンチの内壁に酸化膜を成長させる。
【００１２】次いで、シリコン基板全面に化学気相成長
法によりトレンチ充填物質による絶縁膜を堆積させてト
レンチを完全に埋め込み、必要な場合にはアニーリング
してトレンチに埋め込まれた絶縁膜を高密度化させる。
法によりトレンチ充填物質による絶縁膜を堆積させてト
レンチを完全に埋め込み、必要な場合にはアニーリング
してトレンチに埋め込まれた絶縁膜を高密度化させる。
【００１３】その次に、化学的機械研磨（ＣＭＰ）工程
により絶縁膜の上部が窒化膜上部と平行になるように平
坦化させ、ウェットエッチング、又はドライエッチング
により窒化膜又はパッド窒化膜を除去することにより半
導体素子分離のための浅いトレンチが完成されて半導体
のセル間が電気的に隔離される。
により絶縁膜の上部が窒化膜上部と平行になるように平
坦化させ、ウェットエッチング、又はドライエッチング
により窒化膜又はパッド窒化膜を除去することにより半
導体素子分離のための浅いトレンチが完成されて半導体
のセル間が電気的に隔離される。
【００１４】一方、前述のように、浅いトレンチ形成方
法において、化学的機械研磨工程は半導体の集積度が増
加するにつれてフォトマージンを確保し、配線の長さを
最小化するために基本的に遂行される平坦化工程の一実
施形態である。
法において、化学的機械研磨工程は半導体の集積度が増
加するにつれてフォトマージンを確保し、配線の長さを
最小化するために基本的に遂行される平坦化工程の一実
施形態である。
【００１５】前記平坦化工程には、ＢＰＳＧリフロー、
アルミニウムリフロー、ＳＯＧ又はエッチバッグ、ＣＭ
Ｐ工程等があるが、特にＣＭＰ工程を利用する工程は、
リフロー工程やエッチバッグ工程で果たすことができな
い広い領域のグローバル（ｇｌｏｂａｌ）な平坦化及び
低温平坦化が可能であるという利点があるため、現在、
様々なデバイスで有力な平坦化技術として適用されてい
る。
アルミニウムリフロー、ＳＯＧ又はエッチバッグ、ＣＭ
Ｐ工程等があるが、特にＣＭＰ工程を利用する工程は、
リフロー工程やエッチバッグ工程で果たすことができな
い広い領域のグローバル（ｇｌｏｂａｌ）な平坦化及び
低温平坦化が可能であるという利点があるため、現在、
様々なデバイスで有力な平坦化技術として適用されてい
る。
【００１６】このようなＣＭＰ工程は、スラリーとパッ
ドの摩擦力を利用して物理化学的にウェハの表面を加工
するので、スラリー内に存在する研磨剤塊、又は、大き
い粒子によりウェハ表面（例えば、絶縁膜層）にスクラ
ッチ（ｓｃｒａｔｃｈ）が発生する問題点がある。ま
た、パッドやバッキング膜（ｂａｃｋｉｎｇ ｆｉｌ
ｍ）の消耗又は変形等、消耗品の不均一性により工程調
節が非常に難しいため、再現性が劣るという問題点もあ
った。
ドの摩擦力を利用して物理化学的にウェハの表面を加工
するので、スラリー内に存在する研磨剤塊、又は、大き
い粒子によりウェハ表面（例えば、絶縁膜層）にスクラ
ッチ（ｓｃｒａｔｃｈ）が発生する問題点がある。ま
た、パッドやバッキング膜（ｂａｃｋｉｎｇ ｆｉｌ
ｍ）の消耗又は変形等、消耗品の不均一性により工程調
節が非常に難しいため、再現性が劣るという問題点もあ
った。
【００１７】そして、スラリーの場合、保管方法や超純
水との混合過程、また他の化学成分との混合過程、そし
て貯蔵タンクから研磨装置までの配管および流速等によ
って粒子の分布が大きく影響を受けるため、粒子間の分
散が安定しないという問題があった。
水との混合過程、また他の化学成分との混合過程、そし
て貯蔵タンクから研磨装置までの配管および流速等によ
って粒子の分布が大きく影響を受けるため、粒子間の分
散が安定しないという問題があった。
【００１８】このような問題が、スラリー粒子の塊化
（例えば、１μｍ以上）を促進させ、この研磨剤塊によ
って研磨工程中に、ウェハの表面にスクラッチが発生す
ることになる。また、パッドコンディショナーでは、ダ
イアモンド粒子を使用するが、この粒子が混入した場
合、ウェハ表面に大きいスクラッチが発生することにな
る。
（例えば、１μｍ以上）を促進させ、この研磨剤塊によ
って研磨工程中に、ウェハの表面にスクラッチが発生す
ることになる。また、パッドコンディショナーでは、ダ
イアモンド粒子を使用するが、この粒子が混入した場
合、ウェハ表面に大きいスクラッチが発生することにな
る。
【００１９】前記ＣＭＰ工程中に発生するスクラッチ
は、以後の後続工程である洗浄工程中により拡大される
傾向があるため、この点が半導体素子の信頼度及び生産
収率を低下させる要因として作用しているのが実情であ
る。
は、以後の後続工程である洗浄工程中により拡大される
傾向があるため、この点が半導体素子の信頼度及び生産
収率を低下させる要因として作用しているのが実情であ
る。
【００２０】一方、ＣＭＰ工程の場合、研磨速度が研磨
枚数と時間に応じて異なるため、工程のマージンが小さ
く、工程安定性を確認するサンプルウェハ作業を必要と
する。このサンプル工程を行う際には、ダミーウェハ処
理工程がさらに要求され、それに伴いその先行処理結果
をモニタリングしなければならないため、設備稼働率が
著しく低下されるという問題がある。
枚数と時間に応じて異なるため、工程のマージンが小さ
く、工程安定性を確認するサンプルウェハ作業を必要と
する。このサンプル工程を行う際には、ダミーウェハ処
理工程がさらに要求され、それに伴いその先行処理結果
をモニタリングしなければならないため、設備稼働率が
著しく低下されるという問題がある。
【００２１】また、ＣＭＰ工程において研磨量が少ない
場合には窒化膜上面に酸化膜が残存し、研磨量が多い場
合には素子形成領域のダメージ、又はデッシングによっ
て浅いトレンチ分離溝のプロフィールが悪くなるという
問題がある。同時に、絶縁膜表面に形成されたスクラッ
チは、以後の洗浄工程時に拡大され得ることから、素子
の信頼性が低下するという問題点がある。
場合には窒化膜上面に酸化膜が残存し、研磨量が多い場
合には素子形成領域のダメージ、又はデッシングによっ
て浅いトレンチ分離溝のプロフィールが悪くなるという
問題がある。同時に、絶縁膜表面に形成されたスクラッ
チは、以後の洗浄工程時に拡大され得ることから、素子
の信頼性が低下するという問題点がある。
【００２２】従って、前記のようにＣＭＰ工程による問
題点を最小化させることのできる新しい浅いトレンチ素
子分離形成方法の開発が切実な要求課題となっている。
題点を最小化させることのできる新しい浅いトレンチ素
子分離形成方法の開発が切実な要求課題となっている。
【００２３】
【発明が解決しようとする課題】従って、本発明は前記
従来技術の諸問題点を解決するために案出したものであ
って、ＣＭＰ工程時間を最短化させ、２次に亘るウェッ
トエッチング工程を進行してＣＭＰ工程のダメージを除
去できる半導体素子の素子分離膜形成方法を提供するこ
とにその目的がある。
従来技術の諸問題点を解決するために案出したものであ
って、ＣＭＰ工程時間を最短化させ、２次に亘るウェッ
トエッチング工程を進行してＣＭＰ工程のダメージを除
去できる半導体素子の素子分離膜形成方法を提供するこ
とにその目的がある。
【００２４】
【課題を解決するための手段】前記目的を達成するため
の本発明の半導体素子の素子分離膜形成方法は、シリコ
ン基板を提供する段階、前記シリコン基板にトレンチ領
域を形成する段階、前記トレンチ領域を含むシリコン基
板上に絶縁物質膜を形成して前記トレンチ領域を埋め込
む段階、前記絶縁物質膜を含む全体構造の上面にキャッ
プ層を形成する段階、前記絶縁物質膜の上面が露出する
まで、前記キャップ層の一部を選択的に除去する段階、
第１ウェットエッチング工程を行って、前記上面が露出
された絶縁物質膜を除去する段階、第２ウェットエッチ
ング工程を行って、前記キャップ層の残存部分を除去す
る段階を含んでなることを特徴とする。
の本発明の半導体素子の素子分離膜形成方法は、シリコ
ン基板を提供する段階、前記シリコン基板にトレンチ領
域を形成する段階、前記トレンチ領域を含むシリコン基
板上に絶縁物質膜を形成して前記トレンチ領域を埋め込
む段階、前記絶縁物質膜を含む全体構造の上面にキャッ
プ層を形成する段階、前記絶縁物質膜の上面が露出する
まで、前記キャップ層の一部を選択的に除去する段階、
第１ウェットエッチング工程を行って、前記上面が露出
された絶縁物質膜を除去する段階、第２ウェットエッチ
ング工程を行って、前記キャップ層の残存部分を除去す
る段階を含んでなることを特徴とする。
【００２５】また、本発明に従う半導体素子の素子分離
膜形成方法は、シリコン基板を提供する段階、前記シリ
コン基板上にパッド酸化膜とエッチングストップ層とを
順次形成する段階、前記パッド酸化膜、前記エッチング
ストップ層、及び前記シリコン基板の一部を選択的に除
去してトレンチ領域を形成する段階、前記エッチングス
トップ層上および前記トレンチ領域中に絶縁物質膜を形
成して前記トレンチ領域を埋め込む段階、前記絶縁物質
膜を含む全体構造の上面に犠牲膜を形成する段階、前記
絶縁物質膜の上面が露出するまで前記犠牲膜の一部を選
択的に除去する段階、第１ウェットエッチング工程を行
って、前記トレンチ領域以外の領域上に露出された前記
絶縁物質膜を除去する段階、第２ウェットエッチング工
程を行って、前記犠牲膜全体と前記エッチングストップ
層を除去する段階、及び前記パッド酸化膜を除去する段
階を含んでなることを特徴とする。
膜形成方法は、シリコン基板を提供する段階、前記シリ
コン基板上にパッド酸化膜とエッチングストップ層とを
順次形成する段階、前記パッド酸化膜、前記エッチング
ストップ層、及び前記シリコン基板の一部を選択的に除
去してトレンチ領域を形成する段階、前記エッチングス
トップ層上および前記トレンチ領域中に絶縁物質膜を形
成して前記トレンチ領域を埋め込む段階、前記絶縁物質
膜を含む全体構造の上面に犠牲膜を形成する段階、前記
絶縁物質膜の上面が露出するまで前記犠牲膜の一部を選
択的に除去する段階、第１ウェットエッチング工程を行
って、前記トレンチ領域以外の領域上に露出された前記
絶縁物質膜を除去する段階、第２ウェットエッチング工
程を行って、前記犠牲膜全体と前記エッチングストップ
層を除去する段階、及び前記パッド酸化膜を除去する段
階を含んでなることを特徴とする。
【００２６】
【発明の実施の形態】以下、本発明の望ましい実施形態
を添付の図面を参照して詳細に説明する。図１乃至図９
は、本発明の望ましい実施形態に従う半導体素子の素子
分離膜形成方法を説明するための工程図である。
を添付の図面を参照して詳細に説明する。図１乃至図９
は、本発明の望ましい実施形態に従う半導体素子の素子
分離膜形成方法を説明するための工程図である。
【００２７】本発明の望ましい実施形態に従う半導体素
子の素子分離膜形成方法は、図１に示すように、素子間
分離のためのトレンチを形成しようとするシリコン基板
１１上に熱酸化工程により形成される数十乃至数百Åの
パッド酸化膜１３と、ＣＶＤ法により形成される数百Å
のシリコン窒化膜１５とを順次形成する。シリコン窒化
膜１５の代わりにポリシリコン膜を使用することもでき
る。そして、シリコン窒化膜またはポリシリコン膜はエ
ッチングストップ層として作用する。また、シリコン基
板１１は、セルが形成されることになる活性領域と、隣
接するセルを分離するためのトレンチ領域が形成される
ことになるフィールド領域とを有する。
子の素子分離膜形成方法は、図１に示すように、素子間
分離のためのトレンチを形成しようとするシリコン基板
１１上に熱酸化工程により形成される数十乃至数百Åの
パッド酸化膜１３と、ＣＶＤ法により形成される数百Å
のシリコン窒化膜１５とを順次形成する。シリコン窒化
膜１５の代わりにポリシリコン膜を使用することもでき
る。そして、シリコン窒化膜またはポリシリコン膜はエ
ッチングストップ層として作用する。また、シリコン基
板１１は、セルが形成されることになる活性領域と、隣
接するセルを分離するためのトレンチ領域が形成される
ことになるフィールド領域とを有する。
【００２８】その次に、フォトリソグラフィ工程におい
て、前記パッド酸化膜１３とシリコン窒化膜１５上に任
意のレジストパターン（図示せず）を形成し、これをマ
スクにして前記パッド酸化膜１３とシリコン窒化膜１５
及びシリコン基板１１の一部を選択的に除去して前記シ
リコン基板１１にトレンチ領域１７（フィールド領域）
を形成する。この際、前記トレンチ領域１７の形成のた
めにフォトレジストマスクを利用するか、シリコン窒化
膜上に形成された酸化膜ハードマスクを利用してトレン
チを形成することもできる。続いて、図示しないが、上
記パターンマスク（図示せず）のストリップ（ｓｔｒｉ
ｐ）工程とシリコン基板の洗浄工程が行われ、その後、
熱酸化工程によってトレンチ領域１７の内壁部分に酸化
膜（図示せず）が形成される。
て、前記パッド酸化膜１３とシリコン窒化膜１５上に任
意のレジストパターン（図示せず）を形成し、これをマ
スクにして前記パッド酸化膜１３とシリコン窒化膜１５
及びシリコン基板１１の一部を選択的に除去して前記シ
リコン基板１１にトレンチ領域１７（フィールド領域）
を形成する。この際、前記トレンチ領域１７の形成のた
めにフォトレジストマスクを利用するか、シリコン窒化
膜上に形成された酸化膜ハードマスクを利用してトレン
チを形成することもできる。続いて、図示しないが、上
記パターンマスク（図示せず）のストリップ（ｓｔｒｉ
ｐ）工程とシリコン基板の洗浄工程が行われ、その後、
熱酸化工程によってトレンチ領域１７の内壁部分に酸化
膜（図示せず）が形成される。
【００２９】その次に、図２に示すように、シリコン基
板１１の全体（前記トレンチ領域１７中およびシリコン
窒化膜１５上）にわたって絶縁物質膜１９を堆積させ
る。この際、絶縁物質膜１９には、ＨＤＰ−ＵＳＧ（Ｈ
ｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｕｎｄｏｐｅ
ｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜（高密度プラズ
マ（ＨＤＰ）ＣＶＤ法を用いて作製されたＵＳＧ膜）等
を使用することができる。トレンチ領域１７中は絶縁物
質膜の第１の部分１９ａによって埋め込まれ、シリコン
窒化膜１５上の前記活性領域部分は絶縁物質膜の第２の
部分１９ｂおよび１９ｃによってほぼ覆われる。ここ
で、図示するように、シリコン基板１１上には、広い活
性領域（シリコン基板面が広く確保された領域）と狭い
活性領域（シリコン基板面が狭く確保された領域）とが
設けられており、広い活性領域上に堆積された絶縁物質
膜に対して参照番号１９ｂを与え、狭い活性領域上に堆
積された絶縁物質膜に対して参照番号１９ｃを与えてい
る。
板１１の全体（前記トレンチ領域１７中およびシリコン
窒化膜１５上）にわたって絶縁物質膜１９を堆積させ
る。この際、絶縁物質膜１９には、ＨＤＰ−ＵＳＧ（Ｈ
ｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｕｎｄｏｐｅ
ｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜（高密度プラズ
マ（ＨＤＰ）ＣＶＤ法を用いて作製されたＵＳＧ膜）等
を使用することができる。トレンチ領域１７中は絶縁物
質膜の第１の部分１９ａによって埋め込まれ、シリコン
窒化膜１５上の前記活性領域部分は絶縁物質膜の第２の
部分１９ｂおよび１９ｃによってほぼ覆われる。ここ
で、図示するように、シリコン基板１１上には、広い活
性領域（シリコン基板面が広く確保された領域）と狭い
活性領域（シリコン基板面が狭く確保された領域）とが
設けられており、広い活性領域上に堆積された絶縁物質
膜に対して参照番号１９ｂを与え、狭い活性領域上に堆
積された絶縁物質膜に対して参照番号１９ｃを与えてい
る。
【００３０】この際、前記トレンチ領域１７内に堆積さ
れ、トレンチ領域１７を埋め込む絶縁物質膜１９ａは、
窒化膜１５とパッド酸化膜１３の境界線より高くて、窒
化膜１５の表面より低く堆積される。その結果、トレン
チ領域１７内に埋め込まれる絶縁物質膜１９ａと、シリ
コン窒化膜１５上（活性領域上）に堆積される絶縁物質
膜１９ｂ、１９ｃとは物理的に分離された形態で形成さ
れる。
れ、トレンチ領域１７を埋め込む絶縁物質膜１９ａは、
窒化膜１５とパッド酸化膜１３の境界線より高くて、窒
化膜１５の表面より低く堆積される。その結果、トレン
チ領域１７内に埋め込まれる絶縁物質膜１９ａと、シリ
コン窒化膜１５上（活性領域上）に堆積される絶縁物質
膜１９ｂ、１９ｃとは物理的に分離された形態で形成さ
れる。
【００３１】本実施形態ではＨＤＰＣＶＤ法により絶縁
物質膜１９を形成するため、大抵はその堆積工程中にエ
ッチングも同時に行われ、その結果、アスペクト比の高
い段差部分のギャップ（トレンチ領域１７）が効果的に
埋め込まれるという特徴を有している。すなわち、段差
部分などのトレンチ領域１７に隣接する部分では、絶縁
物質膜１９の堆積速度が非常に低くなる。従って、絶縁
物質膜１９（ＨＤＰ−ＵＳＧ膜）は、狭い活性領域の上
部には低く堆積され（絶縁物質膜１９ｃ）、広い活性領
域の上部には高く堆積される（絶縁物質膜１９ｂ）。
物質膜１９を形成するため、大抵はその堆積工程中にエ
ッチングも同時に行われ、その結果、アスペクト比の高
い段差部分のギャップ（トレンチ領域１７）が効果的に
埋め込まれるという特徴を有している。すなわち、段差
部分などのトレンチ領域１７に隣接する部分では、絶縁
物質膜１９の堆積速度が非常に低くなる。従って、絶縁
物質膜１９（ＨＤＰ−ＵＳＧ膜）は、狭い活性領域の上
部には低く堆積され（絶縁物質膜１９ｃ）、広い活性領
域の上部には高く堆積される（絶縁物質膜１９ｂ）。
【００３２】続いて、図３に示すように、前記絶縁物質
膜１９を含む全体構造の上面にプラズマエンハンスド化
学気相成長（Ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ＣＶ
Ｄ；ＰＥＣＶＤ）法、又は低圧化学気相成長（Ｌｏｗ
Ｐｒｅｓｓｕｒｅ ＣＶＤ；ＬＰＣＶＤ）法を利用して
犠牲膜２１を堆積させる。犠牲膜２１は、引き続いて行
われる平坦化プロセス（選択的ウェットエッチング）の
ためのキャップ層として使用され、好ましくは窒化膜に
より形成される。
膜１９を含む全体構造の上面にプラズマエンハンスド化
学気相成長（Ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ＣＶ
Ｄ；ＰＥＣＶＤ）法、又は低圧化学気相成長（Ｌｏｗ
Ｐｒｅｓｓｕｒｅ ＣＶＤ；ＬＰＣＶＤ）法を利用して
犠牲膜２１を堆積させる。犠牲膜２１は、引き続いて行
われる平坦化プロセス（選択的ウェットエッチング）の
ためのキャップ層として使用され、好ましくは窒化膜に
より形成される。
【００３３】その次に、図４および図５に示すように、
前記犠牲膜２１下部に形成されている絶縁物質膜１９が
露出するまで、犠牲膜２１の一部を除去するＣＭＰ工程
が行われる。つまり、絶縁物質膜１９の上面部分が露出
した時点でＣＭＰ工程が中止される。
前記犠牲膜２１下部に形成されている絶縁物質膜１９が
露出するまで、犠牲膜２１の一部を除去するＣＭＰ工程
が行われる。つまり、絶縁物質膜１９の上面部分が露出
した時点でＣＭＰ工程が中止される。
【００３４】ＣＭＰ工程においては研磨のためにソフト
パッドが用いられる場合と、ハードパッドが用いられる
場合とがある。研磨のためにソフトパッドが使用される
場合、図４に示すように、研磨中にパッドが変形するこ
とによって広くて高いパターン上部の犠牲膜２１部分
（絶縁物質膜１９ｂ上に堆積された犠牲膜）だけでな
く、狭くて低いパターン上部の犠牲膜２１部分（絶縁物
質膜１９ｃ上に堆積された犠牲膜）の研磨も進行され
る。
パッドが用いられる場合と、ハードパッドが用いられる
場合とがある。研磨のためにソフトパッドが使用される
場合、図４に示すように、研磨中にパッドが変形するこ
とによって広くて高いパターン上部の犠牲膜２１部分
（絶縁物質膜１９ｂ上に堆積された犠牲膜）だけでな
く、狭くて低いパターン上部の犠牲膜２１部分（絶縁物
質膜１９ｃ上に堆積された犠牲膜）の研磨も進行され
る。
【００３５】また、研磨のためにハードパッドが使用さ
れる場合、図５に示すように、広くて高いパターン上部
の犠牲膜２１（絶縁物質膜１９ｂ上に堆積された犠牲
膜）のみが選択的に除去される。狭くて低いパターン上
部でのキャップ層２１（絶縁物質膜１９ｃ上に堆積され
た犠牲膜）は完全に除去されなくとも以後のウェットエ
ッチング工程で取り除かれる。そして、ＣＭＰ工程を実
施することで絶縁物質膜１９または窒化膜１５に形成さ
れたスクラッチまたは表面欠陥は以後の第１又は第２ウ
ェットエッチング工程で取り除かれる。
れる場合、図５に示すように、広くて高いパターン上部
の犠牲膜２１（絶縁物質膜１９ｂ上に堆積された犠牲
膜）のみが選択的に除去される。狭くて低いパターン上
部でのキャップ層２１（絶縁物質膜１９ｃ上に堆積され
た犠牲膜）は完全に除去されなくとも以後のウェットエ
ッチング工程で取り除かれる。そして、ＣＭＰ工程を実
施することで絶縁物質膜１９または窒化膜１５に形成さ
れたスクラッチまたは表面欠陥は以後の第１又は第２ウ
ェットエッチング工程で取り除かれる。
【００３６】その次に、図６および図７に示すように、
ＣＭＰ工程を進行した後、活性領域上部の絶縁物質膜１
９を、第１ウェットエッチング工程を行って取り除く。
この際、第１ウェットエッチング工程で使用されるエッ
チング剤には、ＤＨＦ（Ｄｉｌｕｔｅｄ ＨＦ）等のよ
うに窒化物に対する選択比が高い物質が使用され、その
結果、酸化物の選択的な除去が行われる。
ＣＭＰ工程を進行した後、活性領域上部の絶縁物質膜１
９を、第１ウェットエッチング工程を行って取り除く。
この際、第１ウェットエッチング工程で使用されるエッ
チング剤には、ＤＨＦ（Ｄｉｌｕｔｅｄ ＨＦ）等のよ
うに窒化物に対する選択比が高い物質が使用され、その
結果、酸化物の選択的な除去が行われる。
【００３７】また、キャップ層として使用される犠牲膜
２１が形成されているため、トレンチ領域１７内に堆積
された絶縁物質膜１９ｂに対しては第１ウェットエッチ
ング工程中にダメージは与えられない（除去されな
い）。
２１が形成されているため、トレンチ領域１７内に堆積
された絶縁物質膜１９ｂに対しては第１ウェットエッチ
ング工程中にダメージは与えられない（除去されな
い）。
【００３８】その次に、酸化物に対する選択比が高いこ
とで、窒化物の選択的な除去を行うことができる物質、
例えば、燐酸などのエッチング剤を利用した第２ウェッ
トエッチング工程を行って、残存する犠牲膜２１および
前記窒化膜１５を完全に取り除く。図８に示すのは、第
２ウェットエッチング工程を行った後に得られる構造物
を図示したものである。この際、ＣＭＰ工程でハードパ
ッドを利用した場合に残された、狭くて低い活性領域上
に堆積された絶縁物質膜１９ｃの上部の犠牲膜２１が全
て取り除かれ、絶縁物質膜１９ｃもリフトオフされて取
り除かれる。
とで、窒化物の選択的な除去を行うことができる物質、
例えば、燐酸などのエッチング剤を利用した第２ウェッ
トエッチング工程を行って、残存する犠牲膜２１および
前記窒化膜１５を完全に取り除く。図８に示すのは、第
２ウェットエッチング工程を行った後に得られる構造物
を図示したものである。この際、ＣＭＰ工程でハードパ
ッドを利用した場合に残された、狭くて低い活性領域上
に堆積された絶縁物質膜１９ｃの上部の犠牲膜２１が全
て取り除かれ、絶縁物質膜１９ｃもリフトオフされて取
り除かれる。
【００３９】こうして、第１ウェットエッチング工程及
び第２ウェットエッチング工程によりＣＭＰ工程による
ダメージ、例えば、スクラッチ、不均一が全て除去され
る。
び第２ウェットエッチング工程によりＣＭＰ工程による
ダメージ、例えば、スクラッチ、不均一が全て除去され
る。
【００４０】次いで、最終的に、燐酸を利用した第２ウ
ェットエッチング工程以後に窒化膜に対する選択比の高
いＤＨＦをエッチング剤にしてトレンチ領域１７内の酸
化物（絶縁物質膜１９ａ）を部分的にエッチングして、
その高さを調節し、パッド酸化膜１０３を反応性イオン
エッチング等の方法を使用して取り除く。その結果、図
９に示すように、トレンチ領域１７内の絶縁物質膜１９
ａによって所望の分離膜が形成される。
ェットエッチング工程以後に窒化膜に対する選択比の高
いＤＨＦをエッチング剤にしてトレンチ領域１７内の酸
化物（絶縁物質膜１９ａ）を部分的にエッチングして、
その高さを調節し、パッド酸化膜１０３を反応性イオン
エッチング等の方法を使用して取り除く。その結果、図
９に示すように、トレンチ領域１７内の絶縁物質膜１９
ａによって所望の分離膜が形成される。
【００４１】
【発明の効果】以上説明したように、本発明によるＣＭ
Ｐ工程においては、犠牲膜の選択的な除去が限定的なも
の、つまり、プロセスマージンが大きく、研磨量が少な
いので、生産性を向上させることができる。
Ｐ工程においては、犠牲膜の選択的な除去が限定的なも
の、つまり、プロセスマージンが大きく、研磨量が少な
いので、生産性を向上させることができる。
【００４２】また、犠牲膜が取り除かれた領域の酸化膜
は、ＣＭＰ工程では無しにウェットエッチング工程によ
って取り除くため、研磨パッドによるスクラッチの発生
可能性が無く、工程均一性を向上させることができるた
め、素子の信頼性を向上させることができる。そして、
ＣＭＰ工程以後にＨＤＰＣＶＤ法による成膜工程及びウ
ェットエッチング工程を遂行するため工程の調節及び再
現性が非常に優れるので、デバイスの収率が向上される
効果がある。
は、ＣＭＰ工程では無しにウェットエッチング工程によ
って取り除くため、研磨パッドによるスクラッチの発生
可能性が無く、工程均一性を向上させることができるた
め、素子の信頼性を向上させることができる。そして、
ＣＭＰ工程以後にＨＤＰＣＶＤ法による成膜工程及びウ
ェットエッチング工程を遂行するため工程の調節及び再
現性が非常に優れるので、デバイスの収率が向上される
効果がある。
【００４３】一方、本発明は、浅溝トレンチ素子分離工
程だけでなく、層間絶縁物質膜の平坦化工程にも適用す
ることができる。
程だけでなく、層間絶縁物質膜の平坦化工程にも適用す
ることができる。
【００４４】また、上記実施形態では、シリコン基板１
１上にエッチングストップ層であるパッド酸化膜１３と
シリコン窒化膜１５（またはポリシリコン膜）を順次形
成し、その上に絶縁物質膜１９を形成した場合について
説明した。しかし、本発明はこれに限定されるものでは
なく、エッチングストップ層が設けられていない場合、
つまりシリコン基板上に絶縁物質膜１９が形成された場
合にも適用可能である。
１上にエッチングストップ層であるパッド酸化膜１３と
シリコン窒化膜１５（またはポリシリコン膜）を順次形
成し、その上に絶縁物質膜１９を形成した場合について
説明した。しかし、本発明はこれに限定されるものでは
なく、エッチングストップ層が設けられていない場合、
つまりシリコン基板上に絶縁物質膜１９が形成された場
合にも適用可能である。
【図１】本発明の望ましい実施形態に従う半導体素子の
素子分離膜形成方法を説明するための工程断面図である
素子分離膜形成方法を説明するための工程断面図である
【図２】本発明の望ましい実施形態に従う半導体素子の
素子分離膜形成方法を説明するための工程断面図である
素子分離膜形成方法を説明するための工程断面図である
【図３】本発明の望ましい実施形態に従う半導体素子の
素子分離膜形成方法を説明するための工程断面図である
素子分離膜形成方法を説明するための工程断面図である
【図４】本発明の望ましい実施形態に従う半導体素子の
素子分離膜形成方法を説明するための工程断面図である
素子分離膜形成方法を説明するための工程断面図である
【図５】本発明の望ましい実施形態に従う半導体素子の
素子分離膜形成方法を説明するための工程断面図である
素子分離膜形成方法を説明するための工程断面図である
【図６】本発明の望ましい実施形態に従う半導体素子の
素子分離膜形成方法を説明するための工程断面図である
素子分離膜形成方法を説明するための工程断面図である
【図７】本発明の望ましい実施形態に従う半導体素子の
素子分離膜形成方法を説明するための工程断面図である
素子分離膜形成方法を説明するための工程断面図である
【図８】本発明の望ましい実施形態に従う半導体素子の
素子分離膜形成方法を説明するための工程断面図である
素子分離膜形成方法を説明するための工程断面図である
【図９】本発明の望ましい実施形態に従う半導体素子の
素子分離膜形成方法を説明するための工程断面図である
素子分離膜形成方法を説明するための工程断面図である
１１ シリコン基板 １３ パッド酸化膜 １５ シリコン窒化膜 １７ トレンチ領域 １９ 絶縁物質膜 ２１ 犠牲膜
Claims (18)
- 【請求項１】 シリコン基板を提供する段階、 前記シリコン基板にトレンチ領域を形成する段階、 前記トレンチ領域を含むシリコン基板上に絶縁物質膜を
形成して前記トレンチ領域を埋め込む段階、 前記絶縁物質膜を含む全体構造の上面にキャップ層を形
成する段階、 前記絶縁物質膜の上面が露出するまで、前記キャップ層
の一部を選択的に除去する段階、 第１ウェットエッチング工程を行って、前記上面が露出
された絶縁物質膜を除去する段階、 第２ウェットエッチング工程を行って、前記キャップ層
の残存部分を除去する段階を含んでなる半導体素子の素
子分離膜形成方法。 - 【請求項２】 前記トレンチ領域に埋め込まれた絶縁物
質膜部分とそれ以外の領域上に形成された絶縁物質膜部
分とは、物理的に分離された形態で形成されることを特
徴とする請求項１に記載の半導体素子の素子分離膜形成
方法。 - 【請求項３】 前記絶縁物質膜は、ＨＤＰ−ＵＳＧ（ｈ
ｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ｕｎｄｏｐｅ
ｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜を含むことを特
徴とする請求項１または請求項２に記載の半導体素子の
素子分離膜形成方法。 - 【請求項４】 前記ＨＤＰ−ＵＳＧ膜は、広い活性領域
上部には高く堆積され、狭い活性領域上部には低く堆積
されることを特徴とする請求項３に記載の半導体素子の
素子分離膜形成方法。 - 【請求項５】 前記高く堆積されたＨＤＰ−ＵＳＧ膜の
上部に形成されたキャップ層部分を、化学的機械研磨工
程を行って除去することを特徴とする請求項４に記載の
半導体素子の素子分離膜形成方法。 - 【請求項６】 前記キャップ層は、ＰＥＣＶＤ法、又は
ＬＰＣＶＤ法により堆積された窒化物であることを特徴
とする請求項１から請求項５の何れか１項に記載の半導
体素子の素子分離膜形成方法。 - 【請求項７】 シリコン基板を提供する段階、 前記シリコン基板上にパッド酸化膜とエッチングストッ
プ層とを順次形成する段階、 前記パッド酸化膜、前記エッチングストップ層、及び前
記シリコン基板の一部を選択的に除去してトレンチ領域
を形成する段階、 前記エッチングストップ層上および前記トレンチ領域中
に絶縁物質膜を形成して前記トレンチ領域を埋め込む段
階、 前記絶縁物質膜を含む全体構造の上面に犠牲膜を形成す
る段階、 前記絶縁物質膜の上面が露出するまで前記犠牲膜の一部
を選択的に除去する段階、 第１ウェットエッチング工程を行って、前記トレンチ領
域以外の領域上に露出された前記絶縁物質膜を除去する
段階、 第２ウェットエッチング工程を行って、前記犠牲膜全体
と前記エッチングストップ層を除去する段階、及び前記
パッド酸化膜を除去する段階を含んでなる半導体素子の
素子分離膜形成方法。 - 【請求項８】 前記エッチングストップ層は、シリコン
窒化膜又はポリシリコンを含むことを特徴とする請求項
７に記載の半導体素子の素子分離膜形成方法。 - 【請求項９】 前記トレンチ領域に埋め込まれた絶縁物
質膜部分とそれ以外の領域上に形成された絶縁物質膜部
分とは、物理的に分離された形態で形成されることを特
徴とする請求項７または請求項８に記載の半導体素子の
素子分離膜形成方法。 - 【請求項１０】 前記絶縁物質膜は、ＨＤＰ−ＵＳＧ
（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ｕｎｄｏ
ｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜を含むこと
を特徴とする請求項７から請求項９の何れか１項に記載
の半導体素子の素子分離膜形成方法。 - 【請求項１１】 前記ＨＤＰ−ＵＳＧ膜は、広い活性領
域上部には高く堆積され、狭い活性領域上部には低く堆
積されることを特徴とする請求項１０に記載の半導体素
子の素子分離膜形成方法。 - 【請求項１２】 前記高く堆積されたＨＤＰ−ＵＳＧ膜
の上部に形成された前記犠牲膜の一部を、化学的機械研
磨工程を行って除去することを特徴とする請求項１１に
記載の半導体素子の素子分離膜形成方法。 - 【請求項１３】 前記低く堆積されたＨＤＰ−ＵＳＧ膜
の上部に形成された前記犠牲膜の一部を、前記化学的機
械研磨工程において除去することを特徴とする請求項１
２に記載の半導体素子の素子分離膜形成方法。 - 【請求項１４】 前記化学的機械研磨工程によって除去
されない前記犠牲膜の下部に堆積されたＨＤＰ−ＵＳＧ
膜は、前記第２ウェットエッチング工程でリフトオフさ
れて除去されることを特徴とする請求項１２に記載の半
導体素子の素子分離膜形成方法。 - 【請求項１５】 前記犠牲膜は、ＰＥＣＶＤ法、又はＬ
ＰＣＶＤ法により堆積された窒化物であることを特徴と
する請求項７から請求項１４の何れか１項に記載の半導
体素子の素子分離膜形成方法。 - 【請求項１６】 前記第１ウェットエッチング工程にお
いて、窒化物に対する選択比の高いＤＨＦを含むエッチ
ング剤を利用して酸化物をエッチングすることを特徴と
する請求項７から請求項１５の何れか１項に記載の半導
体素子の素子分離膜形成方法。 - 【請求項１７】 前記第２ウェットエッチング工程にお
いて、酸化物に対する選択比の高い燐酸を含むエッチン
グ剤を利用して窒化物をエッチングすることを特徴とす
る請求項７から請求項１６の何れか１項に記載の半導体
素子の素子分離膜形成方法。 - 【請求項１８】 前記第２ウェットエッチング工程の後
に、窒化物に対する選択比の高いエッチング剤を利用し
た第３ウェットエッチング工程を行って、前記トレンチ
領域上の前記絶縁物質膜の残存部分の高さを調節するこ
とを特徴とする請求項７から請求項１７の何れか１項に
記載の半導体素子の素子分離膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-001847 | 2001-01-12 | ||
| KR1020010001847A KR20020060815A (ko) | 2001-01-12 | 2001-01-12 | 반도체 소자의 얕은 트렌치 분리 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002252279A true JP2002252279A (ja) | 2002-09-06 |
Family
ID=19704563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001398682A Pending JP2002252279A (ja) | 2001-01-12 | 2001-12-28 | 半導体素子の素子分離膜形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020094659A1 (ja) |
| JP (1) | JP2002252279A (ja) |
| KR (1) | KR20020060815A (ja) |
| TW (1) | TW559985B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175421A (ja) * | 2003-12-11 | 2005-06-30 | Hynix Semiconductor Inc | 半導体素子の素子分離膜の形成方法 |
| US7300877B2 (en) | 2004-01-13 | 2007-11-27 | Nec Electronics Corporation | Method of manufacturing a semiconductor device |
| US7736990B2 (en) | 2007-11-14 | 2010-06-15 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method for the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080062022A (ko) * | 2006-12-29 | 2008-07-03 | 동부일렉트로닉스 주식회사 | 플래쉬 기억 소자의 형성 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000021827A (ja) * | 1998-07-03 | 2000-01-21 | Sony Corp | 半導体装置の製造方法 |
| US6048771A (en) * | 1998-04-27 | 2000-04-11 | United Microelectronics Corp. | Shallow trench isolation technique |
| US6048775A (en) * | 1999-05-24 | 2000-04-11 | Vanguard International Semiconductor Corporation | Method to make shallow trench isolation structure by HDP-CVD and chemical mechanical polish processes |
| JP2000164690A (ja) * | 1998-11-25 | 2000-06-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2001177079A (ja) * | 1999-12-17 | 2001-06-29 | Sharp Corp | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100224700B1 (ko) * | 1997-04-30 | 1999-10-15 | 윤종용 | 반도체장치의 소자분리방법 |
| JPH11260772A (ja) * | 1998-03-10 | 1999-09-24 | Hitachi Ltd | 表面平坦化法 |
| US6057210A (en) * | 1998-04-21 | 2000-05-02 | Vanguard International Semiconductor Corporation | Method of making a shallow trench isolation for ULSI formation via in-direct CMP process |
| JP2000091420A (ja) * | 1998-05-11 | 2000-03-31 | Sony Corp | 半導体装置の製造方法 |
-
2001
- 2001-01-12 KR KR1020010001847A patent/KR20020060815A/ko not_active Application Discontinuation
- 2001-11-13 TW TW090128156A patent/TW559985B/zh not_active IP Right Cessation
- 2001-11-14 US US09/992,389 patent/US20020094659A1/en not_active Abandoned
- 2001-12-28 JP JP2001398682A patent/JP2002252279A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048771A (en) * | 1998-04-27 | 2000-04-11 | United Microelectronics Corp. | Shallow trench isolation technique |
| JP2000021827A (ja) * | 1998-07-03 | 2000-01-21 | Sony Corp | 半導体装置の製造方法 |
| JP2000164690A (ja) * | 1998-11-25 | 2000-06-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6048775A (en) * | 1999-05-24 | 2000-04-11 | Vanguard International Semiconductor Corporation | Method to make shallow trench isolation structure by HDP-CVD and chemical mechanical polish processes |
| JP2001177079A (ja) * | 1999-12-17 | 2001-06-29 | Sharp Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175421A (ja) * | 2003-12-11 | 2005-06-30 | Hynix Semiconductor Inc | 半導体素子の素子分離膜の形成方法 |
| US7300877B2 (en) | 2004-01-13 | 2007-11-27 | Nec Electronics Corporation | Method of manufacturing a semiconductor device |
| US7736990B2 (en) | 2007-11-14 | 2010-06-15 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020060815A (ko) | 2002-07-19 |
| US20020094659A1 (en) | 2002-07-18 |
| TW559985B (en) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4593521B2 (ja) | 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法 | |
| JP2000058637A (ja) | 半導体基板に浅いトレンチ絶縁構造を形成する方法 | |
| KR20050013824A (ko) | 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자 | |
| JP4592262B2 (ja) | フラッシュメモリ素子のフローティングゲート形成方法 | |
| JPH11340317A (ja) | 分離構造形成方法 | |
| JP2002299433A (ja) | 半導体素子の素子分離膜形成方法 | |
| US5683945A (en) | Uniform trench fill recess by means of isotropic etching | |
| KR19980063317A (ko) | 반도체장치의 소자분리방법 | |
| JPH11284064A (ja) | トランジスタの浅いトレンチ分離体を化学的機械的研磨を用いないで作成する方法 | |
| JP2002252279A (ja) | 半導体素子の素子分離膜形成方法 | |
| US20060033179A1 (en) | Retrograde trench isolation structures | |
| JP2008004881A (ja) | 素子分離構造部の製造方法 | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| US6303467B1 (en) | Method for manufacturing trench isolation | |
| CN111354675A (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| KR100935760B1 (ko) | 반도체 소자의 제조 방법 | |
| US20010053583A1 (en) | Shallow trench isolation formation process using a sacrificial layer | |
| KR100942077B1 (ko) | 반도체 소자의 제조방법 | |
| US20050277263A1 (en) | Forming Shallow Trench Isolation Without the Use of CMP | |
| KR100561524B1 (ko) | 소자 분리막 형성 방법 | |
| KR100652288B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| US6436831B1 (en) | Methods of forming insulative plugs and oxide plug forming methods | |
| KR100935750B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060075104A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JPH0846032A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040616 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100610 |