JP4592262B2 - フラッシュメモリ素子のフローティングゲート形成方法 - Google Patents
フラッシュメモリ素子のフローティングゲート形成方法 Download PDFInfo
- Publication number
- JP4592262B2 JP4592262B2 JP2003209082A JP2003209082A JP4592262B2 JP 4592262 B2 JP4592262 B2 JP 4592262B2 JP 2003209082 A JP2003209082 A JP 2003209082A JP 2003209082 A JP2003209082 A JP 2003209082A JP 4592262 B2 JP4592262 B2 JP 4592262B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- forming
- floating gate
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリ素子のフローティングゲート形成方法に係り、特に、フラッシュメモリ素子においてSASTI(Self Aligned Shallow Trench Isolation)を用いてフローティングゲートを形成する方法に関する。
【０００２】
【従来の技術】
現在開発中のNANDデータフラッシュメモリ素子では、SASTIを用いてゲート酸化膜が薄くなる問題を解決したが、依然として第１ポリシリコン膜の高さによって発生するモウトとEFH(Effective Field Oxide Height)制御の難しさの問題点が残っている。また、ISO(isolation)エッチング過程、すなわちトレンチ形成過程でスロープが発生し、これにより後続のHDP(HighDensityPlasma)酸化膜のプロファイルに影響を与えて前記HDP酸化膜のプロファイルにもスロープが発生する。このようなHDP酸化膜のスロープは、フローティングゲートのエッチング工程の際、第１ポリシリコン膜の残留物によるブリッジ問題を引き起こす。この他に、伝統的パッド窒化膜を用いる従来のSTI工程は、大きいパターンにパッド窒化膜が除去されないで残留する問題と、ウェーハにストレスを加える問題がある。
【０００３】
【発明が解決しようとする課題】
したがって、本発明は、かかる従来の技術の問題点を解決するためのもので、その目的は、HDP酸化膜、すなわち素子分離膜の上部コーナー部位に発生するモウトとEFHに対する効果を除去し、素子分離膜のプロファイルのスロープによるフローティングゲートエッチング工程の際に残留する残留物によるブリッジ問題を解決するフラッシュメモリ素子のフローティングゲート形成方法を提供することにある。
【０００４】
また、本発明の他の目的は、工程の単純化及びパッド窒化膜によるウェーハストレスを解決し、フラッシュメモリのカップリング比を向上させることが可能なフラッシュメモリ素子のフローティングゲート形成方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明は、（ａ）半導体基板上にゲート酸化膜を形成する段階と、（ｂ）前記ゲート酸化膜上に第１ポリシリコン膜を蒸着する段階と、（ｃ）前記第１ポリシリコン膜、前記ゲート酸化膜及び前記半導体基板の一部をエッチングしてトレンチを形成し、前記第１ポリシリコン膜及び前記ゲート酸化膜に設けられた前記トレンチの内側壁のプロファイルを垂直プロファイルを有するようにする段階と、（ｄ）前記トレンチをギャップフィリングするように全体構造上部に素子分離膜用酸化膜を蒸着した後、前記素子分離膜用酸化膜が前記第１ポリシリコン膜上部に残留するように平坦化工程を実施する段階と、（ｅ）前記トレンチ上部に形成された前記素子分離用酸化膜上にフォトレジストパターンを形成する段階と、（ｆ）前記フォトレジストパターンを利用した乾式エッチング方式のエッチング工程を実施して前記素子分離膜用酸化膜をエッチングすることにより、前記トレンチに形成された前記素子分離膜用酸化膜が垂直的な突出部を持つように形成し、且つ、前記突出部と前記第１ポリシリコン膜との間に所定の溝を設ける段階と、（ｇ）前記（ｆ）段階を行った後の全体構造上部に第２ポリシリコン膜を蒸着した後、前記突出部の上部が露出するように平坦化工程を実施することにより、前記素子分離膜用酸化膜を境界に分離され、前記第１及び第２ポリシリコン膜でなるフローティングゲートを形成する段階と、（ｈ）洗浄工程を実施して露出した前記素子分離膜用酸化膜の前記突出部の上端部を半円形態で形成する段階と、を含むことを特徴とするフローティングゲート形成方法を提供する。
【０００６】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例をより詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々な変形実現が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。
【０００７】
図１ないし図６は本発明の好適な実施例に係るフラッシュメモリ素子のフローティングゲート形成方法を説明するために示した断面図である。ここで、図１ないし図６に示した参照符号のうち同一の参照符号は同一の機能を行う構成要素を示す。
【０００８】
図１を参照すると、前処理洗浄工程によって上部表面が洗浄された半導体基板102を提供する。この際、前処理洗浄工程は、DHF(Diluted HF;50:1の割合でH2Oで希釈されたHF溶液)とSC-1（NH4OH/H2O2/H2O溶液が所定の割合で混合された溶液）とを用いて行うか、或いはBOE（BufferOxideEtchant;100:1又は300:1の割合でH2Oで希釈されたHFとNH4Fの混合溶液［1:4乃至1:7］）とSC-1とを用いて行うことが好ましい。
【０００９】
次に、全体構造上に後続のウェルイオン注入工程の際、半導体基板102の上部表面へのダメージ発生を防止するために、スクリーン酸化膜（図示せず）を蒸着することができる。この際、スクリーン酸化膜を蒸着する場合、スクリーン酸化膜の蒸着工程はドライ酸化方式又はウェット酸化方式を用いた酸化工程を温度750〜1100℃の範囲内で行って30〜100Åの厚さに形成することが好ましい。
【００１０】
次に、全体構造上に対してウェルイオン注入工程を行って半導体基板102の一部にＰウェル又はＮウェル（図示せず）を形成する。この際、Ｐウェルはボロンイオンを注入して形成し、Ｎウェルはリン又は砒素を用いて形成する。
【００１１】
その後、全体構造上にゲート酸化膜104を蒸着する。この際、ゲート酸化膜104の蒸着はドライ酸化方式又はウェット酸化方式を用いた酸化工程で行うが、前記酸化工程は図１で蒸着されたスクリーン酸化膜を除去していない状態で行うか、或いはスクリーン酸化膜を洗浄工程によって除去した後行うこともできる。一方、図１において、スクリーン酸化膜を十分厚く形成した後、別途の酸化工程なしで前記スクリーン酸化膜をそのままゲート酸化膜104として使用することもできる。ところが、この場合にはウェルイオン注入工程の際に損傷したスクリーン酸化膜の一部をエッチングして除去することが好ましい。
【００１２】
次に、ゲート酸化膜104上に第１ポリシリコン膜106を蒸着する。この際、ポリシリコン膜106はアンドープト(undoped)シリコン膜又はドープト(doped)シリコン膜で形成する。例えば、アンドープトシリコン膜で形成する場合にはSiH4又はSi2H6ガスを用いる。一方、ドープトシリコン膜で形成する場合には、アンドープトシリコン膜の形成方法と同一の方法を使用するが、SiH4又はSi2H6ガスにPH3ガスを流入させて形成する。
【００１３】
図２を参照すると、全体構造上にフォトレジストを塗布した後、フォトマスクを用いた露光及び現像工程を行い、フォトレジストパターンPRを形成する。その後、フォトレジストパターンPRを用いたエッチング工程によって第１ポリシリコン膜106、ゲート酸化膜104及び半導体基板102の一部をエッチングしてトレンチ108を形成する。これにより、アクティブ領域とフィールド領域（すなわち、トレンチ形成領域）で定義される。この際、エッチング工程を適切に調節して、第１ポリシリコン膜106及びゲート酸化膜104がパターニングされた内側壁のプロファイルは、スロープのない垂直プロファイルを有するようにする。
【００１４】
図３を参照すると、全体構造上に素子分離膜用HDP酸化膜110を蒸着する。この際、HDP酸化膜110は、トレンチ108の内部にボイドが発生しないようにギャップフィリング(gap filling)させることが好ましい。その後、研磨工程、例えばCMP(Chemical Mechanical Polishing)工程又はACE(Advanced Chemical Etching)工程を行って部分的にHDP酸化膜110を研磨して平坦化する。この際、HDP酸化膜110は第１ポリシリコン膜106の上部に残留させる。
【００１５】
図４を参照すると、全体構造上にフォトレジストを塗布した後、フォトマスクを用いた露光工程及び現像工程を順次行ってフォトレジストパターン（図示せず）を形成する。その後、前記フォトレジストパターンをエッチングマスクとして用いたドライエッチング工程によってHDP酸化膜110をエッチングする。これにより、HDP酸化膜110の上部にはほぼ垂直的なプロファイルを有するニップル状の突出部110ａが設けられ、突出部110ａと第１ポリシリコン膜106との間には所定のダマシンパターン(damascine pattern)のように機能する溝110ｂが設けられる。従って、従来の技術において、トレンチの上部コーナー部位に発生するモウト現像を防止することができる。
【００１６】
図５を参照すると、全体構造上に第２ポリシリコン膜112を蒸着する。この際、第２ポリシリコン膜112は、第１ポリシリコン膜106と同一の物質で形成するが、突出部110ａと第１ポリシリコン膜106間の溝110ｂを埋め込むように形成する。その後、全体構造上に対してCMP工程を行うが、HDP酸化膜110の突出部110ａの上部が露出するように前記CMP工程を行い、第２ポリシリコン膜112を平坦化する。これにより、第１及び第２ポリシリコン膜106及び112からなるフローティングゲート114が形成される。
【００１７】
図６を参照すると、全体構造上に対してウェットエッチング方式で前処理洗浄工程を行って、露出するHDP酸化膜110の突出部110ａの上部を等方性(isotropic)エッチングする。これにより、HDP酸化膜110の突出部110ａは一定の深さにエッチングされ、上部は半円状120を有する。すなわち、本発明の好適な実施例では、前記前処理洗浄工程時のウェットエッチング方式の等方性特性と酸化膜とポリシリコン膜間のエッチング率の差異を用いて、上部が半円状を有する素子分離膜を形成する。
【００１８】
その後、全体構造上にONO（酸化膜／窒化膜／酸化膜）構造の誘電体膜（図示せず）及びコントロールゲート（図示せず）を順次形成する。前記誘電体膜及びコントロールゲート形成工程は、従来の技術と同一の方法で形成することができる。従って、その説明の便宜上、ここでは省略する。
【００１９】
前述した本発明の技術的思想は、好適な実施例で具体的に記述されたが、これらの実施例は本発明を説明するためのものに過ぎず、本発明を制限するものではない。また、本発明は、当技術分野で通常の知識を有する者であれば、本発明の技術的思想から逸脱しない範囲内で様々な実施が可能である。
【００２０】
【発明の効果】
以上説明したように、本発明では、半導体基板上に第１ポリシリコン膜を蒸着した後、その上部にパッド窒化膜を蒸着していない状態でトレンチを形成する。その後、前記トレンチを埋め込むようにHDP酸化膜を蒸着した後、前記HDP酸化膜をエッチングし、第２ポリシリコン膜が蒸着される部位を予め定義し、全体構造上に第２ポリシリコン膜を蒸着してフローティングゲートを形成することにより、モウト及びEFHに対する効果を完全に除去することができるとともに、工程の単純化及び窒化膜によるウェーハストレスを解決し、フラッシュメモリ素子のカップリング比を効果的に向上させることができる。
【図面の簡単な説明】
【図１】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【図２】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【図３】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【図４】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【図５】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【図６】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【符号の説明】
102 …半導体基板
104 …ゲート酸化膜
106 …第１ポリシリコン膜
108 …トレンチ
110 …HDP酸化膜
110ａ …突出部
110ｂ …溝
112 …第２ポリシリコン膜
114 …フローティングゲート
120 …半円状
【発明の属する技術分野】
本発明は、フラッシュメモリ素子のフローティングゲート形成方法に係り、特に、フラッシュメモリ素子においてSASTI(Self Aligned Shallow Trench Isolation)を用いてフローティングゲートを形成する方法に関する。
【０００２】
【従来の技術】
現在開発中のNANDデータフラッシュメモリ素子では、SASTIを用いてゲート酸化膜が薄くなる問題を解決したが、依然として第１ポリシリコン膜の高さによって発生するモウトとEFH(Effective Field Oxide Height)制御の難しさの問題点が残っている。また、ISO(isolation)エッチング過程、すなわちトレンチ形成過程でスロープが発生し、これにより後続のHDP(HighDensityPlasma)酸化膜のプロファイルに影響を与えて前記HDP酸化膜のプロファイルにもスロープが発生する。このようなHDP酸化膜のスロープは、フローティングゲートのエッチング工程の際、第１ポリシリコン膜の残留物によるブリッジ問題を引き起こす。この他に、伝統的パッド窒化膜を用いる従来のSTI工程は、大きいパターンにパッド窒化膜が除去されないで残留する問題と、ウェーハにストレスを加える問題がある。
【０００３】
【発明が解決しようとする課題】
したがって、本発明は、かかる従来の技術の問題点を解決するためのもので、その目的は、HDP酸化膜、すなわち素子分離膜の上部コーナー部位に発生するモウトとEFHに対する効果を除去し、素子分離膜のプロファイルのスロープによるフローティングゲートエッチング工程の際に残留する残留物によるブリッジ問題を解決するフラッシュメモリ素子のフローティングゲート形成方法を提供することにある。
【０００４】
また、本発明の他の目的は、工程の単純化及びパッド窒化膜によるウェーハストレスを解決し、フラッシュメモリのカップリング比を向上させることが可能なフラッシュメモリ素子のフローティングゲート形成方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明は、（ａ）半導体基板上にゲート酸化膜を形成する段階と、（ｂ）前記ゲート酸化膜上に第１ポリシリコン膜を蒸着する段階と、（ｃ）前記第１ポリシリコン膜、前記ゲート酸化膜及び前記半導体基板の一部をエッチングしてトレンチを形成し、前記第１ポリシリコン膜及び前記ゲート酸化膜に設けられた前記トレンチの内側壁のプロファイルを垂直プロファイルを有するようにする段階と、（ｄ）前記トレンチをギャップフィリングするように全体構造上部に素子分離膜用酸化膜を蒸着した後、前記素子分離膜用酸化膜が前記第１ポリシリコン膜上部に残留するように平坦化工程を実施する段階と、（ｅ）前記トレンチ上部に形成された前記素子分離用酸化膜上にフォトレジストパターンを形成する段階と、（ｆ）前記フォトレジストパターンを利用した乾式エッチング方式のエッチング工程を実施して前記素子分離膜用酸化膜をエッチングすることにより、前記トレンチに形成された前記素子分離膜用酸化膜が垂直的な突出部を持つように形成し、且つ、前記突出部と前記第１ポリシリコン膜との間に所定の溝を設ける段階と、（ｇ）前記（ｆ）段階を行った後の全体構造上部に第２ポリシリコン膜を蒸着した後、前記突出部の上部が露出するように平坦化工程を実施することにより、前記素子分離膜用酸化膜を境界に分離され、前記第１及び第２ポリシリコン膜でなるフローティングゲートを形成する段階と、（ｈ）洗浄工程を実施して露出した前記素子分離膜用酸化膜の前記突出部の上端部を半円形態で形成する段階と、を含むことを特徴とするフローティングゲート形成方法を提供する。
【０００６】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例をより詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々な変形実現が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。
【０００７】
図１ないし図６は本発明の好適な実施例に係るフラッシュメモリ素子のフローティングゲート形成方法を説明するために示した断面図である。ここで、図１ないし図６に示した参照符号のうち同一の参照符号は同一の機能を行う構成要素を示す。
【０００８】
図１を参照すると、前処理洗浄工程によって上部表面が洗浄された半導体基板102を提供する。この際、前処理洗浄工程は、DHF(Diluted HF;50:1の割合でH2Oで希釈されたHF溶液)とSC-1（NH4OH/H2O2/H2O溶液が所定の割合で混合された溶液）とを用いて行うか、或いはBOE（BufferOxideEtchant;100:1又は300:1の割合でH2Oで希釈されたHFとNH4Fの混合溶液［1:4乃至1:7］）とSC-1とを用いて行うことが好ましい。
【０００９】
次に、全体構造上に後続のウェルイオン注入工程の際、半導体基板102の上部表面へのダメージ発生を防止するために、スクリーン酸化膜（図示せず）を蒸着することができる。この際、スクリーン酸化膜を蒸着する場合、スクリーン酸化膜の蒸着工程はドライ酸化方式又はウェット酸化方式を用いた酸化工程を温度750〜1100℃の範囲内で行って30〜100Åの厚さに形成することが好ましい。
【００１０】
次に、全体構造上に対してウェルイオン注入工程を行って半導体基板102の一部にＰウェル又はＮウェル（図示せず）を形成する。この際、Ｐウェルはボロンイオンを注入して形成し、Ｎウェルはリン又は砒素を用いて形成する。
【００１１】
その後、全体構造上にゲート酸化膜104を蒸着する。この際、ゲート酸化膜104の蒸着はドライ酸化方式又はウェット酸化方式を用いた酸化工程で行うが、前記酸化工程は図１で蒸着されたスクリーン酸化膜を除去していない状態で行うか、或いはスクリーン酸化膜を洗浄工程によって除去した後行うこともできる。一方、図１において、スクリーン酸化膜を十分厚く形成した後、別途の酸化工程なしで前記スクリーン酸化膜をそのままゲート酸化膜104として使用することもできる。ところが、この場合にはウェルイオン注入工程の際に損傷したスクリーン酸化膜の一部をエッチングして除去することが好ましい。
【００１２】
次に、ゲート酸化膜104上に第１ポリシリコン膜106を蒸着する。この際、ポリシリコン膜106はアンドープト(undoped)シリコン膜又はドープト(doped)シリコン膜で形成する。例えば、アンドープトシリコン膜で形成する場合にはSiH4又はSi2H6ガスを用いる。一方、ドープトシリコン膜で形成する場合には、アンドープトシリコン膜の形成方法と同一の方法を使用するが、SiH4又はSi2H6ガスにPH3ガスを流入させて形成する。
【００１３】
図２を参照すると、全体構造上にフォトレジストを塗布した後、フォトマスクを用いた露光及び現像工程を行い、フォトレジストパターンPRを形成する。その後、フォトレジストパターンPRを用いたエッチング工程によって第１ポリシリコン膜106、ゲート酸化膜104及び半導体基板102の一部をエッチングしてトレンチ108を形成する。これにより、アクティブ領域とフィールド領域（すなわち、トレンチ形成領域）で定義される。この際、エッチング工程を適切に調節して、第１ポリシリコン膜106及びゲート酸化膜104がパターニングされた内側壁のプロファイルは、スロープのない垂直プロファイルを有するようにする。
【００１４】
図３を参照すると、全体構造上に素子分離膜用HDP酸化膜110を蒸着する。この際、HDP酸化膜110は、トレンチ108の内部にボイドが発生しないようにギャップフィリング(gap filling)させることが好ましい。その後、研磨工程、例えばCMP(Chemical Mechanical Polishing)工程又はACE(Advanced Chemical Etching)工程を行って部分的にHDP酸化膜110を研磨して平坦化する。この際、HDP酸化膜110は第１ポリシリコン膜106の上部に残留させる。
【００１５】
図４を参照すると、全体構造上にフォトレジストを塗布した後、フォトマスクを用いた露光工程及び現像工程を順次行ってフォトレジストパターン（図示せず）を形成する。その後、前記フォトレジストパターンをエッチングマスクとして用いたドライエッチング工程によってHDP酸化膜110をエッチングする。これにより、HDP酸化膜110の上部にはほぼ垂直的なプロファイルを有するニップル状の突出部110ａが設けられ、突出部110ａと第１ポリシリコン膜106との間には所定のダマシンパターン(damascine pattern)のように機能する溝110ｂが設けられる。従って、従来の技術において、トレンチの上部コーナー部位に発生するモウト現像を防止することができる。
【００１６】
図５を参照すると、全体構造上に第２ポリシリコン膜112を蒸着する。この際、第２ポリシリコン膜112は、第１ポリシリコン膜106と同一の物質で形成するが、突出部110ａと第１ポリシリコン膜106間の溝110ｂを埋め込むように形成する。その後、全体構造上に対してCMP工程を行うが、HDP酸化膜110の突出部110ａの上部が露出するように前記CMP工程を行い、第２ポリシリコン膜112を平坦化する。これにより、第１及び第２ポリシリコン膜106及び112からなるフローティングゲート114が形成される。
【００１７】
図６を参照すると、全体構造上に対してウェットエッチング方式で前処理洗浄工程を行って、露出するHDP酸化膜110の突出部110ａの上部を等方性(isotropic)エッチングする。これにより、HDP酸化膜110の突出部110ａは一定の深さにエッチングされ、上部は半円状120を有する。すなわち、本発明の好適な実施例では、前記前処理洗浄工程時のウェットエッチング方式の等方性特性と酸化膜とポリシリコン膜間のエッチング率の差異を用いて、上部が半円状を有する素子分離膜を形成する。
【００１８】
その後、全体構造上にONO（酸化膜／窒化膜／酸化膜）構造の誘電体膜（図示せず）及びコントロールゲート（図示せず）を順次形成する。前記誘電体膜及びコントロールゲート形成工程は、従来の技術と同一の方法で形成することができる。従って、その説明の便宜上、ここでは省略する。
【００１９】
前述した本発明の技術的思想は、好適な実施例で具体的に記述されたが、これらの実施例は本発明を説明するためのものに過ぎず、本発明を制限するものではない。また、本発明は、当技術分野で通常の知識を有する者であれば、本発明の技術的思想から逸脱しない範囲内で様々な実施が可能である。
【００２０】
【発明の効果】
以上説明したように、本発明では、半導体基板上に第１ポリシリコン膜を蒸着した後、その上部にパッド窒化膜を蒸着していない状態でトレンチを形成する。その後、前記トレンチを埋め込むようにHDP酸化膜を蒸着した後、前記HDP酸化膜をエッチングし、第２ポリシリコン膜が蒸着される部位を予め定義し、全体構造上に第２ポリシリコン膜を蒸着してフローティングゲートを形成することにより、モウト及びEFHに対する効果を完全に除去することができるとともに、工程の単純化及び窒化膜によるウェーハストレスを解決し、フラッシュメモリ素子のカップリング比を効果的に向上させることができる。
【図面の簡単な説明】
【図１】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【図２】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【図３】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【図４】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【図５】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【図６】 フラッシュメモリ素子のフローティングゲート形成方法を説明する断面図である。
【符号の説明】
102 …半導体基板
104 …ゲート酸化膜
106 …第１ポリシリコン膜
108 …トレンチ
110 …HDP酸化膜
110ａ …突出部
110ｂ …溝
112 …第２ポリシリコン膜
114 …フローティングゲート
120 …半円状
Claims (3)
- （ａ）半導体基板上にゲート酸化膜を形成する段階と、
（ｂ）前記ゲート酸化膜上に第１ポリシリコン膜を蒸着する段階と、
（ｃ）前記第１ポリシリコン膜、前記ゲート酸化膜及び前記半導体基板の一部をエッチングしてトレンチを形成し、前記第１ポリシリコン膜及び前記ゲート酸化膜に設けられた前記トレンチの内側壁のプロファイルを垂直プロファイルを有するようにする段階と、
（ｄ）前記トレンチをギャップフィリングするように全体構造上部に素子分離膜用酸化膜を蒸着した後、前記素子分離膜用酸化膜が前記第１ポリシリコン膜上部に残留するように平坦化工程を実施する段階と、
（ｅ）前記トレンチ上部に形成された前記素子分離用酸化膜上にフォトレジストパターンを形成する段階と、
（ｆ）前記フォトレジストパターンを利用した乾式エッチング方式のエッチング工程を実施して前記素子分離膜用酸化膜をエッチングすることにより、前記トレンチに形成された前記素子分離膜用酸化膜が垂直的な突出部を持つように形成し、且つ、前記突出部と前記第１ポリシリコン膜との間に所定の溝を設ける段階と、
（ｇ）前記（ｆ）段階を行った後の全体構造上部に第２ポリシリコン膜を蒸着した後、前記突出部の上部が露出するように平坦化工程を実施することにより、前記素子分離膜用酸化膜を境界に分離され、前記第１及び第２ポリシリコン膜でなるフローティングゲートを形成する段階と、
（ｈ）洗浄工程を実施して露出した前記素子分離膜用酸化膜の前記突出部の上端部を半円形態で形成する段階と、
を含むことを特徴とするフローティングゲート形成方法。 - 前記（ｄ）段階において実施する前記平坦化工程は、CMP方式を利用することを特徴とする請求項１記載のフローティングゲート形成方法。
- 前記（ｈ）段階の前記洗浄工程は、前記素子分離用酸化膜と前記第２ポリシリコン膜の間のエッチング率の差を利用した湿式エッチング方式で実施することを特徴とする請求項１記載のフローティングゲート形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0082547A KR100520681B1 (ko) | 2002-12-23 | 2002-12-23 | 플래시 메모리 소자의 플로팅 게이트 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207680A JP2004207680A (ja) | 2004-07-22 |
| JP4592262B2 true JP4592262B2 (ja) | 2010-12-01 |
Family
ID=32768481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003209082A Expired - Fee Related JP4592262B2 (ja) | 2002-12-23 | 2003-08-27 | フラッシュメモリ素子のフローティングゲート形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6955957B2 (ja) |
| JP (1) | JP4592262B2 (ja) |
| KR (1) | KR100520681B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933557B2 (en) * | 2003-08-11 | 2005-08-23 | Atmel Corporation | Fowler-Nordheim block alterable EEPROM memory cell |
| KR100554835B1 (ko) * | 2003-12-15 | 2006-03-03 | 주식회사 하이닉스반도체 | 플래시 소자의 제조 방법 |
| US7230312B2 (en) | 2003-12-31 | 2007-06-12 | Micron Technology, Inc. | Transistor having vertical junction edge and method of manufacturing the same |
| KR100590220B1 (ko) * | 2004-08-04 | 2006-06-19 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100677998B1 (ko) * | 2005-09-30 | 2007-02-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 |
| US7514742B2 (en) * | 2005-10-13 | 2009-04-07 | Macronix International Co., Ltd. | Recessed shallow trench isolation |
| KR100716668B1 (ko) | 2005-11-09 | 2007-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
| US20070196983A1 (en) * | 2006-02-22 | 2007-08-23 | Hynix Semiconductor Inc. | Method of manufacturing non-volatile memory device |
| US7514370B2 (en) * | 2006-05-19 | 2009-04-07 | International Business Machines Corporation | Compressive nitride film and method of manufacturing thereof |
| KR100734464B1 (ko) | 2006-07-11 | 2007-07-03 | 삼성전자주식회사 | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 |
| KR100761373B1 (ko) * | 2006-09-08 | 2007-09-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 제조방법 |
| KR100757327B1 (ko) * | 2006-10-16 | 2007-09-11 | 삼성전자주식회사 | 불 휘발성 메모리 소자의 형성 방법 |
| KR100946116B1 (ko) * | 2007-06-27 | 2010-03-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 소자 분리막 형성 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04208572A (ja) * | 1990-11-30 | 1992-07-30 | Nec Corp | 半導体記憶装置の製造方法 |
| JPH0864700A (ja) * | 1994-08-19 | 1996-03-08 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2001284556A (ja) * | 2000-03-31 | 2001-10-12 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2002110827A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6938263B2 (en) * | 1996-04-23 | 2005-08-30 | Sun Microsystems, Inc. | System and method for facilitating dynamic loading of “stub” information to enable a program operating in one address space to invoke processing of a remote method or procedure in another address space |
| KR100275908B1 (ko) * | 1998-03-02 | 2000-12-15 | 윤종용 | 집적 회로에 트렌치 아이솔레이션을 형성하는방법 |
| US6184087B1 (en) * | 1998-03-23 | 2001-02-06 | Shye-Lin Wu | Method for forming high density nonvolatile memories with high capacitive-coupling ratio |
| US6221715B1 (en) * | 1998-07-28 | 2001-04-24 | Winbond Electronics Corporation | Method of making polysilicon self-aligned to field isolation oxide |
| US6204142B1 (en) * | 1998-08-24 | 2001-03-20 | Micron Technology, Inc. | Methods to form electronic devices |
| JP4237344B2 (ja) * | 1998-09-29 | 2009-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6323085B1 (en) * | 1999-04-05 | 2001-11-27 | Micron Technology, Inc. | High coupling split-gate transistor and method for its formation |
| TW428217B (en) * | 1999-09-08 | 2001-04-01 | United Microelectronics Corp | Method for fabricating a non-volatile memory cell |
| US6352895B1 (en) * | 2000-03-15 | 2002-03-05 | International Business Machines Corporation | Method of forming merged self-aligned source and ONO capacitor for split gate non-volatile memory |
| KR100439025B1 (ko) * | 2001-01-18 | 2004-07-03 | 삼성전자주식회사 | 플래쉬 메모리의 부유 전극의 형성 방법 |
| US6791142B2 (en) * | 2001-04-30 | 2004-09-14 | Vanguard International Semiconductor Co. | Stacked-gate flash memory and the method of making the same |
| US6355539B1 (en) * | 2001-05-07 | 2002-03-12 | Macronix International Co., Ltd. | Method for forming shallow trench isolation |
| US6391722B1 (en) * | 2001-07-13 | 2002-05-21 | Vanguard International Semiconductor Corporation | Method of making nonvolatile memory having high capacitive coupling ratio |
| US20040152260A1 (en) * | 2001-09-07 | 2004-08-05 | Peter Rabkin | Non-volatile memory cell with non-uniform surface floating gate and control gate |
| US6559008B2 (en) * | 2001-10-04 | 2003-05-06 | Hynix Semiconductor America, Inc. | Non-volatile memory cells with selectively formed floating gate |
| KR100426485B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| KR100452037B1 (ko) * | 2002-07-18 | 2004-10-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 및 그 소자 |
| US6649472B1 (en) * | 2002-08-02 | 2003-11-18 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing a flash memory cell with high programming efficiency by coupling from floating gate to sidewall |
| US6743675B2 (en) * | 2002-10-01 | 2004-06-01 | Mosel Vitelic, Inc. | Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component |
-
2002
- 2002-12-23 KR KR10-2002-0082547A patent/KR100520681B1/ko not_active IP Right Cessation
-
2003
- 2003-07-10 US US10/616,508 patent/US6955957B2/en not_active Expired - Fee Related
- 2003-08-27 JP JP2003209082A patent/JP4592262B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04208572A (ja) * | 1990-11-30 | 1992-07-30 | Nec Corp | 半導体記憶装置の製造方法 |
| JPH0864700A (ja) * | 1994-08-19 | 1996-03-08 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2001284556A (ja) * | 2000-03-31 | 2001-10-12 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2002110827A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040152251A1 (en) | 2004-08-05 |
| KR20040056432A (ko) | 2004-07-01 |
| JP2004207680A (ja) | 2004-07-22 |
| KR100520681B1 (ko) | 2005-10-11 |
| US6955957B2 (en) | 2005-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989977A (en) | Shallow trench isolation process | |
| JP4592262B2 (ja) | フラッシュメモリ素子のフローティングゲート形成方法 | |
| JP4037597B2 (ja) | トレンチ素子分離方法 | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR100665397B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR101024335B1 (ko) | 반도체 소자의 소자 분리막 형성방법 및 이를 이용한게이트 산화막 형성방법 | |
| US7622360B2 (en) | Shallow trench isolation region in semiconductor device and method of manufacture | |
| KR100632034B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100652288B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100829375B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| TW492072B (en) | Method to produce a planar mask at a topology-containing surface | |
| KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100942077B1 (ko) | 반도체 소자의 제조방법 | |
| KR100922074B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100499409B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100657787B1 (ko) | 반도체 장치의 제조 방법 | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100575080B1 (ko) | 소자 분리막 형성 방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030057886A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR19990055757A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050002248A (ko) | 플래시 메모리 소자의 플로팅 게이트 형성 방법 | |
| KR20050010237A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20040054144A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20020086099A (ko) | 반도체 소자 분리를 위한 트렌치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |