TW559985B - Method for forming isolation layer of semiconductor device - Google Patents

Method for forming isolation layer of semiconductor device Download PDF

Info

Publication number
TW559985B
TW559985B TW090128156A TW90128156A TW559985B TW 559985 B TW559985 B TW 559985B TW 090128156 A TW090128156 A TW 090128156A TW 90128156 A TW90128156 A TW 90128156A TW 559985 B TW559985 B TW 559985B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
patent application
trench
item
Prior art date
Application number
TW090128156A
Other languages
English (en)
Inventor
Chang-Gyu Kim
Wan-Shick Kim
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Application granted granted Critical
Publication of TW559985B publication Critical patent/TW559985B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

559985 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 【發明所屬之技術領域】 本發明係關於半導體裝置之製造方法;更詳 細而言,係關於在製造用來將多數元件之間隔離 以避免產生短路所使用的淺渠溝隔離膜(STI : shallow trench)時,所應用的半導體裝置之元件 隔離膜形成方法。 一般而言,在半導體裝置(亦即半導體元件) 中,由電晶體、電容器等的單位元件所組成的電 路胞(c e 11 ),係對應半導體元件的容量,在有限的 面積内,被集積多數個(例如數千〜數十億等); 這些電路胞,由於要相互獨立地動作,所以需要 作成互相分離(隔離),以避免產生短路。 因此,作為隔離這些電路胞以避免產生短路 的方案,已知有:使石夕基板產生凹槽(recess), 然後使場氧化層成長之矽部分氧化方法(區域氧 化法,Local Oxidation of Silicon : LOCOS);以 及將晶圓往垂直方向蝕刻後,將絕緣物質填入之 渠溝隔離(trench isolation)方法。 這些方法中,LOCOS方法,由於係將氮化膜 作為罩幕,來使矽基板本身熱氧化,所以具有: 製程較簡單且氧化膜的元件應力的問題較少,所 生成的氧化膜品質佳的優點。 但是,前述LOCOS方法,由於元件隔離區域 所佔的面積大,不但使微細化受到限制,也會有 請, 先‘ 閱 讀- 背· 面 之 注 t 事 項
訂 # 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -5- 559985 A7 經濟部智慧財產局員工消費合作社印製 ___B7 _五、發明說明(2 ) 發生「鳥嘴」 (bird’s beak)的問題點。 另一方面,渠溝隔離方法,係利用反應性離 子钱刻(reactive ion etching ; RIE)或電漿姓刻之 乾式蝕刻技術,作成狹小且深(高深寬比)的渠 溝,由於利用將絕緣物質膜填入其内部的方法, 在矽基板内作成渠溝後,將絕緣物質填入,所以 不會有與「烏嘴」相關連的問題。 又,已填入絕緣物質膜的渠溝,由於使其表 面平坦,所以元件隔離區域所佔的面積變小,將 有利於微細化。 如此,從元件主動區域的確保方面而言是較 佳的淺渠溝隔離方法,從接合漏電流方面來看, 與L Ο C Ο S方法相比,也具有較佳的特性。 利用此種渠溝隔離方法來形成元件間的隔離 區域之習知技術,簡要地說明如下。 根據習知技術之半導體元件的渠溝隔離方 法,雖然未加以圖示出來,係使矽基板熱氧化, 使墊氧化膜成長,然後藉由化學氣相蒸鍍法,蒸 鍍氮化膜。 接著’在已形成前述塾氧化膜和氮化膜之石夕 基板的整個面上,塗佈感光膜,然後利用已形成 渠溝圖案的光罩,進行曝光顯影,而形成用來形 成渠溝用的感光膜圖案。 接著,將前述感光膜作為罩幕,藉由乾式蝕 (請先閱讀背面之主意事項再填寫本頁) _裝---- · I 1 >一-° 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -6- 經濟部智慧財產局員工消費合作社印製 559985 A7 B7 五、發明說明(3 ) 刻,蝕刻除去顯露出來的氮化膜和墊氧化膜之 後,將顯露出來的矽基板,蝕刻一定的深度,在 元件隔離區域形成渠溝。 然後,除去感光膜圖案,洗淨前述矽基板之 後’為了增強渠溝的元件隔離特性,將氮化膜作 為罩幕,使矽基板熱氧化,在渠溝的内壁上,成 長氧化膜。 接著,藉由化學氣相蒸鍍法,在矽基板整個 面上,蒸鍍由渠溝填入物質所組成的絕緣物質 膜’將渠溝完全地填滿,當必要時,進行退火, 使已填入渠溝内的絕緣物質膜高密度化。 然後,藉由化學機械研磨,使絕緣物質膜.的 上部與氮化膜的上部平行地平坦化,然後藉由進 行濕式蝕刻或是乾式蝕刻,除去氮化膜或是墊氧 化膜,完成用來隔離半導體元件之淺渠溝,於是 半導體的電路胞之間被隔離,不會發生短路。 另一方面,如前所述,在淺渠溝形成方法中, CMP製程係隨著半導體集積度的增加,為了確保 光的範圍,使配線長度最小化,而基本地實行之 平坦化製程的一實施形態。 在前述平坦化製程中,有 BPSG平坦化熱處 理(re flow)、鋁平坦化熱處理、SOG或是回蝕、 CMP製程等,特別是利用CMP製程的製程,對 於利用平坦化熱處理製程或是回蝕(etch back)所 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -7- (請先閱讀背面之江意事項再填寫本頁) 裝--------訂---- 559985 A7 經濟部智慧財產局員工消費合作社印製 _._B7_五、發明說明(4 ) 無法達成之廣區域的整體平坦化以及低溫平坦 化,能夠利用CMP製程加以實現,所以目前被應 用成為裝置之主要的平坦化技術。 此種CMP製程,由於係利用研漿和研磨墊的 摩擦力,以物理化學的方式,加工位於研漿内之 晶圓的表面,所以會由於存在於研漿内的研磨劑 結塊或是較大的粒子,造成在晶圓表面(例如絕 緣物質膜層)上,發生劃痕(s c r a t c h)之問題。 又’由於研磨塾或是襯塾膜(backing film)的 消耗或變形等,造成消耗品的不均勻性,由於製 程調整非常困難,所以也會有再現性差的問題。 而且,就研漿的情況來說,其粒子分布,受 到保管方法或是與超純水之間的混合過程、或是 與其他化學成分混合的過程、甚至是從貯存槽搬 送至研磨裝置為止的配管以及流速等,很大的影 響,所以會有粒子間的分散不安定的問題。 此種問題,將促進研漿粒子的結塊化(例如 結成以上),而在研磨製程中,由於此研磨 劑的結塊,在晶圓的表面上將會發生劃痕。 又,在研磨墊調節器中,係使用鑽石粒子, 當採用此種粒子時,在晶圓表面上,將會發生大 的劃痕。 在前述CMP製程中所產生的劃痕,在接著的 後續製程亦即洗淨製程中,由於會有更加擴大的 (請€閱讀背面之沒意事項再填寫本頁) ---- 訂---- # 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -8 - 經濟部智慧財產局員工消費合作社印製 559985 A7 B7 五、發明說明(5 ) 傾向,所以此點將造成半導體元件之可靠度以及 良率降低的重要原因。 另一方面,在CMP製程的情況中,由於研磨 速度係對應研磨枚數和時間而相異,製程的容許 範圍(m a r g i η )小,所以需要用來確認製程安定性 之試樣晶圓作業。 當進行此種試樣製程之時,進而需要仿真晶 圓(dummy wafer)製程處理,隨著此製程,必須監 控先行處理結果,而會有設備利用率顯著降低的 問題。 又,當CMP製程中的研除量少,由於在氮化 膜頂面上存在氧化膜,所以無法除去;而當研除 量過多時,會有··元件隔離區域發生損傷、或是 由於凹狀扭曲研磨(dishing),淺渠溝隔離膜的輪 廓(profile)變差的問題。 【發明所欲解決之課題】 因此,本發明為了解決習知技術的諸問題點 而發明出來,其目的為提供一種半導體裝置之元 件隔離膜形成方法,使CMP製程最短化,進行2 次濕式蝕刻製程,便能夠除去CMP製程的損傷。 【解決課題所用的手段】 為了達成前述目的,本發明的半導體裝置之 元件隔離膜形成方法,其特徵為包含: 本紙張尺度適用中國國家標準(CNSM4規格(210 X 297公釐) -9- -------------------^--------- • - (請先閱讀背面之注意事項再填寫本頁) 559985 A7 B7 五、發明說明(6 ) 提供矽基板的階段; 在前述矽基板内,形成渠溝區域的階段; 請 先. 閱 讀 背- & 之 注 意 事 項 再 填 寫 本 頁 在包含前述渠溝區域的矽基板上,形成絕緣 物質膜,將絕膜物質填入前述渠溝區域内的階 段; 在包含前述絕緣物質膜之矽基板的頂面上, 形成頂蓋層的階段; 以使前述絕緣物質膜露出的時點為終止點, 選擇地除去前述頂蓋層的一部份,使前述絕緣物 質膜的頂面露出的階段; 進行第1濕式蝕刻製程,除去前述頂面露出 來的絕緣物質膜的階段;以及 進行第2濕式蝕刻製程,除去前述殘留的頂 蓋層的階段。 又,根據本發明的半導體裝置之元件隔離膜 形成方法,其特徵為包含: 提供矽基板的階段; 經濟部智慧財產局員工消費合作社印製 在前述矽基板上,形成墊氧化膜和氮化膜的 階段; 選擇地除去前述墊氧化膜和氮化膜以及矽基 板的一部份,形成渠溝區域的階段; 在包含前述渠溝區域的氮化矽膜上,形成絕 緣物質膜,將絕膜物質填入前述渠溝區域内的階 段; -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公坌) 559985 A7 B7 五、發明說明(7 ) 在包含前述絕緣物質膜之全體構造的頂面 上,形成犧牲膜的階段; (請Tt-閱讀背面之注意事項再填寫本頁) 以使前述絕緣物質膜露出的時點為終止點, 選擇地除去前述犧牲膜的一部份,使前述絕緣物 質膜的頂面露出的階段; 進行第1濕式姓刻製程,除去在前述渠溝區 域以外的區域上露出來的絕緣物質膜的階段; 進行第2濕式蝕刻製程,除去前述犧牲膜全 部和前述氮化膜的階段;以及 除去前述墊氧化膜的階段。 【本發明之實施形態的說明】 以下,參照圖面來詳細地說明本發明之理想 的實施形態。 第1圖〜第7圖係用來說明根據本發明之理 想實施形態的半導體裝置之元件隔離膜形成方 法的製程剖面圖。 經濟部智慧財產局員工消費合作社印製 根據本發明之理想實施形態的半導體裝置之 元件隔離膜形成方法,如第1圖所示,在要形成 用來隔離各元件之渠溝的矽基板 11上,依序地 藉由熱氧化製程形成數十至數百 A的墊氧化膜 13、以及藉由CVD方法形成數百A的氮化矽膜 15 〇 接著,經由微影製程,在前述墊氧化膜13和 氮化矽膜1 5上,形成所要的圖案(未圖示),將 -11- 本紙張尺度適用中國國家標準(CNSM4瑪挣(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 559985 A7 B7 五、發明說明(8) 此圖案作為罩幕》選擇地除去前述前述塾氧化膜 1 3、氮化矽膜1 5以及矽基板1 1的一部份,在前 述矽基板11内,形成渠溝區域17。此時,為了 形成前述渠溝區域17,可以利用光阻罩幕(Photo Resist Mask)、或是在氮化矽膜上形成氧化膜金 屬遮光罩(hard mask),來形成渠溝。 然後,雖然未加以圖示出來,實行任意圖案 (未圖示)的剝除製程、矽基板的洗淨製程以及 側壁氧化製程。 接著,如第2圖所示,將絕緣物質膜19填入 包含前述渠溝區域17之氮化矽膜15上。此時, 絕緣物質膜能夠使用HDP(High Density Plasma) U S G膜等,充填入渠溝區域1 7内的部分,必須 形成不超過氮化矽膜15的高度。 此時,前述渠溝區域1 7内的絕緣物質膜1 9, 係蒸鍍成比氮化矽膜1 5和墊氧化膜1 3的邊界線 高,而比氣化石夕膜1 5的表面低。 又,主動區域上的絕緣物質膜1 9部分,除了 氮化矽膜1 5的邊緣以外,蒸鍍在矽基板1 1的整 個面上。 另一方面,當藉由HDPCVD來形成絕緣物質 膜 1 9時,由於蒸鍍和蝕刻製程同時地進行,所 以具有··在縱橫尺寸比高的階梯高度差部分,有 效地填溝的特性。亦即,在圖案上段側面,薄膜 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -12- -----------^--------^--------- (請f閱讀背面之;i意事項再填寫本頁) 559985 A7 經濟部智慧財產局員工消費合作社印製 _B7_五、發明說明(9 ) 蒸鍍速度非常慢。因此,絕緣物質膜在較狹的主 動區域的上部,被緩慢地蒸鍍,而在較寬的主動 區域的上部,快速地蒸鍍。 接著,如第3圖所示,在包含前述絕緣物質 膜 19之全體構造的頂面上,利用電漿增強化學 氣相蒸鍍(Plasma enhanced CVD; PECVD)、或是 低壓化學氣相蒸鍍(Low Pressure CVD; LPCVD) 方法,為了進行選擇地濕式蝕刻,而蒸鍍由氮化 膜所組成的犧牲膜21。 然後,如第4圖所示,將使已形成於前述犧 牲膜2 1下部的絕緣物質膜1 9露出來的時點,作 為終止點,來實行除去一部份犧牲膜21的CMP 製程。 此時,為了進行研除(polishing)而使用軟研 磨墊時,藉由軟研磨墊的變形,不僅研磨較寬且 高的圖案上部的犧牲膜21,也進行研磨較狹的圖 案上部的犧牲膜21。 又,使用硬研磨墊,即使未完全地除去在第 3圖中之較狹且低的圖案上部的犧牲膜21,在以 後的第2濕式蝕刻製程中,也將被除去。而且, 在CMP製程中所產生之絕緣物質膜19或氮化矽 膜1 5上的劃痕,也將在以後的第1或第2濕式 蝕刻製程中被除去。 接著,如第5圖所示,在進行CMP製程之後, (請f閲t*t面之注意事項再填寫本頁) ^--------^---- # 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -13- 經濟部智慧財產局員工消費合作社印製 559985 Α7 Β7 五、發明說明(10) 進行第1濕式蝕刻製程,除去主動區域上部的絕 緣物質膜1 9。此時,在第1蝕刻製程中所使用的 蝕刻劑,係使用如 DHF(Diluted HF)般的對氮化 物的選擇比高,而能夠除去氧化物的物質。 又,由於有作為頂蓋層使用的犧牲膜21,即 使濕式蝕刻時間持續很久,也能夠對渠溝區域1 7 内的絕緣物質膜1 9沒有影響。 然後,如第6圖所示,利用對氧化物的選擇 比高,例如例如填酸等的蝕刻劑,進行第2濕式 蝕刻製程,完全地除去前述氮化矽膜15。此時, 在第 3圖中的較狹且低的圖案的上部,在 CMP 製程中,其利用硬研磨墊尚未被除去之犧牲膜 2 1,將完全地被除去,而犧牲膜 2 1下部的絕緣 物質膜19也一起剝落而被除去。 如此,藉由第1濕式蝕刻製程以及第2濕式 蝕刻製程,能夠完全除去在CMP製程中所產生的 損傷例如劃痕、以及不均勻等。 接著,最後,在利用磷酸所進行的第2濕式 蝕刻製程以後,以對氮化膜的選擇比較高的DHF 作為蝕刻劑,調整渠溝區域 1 7内之氧化物的高 度,然後經由反應性離子蝕刻的方法,除去墊氧 化膜β 【發明之效果】 如以上所述,若根據本發明,利用CMP製程 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公坌) -14- (請·先閱讀f-面之;i意事項再填寫本頁) 裝----- tr---------#.

Claims (1)

  1. 559985 ABCD 2 第 案 Μϋ 00 修正丨 補充丨 申請專利範圍 ι· 一種形成一半導體裝置之絕緣層的方法,其至少包含·· 提供一已定義一主動區域及一場氧化區之矽基板; 形成一渠溝於該矽基板之該場氧化區内; 形成一絕緣層於包含該渠溝的該矽基板上,藉以將 該絕緣層填入該渠溝中; 形成一頂蓋層於包含該絕緣層之矽基板的頂面; 利用化學機械研磨以選擇性移除該頂蓋層,以使該 主動區域内之該#緣層的上方部分露出,其中該上方部分 暴露出之時點係為該選擇性移除的終止點; 進行一第一濕式蝕刻製程,以除去該主動區域内所 暴露之該絕緣層;以及 進行一第二濕式蚀刻·叙程,以除去該殘留的頂蓋 層’以藉殘留於該溝渠中的該絕緣層而形成該絕緣層。 2·如申請專利範圍第1項所述之方法,其中該絕緣層具有 一填於該場氧化區該溝渠内之第一部份,以及一形成於 該矽基板上該主動區域内的第二部分,且其中該第一部 份與該第二部分係為物理上的分離形態。 3. 如申請專利範圍第i項所述之方法,其中該絕緣層包括 一高密度電漿未摻雜之矽玻璃(HDP-USG)層。 4. 如申請專利範圍第丨項所述之方法,其中該絕緣層係沉 積於該主動區域相當寬的部分至—高度,且同樣沉積於 .......ώΜ: (請先閲讀背面之注意事項再填寫本頁) 訂· 經濟部智慧財產局員工消费合作社印製
    559985 A8 B8 C8 D8 ^ ? /Γ
    申請專利範圍 該主動區域相當狹小的部分至一較小高度 5·如申請專利範圍第4項所述之方法,其中選擇性移除該 頂蓋層的步驟包括於該絕緣層上移除該頂蓋層至一高 度。 6.如申請專利範圍冑1項所述之方法,其#該頂蓋層係利 用氮化物,藉申電漿增強化學氣相蒸鍍(pECVD)或是低 壓化學氣相蒸鍍(LPCVD)方法沉積而得。 7·—種形成一半導體裝置之絕緣層的方法,其至少包含: 提供一具有一主動區域以及_場氧化區之矽基板; 連續地於該矽基板上形成一墊氧化層及一蝕刻終止 層; 選擇地除去該蝕刻終止層、該墊氧化層以及該矽基 板之上方部分以於該矽基板上形成一溝渠以定義該場氧 化區; 於該蚀刻終止層及該溝渠區上形成一絕緣層,並將 該絕緣層填入該溝渠; 於包含該絕緣層之整體構造上形成一犧牲層; 利用化學機械研磨以選擇性移除該犧牲層,以使該 主動區域内之該絕緣層的上方部分露出,其中該上方部分 暴露出之時點係為該選擇性移除的終止點; 進行一第一濕式钮刻製程,以除去該主動區域中之 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) (請先閲讀背面之注意事項再填寫本頁)
    經濟部智慧財產局貝工消费合作社印製 -17- 559985 8888 ABCD
    申請專利範圍 絕緣層; 進行一第二濕式蝕刻製程’以除去所有犧牲層及該 (請先閲讀背面之注意事項再填寫本頁) 钮刻終止層;以及 .除去該墊氧化層,以藉殘留於該溝渠中的該絕緣層 而形成該絕緣層。 8·如申請專利範圍第7項所述之方法,其中該蝕刻終止層 包含一氮化矽層或一多晶矽層。 9·如申請專利範圍第7項所述之方法,其中該絕緣層包括 一高密度電漿未摻雜之矽玻璃(HDP-USG)層。 10·如申請專利範圍第7項所述之方法,其中該絕緣層係 沉積於該主動區域相當寬的部分至一高度,且同樣沉 積於該主動區域相當狹小的部分至一較小高度。 經濟部智慧財產局貝工消费合作社印製 11·如申請專利範圍第10項所述之方法,其中該選擇性移 除該犧牲層的步驟包括於該絕緣層上移除該犧牲層至 一高度。 · 12·如申請專利範圍第11項所述之方法,其中該選擇性移 除該犧牲層的步驟更包括於該絕緣層上移除該犧牲層 至一較小高度。 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 559985 _ 補充、申請專利範圍 13·如申請專利範圍第u項所述之方法,其中該犧牲層下 未被該化學機械研磨移除之絕緣層係於該第二濕式蝕 刻中剝除。 14·如申請專利範圍第7項所述之方法,其中該犧牲層係 .利用氮化物,藉由電漿增強化學氣相蒸鍍(pEC VD)或 是低壓化學氣相蒸鍍(LPCVD)方法沉積而得。 15·如申請專利範圍第7項所述之方法,其中該第一濕式 蝕刻係利用一包括稀釋氟化氫(DHF)之蝕刻劑進行,其 中該蝕刻劑對氮化物具高度之選擇性。 16.如申請專利範圍第7項所述的方法,其中該第二濕式 蚀刻係利用一對氧化物具高選擇·比之構酸來進行。 17·如申請專利範圍第7項所述的方法,其中於該第二濕 式蝕刻進行後,更進一步執行一第三濕式蝕刻以調整留 在該溝渠之該絕緣層的高度,此步驟係藉由一對氮化物 具高選擇比之蝕刻劑來進行。 · (請先閲讀背面之注意事項再填寫本頁) 訂· §. 經濟部智慧財產局员工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) -19-
TW090128156A 2001-01-12 2001-11-13 Method for forming isolation layer of semiconductor device TW559985B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010001847A KR20020060815A (ko) 2001-01-12 2001-01-12 반도체 소자의 얕은 트렌치 분리 형성 방법

Publications (1)

Publication Number Publication Date
TW559985B true TW559985B (en) 2003-11-01

Family

ID=19704563

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090128156A TW559985B (en) 2001-01-12 2001-11-13 Method for forming isolation layer of semiconductor device

Country Status (4)

Country Link
US (1) US20020094659A1 (zh)
JP (1) JP2002252279A (zh)
KR (1) KR20020060815A (zh)
TW (1) TW559985B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526575B1 (ko) * 2003-12-11 2005-11-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2005203394A (ja) 2004-01-13 2005-07-28 Nec Electronics Corp 半導体装置の製造方法
KR20080062022A (ko) * 2006-12-29 2008-07-03 동부일렉트로닉스 주식회사 플래쉬 기억 소자의 형성 방법
JP2009123890A (ja) 2007-11-14 2009-06-04 Sharp Corp 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224700B1 (ko) * 1997-04-30 1999-10-15 윤종용 반도체장치의 소자분리방법
JPH11260772A (ja) * 1998-03-10 1999-09-24 Hitachi Ltd 表面平坦化法
US6057210A (en) * 1998-04-21 2000-05-02 Vanguard International Semiconductor Corporation Method of making a shallow trench isolation for ULSI formation via in-direct CMP process
TW379406B (en) * 1998-04-27 2000-01-11 United Microelectronics Corp Shallow trench isolation method
JP2000091420A (ja) * 1998-05-11 2000-03-31 Sony Corp 半導体装置の製造方法
JP2000021827A (ja) * 1998-07-03 2000-01-21 Sony Corp 半導体装置の製造方法
JP2000164690A (ja) * 1998-11-25 2000-06-16 Mitsubishi Electric Corp 半導体装置の製造方法
US6048775A (en) * 1999-05-24 2000-04-11 Vanguard International Semiconductor Corporation Method to make shallow trench isolation structure by HDP-CVD and chemical mechanical polish processes
JP3558571B2 (ja) * 1999-12-17 2004-08-25 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020060815A (ko) 2002-07-19
JP2002252279A (ja) 2002-09-06
US20020094659A1 (en) 2002-07-18

Similar Documents

Publication Publication Date Title
TW322619B (en) The method for forming trench isolation
US6057210A (en) Method of making a shallow trench isolation for ULSI formation via in-direct CMP process
US6159822A (en) Self-planarized shallow trench isolation
JPH0217637A (ja) 高度に平面化された集積回路構造を作るための方法
JP2001196450A (ja) Y字形の素子分離膜を持つ半導体素子およびディボット発生を防止し工程が簡単な素子分離膜の製造法
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
JP4592262B2 (ja) フラッシュメモリ素子のフローティングゲート形成方法
KR100374301B1 (ko) 섀로우 트랜치 분리막 제조 방법
CN111354675B (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
TW559985B (en) Method for forming isolation layer of semiconductor device
US6352928B2 (en) Method of forming trench isolation
KR19980085035A (ko) 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
JP2000036533A (ja) 半導体装置の製造方法
KR100444311B1 (ko) 반도체소자의소자분리막제조방법
KR100567070B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100894791B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US20040009674A1 (en) Method for forming a filling film and method for forming shallow trench isolation of a semiconductor device using the same
US20010053583A1 (en) Shallow trench isolation formation process using a sacrificial layer
KR100455094B1 (ko) 반도체 소자의 소자 분리막 형성 방법
TW415016B (en) Manufacture of shallow trench isolation
KR101161661B1 (ko) 반도체 소자의 소자분리막 형성방법
TW462109B (en) Method of forming shallow trench isolation having smooth profile
CN115841984A (zh) 一种浅沟槽隔离结构的形成方法
TW413888B (en) Manufacturing method of shallow trench isolation

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees