JP2015230928A5 - - Google Patents

Claims (17)

1. 半導体装置の製造方法であって、
   第１部分および第２部分を有し、前記第１部分および前記第２部分のそれぞれの上に複数の開口を有する第１部材が設けられたウエハを準備する工程と、
   前記第１部材の上に、前記複数の開口のそれぞれの中を埋め込む第２部材を形成する工程と、
   前記第２部材を部分的に除去する工程と、
   前記部分的に除去する工程の後に前記第２部材を平坦化する工程と、を有し、
   前記第１部分は第１領域および第２領域を有し、前記複数の開口は前記第１領域に前記第２領域よりも高い密度で配置されており、前記第２部分は第３領域および第４領域を有し、前記複数の開口は前記第３領域に前記第４領域よりも高い密度で配置されており、
   前記部分的に除去する工程は、
   前記第３領域において前記第２部材を覆うレジストパターンをマスクとして用いて、前記第４領域において前記第２部材の一部を除去する第１の除去工程と、
   前記第１領域において前記第２部材を覆うレジストパターンをマスクとして用いて、前記第２領域において前記第２部材の一部を除去する第２の除去工程と有し、
   前記部分的に除去する工程では、前記第２領域における前記第２部材の第１除去量と、前記第４領域における前記第２部材の第２除去量と、が異なることを特徴とする半導体装置の製造方法。
2. 前記第１の除去工程では、前記第１領域において前記第２部材を覆うレジストパターンをマスクとして用いて、前記第２領域において前記第２部材の一部を除去することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第２の除去工程では、レジストパターンが前記第３領域および前記第４領域において前記第２部材を覆うことを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記第２領域において、前記第２の除去工程で除去される前記第２部材の前記一部は、前記第１の除去工程で除去された前記第２部材の前記一部と前記第１部材との間に位置する、請求項２または３に記載の半導体装置の製造方法。
5. 第１の除去工程および前記第２の除去工程の一方での、前記第２領域における前記第２部材の除去量は、前記第２除去量に相当することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
6. 第１の除去工程および前記第２の除去工程の他方での、前記第２領域における前記第２部材の除去量は、前記第１除去量と前記第２除去量の差に相当することを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記第２の除去工程は前記第１の除去工程の後に行われる、請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
8. 半導体装置の製造方法であって、
   第１部分および第２部分を有し、前記第１部分および前記第２部分のそれぞれの上に複数の開口を有する第１部材が設けられたウエハを準備する工程と、
   前記第１部材の上に、前記複数の開口のそれぞれの中を埋め込む第２部材を形成する工程と、
   前記第２部材を部分的に除去する工程と、
   前記部分的に除去する工程の後に前記第２部材を平坦化する工程と、を有し、
   前記第１部分は第１領域および第２領域を有し、前記複数の開口は前記第１領域に前記第２領域よりも高い密度で配置されており、前記第２部分は第３領域および第４領域を有し、前記複数の開口は前記第３領域に前記第４領域よりも高い密度で配置されており、
   前記部分的に除去する工程は、
   前記第２領域にて第１の膜厚を有し、前記第１領域にて前記第１の膜厚よりも大きい膜厚を有する第１レジストパターンと、前記第４領域にて第２の膜厚を有し、前記第３領域にて前記第２の膜厚よりも大きい膜厚を有する第２レジストパターンと、の形成と、
   前記第２部材のうち、前記第２領域にて前記第１レジストパターンの下に位置する部分と、前記第４領域にて前記第２レジストパターンの下に位置する部分と、の除去と、
   を含み、
   前記部分的に除去する工程において、前記第１の膜厚が前記第２の膜厚と異なり、前記第２領域に位置する前記第２部材の第１除去量と、前記第４領域に位置する前記第２部材の第２除去量と、が異なることを特徴とする半導体装置の製造方法。
9. 前記部分的に除去する工程では、
   前記第２部材の上にフォトレジスト膜を形成し、
   前記フォトレジスト膜を露光し、
   前記フォトレジスト膜の現像によって、前記フォトレジスト膜から前記第１レジストパターンおよび前記第２レジストパターンを形成することを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記第１部材は、複数の配線層を互いに絶縁するための複数の層間絶縁膜を含んで構成され、前記複数の開口の各々は、前記複数の層間絶縁膜の少なくとも１つの層間絶縁膜を貫通することを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。
11. 前記第１領域および前記第３領域には複数の光電変換素子が設けられており、前記第２領域および前記第４領域には前記光電変換素子からの信号を処理するための回路が設けられており、前記複数の開口は前記複数の光電変換素子に対応して設けられており、
    前記第２部材が前記少なくとも１つの層間絶縁膜と共に光導波路を構成することを特徴とする請求項１０に記載の半導体装置の製造方法。
12. 前記第２部分は前記第１部分よりも前記ウエハの外側に位置することを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置の製造方法。
13. 前記第１除去量は、前記第２除去量よりも多いことを特徴とする請求項１２に記載の半導体装置の製造方法。
14. 前記ウエハをダイシングして複数のチップに分割する工程を有し、
    前記複数のチップの或る１つが前記第１領域および前記第２領域を有し、前記複数のチップの別の１つが前記第３領域および前記第４領域を有することを特徴とする請求項１乃至１３のいずれか１項に記載の半導体装置の製造方法。
15. 前記部分的に除去する工程と前記第２部材を平坦化する工程との間に、前記第２部材の上に第２部材を更に形成する工程を有することを特徴とする請求項１乃至１４のいずれか１項に記載の半導体装置の製造方法。
16. 前記部分的に除去する工程は、前記第１部材が露出しないように行われることを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置の製造方法。
17. 前記第２領域および前記第４領域には、前記複数の開口は設けられていないことを特徴とする請求項１乃至１６のいずれか１項に記載の半導体装置の製造方法。