JP2012182427A5 - - Google Patents

Description

本発明の一つの側面に係る半導体装置の製造方法は、第１領域及び第２領域を含む半導体基板と、前記半導体基板の前記第１領域の上、及び前記第２領域の上に配された絶縁体と、を備える半導体装置の製造方法であって、前記絶縁体の前記第１領域の上に配された部分に複数の第１開口を、前記絶縁体の前記第２領域の上に配された部分に複数の第２開口を、単位面積あたりに配される前記第１開口の数よりも単位面積あたりに配される前記第２開口の数が小さくなるように、形成する第１工程と、前記第１工程の後に、前記複数の第１開口の各々の内部、前記絶縁体の前記第１領域の上に配された前記部分の上、及び前記絶縁体の前記第２領域の上に配された前記部分の上に第１部材を形成する第２工程と、前記第１部材のうち前記第２領域の上に配された部分であって、前記絶縁体の上に配された部分の少なくとも一部を除去する第３工程と、前記第３工程の後に、前記第１部材または前記第１部材の上に形成された第２部材を平坦化する第４工程と、を含むことを特徴とする。
本発明の別の側面に係る半導体装置の製造方法は、第１領域及び第２領域を含む半導体基板と、前記半導体基板の前記第１領域の上、及び前記第２領域の上に配された絶縁体と、を備える半導体装置の製造方法であって、前記絶縁体の前記第１領域の上に配された部分に複数の第１開口を、前記絶縁体の前記第２領域の上に配された部分に複数の第２開口を、前記第１領域のうち前記複数の第１開口が配された領域が占める面積の割合より前記第２領域のうち前記複数の第２開口が配された領域が占める面積の割合が小さくなるように、形成する第１工程と、前記第１工程の後に、前記複数の第１開口の各々の内部、前記絶縁体の前記第１領域の上に配された前記部分の上、及び前記絶縁体の前記第２領域の上に配された前記部分の上に第１部材を形成する第２工程と、前記第１部材のうち前記第２領域の上に配された部分であって、前記絶縁体の上に配された部分の少なくとも一部を除去する第３工程と、前記第３工程の後に、前記第１部材または前記第１部材の上に形成された第２部材を平坦化する第４工程と、を含むことを特徴とする。

本発明の別の側面に係る半導体装置の製造方法は、第１領域及び第２領域を含む半導体基板と、前記半導体基板の前記第１領域の上、及び前記第２領域の上に配された絶縁体と、を備える半導体装置の製造方法であって、前記絶縁体の前記第１領域の上に配された部分に複数の第１開口を形成し、前記絶縁体の前記第２領域の上に配された部分には開口を形成しない第１工程と、前記第１工程の後に、前記複数の第１開口の各々の内部、前記絶縁体の前記第１領域の上に配された前記部分の上、及び前記絶縁体の前記第２領域の上に配された前記部分の上に第１部材を形成する第２工程と、前記第１部材のうち前記第２領域の上に配された部分の少なくとも一部を除去する第３工程と、前記第３工程の後に、前記第１部材または前記第１部材の上に形成された第２部材を平坦化する第４工程と、を含むことを特徴とする。

本発明のさらに別の側面に係る半導体装置の製造方法は、複数の光電変換部が配された第１領域、及び前記複数の光電変換部からの信号を処理する回路が配された第２領域を含む半導体基板と、前記半導体基板の前記第１領域の上、及び前記第２領域の上に配された絶縁体と、を備える半導体装置の製造方法であって、前記絶縁体の前記複数の光電変換部の各々と重なる位置に複数の第１開口を形成する第１工程と、前記第１工程の後に、前記複数の第１開口の各々の内部、前記絶縁体の前記第１領域の上に配された前記部分の上、及び前記絶縁体の前記第２領域の上に配された前記部分の上に第１部材を形成する第２工程と、前記第１部材のうち前記第２領域の上に配された部分の少なくとも一部を除去する第３工程と、前記第３工程の後に、前記第１部材または前記第１部材の上に形成された第２部材を平坦化する第４工程と、を含むことを特徴とする。

Claims (14)

1. 第１領域及び第２領域を含む半導体基板と、
   前記半導体基板の前記第１領域の上、及び前記第２領域の上に配された絶縁体と、を備える半導体装置の製造方法であって、
   前記絶縁体の前記第１領域の上に配された部分に複数の第１開口を、前記絶縁体の前記第２領域の上に配された部分に複数の第２開口を、単位面積あたりに配される前記第１開口の数よりも単位面積あたりに配される前記第２開口の数が小さくなるように、形成する第１工程と、
   前記第１工程の後に、前記複数の第１開口の各々の内部、前記絶縁体の前記第１領域の上に配された前記部分の上、及び前記絶縁体の前記第２領域の上に配された前記部分の上に第１部材を形成する第２工程と、
   前記第１部材のうち前記第２領域の上に配された部分であって、前記絶縁体の上に配された部分の少なくとも一部を除去する第３工程と、
   前記第３工程の後に、前記第１部材または前記第１部材の上に形成された第２部材を平坦化する第４工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 第１領域及び第２領域を含む半導体基板と、
   前記半導体基板の前記第１領域の上、及び前記第２領域の上に配された絶縁体と、を備える半導体装置の製造方法であって、
   前記絶縁体の前記第１領域の上に配された部分に複数の第１開口を、前記絶縁体の前記第２領域の上に配された部分に複数の第２開口を、前記第１領域のうち前記複数の第１開口が配された領域が占める面積の割合より前記第２領域のうち前記複数の第２開口が配された領域が占める面積の割合が小さくなるように、形成する第１工程と、
   前記第１工程の後に、前記複数の第１開口の各々の内部、前記絶縁体の前記第１領域の上に配された前記部分の上、及び前記絶縁体の前記第２領域の上に配された前記部分の上に第１部材を形成する第２工程と、
   前記第１部材のうち前記第２領域の上に配された部分であって、前記絶縁体の上に配された部分の少なくとも一部を除去する第３工程と、
   前記第３工程の後に、前記第１部材または前記第１部材の上に形成された第２部材を平坦化する第４工程と、
   を含むことを特徴とする半導体装置の製造方法。
3. 第１領域及び第２領域を含む半導体基板と、
   前記半導体基板の前記第１領域の上、及び前記第２領域の上に配された絶縁体と、を備える半導体装置の製造方法であって、
   前記絶縁体の前記第１領域の上に配された部分に複数の第１開口を形成し、前記絶縁体の前記第２領域の上に配された部分には開口を形成しない第１工程と、
   前記第１工程の後に、前記複数の第１開口の各々の内部、前記絶縁体の前記第１領域の上に配された前記部分の上、及び前記絶縁体の前記第２領域の上に配された前記部分の上に第１部材を形成する第２工程と、
   前記第１部材のうち前記第２領域の上に配された部分の少なくとも一部を除去する第３工程と、
   前記第３工程の後に、前記第１部材または前記第１部材の上に形成された第２部材を平坦化する第４工程と、
   を含むことを特徴とする半導体装置の製造方法。
4. 複数の光電変換部が配された第１領域、及び前記複数の光電変換部からの信号を処理する回路が配された第２領域を含む半導体基板と、
   前記半導体基板の前記第１領域の上、及び前記第２領域の上に配された絶縁体と、を備える半導体装置の製造方法であって、
   前記絶縁体の前記複数の光電変換部の各々と重なる位置に複数の第１開口を形成する第１工程と、
   前記第１工程の後に、前記複数の第１開口の各々の内部、前記絶縁体の前記第１領域の上に配された前記部分の上、及び前記絶縁体の前記第２領域の上に配された前記部分の上に第１部材を形成する第２工程と、
   前記第１部材のうち前記第２領域の上に配された部分の少なくとも一部を除去する第３工程と、
   前記第３工程の後に、前記第１部材または前記第１部材の上に形成された第２部材を平坦化する第４工程と、
   を含むことを特徴とする半導体装置の製造方法。
5. 前記第１工程において、前記絶縁体の前記第２領域に配された部分には開口が形成されないことを特徴とする請求項４に記載の半導体装置の製造方法。
6. 前記第３工程と前記第４工程との間に、前記第１部材の上に前記第２部材を形成する第５工程をさらに含み、
   前記第４工程において、前記第２部材が平坦化されることを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体装置の製造方法。
7. 前記第４工程の後に、前記第１部材の前記第２領域の上に配された部分、及び前記第２部材の前記第２領域の上に配された部分を除去する第６工程をさらに含むことを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記第４工程の後に、前記第２部材の前記第２領域の上に配された部分を除去する第６工程をさらに含むことを特徴とする請求項６に記載の半導体装置の製造方法。
9. 前記第４工程の後に、前記第１部材の上に第２部材を形成する第５工程をさらに含み、
   前記第４工程において前記第１部材が平坦化されることを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体装置の製造方法。
10. 前記第５工程の後に、前記第１部材の前記第２領域の上に配された部分、及び前記第２部材の前記第２領域の上に配された部分を除去する第６工程をさらに含むことを特徴とする請求項９に記載の半導体装置の製造方法。
11. 前記第１部材及び前記第２部材が同じ材料で構成されることを特徴とする請求項６乃至請求項１０のいずれか一項に記載の半導体装置の製造方法。
12. 前記第４工程の後に、前記第１部材の前記第２領域の上に配された部分を除去する第６工程をさらに含むことを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体装置の製造方法。
13. 前記第３工程において、前記第１部材のうち前記第２領域の上に配された前記部分はエッチングによって除去され、
    前記第３工程の後に、前記第１部材のうち前記第２領域の上に配された前記部分の一部が前記絶縁体の上に残ることを特徴とする請求項１乃至請求項１２のいずれか一項に記載の半導体装置の製造方法。
14. 前記絶縁体は複数の絶縁膜から形成され、
    前記複数の第１開口は、前記複数の絶縁膜を貫通していることを特徴とする請求項１乃至請求項１３のいずれか一項に記載の半導体装置の製造方法。