JP2007057846A - 電気光学装置用基板の製造方法、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】 画像表示領域及び周辺領域の段差を低減する。
【解決手段】 層間絶縁膜２４３ａの全面を所定の時間だけＣＭＰ処理し、膜厚ｄ２を有する層間絶縁膜２４３ｂを形成する。ここで、画像表示領域２１０ａ及び周辺領域２１１ａの夫々に配置された素子２０１及び２０９の密度に応じて生じるグローバルな段差を低減するように、例えばＣＭＰ処理を行う処理時間を設定しておく。その後、ＣＭＰ処理された層間絶縁膜２４３ｂの表面をエッチングすることにより、層間絶縁膜２４３ｂの膜厚を調整する。
【選択図】 図２

Description

本発明は、例えば平坦化されるべき層間絶縁膜を有する素子アレイ基板を備えた液晶装置等の電気光学装置に適用される電気光学装置用基板の製造方法、並びにそのような電気光学装置用基板を備えた電気光学装置及び電子機器の技術分野に関する。

この種の電気光学装置では、基板上に、マトリクス状に配列された画素電極及び該電極の各々に接続された薄膜トランジスタ（Thin Film Transistor；以下適宜、「ＴＦＴ」という。）、このＴＦＴの各々に接続され、行及び列方向それぞれに平行に設けられたデータ線及び走査線等を備えることで、いわゆるアクティブマトリクス駆動が可能な電気光学装置が知られている。

これらＴＦＴ、データ線、走査線及び画素電極等は、基板上において積層構造をなして形成されるのが通常である。具体的には、例えば基板の表面に最も近い層にＴＦＴが形成され、このＴＦＴ上に層間絶縁膜を挟んでデータ線が形成され、このデータ線上に別の層間絶縁膜を挟んで画素電極が形成される。これにより、ＴＦＴ等の各種の要素と層間絶縁膜とが交互に積層されることによって積層構造が構築される。この場合、ＴＦＴ、走査線及びデータ線等の夫々は固有の「高さ」を有するため、この固有の高さが積層構造の上層に反映され、積層構造の最表面にＴＦＴ等の配置に応じて局所的な段差が生じる。このような局所的な段差が生じると、例えば配向膜に対するラビング処理が不均一になり、表示画像のコントラストの低下を招く虞がある。

そこで、従来、層間絶縁膜の表面に対してＣＭＰ（Chemical Mechanical Polishing）処理を施して平坦化することによって局所的な段差を全体的に均し、層間絶縁膜の表面を平坦化していた。尚、ＣＭＰ処理とは、一般に、被処理基板と研磨体（パッド）の両者を回転等させながら、それぞれの表面同士を当接させるとともに、該当接部位にシリカ粒等を含んだ研磨液（スラリー）を供給することによって、被処理基板表面を、機械的作用と化学的作用の兼ね合いにより研磨することで、表面を平坦化する技術である。特許文献１は、ＣＭＰ処理によって層間絶縁膜の表面を平坦化することによって画像のコントラスト比を向上させる技術の一例を開示している。また、非特許文献１は、半導体製造プロセスにおいて平坦化処理を行った際に懸念される問題点及びその問題点に対する対処法の一例を述べている。

特開２００４−３５４５０９号公報 半導体プロセスハンドブック（プレスジャーナル／ISBN4-938349-84-1）（p159,160）

しかしながら、上述のＣＭＰ処理を実施する際には以下のような問題点が生じていた。すなわち、基板上においては、ＴＦＴ、走査線、データ線及び画素電極等々のほかに、走査線に走査信号を出力する走査線駆動回路、及びデータ線に画像信号を出力するデータ線駆動回路（以下、まとめて「駆動回路」と呼称することがある。）が形成される。これら走査線駆動回路及びデータ線駆動回路は、具体的には、スイッチング素子たるＴＦＴや各種の回路素子・配線等々からなる。

ここで、駆動回路は、画像表示領域の周辺に位置する周辺領域上、とりわけ画像表示領域に隣接する部分の上に形成されるのが一般的である。この駆動回路を構成する回路素子・配線等々は、画像表示領域に形成されたＴＦＴ、走査線、データ線及び画素電極等に比べて、より密に配置されることが多い。これは、画像表示領域では、光透過域を確保しなければならないため、必然的に画素スイッチング用ＴＦＴ等を疎に配置する必要がある理由による。また、上述の構成を備えた電気光学装置では、更なる小型化が要求されており、これに伴って、基板の面積も縮小化傾向にあるのに対し、画像表示領域の大きさは、より大型化が目指されていることも理由の一つである。つまり、装置全体としては小型化が、画像の大きさ（即ち、画像表示領域の大きさ）としては大型化が目指されているのである。このような傾向からすると、一般的に、画像表示領域における画素スイッチング素子等の形成密度は、より疎に、この画像表示領域の周辺に位置する周辺領域における素子等の密度は、より密にならざるを得ない。

このような密度差が画像表示領域及び周辺領域間で存在する場合に、両領域の双方の上に形成された層間絶縁膜に対してＣＭＰ処理を実施すると、両領域間で積層構造の高さに相違が生じる恐れがある。より具体的には、回路素子等が形成されている周辺領域より相対的に素子が低密度に形成されている画像表示領域の方がＣＭＰ処理によって研磨され易いため、層間絶縁膜の研磨が進むにつれて層間絶縁膜の画像表示領域に重なる部分がその周辺より深く研磨され、“グローバルな段差”が層間絶縁膜の表面に生じてしまう。また、基板を位置決めする際に参照されるオリエンテーションフラットによって研磨が均一に行われない場合もある。

このような“グローバルな段差”が生じた場合、例えばＣＭＰ処理された層間絶縁膜の下層側に形成された導電部が部分的に露出してしまい、層間絶縁膜によって電気的に絶縁すべき部分が絶縁されないことによる絶縁不良が発生する。また、“グローバルな段差”が生じた層間絶縁膜上に、設計通りに多層構造を形成することは困難である。加えて、大局的な段差が生じないように層間絶縁膜をＣＭＰ処理のみによって平坦化し、且つ設計上の狙い膜厚まで膜厚ばらつきをできるだけ低減しながら層間絶縁膜を研磨することは非常に難しい。

特許文献１に記載された技術によれば、層間絶縁膜を平坦化し、且つ所定の膜厚にするための最終段階として層間絶縁膜を研磨することになり、上述の“グローバルな段差”及び“ローカルな段差”を設計上及び製造プロセス上で支障ない水準に抑制し、層間絶縁膜の表面を平坦にすることは困難である。また、画像表示領域にダミーチップ等を配置することは、画像表示領域における光透過量を低下させない観点から見た場合現実的ではない。したがって、非特許文献１に開示された技術によって電気光学装置用基板における層間絶縁膜を平坦化することは難しい。

よって、本発明は上記問題点等に鑑みてなされたものであり、層間絶縁膜の表面に生じるグローバルな段差及び“ローカルな段差”を低減することによって、画像表示領域及びその周辺領域に渡って層間絶縁膜の表面を設計上及び製造プロセス上で支障ない水準にまで平坦化できる電気光学装置用基板の製造方法、電気光学装置及び電子機器を提供することを課題とする。

本発明に係る電気光学装置用基板の製造方法は上記課題を解決するために、基板上における画像表示領域に複数の画素部を形成する第１工程と、前記画像表示領域の周辺に位置する周辺領域に前記複数の画素部を駆動するための周辺回路部を形成する第２工程と、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に層間絶縁膜を形成する第３工程と、前記画像表示領域及び前記周辺領域の夫々の領域における前記画素部及び前記周辺回路部の夫々の密度に応じて前記層間絶縁膜に生じるグローバルな段差を低減するように前記層間絶縁膜を前記一面に渡って研磨する第４工程と、該研磨された層間絶縁膜を前記一面に渡ってエッチングする第５工程とを備える。

本発明に係る電気光学装置用基板では、第２工程において、画像表示領域の周辺に位置する周辺領域に、例えば第１工程において形成された画素部を駆動するためのデータ線駆動回路及び走査線駆動回路等の駆動回路部を周辺回路部として形成する。このような周辺回路部は、例えば画素部に設けられた駆動用ＴＦＴ等の素子の密度に比べて通常高い密度で配置された各種素子で構成される。ここで、“密度”とは、単位面積あたりに、素子
或いは配線が何個或いは何本形成されているかを示す密度である。例えば、画素電極や画
素スイッチング素子等が単位面積当りに何個形成されているか、また単位面積当りに配線
が何本形成されているかを示す密度である。また、“密度”には、画素部及び周辺回路部の形状、より具体的は画素部或いは周辺回路部に含まれる素子及び配線の高さ、平面形状に応じて生じる単位面積当たりに生じる凹凸の個数も含まれる。

第４工程において、画像表示領域及び周辺領域の夫々の領域における画素部及び周辺回路部の夫々の密度に応じて層間絶縁膜に生じるグローバルな段差を低減するように層間絶縁膜を一面に渡って研磨する。ここで、“グローバルな段差”とは、画素部に含まれる素子及び配線、並びに周辺回路部に含まれる素子及び配線の夫々の配設位置に対応して現れる局所的な段差、即ちこれら素子及び配線等のピッチに応じたピッチで層間絶縁膜の表面に現れる段差とは異なり、層間絶縁膜を研磨した際に画像表示領域及び周辺領域における素子及び配線等の密度差に応じて現れる段差を意味する。より具体的には、例えば液晶装置に適用されるＴＦＴアレイ基板等の電気光学装置用基板の場合、画像表示領域に延びる層間絶縁膜の表面の高さが、層間絶縁膜のうち周辺領域に延びる部分の高さより低くなっている状態を意味する。仮に何らの対策も施すことなく層間絶縁膜にＣＭＰ処理等の研磨処理を行うと、層間絶縁膜のうち周辺領域に延びる部分より相対的に研磨されやすい部分、即ち層間絶縁膜のうち画像表示領域に延びる部分の表面は、周辺領域の部分の表面より窪んだ形状となり、“グローバル段差”が生じてしまう。

これに対し、本発明においては、“グローバルな段差”を低減するように層間絶縁膜を一面に渡って研磨する。より具体的には、例えば“グローバルな段差”が設計上及び製造プロセス上で支障ない程度となるように、層間絶縁膜を研磨する研磨時間、研磨パッドの種類、或いはスラリー等の薬液の選定及び供給量等の研磨条件を実験的、経験的或いはシミュレーション的に設定する。

次に、第５工程において、該研磨された層間絶縁膜を前記一面に渡ってエッチングする。エッチング処理は、研磨処理に比べて画像表示領域及び周辺領域の密度差に応じた“グローバルな段差”が層間絶縁膜に生じにくいため、研磨された層間絶縁膜の平坦性を維持しながら層間絶縁膜を薄くできる。加えて、エッチング処理によれば、“グローバルな段差”は生じないため、“グローバルな段差”を低減できる。また、研磨によって膜厚が薄くなった層間絶縁膜を更に研磨することによって画像表示領域に設けられた画素部の一部、例えば画素電極、駆動用ＴＦＴ或いは配線が露出することによる絶縁不良を低減できる。

以上の結果、本発明の電気光学装置用基板の製造方法によれば、研磨処理及びこれに続くエッチング処理により平坦化及び薄膜化された層間絶縁膜上に、多層構造を設計上支障なく形成でき、且つ高品質の画像表示を行うことが可能な電気光学装置用基板を製造できる。

本発明に係る電気光学装置用基板の製造方法の一の態様では、前記第４工程において、前記画素部及び前記周辺回路部の夫々の高さに応じて前記層間絶縁膜の表面に生じたローカルな段差を平坦化するように前記層間絶縁膜を研磨し、且つ前記グローバルな段差が生じない或いは生じていないに等しい程度に、前記層間絶縁膜を研磨する研磨量を設定してもよい。

この態様によれば、ローカルな段差及びグローバルな段差の夫々を完全になくすことができないとしても、これら２種類の段差の夫々を極力低減することによって、層間絶縁膜に生じる段差によって生じる設計上及び製造プロセス上の不具合を総合的に低減できる。ここで、“ローカルな段差”とは、画素部に含まれる素子及び配線、並びに周辺回路部に含まれる素子及び配線の夫々の配設位置に対応して現れる局所的な段差、即ちこれら素子及び配線等のピッチに応じたピッチで層間絶縁膜の表面に現れる段差を意味する。この態様によれば、先ず層間絶縁膜に“グローバルな段差”が生じない或いは生じていないに等しい程度に層間絶縁膜を研磨し、層間絶縁膜を平坦化及び薄膜化する。ここで、“ローカルな段差”は研磨を進めるほど低減されるため、層間絶縁膜は、“グローバルな段差”及び“ローカルな段差”の双方の段差が設計上及び製造プロセス上支障ない程度に極力低減される。ここで、“双方の段差の夫々に起因して電気光学装置用基板に生じる設計上又は製造プロセス上の不具合”とは、例えば“ローカルな段差”による配向膜のラビング不良、“グローバルな段差”に起因する上述の絶縁不良、及び下地となる層間絶縁膜の表面に“グローバルな段差”が生じていることによってその上に形成される多層構造に構造欠陥が生じる不具合を意味する。一般的に、層間絶縁膜を研磨するに従い、“ローカルな段差”が低減され、逆に“グローバルな段差”は増大する傾向にある。したがって、双方の段差の夫々に起因して電気光学装置用基板に生じる設計上又は製造プロセス上の不具合が極力低減されるように、層間絶縁膜を研磨する際の最適な研磨条件、例えば層間絶縁膜の最適な研磨量が実験的、経験的、シミュレーション的に設定される。

本発明に係る電気光学装置用基板の製造方法の他の態様では、前記第３工程において、前記層間絶縁膜の膜厚が所定の膜厚より厚くなるように前記層間絶縁膜を形成し、前記第５工程において、前記所定の膜厚となるように前記研磨された層間絶縁膜の膜厚を調整してもよい。

この態様によれば、一般的にエッチング処理は、研磨処理に比べて除去される層間絶縁膜の膜厚制御性に優れている。したがって、第５工程で層間絶縁膜のエッチングすることによって、所定の膜厚となるように層間絶縁膜の膜厚を精度良く調整できる。尚、第３工程において、層間絶縁膜を所定の膜厚より厚く形成しておくことにより、研磨によって層間絶縁膜の表面を平坦にしつつ、層間絶縁膜の下層側に形成された画素部及び周辺回路部が研磨によって損傷を受けることを低減できる。

本発明に係る電気光学装置用基板の製造方法の他の態様では、前記第５工程において、前記研磨された層間絶縁膜をドライエッチング及びウェットエッチングの少なくとも一方を用いてエッチングしてもよい。

この態様によれば、研磨された層間絶縁膜を一様に膜厚ばらつきを生じさせることなく薄膜化できる。

本発明に係る電気光学装置は上記課題を解決するために、基板と、該基板上における画像表示領域に形成された複数の画素部と、前記画像表示領域の周辺に位置する周辺領域に、前記複数の画素部を駆動するために形成された周辺回路部と、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に形成されており、前記一面に渡って研磨された後に該研磨された研磨面を前記一面に渡ってエッチングされた層間絶縁膜とを備える。

本発明に係る電気光学装置によれば、上述の本発明の電気光学装置用基板の製造方法と同様に、研磨処理及びこれに続くエッチング処理により平坦化及び薄膜化された層間絶縁膜上に、多層構造を設計上支障なく形成でき、且つ高品質の画像表示を行うことが可能な電気光学装置を提供できる。

本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。

本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。

以下、図面を参照しながら本実施形態の電気光学装置用基板の製造方法、電気光学装置及び電子機器の実施形態を説明する。

＜電気光学装置用基板の構成及び製造方法＞
（電気光学装置用基板の全体構成）
先ず、図１乃至図４を参照しながら本実施形態の電気光学装置用基板及びその製造方法を説明する。図１は、電気光学装置用基板２１０の平面構造を模式的に示した平面図である。図２は、電気光学装置用基板の製造方法を示した工程断面図であって、図１のＩＩ−ＩＩ´線断面図に対応する工程断面図である。図３は、本実施形態の電気光学装置用基板の製造方法の比較例を示した工程断面図である。

先ず、図１を参照しながら電気光学装置用基板の平面構造を説明する。図１において、電気光学装置用基板２１０は、画像表示領域２１０ａに形成された画素部２７０、画像表示領域２１０ａの周辺に位置する周辺領域２１１ａに形成された画素回路部２００、及び画素部２７０及び周辺回路部２００を覆う不図示の層間絶縁膜を備えている。

周辺回路部２００は、画素部２７０を駆動するためのＸ−ドライバ回路２００ａ及びＹドライバ回路２００ｂを有している。Ｘ−ドライバ回路２００ａ及びＹドライバ回路２００ｂは、後述するように複数の素子及び配線等で構成されている。

画素部２７０は、画素電極及び画素電極に画像表示用の信号を供給するためのスイッチング用ＴＦＴ等の素子を有している。ここで、周辺回路部２００が有する素子等は、画素部２７０が有する素子等に比べて高いに密度で周辺領域に形成されている。尚、層間絶縁膜の上層側には、半導体素子及び配線等を含む多層構造を形成されるが、本実施形態では、説明の便宜上詳細な説明を省略する。以下では、図１に示すように電気光学装置用基板２１０の面内方向のうちＸ−ドライバ回路２００ａが配置された方向をＸ方向、Ｙ−ドライバ回路２００ｂが配置された方向をＹ方向と定義する。

（電気光学装置用基板の製造方法）
次に、図２及び図３を参照しながら電気光学装置用基板２１０の製造方法を説明する。図２（ａ）に示すように、電気光学装置用基板２１０上における画像表示領域２１０ａに画素部２７０を形成し、画像表示領域２１０ａの周辺に位置する周辺領域２１１ａに周辺回路部２００を形成する。その後、画像表示領域２１０ａ及び周辺領域２１１ａを含む電気光学装置用基板２１０上の一面に膜厚ｄ１を有する層間絶縁膜２４３ａを形成する。この状態で、層間絶縁膜２４３ａはその表面の周辺領域２１１ａに、周辺回路部２００を構成する素子２０１の高さに応じたローカル段差ＬＳ１ａと、画素部２７０に含まれる素子２０９の高さに応じたローカル段差ＬＳ２ａとを有している。ローカル段差ＬＳ１ａは、画像表示領域２１０ａに形成された素子２０９の密度に比べて相対的に高い密度で形成された素子２０１のピッチに応じたピッチで形成されている。ローカル段差ＬＳ２ａは、画像表示領域２１０ａに形成された素子２０９のピッチに応じたピッチで形成されている。

次に、図２（ｂ）に示すように、層間絶縁膜２４３ａの全面を所定の時間だけＣＭＰ処理し、膜厚ｄ２を有する層間絶縁膜２４３ｂを形成する。ここで、画像表示領域２１０ａ及び周辺領域２１１ａの夫々に配置された素子２０１及び２０９の密度に応じて生じるグローバルな段差を低減するように、例えばＣＭＰ処理を行う処理時間を設定しておく。これにより、層間絶縁膜２４３ｂの表面に若干の凹凸を有するローカル段差ＬＳ１ｂ及びＬＳ２ｂが残る。しかしながら、画像表示領域２１０ａに延びる層間絶縁膜２４３ｂの表面の高さが、層間絶縁膜２４３ｂのうち周辺領域２１１ａに延びる部分の高さより低くなる状態を回避できる。言い換えれば、層間絶縁膜２４３ｂのうち周辺領域２１１ａに延びる部分より相対的に研磨されやすい部分、即ち層間絶縁膜２４３ｂのうち画像表示領域２１１ａに延びる部分の表面が周辺領域２１１ａに延びる部分の表面より窪んだ形状となるグローバル段差を低減できる。このように、ローカル段差を極力低減しつつ、且つグローバル段差の発生を低減するためには、例えばグローバル段差が設計上及び製造プロセス上支障ない程度となるように、層間絶縁膜２４３ａを研磨する研磨時間、研磨パッドの種類、或いはスラリー等の薬液の選定及び供給量等の研磨条件を実験的、経験的或いはシミュレーション的に設定すればよい。

ここで、図４を参照しながら本願発明者等が行った実験結果を説明する。図４は、本願発明者等が測定した残段差の測定結果を示すグラフである。本願発明者等は、図１に示した画素部及び周辺回路部が形成された電気光学装置用基板に形成された層間絶縁膜をＣＭＰ処理し、ＣＭＰ処理に伴うグローバル段差及びローカル段差の変化、即ち層間絶縁膜の表面に残る残段差の変化を測定した。尚、ＣＭＰ処理を層間絶縁膜に施す際の初期の膜厚は２５５０ｎｍである。

図４に示すように、層間絶縁膜を形成した際に初期の段階でＸ方向及びＹ方向のグローバル段差は０であり、ローカル段差は１５００ｎｍである。層間絶縁膜に対するＣＭＰ処理が進むにつれて、ローカル段差は減少し、グローバル段差は増大する。ローカル段差がほぼ０になった状態で、グローバル段差は２００ｎｍになる。本実験結果を踏まえた本願発明者等による考察によれば、ＣＭＰ処理前の初期の膜厚が２７００ｎｍになるように層間絶縁膜を形成し、且つ研磨量が１８００ｎｍとなるように層間絶縁膜にＣＭＰ処理を施す場合、層間絶縁膜の残り膜厚を２００乃至６００ｎｍにするＣＭＰ処理の処理条件が、ローカル段差及びグローバル段差の双方を極力低減できる最適条件の一つであると考えている。尚、ＣＭＰ処理の最適条件は、層間絶縁膜の構成材料及び電気光学装置用基板の設計等の各種条件に応じて異なる。したがって、ＣＭＰ処理の最適条件は、実験的、経験的或いはシミュレーション的に各種条件に応じて設定すればよい。即ち、ローカル段差及びグローバル段差の双方の段差を極力低減することによって、層間絶縁膜に生じる段差によって生じる設計上及び製造プロセス上の不具合を総合的に低減できるようにＣＭＰ処理の処理条件を設定すればよい。

再び、図２（ｃ）に示すように、層間絶縁膜２４３ｂの全面にドライエッチング及びウェットエッチングの少なくとも一方の処理を施し、膜厚ｄ３を有する層間絶縁膜２４３ｃを形成する。このような処理によれば、ローカル段差ＬＳ１ｂ及びＬＳ２ｂが維持された状態で層間絶縁膜２４３ｂを薄膜化できる。加えて、エッチング処理は、層間絶縁膜２４３ｂの全面を均等にエッチングできるため、研磨処理に比べて画像表示領域２１０ａ及び周辺領域２１１ａの夫々に配置された素子２０１及び２０９等の密度差に応じたグローバルな段差ＧＳ１が層間絶縁膜２４３ｃに殆ど生じていない。よって、エッチング処理によって、研磨処理によってローカル段差ＬＳ１ａ及びＬＳ２ａが図２（ａ）に示した初期の段階より低減されたローカル段差Ｌ１ｂ及びＬＳ２ｂが維持された状態で層間絶縁膜２４３ｂを薄くできる。これにより、グローバル段差が生じることによって素子２０１及び２０９、並びにこれら素子と同一層に形成された配線等の導電部が露出することによる絶縁不良を低減できる。また、グローバル段差の発生を低減することにより、層間絶縁膜２４３ｃ上と、層間絶縁膜２４３ｃ中或いは層間絶縁膜２４３ｃの下層側に形成された配線等の導電部との電気的なコンタクトを一括でとることが可能である。層間絶縁膜２４３ｃの表面は、ローカル段差及びグローバル段差の双方がバランス良く低減された平坦な面であり、層間絶縁膜２４３ｃ上に形成されるべき多層構造をこれら段差の影響を殆ど受けることなく設計通りに形成できる。

また、図２（ａ）乃至（ｃ）に示すように、本実施形態の電気光学装置用基板の製造方法によれば、層間絶縁膜２４３ａを形成する際に最終的な目標膜厚である層間絶縁膜２４３ｃの膜厚ｄ３より厚くなるように層間絶縁膜２４３ａの膜厚ｄ１を設定しておき、エッチング処理によって層間絶縁膜２４３ｂを薄膜化し、層間絶縁膜の膜厚を膜厚ｄ３に調整できる。一般的にウェットエッチング処理及びドライエッチング処理等のエッチング処理は、ＣＭＰ処理に比べて除去される層間絶縁膜の膜厚制御性に優れている。ＣＭＰ処理を層間絶縁膜に施すことによって最終的な設計膜厚まで層間絶縁膜を薄膜化する場合に比べて、層間絶縁膜の膜厚を精度良く調整できる。加えて、図２（ａ）に示した初期の層間絶縁膜の膜厚を所定の膜厚、例えば最終的な設計膜厚より厚くしておくことにより、層間絶縁膜の下層側に形成された画素部及び周辺回路部がＣＭＰ処理によって損傷を受けることを低減できる。

次に、図３を参照しながら本実施形態の電気光学装置用基板の製造方法の利点を詳細に説明する。尚、図３では、図２と共通する部分について共通の参照符号を付して説明する。

図３（ａ）乃至（ｂ）に示すように、図２（ａ）及び（ｂ）と同様に層間絶縁膜２４３ａにＣＭＰ処理を施し、層間絶縁膜２４３ａよりローカル段差が低減された層間絶縁膜２４３ｂを形成する。続いて層間絶縁膜２４３ｂにＣＭＰ処理を続けて施すことによって、図３（ｃ）に示すように周辺領域２１１ａより研磨されやすい画像表示領域２１０ａの層間絶縁膜２４３ｂが周辺領域２１１ａより深く研磨され、図２（ｃ）に示したグローバル段差ＧＳ１より深いグローバル段差ＧＳ２が生じてしまう。このようなグローバル段差ＧＳ２は、層間絶縁膜２４３ｄ中或いはその下層側に形成された素子あるいは配線を露出させてしまう。そこで、図２を参照しながら説明したように、ＣＭＰ処理及びこれに続いてエッチング処理を層間絶縁膜に施すことによりグローバル段差及びローカル段差の双方の段差を極力低減でき、平坦な表面を有するように層間絶縁膜を薄膜化できる。

以上説明したように、本実施形態の電気光学装置用基板の製造方法によれば、研磨処理及びこれに続くエッチング処理により平坦化及び薄膜化された層間絶縁膜上に、多層構造を設計上及び製造プロセス上支障なく形成でき、且つ高品質の画像表示を行うことが可能な電気光学装置用基板を製造できる。

＜電気光学装置の構成及び製造方法＞
次に、上述の電気光学装置用基板の製造方法を応用することによって製造された電気光学装置用基板を備えた電気光学装置の一例を説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。

（電気光学装置の全体構成）
先ず、図５及び図６を参照しながら本実施形態の液晶装置の全体構成を説明する。図５は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図６は、図１のＨ−Ｈ´断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。

図５及び図６において、液晶装置１では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。

シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、液晶装置１は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。

シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。なお、本実施形態においては、前記の画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。

周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。

また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。

図６において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

なお、図５及び図６に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。

（画素部における構成）
以下では、液晶装置１の画素部における構成について、図７乃至図１０を参照して説明する。ここに図７は、液晶装置１の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図８及び図９は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。なお、図８及び図９は、それぞれ、後述する積層構造のうち下層部分（図８）と上層部分（図９）とを分けて図示している。

図１０は、図８及び図９を重ね合わせた場合のＡ−Ａ´断面図である。なお、図１０においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

（画素部の回路構成）
図７において、液晶装置１の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。

ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎを所定のタイミングで書き込む。

画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。

ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線１１ａに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極３００を含んでいる。

（画素部の具体的構成）
以下では、データ線６ａ、走査線１１ａ及びゲート電極３ａ、ＴＦＴ３０等による、上述のような回路動作が実現される液晶装置の具体的構成を図８乃至図１０を参照して説明する。

まず、図９において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており（点線部により輪郭が示されている）、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａが設けられている。データ線６ａは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ´に対向するゲート電極３ａにコンタクトホール１２ｃｖを介して電気的に接続されており、該ゲート電極３ａは該走査線１１ａに含まれる形となっている。すなわち、ゲート電極３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に、走査線１１ａに含まれるゲート電極３ａが対向配置された画素スイッ
チング用のＴＦＴ３０が設けられている。これによりＴＦＴ３０（ゲート電極を除く。）は、ゲート電極３ａと走査線１１ａとの間に存在するような形態となっている。

次に、液晶装置１は、図８及び図９のＡ−Ａ´線断面図たる図１０に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。

ＴＦＴアレイ基板１０の側には、図１０に示すように、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。

このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図５及び図６参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。

一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図６に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。なお、前述のうち第１層から第３層までが、下層部分として図８に図示されており、第４層から第６層までが上層部分として図９に図示されている。

（積層構造・第１層の構成−走査線等−）
第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図８のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図８のＸ方向に沿うように延びる本線部と、データ線６ａ或いは容量配線４００が延在する図８のＹ方向に延びる突出部とを備えている。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分断された形となっている。

（積層構造・第２層の構成−ＴＦＴ等−）
次に、第２層として、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図１０に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。

また、本実施形態では、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図８に示すように、各画素電極９ａのＸ方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。

なお、上述のＴＦＴ３０は、好ましくは図１０に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。

（積層構造・第１層及び第２層間の構成−下地絶縁膜−）
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。

この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長の方向に沿った溝状のコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、このコンタクトホール１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、図８によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。

また、この側壁部３ｂは、前記のコンタクトホール１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線１１ａと接するようにされている。ここで走査線１１ａは、上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極３ａ及び走査線１１ａは、当該行に着目する限り、常に同電位となる。

（積層構造・第３層の構成−蓄積容量等−）
さて、前述の第２層に続けて第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。また、本実施形態に係る蓄積容量７０は、図８の平面図を見るとわかるように、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。

より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。ちなみに、ここにいう中継接続は、前記の中継電極７１９を介して行われている。

容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。本実施形態において、容量電極３００を固定電位とするためには、固定電位とされた容量配線４００（後述する。）と電気的接続が図られることによりなされている。また、容量電極３００は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。これにより、容量電極３００は、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。

誘電体膜７５は、図１０に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。

本実施形態において、誘電体膜７５は、図１０に示すように、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有するものとなっている。上層の窒化シリコン膜７５ｂは画素電位側容量電極の下部電極７１より少し大きなサイズにパターニングされ、遮光領域（非開口領域）内で収まるように形成されている。

なお、本実施形態では、誘電体膜７５は、二層構造を有するものとなっているが、場合によっては、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。むろん単層構造としてもよい。

（積層構造、第２層及び第３層間の構成−第１層間絶縁膜−）
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。

そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後記第２層間絶縁膜を貫通しつつ開孔されている。

（積層構造・第４層の構成−データ線等−）
さて、前述の第３層に続けて第４層には、データ線６ａが設けられている。このデータ線６ａは、図１０に示すように、下層より順に、アルミニウムからなる層（図１０における符号４１Ａ参照）、窒化チタンからなる層（図１０における符号４１ＴＮ参照）、窒化シリコン膜からなる層(図１０における符号４０１参照)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。

また、この第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図９に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。例えば図９中最左方に位置するデータ線６ａに着目すると、その直右方に略四辺形状を有する容量配線用中継層６ａ１、更にその右方に容量配線用中継層６ａ１よりも若干大きめの面積をもつ略四辺形状を有する第２中継電極６ａ２が形成されている。

ちなみに、これら容量配線用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一膜として形成されていることから、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する。

（積層構造・第３層及び第４層間の構成−第２層間絶縁膜−）
以上説明した蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量配線用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。

（積層構造・第５層の構成−容量配線等−）
さて、前述の第４層に続けて第５層には、容量配線４００が形成されている。この容量配線４００は、平面的にみると、図９に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該容量配線４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。

さらには、図９中、ＸＹ方向それぞれに延在する容量配線４００の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。容量配線４００に、この略三角形状の部分が設けられていることにより、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層１ａに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層１ａには至らないことになる。したがって、光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。この容量配線４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。

また、第４層には、このような容量配線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これら容量配線４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。

他方、上述の容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。

（積層構造・第４層及び第５層間の構成−第３層間絶縁膜−）
以上説明した前述のデータ線６ａの上、かつ、容量配線４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、ＴＥＯＳガスを用いたプラズマＣＶＤ法で形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。尚、後述するように第２層間絶縁膜４３を平坦化する際に、上述の電気光学装置用基板の製造方法を適用することによって、第３層間絶縁膜４３の表面にグローバル段差及びローカル段差を殆ど生じさせることなく、第２層間絶縁膜４３の表面を平坦化できる。

（積層構造・第６層並びに第５層及び第６層間の構成−画素電極等−）
最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａとＴＦＴ３０との間は、このコンタクトホール８９及び第３中継層４０２並びに前述したコンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。

（積層構造・周辺領域上の構成−ＣＭＯＳ型ＴＦＴ等−）
以上説明したような画素部における構成は、図８及び図９に示すように、各画素部において共通である。図５及び図６を参照して説明した画像表示領域１０ａには、かかる画素部における構成が周期的に形成されていることになる。他方、このような電気光学装置では、画像表示領域１０ａの周囲に位置する周辺領域に、図５及び図６を参照して説明したように、走査線駆動回路１０４及びデータ線駆動回路１０１等の駆動回路が形成されている。そして、これら走査線駆動回路１０４及びデータ線駆動回路１０１は、例えば図１１に示されるような複数のスイッチング素子としてのＴＦＴや配線等々から構成されている。ここに図１１は、周辺領域上に形成されるスイッチング素子の一例たるＣＭＯＳ型のＴＦＴ２０２の実際的な構造を示す断面図である。

この図１１において、ＣＭＯＳ型ＴＦＴ２０２は、ｐ型ＴＦＴ２０２ｐとｎ型ＴＦＴ２０２ｎを含み、これらそれぞれは、半導体層２０２ａ、絶縁膜２、ゲート電極膜２０２ｂ、半導体層２０２ａのドレイン及びソースに接続される各種電極２１０ａ乃至２１０ｄ並びに配線２２０からなる。そして、図１１においては、符号１２、４１、４２、４３及び４４等が示されていることかわかるように、当該ＣＭＯＳ型のＴＦＴ２０２及びその上層の構築物は、図６に示した画素部における構成と同一の機会に形成されているものである（後述の図１２乃至図１３を参照する製造方法の説明参照。）。すなわち、半導体層２０２ａは、ＴＦＴ３０の半導体層１ａと同一の機会に形成されており、ゲート電極膜２０２ｂは、ゲート電極３ａと同一の機会に形成されている、などというようである。なお、図１０において蓄積容量７０を構成していた下部電極７１及び容量電極３００についても、図１１において、これらと同一の機会に形成された配線膜７１１及び７１２が、各種電極２１０ａ乃至２１０ｄを構成している。また、図１０においてデータ線６ａを構成していた三層の膜（アルミニウムからなる膜４１Ａ、窒化チタンからなる膜４１ＴＮ及び窒化シリコンからなる膜４４０１）についても、図１１において、これらと同一の機会に形成された配線膜２２１乃至２２３が、配線２２０を構成している。なお、図１１においては図示されていないが、図１０における容量配線４００と同一の機会に薄膜を形成し、これをもＣＭＯＳ型ＴＦＴ２０２の構成の一部として（例えば、配線として利用する等）よいことは言うまでもない。

このように、画素部における構成と周辺領域におけるＣＭＯＳ型ＴＦＴ２０２等の各種の回路素子及び配線等々を同一の機会に形成する構成によれば、これらを別々に形成する態様に比べて、その製造工程の簡略化、或いは省略化等を達成することができる。

そして、本実施形態においては特に、このような周辺領域上のＣＭＯＳ型ＴＦＴ２０２等を含む周辺領域上の積層構造と、前述の画像表示領域１０ａ上の積層構造（図１０参照）との最表面は、極めて優れた平坦性を有する平面となっていることに特徴がある。これは、以下に述べるように、本実施形態において特徴的な製造方法が採用されることによっている。

（電気光学装置の製造方法）
次に、図１２及び図１４を参照しながら上述した電気光学装置用基板の製造方法を応用した電気光学装置の製造方法を説明する。図１２及び図１３は、製造プロセスの各工程における液晶装置の積層構造を、図１０の断面図に関して、順を追って示す工程図である。図１４は、液晶装置１が、比較的大きさサイズのガラス基板上で一挙に複数形成されることを説明するための説明図である。なお、以下においては、本実施形態において特徴的な第３層間絶縁膜４３より下層側に形成された走査線１１ａ、半導体層１ａ、ゲート電極３ａ、蓄積容量７０及びデータ線６ａ等々の製造工程の詳細な説明は省略する。

まず、図１２及び図１３の製造工程の説明に入る前に、その前提として、本実施形態に係る電気光学装置は、図１４に示すような比較的大きなサイズのガラス基板Ｓの上において、一挙に複数形成される形態がとられる。すなわち、ガラス基板Ｓの上において、図５に示した液晶装置が縦横それぞれにマトリクス状に配列されるように形成され、液晶装置においては、それぞれ、図１０に示したような各種の要素（ＴＦＴ３０、蓄積容量７０、ＣＭＯＳ型ＴＦＴ２０２、これを含む走査線駆動回路１０４、或いはデータ線駆動回路１０１等々）を含む積層構造が構築されることになるのである。ちなみに、図１４において示されるガラス基板Ｓは、図１０に示されるＴＦＴアレイ基板１０に該当する。また、図１４では、ＴＦＴアレイ基板１０の側が形成されるガラス基板Ｓのみについて図示されているが、これとは別に、他の図示しないガラス基板の上に、対向電極２１、配向膜２２等が形成されて対向基板２０が複数形成されるとともに、最終的には、ガラス基板Ｓと図示しないガラス基板とを対向させて貼り合わせその間に液晶を封入し、更には、ＴＦＴアレイ基板１０及び対向基板２０の各別に応じて裁断することによって、図５乃至図１０に示したような各個別の液晶装置が製造されることになる。

さて、以上の前提の下、本実施形態にかかる液晶装置は、図１４に示すガラス基板Ｓ上で、図１２の工程（ａ）から工程（ｄ）、図１３の工程（ｅ）から工程（ｇ）に示すように順次製造されることになる。

まず、図１２の工程（ａ）においては、第３層間絶縁膜４３の前駆膜４３１が形成された時点における断面図が示されている。前駆膜４３１は、例えば、ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いた常圧又は減圧ＣＶＤ法等により形成することができる。この場合、該第３層間絶縁膜４３は、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる。

そして、この前駆膜４３１においては、図１２の工程（ａ）に示すように、下層に位置するデータ線６ａ、容量配線用中継電極６ａ１及び第２中継電極６ａ２が固有に有する高さ、或いは、その更に下層に位置するゲート電極３ａ及び中継電極７１９等々が固有に有する高さに起因したローカル段差が形成されている。このように、下層に位置する各種の要素が固有に有する高さが上層にいわば伝播することによって、積層構造の最表層（現時点では、前駆膜４３１の表面）において、不均一な段差を生じさせることになる。殊に、本実施形態のように、前述した要素のほか、蓄積容量７０や各種のコンタクトホールが形成される構造では、ローカル段差は極めて複雑な様相を呈する可能性もある。そこで、本実施形態においては特に、この段差を消滅させるために、後述するように、前駆膜４３１に対してＣＭＰ処理を施す（図１２の工程（ｂ））。

ところで、図１２の工程（ａ）においては、液晶装置の画像表示領域１０ａにおける構成と、周辺領域上の構成とでは、それらのガラス基板Ｓ上における密度に相違が存在する。より詳しくは、走査線駆動回路１０４、或いはデータ線駆動回路１０１を構成するＣＭＯＳ型ＴＦＴ２０２等の回路素子及び配線のガラス基板Ｓを平面視した場合における密度は、画像表示領域１０ａにおけるＴＦＴ３０及び画素電極９ａ等の密度よりも大きくなる。これは、画像表示領域１０ａでは、光透過域を確保しなければならないことから、必然的に、各種の要素を疎に配置する必要があるためである（図８及び図９参照）。また、装置全体としては小型化が、画像の大きさとしては大型化が目指されているためでもある。本実施形態において、より具体的には、画像表示領域１０ａにおける隣接しあう画素電極９ａ間のピッチＤＤ（図９参照）は、２０〔μｍ〕以上とされており、これと対比すると、周辺領域上のＣＭＯＳ型ＴＦＴ２０２等の回路素子・配線等々の密度は、より密な状況にあることになる。

そして、このような密度差が画像表示領域１０ａと、周辺領域、とりわけ該周辺領域のうち走査線駆動回路１０４、或いはデータ線駆動回路１０１の形成領域との間で存在する場合に、両領域の上に形成された層間絶縁膜に対して過剰にＣＭＰ処理を実施すると、両者間で、積層構造の高さの相違、即ちグローバル段差をもたらすおそれがある。

このようなグローバル段差が残存した状態においては、第２層間絶縁膜４３上に形成される多層構造を精度良く形成することが難しくなる。加えて、周囲より薄くなった領域、即ちグローバル段差の窪んだ領域から下層側の配線等が露出してしまう問題点が生じる。また、ＣＭＰ処理等の平坦化処理を施しているにもかかわらず、表示すべき画像の周囲に色むらを生じさせることとなってしまうことになる。

そこで、本実施形態においては、この段差を消滅させるべく、前駆膜４３１に対してＣＭＰ処理（図１２の工程（ｂ））の研磨時間或いは研磨量を調整し、その後研磨面をエッチングすることにより、ローカル段差を低減しつつ、且つグローバル段差も低減する。

図１２（ｂ）において、画像表示領域１０ａとその周辺領域との双方に、ＣＭＰ処理を実施する。このＣＭＰ処理とは、図１２の工程（ａ）に示す前駆膜４３１までが形成されたものを被処理基板として、これと研磨布（パッド）との両者を回転等させながら、それぞれの表面同士を当接させるとともに、該当接部位にシリカ粒等を含んだ研磨液（スラリー）を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨する処理である。

このようなＣＭＰ処理を実施することにより、前駆膜４３１は、第３層間絶縁膜４３となるが、この際、前述した、データ線６ａ、容量配線用中継電極６ａ１及び第２中継電極６ａ２、或いはゲート電極３ａ及び中継電極７１９、更にはＣＭＯＳ型ＴＦＴ２０２を構成する半導体層２０２ａ、配線２２０の高さに起因するローカル段差は、積層構造の最表面（現時点においては第３層間絶縁膜４３の表面）に関し全面的に均されることになり、該最表面において極めて優れた平坦性を実現することができる（図１２の工程（ｂ）参照）。

次に、図１２（ｃ）において、ＣＭＰ処理された第３層間絶縁膜４３の全面をエッチング処理する。エッチング処理は、例えば、ＨＦ（フッ化水素）を用いたウェットエッチング等を採用することができる。ただし、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングを実施してもよい。

このエッチング処理によると、ＣＭＰ処理によってローカル段差が低減された第３層間絶縁膜４３の全面を均一にエッチングでき、第３層間絶縁膜４３を均一に薄膜化できる。加えて、画像表示領域及び周辺領域の密度差に応じて形成されるグローバル段差を低減できる。

以上のようにエッチング処理が完了したら、図１２（ｄ）に示すように、第３層間絶縁膜４３にコンタクトホール８０３及び８０４を開孔した後、該第３層間絶縁膜４３の上に、容量配線４００及び第３中継電極４０２を形成する。このうち、コンタクトホール８０３及び８０４は、例えば反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより開孔することができる。また、容量配線４００及び第３中継電極４０２は、まず、その下層たるアルミニウムからなる前駆膜をスパッタリング法により成膜した後、該前駆膜をフォトリソグラフィ及びエッチング工程によってパターニングし、次に、その上層たる窒化チタンからなる膜を、前記のアルミニウムからなる膜と同様にして成膜・パターニングすること等によって製造することができる。

次に、図１３の工程（ｅ）に示すように、容量配線４００及び第３中継電極４０２の上に、第４層間絶縁膜４４の前駆膜４４１を成膜する。この前駆膜４４１の成膜は、前記の前駆膜４３１の成膜と同様に行えばよい。ここで、第３層間絶縁膜４３の表面が先の工程によって平坦化されているため、第３層間絶縁膜４３上に形成される第４層間絶縁膜４４の表面の平坦性も高められていることになる。これら一連の工程によっても、前駆膜４３１及び第３層間絶縁膜４３に関して述べたのと全く同様な処理を行うことによって、更に第４層間絶縁膜４４の平坦性を高めてもよい。

以上までの工程が完了したら、後は、第４層間絶縁膜４４にコンタクトホール８９を開孔した後、画素電極９ａ及び配向膜１６を成膜すれば、ＴＦＴアレイ基板１０側の電気光学装置の製造が完了する。そして、これに引き続き、或いは並行して、前述のように、ガラス基板Ｓとは別のガラス基板上に、対向電極２１、配向膜２２等を形成して対向基板２０を製造するとともに、前記ガラス基板Ｓ及び前記別のガラス基板間にシール材５２を介在させて貼り合わせ、液晶層５０を封入することによって、図１０に示した電気光学装置の製造が完了する。

また、上記の実施形態では、周辺領域上にＣＭＯＳ型ＴＦＴ２０２が形成される場合についてもっぱら説明したが、本発明は、このような形態に限定されるものでないことは言うまでもない。走査線駆動回路１０４及びデータ線駆動回路１０１には、前記のＣＭＯＳ型ＴＦＴ２０２以外にも、これに代えて又は加えて、単なるｐ型又はｎ型のＴＦＴ、更には各種の配線や、これらＴＦＴに光が侵入することを防止する遮光膜等々が、その一部を構成するものとして形成され得る。そして、このような各種の要素は、やはり、画像表示領域１０ａにおけるＴＦＴ３０及び画素電極９ａ等に比べて、より密に形成されることが一般的に推定されるから、本実施形態に係る作用効果を前述と同様に享受することが可能である。

また、画像表示領域１０ａの大きさ（図１４参照）について特に言及しなかったが、本実施形態に係る作用効果をより効果的に享受することができるのは、例えば画像表示領域１０ａの大きさが、１．０〔ｉｎｃｈ〕以上である場合である。このように画像表示領域１０ａが、比較的大きくなると、該画像表示領域１０内に形成されるＴＦＴ３０、画素電極９ａ等の形成密度はより疎になり、周辺領域上のＣＭＯＳ型ＴＦＴ２０２等の形成密度がより密になるという関係が生じるからである。

＜電子機器＞
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図１５は、投射型カラー表示装置の図式的断面図である。

図１５において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板の製造方法、電気光学装置及び電子機器もまた、本発明の技術的範囲に含まれるものである。

本実施形態の電気光学装置用基板の平面構造を模式的に示した平面図である。 本実施形態の電気光学装置用基板の製造方法を示した工程断面図である。 本実施形態の電気光学装置用基板の製造方法の比較例を示した工程断面図である。 本願発明者等が測定した残段差の測定結果を示すグラフである。 ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図である。 図１のＨ−Ｈ´断面図である。 電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。 データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であって、下層部分（図１０における符号７０（蓄積容量）までの下層の部分）に係る構成のみを示すものである。 データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であって、上層部分（図１０における符号７０（蓄積容量）を越えて上層の部分）に係る構成のみを示すものである。 図８及び図９を重ね合わせた場合のＡ−Ａ´断面図である。 周辺領域上のＣＭＯＳ型ＴＦＴの構成を示す断面図である。 本実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その１）である。 本実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その２）である。 本実施形態に係る電気光学装置が、比較的大きさサイズのガラス基板上で一挙に複数形成されることを説明するための説明図である。 本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。

符号の説明

１０・・・ＴＦＴアレイ基板、１０ａ・・・画像表示領域、１１ａ・・・走査線、６ａ・・・データ線、３０・・・ＴＦＴ、１０４・・・走査線駆動回路、１０１・・・データ線駆動回路、２０２・・・ＣＭＯＳ型ＴＦＴ、４３・・・第３層間絶縁膜、４４・・・第４層間絶縁膜

Claims (6)

1. 基板上における画像表示領域に複数の画素部を形成する第１工程と、
   前記画像表示領域の周辺に位置する周辺領域に前記複数の画素部を駆動するための周辺回路部を形成する第２工程と、
   前記画像表示領域及び前記周辺領域を含む前記基板上の一面に層間絶縁膜を形成する第３第工程と、
   前記画像表示領域及び前記周辺領域の夫々の領域における前記画素部及び前記周辺回路部の夫々の密度に応じて前記層間絶縁膜に生じるグローバルな段差を低減するように前記層間絶縁膜を前記一面に渡って研磨する第４工程と、
   該研磨された層間絶縁膜を前記一面に渡ってエッチングする第５工程とを備えたこと
   を特徴とする電気光学装置用基板の製造方法。
2. 前記第４工程において、前記画素部及び前記周辺回路部の夫々の高さに応じて前記層間絶縁膜の表面に生じたローカルな段差を平坦化するように前記層間絶縁膜を研磨し、且つ前記グローバルな段差が生じない或いは生じていないに等しい程度に、前記層間絶縁膜を研磨する研磨量を設定すること
   を特徴とする請求項１に記載の電気光学装置用基板の製造方法。
3. 前記第３工程において、前記層間絶縁膜の膜厚が所定の膜厚より厚くなるように前記層間絶縁膜を形成し、
   前記第５工程において、前記所定の膜厚となるように前記研磨された層間絶縁膜の膜厚を調整すること
   を特徴とする請求項１又は２に記載の電気光学装置用基板の製造方法。
4. 前記第５工程において、前記研磨された層間絶縁膜をドライエッチング及びウェットエッチングの少なくとも一方を用いてエッチングすること
   を特徴とする請求項１から３の何れか一項に記載の電気光学装置用基板の製造方法。
5. 基板と、
   該基板上における画像表示領域に形成された複数の画素部と、
   前記画像表示領域の周辺に位置する周辺領域に、前記複数の画素部を駆動するために形成された周辺回路部と、
   前記画像表示領域及び前記周辺領域を含む前記基板上の一面に形成されており、前記一面に渡って研磨された後に該研磨された研磨面を前記一面に渡ってエッチングされた層間絶縁膜とを備えたこと
   を特徴とする電気光学装置。
6. 請求項５に記載の電気光学装置を具備してなること
   を特徴とする電子機器。

Images