しかしながら、以下に説明するように、単にCMP処理を施すだけでは、段差が十分に解消されないという問題がある。
即ち、基板上には、画素表示領域を構成するTFT、走査線、データ線及び画素電極等の他に、画素表示領域の周辺に位置する周辺領域に、走査線に走査信号を出力する走査線駆動回路、データ線に画像信号を出力するデータ線駆動回路(以下、まとめて「駆動回路」と呼称することがある。)が配置される。これら走査線駆動回路及びデータ線駆動回路は、具体的には、TFT(前述までの「TFT」とは異なる。以下では、区別のために、前述までの「TFT」を特に「画素スイッチング用TFT」という。)や各種の回路素子・配線等々からなる。
駆動回路を構成する回路素子・配線等々は、前記の画素スイッチング用TFT、走査線、データ線及び画素電極等に比べて、より密に配置されることが多い。画像表示領域では、光透過域を確保すべく、画素スイッチング用TFT等は疎に配置する必要があるためである。また、電気光学装置は、更なる小型化に伴って、基板面積が縮小化傾向にあるのに対し、画像表示領域はより大型化が目指されているためでもある。このような傾向からすると、画像表示領域における画素スイッチング素子等の形成密度はより疎に、周辺領域における素子等の形成密度は、より密にならざるを得ない。
そこで、画像表示領域及び周辺領域間にこうした密度差が存在した状態で、基板上の一面に形成された層間絶縁膜の全面にCMP処理を施すと、その表面における両領域間で高さが相違することがある。これは、より低密度に回路素子等が形成されている画像表示領域の方が、より高密度に回路素子等が形成されている周辺領域よりも研磨レートが速いためと考えられる。
この場合、CMP処理後に段差が、画像表示領域の周囲を巡るように、言い換えると画像表示領域を縁取るように形成されることになる。そうすると、当該段差において光の干渉が生じる結果、表示すべき画像の縁近辺にコントラストむらを発生させることになっていたのである。このコントラストむらとは、特に中間調の表示を行った場合、表示された画像の周囲に明確に色むらが発生する現象である。
本発明は、上記問題点に鑑みてなされたものであり、高品質な画像表示を行う電気光学装置が製造可能な電気光学装置の製造方法及び該電気光学装置、並びにこのような電気光学装置を具備してなる電子機器を提供することを課題とする。
本発明の一実施形態に係る電気光学装置の製造方法は、画像表示領域を備え、基板の一方の面側であって、平面的に見て前記表示領域及び前記表示領域の外側の領域と重なる領域に第1絶縁膜が設けられた電気光学装置の製造方法であって、前記画像表示領域に、複数の画素部を形成する工程と、前記表示領域の外側の領域に、前記複数の画素部を駆動するための周辺回路及び配線の少なくとも一方を形成する工程と、前記基板と前記第1絶縁膜との間であって、平面的に見て前記表示領域及び前記表示領域の外側の領域と重なる領域に第2絶縁膜を形成する工程と、平面的に見て前記表示領域の外側の領域と重なる領域における前記第1絶縁膜の前記基板とは反対側の面に生じる凸部の密度が、平面的に見て前記画像表示領域と重なる領域における前記第1絶縁膜の前記基板とは反対側の面に生じる凸部の密度に近付くように、平面的に見て前記表示領域の外側の領域と重なる領域における前記第2絶縁膜の前記基板とは反対側の面に凹部を形成する工程と、前記第1絶縁膜を形成する工程と、前記第1絶縁膜の前記基板とは反対側の面に対し、研磨処理を施す工程とを含み、前記凹部を形成する工程は、ダミーのコンタクトホールとして前記凹部を形成することを特徴とする。
また、本発明の一実施形態に係る電気光学装置の製造方法は、前記凹部を形成する工程は、前記第2絶縁膜の前記基板側において、前記周辺回路及び前記配線の少なくとも一方を構成する導電膜又は半導体膜が存在しない領域と平面的に見て重なる領域に、前記ダミーのコンタクトホールを形成することを特徴とする。
また、本発明の一実施形態に係る電気光学装置の製造方法は、前記凹部を形成する工程は、前記第2絶縁膜の前記基板とは反対側において、前記周辺回路及び前記配線の少なくとも一方を構成する導電膜又は半導体膜が形成されない領域と平面的に見て重なる領域に、前記ダミーのコンタクトホールを形成する。
また、本発明の一実施形態に係る電気光学装置の製造方法は、前記凹部を形成する工程は、平面的にみて前記周辺回路又は前記配線の形成領域に重なる領域において、前記周辺回路又は前記配線の少なくとも一部に沿って延びる、連続又は分断された溝として、前記ダミーのコンタクトホールを形成することを特徴とする。
本発明の一実施形態に係る電気光学装置は、画像表示領域を備え、基板の一方の面側であって、平面的に見て前記表示領域及び前記表示領域の外側の領域と重なる領域に第1絶縁膜が設けられた電気光学装置であって、前記基板と、前記画像表示領域に形成された複数の画素部と、前記画像表示領域の外側の領域に形成された、前記複数の画素部を駆動するための周辺回路及び配線と、前記第1絶縁膜と、前記基板と前記第1絶縁膜との間であって、平面的に見て前記表示領域及び前記表示領域の外側の領域と重なる領域に形成された第2絶縁膜と、を備えており、平面的に見て前記表示領域の外側の領域と重なる領域における前記第1絶縁膜の前記基板とは反対側の面に生じる凸部の密度が、平面的に見て前記画像表示領域と重なる領域における前記第1絶縁膜の前記基板とは反対側の面に生じる凸部の密度に近付くように、平面的に見て前記表示領域の外側の領域と重なる領域における前記第2絶縁膜の前記基板とは反対側の面に凹部が形成されており、前記凹部はダミーのコンタクトホールとして形成されていることを特徴とする。
また、本発明の一実施形態に係る電気光学装置は、前記ダミーのコンタクトホールは、平面的にみて前記周辺回路又は前記配線の形成領域に重なる領域において、前記周辺回路又は前記配線の少なくとも一部に沿って延びる、連続又は分断された溝として、形成されていることを特徴とする。
また本発明の一実施形態に係る電子機器は、上記の電気光学装置を具備してなることを特徴とする。
本発明の電気光学装置の一実施形態に係る製造方法は上記課題を解決するために、基板上に、画像表示領域と前記画像表示領域の周辺に位置する周辺領域とを備え、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に研磨処理が施された上側絶縁膜が設けられた電気光学装置の製造方法であって、前記画像表示領域に、複数の画素部を形成する工程と、前記周辺領域に、前記複数の画素部を駆動するための周辺回路及び配線の少なくとも一方を形成する工程と、前記周辺領域を含む前記基板上に下側絶縁膜を形成する工程と、前記周辺回路及び配線の少なくとも一方を形成する工程と相前後して又は並行して、前記周辺領域における前記上側絶縁膜の表面に生じる凸部の密度が、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の密度に近付くように、前記周辺領域における前記下側絶縁膜の表面に凹部を形成する工程と、前記下側絶縁膜よりも上層、且つ、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に、前記上側絶縁膜を形成する工程と、前記上側絶縁膜の表面に対し、研磨処理を施す工程とを含む。
本発明の一実施形態に係る電気光学装置の製造方法では、基板上の画像表示領域に、パターニングされた各種導電膜、半導体膜、絶縁膜等から構成される、例えば画素電極、画素スイッチング用TFT、データ線、走査線、容量線、遮光膜等を夫々備える複数の画素部を形成する。また、この画素部を形成する工程と相前後して又は並行して、基板上の周辺領域に、パターニングされた各種導電膜、半導体膜、絶縁膜等から構成される、例えばデータ線駆動回路、走査線駆動回路、サンプリング回路、検査回路等を構成する複数の単位回路を含む周辺回路、及び、周辺回路同士の接続のために引き回す配線や周辺回路と画素部とを電気的に導通させるための引き出し配線等の各種配線を形成する。
このとき、下側絶縁膜は、周辺回路及び配線の少なくとも一方を形成する工程と相前後して、又は当該工程の途中で基板上に形成することができ、例えば、周辺回路の各部は、例えば基板表面又は下側絶縁膜上に形成される。或いは、周辺回路の各部と複数の下側絶縁膜とは、例えば交互に形成される。この際、周辺回路の各部は、下地をなす下側絶縁膜によって互いに電気的に絶縁されてもよい。
その後、上側絶縁膜を形成する工程によって、このように各種配線や素子等が形成された画像表示領域及び周辺領域を含む基板上の一面に上側絶縁膜を形成し、更に、この上側絶縁膜にCMP処理を施す工程によって、基板面を平坦化する。
下側絶縁膜及び上側絶縁膜は、例えば、画像表示領域における、画素電極や画素スイッチング素子等のいずれかを層間絶縁するように形成される。或いは、周辺領域における、周辺回路を構成する回路素子や配線等、更には周辺回路の周囲に設けられた各種配線のいずれかを層間絶縁するように形成される。すると、これら絶縁膜の表面、特に上側絶縁膜の表面には、画像表示領域では複数の画素部等の存在に起因して凹凸が生じ、周辺領域では周辺回路や配線等の存在に起因して凹凸が生じる。
一般には、例えば液晶装置等の電気光学装置の場合、画素ピッチと比較して周辺回路内の配列ピッチは小さい。このため、画像表示領域において、各画素部を構成する画素電極等は疎に形成され、その形成密度は相対的に低くなる。他方、周辺領域において、周辺回路を構成する回路素子及び配線等は密に形成され、形成密度は相対的に高くなる。尚、以下では、画像表示領域における画素電極や画素スイッチング素子等の形成密度を適宜「第1形成密度」と称し、周辺領域における回路素子や配線等の形成密度を適宜「第2形成密度」と称する。即ち一般には、画像表示領域における第1形成密度よりも、周辺領域における第2形成密度は高いことになる。この際「形成密度」とは、単位面積あたりに、素子或いは配線が何個或いは何本形成されているかを示す密度である。例えば、画素電極や画素スイッチング素子等が単位面積当りに何個形成されているか、また単位面積当りに配線が何本形成されているかを示す密度である。また、「凸部の密度」は、複数の画素部又は周辺回路の単位回路などの存在に起因して層間絶縁膜の表面に生じる凸部を平面的にみた場合に、該凸部の面積が単位面積あたりに占める割合によって表される。
従って、仮に何らの対策も施さなければ、画像表示領域における上側絶縁膜表面に生じる凸部の密度は、周辺領域における上側絶縁膜の表面に発生する凸部の密度よりも低くなる。更に、ここでCMP処理等の研磨処理を行うと、上側絶縁膜表面の凸部の密度が相対的に低い画像表示領域が、上側絶縁膜表面の凸部の密度が相対的に高い周辺領域より研磨されやすい。よって、該研磨処理により平坦化された上側絶縁膜の表面には、相対的に研磨され難い周辺領域と相対的に研磨されやすい画像表示領域との境界付近に段差が生じてしまう。
これに対し、本発明においては、上述の如く周辺回路を形成する工程と相前後して又は並行して、周辺領域における第2形成密度を、画像表示領域における第1形成密度に近付けるように、下側絶縁膜の表面に凹部が形成されている。即ち、下側絶縁膜の表面に凹部を形成することで、周辺領域における凸部の密度を低減させるのである。例えば、凹部は、周辺領域において、凸部の発生原因となる周辺回路や配線の形成領域に形成される。但し、凹部は、必ずしも周辺回路や配線の直下になければならないというわけではなく、周辺回路や配線の少なくとも一部の高さを低減し、最終的に上側絶縁膜表面における凸部を低くするように作用するものであればよい。或いは、最終的に、周辺領域内における凸部形成領域の比率を低くするように作用するものであればよい。
尚、本発明に係る凹部は上側絶縁膜の表面には形成されず、下側絶縁膜の表面に形成されることで、周辺回路の一部と相前後して又は並行して形成される。そのため、凹部は工程上、効率よく形成することができる。
また、凹部の形成位置や形状、大きさ等は設計事項であるが、これらは、相対的に高い周辺回路における第2形成密度を、画像表示領域における第1形成密度に近付けるように定められる。その結果、上側絶縁膜は、表面における凸部の密度が均一化される傾向となり、周辺領域と画像表示領域との研磨レートの差が小さくなる。
このため、上側絶縁膜表面は、研磨処理を施すことにより、その全域にわたって良好に平坦化することが可能となる。特に、周辺領域と画像表示領域との研磨レート差によって生じる周辺領域と画像表示領域との境界付近の段差が解消又は低減されるので、当該段差付近で起きやすいコントラストむらの発生を効果的に抑制することが可能となる。尚、このように下側絶縁膜にて凹凸を調整する場合は、上側絶縁膜表面の凹凸は比較的なだらかになる。そのため、上側絶縁膜の平坦化のための研磨処理時間を短縮することも可能である。
以上の結果、本発明の一実施形態に係る電気光学装置の製造方法によれば、高品質な画像を表示することが可能な電気光学装置を製造することができる。
本発明の一実施形態に係る電気光学装置の製造方法の一態様では、前記周辺回路及び配線の少なくとも一方を形成する工程は、前記凹部内に、前記周辺回路及び配線の少なくとも一方の少なくとも一部を埋め込む。
この態様によれば、下側絶縁膜又は基板を下地として周辺回路及び配線の少なくとも一方を形成する際に、その少なくとも一部が下側絶縁膜又は基板に予め形成された凹部に埋め込まれる。前述したように、上側絶縁膜の表面に発生する凸部の段差は、その下層の周辺回路或いは配線と画素部との「高さ」の違いに起因している。そこで、周辺回路や配線の少なくとも一部を凹部に埋め込むと、その部分の高さは、凹部の深さに応じて相対的に低くなる。即ち、埋め込まれる部分については、下地面である下側絶縁膜の表面又は基板の表面に対する高さが殆どないように設けることができ、最終的な上側絶縁膜表面の平坦性に影響を与えないものとすることが可能である。
また、周辺回路や配線の埋め込みは、下地である下側絶縁膜表面又は基板表面からの高さを殆どなくすように行う他、その高さを多少低くする程度に行ってもよい。例えば、この部分が配線等である場合には、こうすることによって埋め込み部分と下側絶縁膜又は基板より上の部分との段差における接続不良や断線等を防止することができる。
更に、周辺回路や配線の少なくとも一部を凹部の底に落としこむなど、その高さが下側絶縁膜表面又は基板表面より更に低くなるように形成してもよい。これによって、下側絶縁膜又は基板の上では、凹部の領域だけ窪んだようになるが、例えばその上に絶縁膜を形成することによって、凹部による窪みを平坦化することができる。或いは、凹部上に、絶縁膜を介して更に周辺回路や配線の一部を形成すると、該絶縁膜に伝播した凹部の窪みによって、この上層の周辺回路や配線についても高さを低めることができる。
以上の各手法を回路や配線の部位などに応じて適宜に用いると、周辺回路における第2形成密度を、画像表示領域における第1形成密度に近付けることができる。
以上の態様において、前記凹部を形成する工程は、前記周辺回路及び配線の少なくとも一方の少なくとも一部を電気的に接続するためのコンタクトホールとして前記凹部を形成するようにしてもよい。
このように製造すれば、周辺領域において、コンタクトホール内に、その直上に形成される配線ないし電極等が埋め込まれる。よって、こうしたコンタクトホールの形成領域では、下側絶縁膜に対する周辺回路又は配線の高さが低減され、最終的には上側絶縁膜表面における第2形成密度の低減に寄与することになる。
また、この場合には、コンタクトホールを凹部として利用することで、凹部を別途形成せずに済み、工程数を従来の製造工程から増大させずに製造できるという大きな利点がある。
尚、このようなコンタクトホールは、例えば直上に形成される配線ないし電極等よりも幅広に開口されてもよいし、配線ないし電極等のサイズが比較的大きい場合には、その幅ほど広くなくともよく、少なくともその一部が埋め込まれる幅に形成されていてもよい。
このコンタクトホールとして凹部を形成する態様では、前記コンタクトホールとしての凹部を、前記画素部におけるコンタクトホールよりも大きな面積に形成するようにしてもよい。
このように凹部を形成すれば、相対的に高い第2形成密度を、第1形成密度に近付けることが容易に可能となる。
或いは、前記凹部を形成する工程は、前記周辺回路の回路構成又は前記配線の構成とは無関係なダミーのコンタクトホールとして前記凹部を形成するようにしてもよい。
前述のように、本発明では、上側絶縁膜表面における周辺領域の凸部の密度を低減する方向で調整するために凹部を形成する。従って、凹部は、前記コンタクトホールとして形成されるだけでなく、回路構成上は開口させる必要のない領域に形成されても構わないし、場合によっては、凹部の形成領域にはその程度の自由度が必要である。
そこで、コンタクトホールの形成時に、実際にはコンタクトホールが必要ない領域に、コンタクトホールとして機能しないダミーのコンタクトホールを形成するとよい。これによれば、工程数を増大させることなく、必要に応じて所望の領域に凹部を形成することができる。
この凹部をダミーのコンタクトホールとして形成する態様では、前記下側絶縁膜の下層側において前記周辺回路及び配線の少なくとも一方を構成する導電膜又は半導体膜が存在しない平面領域に、前記ダミーのコンタクトホールを形成してもよい。
ダミーのコンタクトホールは、その深さによっては下層の導電膜又は半導体膜まで貫通し、内部に埋め込まれた周辺回路部分と下層の周辺回路部分とが導通してしまうおそれがある。凹部の深さが、下側絶縁膜の厚みに対して十分に小さければ問題ないが、ダミーのコンタクトホールを下層側にこうした導電性の膜が存在しない平面領域に形成すると、予めこうしたおそれを回避することができ、その上層側に形成される周辺回路や配線を十分な深さに埋め込むことも可能となる。
或いは、凹部をダミーのコンタクトホールとして形成する態様では、前記下側絶縁膜の上層側において前記周辺回路及び配線の少なくとも一方を構成する導電膜又は半導体膜が形成されない平面領域に、前記ダミーのコンタクトホールを形成してもよい。
この場合、ダミーのコンタクトホールが、仮に下層の導電膜又は半導体膜まで貫通してとしても、その上層側には導電膜等は形成されないため、下側絶縁膜を介して上下が導通する不都合が生じない。また、ダミーのコンタクトホールは、周辺領域の凸部の密度に対する下層の導電膜等の寄与分を減少させるように機能する。
また、前記凹部を形成する工程は、平面的にみて前記周辺回路又は前記配線の形成領域に重なる領域において、前記周辺回路又は前記配線の少なくとも一部に沿って延びる、連続又は分断された溝として、前記凹部を形成するようにしてもよい。
この態様では、周辺回路や配線の下地となる下側絶縁膜表面において、該周辺回路又は該配線の少なくとも一部が溝に埋め込まれる。一般に、配線は平面的にみて広範囲に存在することから、特に配線を埋め込むことで、比較的広い領域を凸部低減の対象とすることができ、また任意の分布状況で周辺領域における凸部を低減させることができる。
或いは、この態様では、周辺回路又は配線の形成領域において、当該周辺回路又は配線より上層の下側絶縁膜表面に溝が形成される。この場合、周辺領域又は配線の厚みの凸部の密度に対する寄与分は、溝によって低減される。
また、このような溝を、適宜に連続又は分断して埋め込むことで、凸部の密度を比較的自由に調整することができる。このように設計自由度が高い分、周辺領域における凸部の密度等を、容易に調整可能である。
この凹部を溝として形成する態様では、前記下側絶縁膜の下層側において前記周辺回路及び配線の少なくとも一方を構成する導電膜又は半導体膜が存在しない平面領域に、前記周辺回路及び配線の少なくとも一方を埋め込むために前記溝を形成するようにしてもよい。 上記溝は、その深さによっては下層の導電膜又は半導体膜まで貫通し、内部に埋め込まれた周辺回路部分ないしは配線と下層の周辺回路部分ないしは配線とが導通してしまうおそれがある。そこで、この溝を下層側にこうした導電性の膜が存在しない平面領域に形成すると、予めこうしたおそれを回避することができ、周辺回路部分或いは配線等を十分な深さに埋め込むことが可能となる。
また、前記凹部を形成する工程は、前記周辺領域における前記上側絶縁膜の表面に生じる凸部の分布状況を、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の分布状況に近付けるように、前記凹部を形成するようにしてもよい。
本発明においていう上側絶縁膜の表面に生じる凸部の「分布状況」とは、周辺領域又は画像表示領域の各平面領域において凸部が示すパターン形状を意味し、例えば、平面領域上のばらつきや形状、大きさ等の情報を含む。ちなみに、凸部の「形成密度」は、前述したように周辺領域又は画像表示領域における単位面積あたりの凸部の平均個数である。
画像表示領域における上側絶縁膜表面に生じる凸部の分布状況は、複数の画素部の存在に起因していることから、例えば、1つの画素部における分布状況を単位として、その配列方向に画素ピッチに応じた周期で繰り返されている。このような画像表示領域における凸部の分布状況に、周辺領域における凸部の分布状況を近付けると、CMP処理工程において、上側絶縁膜の表面全体にわたって安定して均一な研磨を施し、より緻密に平坦化することができる。
従って、周辺領域と画像表示領域との境界付近の段差は、より高い確度で解消又は低減されることから、当該段差付近で起きやすいコントラストむらの発生が一層効果的に抑制された電気光学装置を製造することができる。
本発明の一実施形態に係る電気光学装置の製造方法は上記課題を解決するために、基板上に画像表示領域と前記画像表示領域の周辺に位置する周辺領域とを備え、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に研磨処理が施された上側絶縁膜が設けられた電気光学装置の製造方法であって、前記周辺領域における前記上側絶縁膜の表面に生じる凸部の密度が、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の密度に近付くように、前記周辺領域における前記基板の表面に凹部を形成する工程と、前記画像表示領域に、複数の画素部を形成する工程と、前記周辺領域に、前記複数の画素部を駆動するための周辺回路を形成する工程と、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に、前記上側絶縁膜を形成する工程と、前記上側絶縁膜の表面に対し、研磨処理を施す工程とを含む。
本電気光学装置の製造方法では、上記の製造方法とは異なり、まず周辺領域における基板表面に凹部を形成する。そして、その周辺領域に周辺回路等を形成する。その際、周辺回路の一部や周辺領域の配線等が凹部に埋め込まれることで、周辺領域における第2形成密度は、画像表示領域における第1形成密度に近付くように低減される。
この場合の凹部は、例えば周辺回路の形成領域に形成されるが、それに限らず周辺回路や配線の少なくとも一部の高さを低減し、最終的に上側絶縁膜表面における凸部を低くするように作用するものであればよい。或いは、最終的に、周辺領域内における凸部形成領域の比率を低くするように作用するものであればよい。
この結果、上側絶縁膜表面は、研磨処理により、その全域にわたって良好に平坦化することが可能となる。特に、周辺領域と画像表示領域との境界付近の段差が解消又は低減され、当該段差付近で起きやすいコントラストむらの発生を効果的に抑制することが可能となる。尚、このように上側絶縁膜よりも下層にて凹凸を調整する場合は、上側絶縁膜表面の凹凸は比較的なだらかになる。そのため、上側絶縁膜の平坦化のための研磨処理時間を短縮することも可能である。
以上の結果、本電気光学装置の製造方法によれば、高品質な画像を表示することが可能な電気光学装置を製造することができる。
本発明の電気光学装置の製造方法の一態様では、前記上側絶縁膜表面に対する研磨処理として、CMP(化学的機械研磨)処理を施す。
CMP処理は、スラリーによる化学作用を用いるため、機械的研磨処理に比べて上側絶縁膜表面を平滑化することが可能である。
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上における画像表示領域に形成された複数の画素部と、前記画像表示領域の周辺に位置する周辺領域に形成された、前記複数の画素部を駆動するための周辺回路及び配線と、前記周辺領域を含む前記基板上の一面に形成された下側絶縁膜と、前記下側絶縁膜の上層、且つ、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に形成され、表面に研磨処理が施された上側絶縁膜とを備えており、前記周辺領域における前記下側絶縁膜の表面に、前記周辺領域における前記上側絶縁膜の表面に生じる凸部の密度が、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の密度に近付くように、凹部が形成されている。
本発明の電気光学装置では、画像表示領域には、パターニングされた各種導電膜、半導体膜、絶縁膜等から構成される、例えば画素電極、画素スイッチング用TFT、データ線、走査線、容量線、遮光膜等を夫々備える複数の画素部が形成されている。また、画像表示領域の周辺に位置する周辺領域には、パターニングされた各種導電膜、半導体膜、絶縁膜等からなる、例えばデータ線駆動回路、走査線駆動回路、サンプリング回路、検査回路等を含む周辺回路、及び、周辺回路同士の接続のために引き回す配線や周辺回路と画素部とを電気的に導通させるための引き出し配線等の各種配線が形成されている。尚、少なくとも周辺領域には、下側絶縁膜が形成されている。下側絶縁膜は、例えば、周辺回路の一部を構成する膜の下地となっており、この回路部分が、より下層の周辺回路と電気的に絶縁するように構成されている。また、下側絶縁膜の上層には、画像表示領域及び周辺領域を含む基板上の一面に渡り、表面にCMP(化学的機械研磨)処理等の研磨処理が施された上側絶縁膜が形成されている。
例えば液晶装置等の電気光学装置の場合、画素ピッチに比べて周辺回路の配列ピッチは小さいことから、上側絶縁膜表面における周辺領域の凸部の密度は、画像表示領域の凸部の密度よりも高くなる。本発明の電気光学装置の製造方法の項にて前述したように、そのために生じる両者の研磨レート差から、仮に何らの対策も施さなければ、研磨処理後の上側絶縁膜表面は、周辺領域と画像表示領域との境界付近に段差が生じる。
これに対し、本発明の電気光学装置では、前記下側絶縁膜の表面に凹部が形成されている。凹部の形成位置や形状、大きさ等は、適宜に設定可能である。このような凹部の存在により、上側絶縁膜の成膜直後の表面は、全域に渡って凸部の形成密度が均一化されており、また凹凸も比較的なだらかとなる。そのため、上側絶縁膜表面における研磨処理は比較的短時間で行うことができ、研磨処理後の上側絶縁膜表面は全域にわたる平坦面となっている。そのため、当該表面の段差に起因するコントラストむらが抑制され、高品質な画像表示が可能である。
本発明の電気光学装置の一態様では、前記凹部は、平面的に見て前記周辺回路及び配線の少なくとも一方と重なる領域に形成されている。
この態様では、(1)下側絶縁膜を下地として周辺回路又は配線を形成する際に、その少なくとも一部が下側絶縁膜に予め形成された凹部に埋め込まれている。或いは、(2)周辺回路又は配線よりも上層の下側絶縁膜において、当該周辺回路又は配線の少なくとも一部と対応する領域に凹部が設けられている。即ち、前述したように、周辺回路や配線のうち凹部に埋め込まれた部分は、凹部の深さに応じて相対的に高さが低くなるし、周辺回路や配線のうち、その上に凹部が設けられた部分は、凹部の深さに応じて高さが相殺される。その分だけ、上側絶縁膜における第2形成密度が低減され、CMP処理後の上側絶縁膜表面は全域にわたる良好な平坦面となっている。
以上の態様において、前記凹部は、前記周辺回路又は前記配線の一部を電気的に接続するためのコンタクトホールとして形成されていてもよい。
このようなコンタクトホールは、本発明の製造方法の項で前述したコンタクトホールと同様に形成され、同様の作用効果を有する。即ち、周辺領域においてコンタクトホールに接続される配線ないし電極等が、その内部に埋め込まれ、第2形成密度が低減される。その結果、CMP処理後の上側絶縁膜表面は、全域にわたる良好な平坦面となっている。
或いは、前記凹部は、前記周辺回路の回路構成又は前記配線の構成とは無関係なダミーのコンタクトホールとして形成されていてもよい。
ダミーのコンタクトホールは、周辺領域の凸部の密度に対する下層の導電膜等の寄与分を減少させるように機能する。尚、ダミーのコンタクトホールは、周辺領域内に設けられていればよく、実際はコンタクトホールとして機能しないように形成されることを除けば、その形成位置は特に限定されない。ダミーのコンタクトホールは、その形成位置や深さによっては、下層の導電膜又は半導体膜まで貫通し、内部に埋め込まれた周辺回路部分や配線と下層の周辺回路部分や配線等とが導通してしまうおそれがある。そこで、ダミーのコンタクトホールを、下側絶縁膜のうち下層側にこうした導電性の膜が存在しない平面領域、或いは上層側に導電膜等が形成されない平面領域に配置すると、こうしたおそれが回避される。そのため、比較的深い凹部を形成することができ、周辺領域の凸部の密度に対する周辺回路や配線の厚みの寄与分を、十分に低減することが可能となる。
或いは、前記凹部は、平面的にみて前記周辺回路又は前記配線の形成領域に重なる領域において、前記周辺回路又は前記配線の少なくとも一部に沿って延びる、連続又は分断された溝として、形成されていてもよい。 一般に、配線は平面的にみて広範囲に存在することから、特に配線を連続又は分断して埋め込むことにより、周辺領域における凸部を任意の分布状況とすることができる。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様を含む)を具備してなる。
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置の他に、電子放出素子を利用した表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter Display)等も実現することが可能である。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
<1:第1実施形態>
先ず、本発明の電気光学装置に係る第1実施形態について、図1から図13を参照して説明する。
<1−1:電気光学装置の全体構成>
まず、本発明の電気光学装置の全体構成について、図1及び図2を参照して説明する。図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図2は、図1のH−H'断面図である。ここでは、一例として、電気光学装置を駆動回路内蔵型のTFTアクティブマトリクス駆動方式としている。
図1及び図2において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。尚、本実施形態においては、画像表示領域10aの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、TFTアレイ基板10の中心から見て、この額縁遮光膜53より以遠が周辺領域として規定されている。
周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
また、対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
<1−2:画像表示領域の構成>
次に、本実施形態に係る電気光学装置の画像表示領域の構成について、図3から図6を参照して説明する。
図3は、本実施形態に係る電気光学装置のうち、画素部の等価回路を表している。図4及び図5は、TFTアレイ基板上の画素部に係る部分構成を表す平面図である。尚、図4及び図5は、それぞれ、後述する積層構造のうち下層部分(図4)と上層部分(図5)に相当する。図6は、図4及び図5を重ね合わせた場合のA−A´断面図である。尚、図6においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材の縮尺比率を適宜に変えてある。
<1−2−1:画素部の原理的構成>
図3に示したように、画像表示領域10aにおいては、複数の走査線11a及び複数のデータ線6aが相交差して配列しており、その線間に、走査線11a,データ線6aの各一により選択される画素部が設けられている。各画素部には、TFT30、画素電極9a及び蓄積容量70が設けられている。TFT30は、データ線6aから供給される画像信号S1、S2、…、Snを選択画素に印加するために設けられ、ゲートが走査線11aに接続され、ソースがデータ線6aに接続され、ドレインが画素電極9aに接続されている。画素電極9aは、後述の対向電極21との間で液晶容量を形成し、入力される画像信号S1、S2、…、Snを画素部に印加して一定期間保持するようになっている。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線400に接続されている。
この電気光学装置は、例えばTFTアクティブマトリクス駆動方式を採り、走査線駆動回路104(図1参照)から各走査線11aに走査信号G1、G2、…、Gmを線順次に印加すると共に、それによってTFT30がオン状態となる水平方向の選択画素部の列に対し、データ線駆動回路101(図1参照)からの画像信号S1、S2、…、Snをデータ線6aを通じて印加するようになっている。この際、画像信号S1、S2、…、Snを各データ線6aに線順次に供給してゆくようにしてもよいし、複数のデータ線6a(例えばグループ毎)に同じタイミングで供給するものとしてもよい。これにより、画像信号が選択画素に対応する画素電極9aに供給される。TFTアレイ基板10は、液晶層50を介して対向基板20と対向配置されているので(図2参照)、以上のようにして区画配列された画素領域毎に液晶層50に電界を印加することにより、両基板間の透過光量が画素領域毎に制御され、画像が階調表示される。また、このとき各画素領域に保持された画像信号は、蓄積容量70によりリークが防止される。
<1−2−2:画素部の具体的構成>
次に、上述の動作を実現する画素部の具体的構成について、図4から図6を参照して説明する。
図4から図6では、上述した画素部の各回路要素が、パターン化され、積層された導電膜としてTFTアレイ基板10上に構築されている。TFTアレイ基板10は、例えば、ガラス基板、石英基板、SOI基板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板20と対向配置されている。また、各回路要素は、下から順に、走査線11aを含む第1層、ゲート電極3aを含む第2層、蓄積容量70の固定電位側容量電極を含む第3層、データ線6a等を含む第4層、容量配線400等を含む第5層、画素電極9a等を含む第6層からなる。また、第1層−第2層間には下地絶縁膜12、第2層−第3層間には第1層間絶縁膜41、第3層−第4層間には第2層間絶縁膜42、第4層−第5層間には第3層間絶縁膜43、第5層−第6層間には第4層間絶縁膜44がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第1層から第3層が下層部分として図4に示され、第4層から第6層が上層部分として図5に示されている。
(第1層の構成―走査線等―)
第1層は、走査線11aで構成される。走査線11aは、図4のX方向に沿って延びる本線部と、データ線6a或いは容量配線400が延在する図4のY方向に延びる突出部とからなる形状にパターニングされている。このような走査線11aは、例えば導電性ポリシリコンからなり、その他にもチタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
(第2層の構成―TFT等―)
第2層は、TFT30及び中継電極719で構成されている。TFT30は、例えばLDD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート電極3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート電極3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、例えばポリシリコンからなり、チャネル領域1a´、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT30は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。また、中継電極719は、例えばゲート電極3aと同一膜として形成される。
TFT30のゲート電極3aは、下地絶縁膜12に形成されたコンタクトホール12cvを介して走査線11aに電気的に接続されている。下地絶縁膜12は、例えばシリコン酸化膜等からなり、第1層と第2層の層間絶縁機能の他、TFTアレイ基板10の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすTFT30の素子特性の変化を防止する機能を有している。
(第3層の構成―蓄積容量等―)
第3層は、蓄積容量70で構成されている。蓄積容量70は、容量電極300と下部電極71とが誘電体膜75を介して対向配置された構成となっている。このうち、容量電極300は、容量配線400に電気的に接続されている。下部電極71は、TFT30の高濃度ドレイン領域1e及び画素電極9aの夫々に電気的に接続されている。
下部電極71と高濃度ドレイン領域1eとは、第1層間絶縁膜41に開孔されたコンタクトホール83を介して接続されている。また、下部電極71と画素電極9aとは、コンタクトホール881、882、804、及び中継電極719、第2中継電極6a2、第3中継電極402により各層を中継し、コンタクトホール89において電気的に接続されている。
このような容量電極300には、例えば、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。これにより、容量電極は、TFT30に上側から入射しようとする光を遮る機能を有している。また、下部電極71には、例えば導電性のポリシリコンが用いられる。
誘電体膜75は、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、或いは窒化シリコン膜等からなる。
また、第1層間絶縁膜41は、例えば、NSG(ノンシリケートガラス)によって形成されている。その他、第1層間絶縁膜41には、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
尚、この場合の蓄積容量70は、図4の平面図からわかるように、画素電極9aの形成領域にほぼ対応する画素領域に至らないように(遮光領域内に収まるように)形成されているので、画素開口率が比較的大きく維持されている。
(第4層の構成―データ線等―)
第4層は、データ線6aで構成されている。データ線6aは、下から順にアルミニウム、窒化チタン、窒化シリコンの三層膜として形成されている。窒化シリコン層は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。また、第4層には、データ線6aと同一膜として、容量配線用中継層6a1及び第2中継電極6a2が形成されている。これらは、図5に示したように、夫々が分断されるように形成されている。
このうち、データ線6aは、第1層間絶縁膜41及び第2層間絶縁膜42を貫通するコンタクトホール81を介して、TFT30の高濃度ソース領域1dと電気的に接続されている。
また、容量配線用中継層6a1は、第2層間絶縁膜42に開孔されたコンタクトホール801を介して容量電極300と電気的に接続され、容量電極300と容量配線400との間を中継している。容量配線用中継層6a2は、前述したように、第1層間絶縁膜41及び第2層間絶縁膜42を貫通するコンタクトホール882を介して中継電極719に電気的に接続されている。このような第2層間絶縁膜42は、例えばNSG、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。
(第5層の構成―容量配線等―)
第5層は、容量配線400及び第3中継電極402により構成されている。容量配線400は、画像表示領域10aの周囲にまで延設され、定電位源と電気的に接続されることで、固定電位とされている。この容量配線400は、図5に示すように、X方向、Y方向に延在する格子状に形成され、X方向に延在する部分には、第3中継電極402の形成領域を確保するために切り欠きが設けられている。また、容量配線400は、その下層のデータ線6a、走査線11a、TFT30等を覆うように、これら回路要素の構造よりも幅広に形成されている。これにより、各回路要素は遮光され、入射光を反射させて投射画像における画素の輪郭がぼやける等の悪影響が防止されている。
更に、容量配線400のX方向延在部分とY方向延在部分とが丁度交差する角部は、略三角形の庇部がわずかに突き出すような形状となっている。この庇部により、TFT30の半導体層1aに対する光の遮蔽を効果的に行うことができる。即ち、半導体層1aに対して斜め上方から進入する光を、庇部が反射又は吸収することにより、TFT30における光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。
このような容量配線400は、第3層間絶縁膜43に開孔されたコンタクトホール803を介して、容量配線用中継層6a1と電気的に接続されている。
また、第5層には、容量配線400と同一膜として、第3中継電極402が形成されている。第3中継電極402は、前述のように、コンタクトホール804及びコンタクトホール89を介して、第2中継電極6a2−画素電極9a間を中継している。尚、これら容量配線400及び第3中継電極402は、例えばアルミニウム、窒化チタンを積層した二層構造となっている。
こうした第5層の下には、全面に第3層間絶縁膜43が形成されている。第3層層間絶縁膜43は、例えばNSG、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。
(第6層の構成―画素電極等―)
第5層の全面には第4層間絶縁膜44が形成され、更にその上に、第6層として画素電極9aが形成されている。第4層間絶縁膜44には、画素電極9a−第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。このような第4層間絶縁膜44は、例えばNSG、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。
画素電極9a(図5中、破線9a’で輪郭が示されている)は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線6a及び走査線11aが格子状に配列するように形成されている(図4及び図5参照)。また、画素電極9aは、例えばITO(Indium Tin Oxide)等の透明導電膜からなる。尚、該画素電極9a上には配向膜16が形成されている。以上が、TFTアレイ基板10側の画素部の構成である。
他方、対向基板20には、その対向面の全面に対向電極21が設けられており、更にその上(図6では対向電極21の下側)に配向膜22が設けられている。対向電極21は、画素電極9aと同様、例えばITO膜等の透明導電性膜からなる。尚、対向基板20と対向電極21の間には、TFT30における光リーク電流の発生等を防止するため、少なくともTFT30と正対する領域を覆うように遮光膜23が設けられている。
以上のように構成されたTFTアレイ基板10と対向基板20の間には、液晶層50が設けられている。液晶層50は、基板10及び20の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層50は、画素電極9aと対向電極21との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜16及び配向膜22によって、所定の配向状態をとるようになっている。
<1−3:周辺領域の構成>
以上に説明した画素部の構成は、図4及び図5に示すように、各画素部に共通である。前述の画像表示領域10a(図1を参照)には、かかる画素部が周期的に形成されていることになる。他方、このような電気光学装置では、画像表示領域10aの周囲に位置する周辺領域に、図1及び図2を参照して説明したように、走査線駆動回路104及びデータ線駆動回路101等の駆動回路が形成されている。そして、これらの駆動回路は、例えば図7に示されるような複数のスイッチング素子としてのTFTや配線を含んで構成されている。
本実施形態においては、これら駆動回路における所定のコンタクトホール内に、該コンタクトホールに上側から接続される導電膜又は半導体膜が埋め込まれている。そのようなコンタクトホールは、駆動回路内において任意に選択可能であるが、ここでは、サンプルホールド回路を例にとって説明する。図7は、本実施形態に係るサンプルホールド回路の構成を表す平面図である。また、図8は、図7のB−B´線における断面図である。尚、図8に示したように、下地絶縁膜12、層間絶縁膜41、42、43及び44等は、このサンプルホールド回路200を含む周辺領域及び画像表示領域10aに跨って形成されており、当該サンプルホールド回路200は、図6に示した画素部の回路要素と同一の機会に形成されている。例えば、半導体層201aはTFT30の半導体層1aと同一の機会に形成され、ゲート電極203aはゲート電極3aと同一の機会に形成されている、という具合である。その詳細については、後に説明する。
サンプルホールド回路200は、データ線駆動回路101の一部であり、データ線6aの各々に対応するTFT201が並列して設けられている。このTFT201は、制御線210からゲート電極203aへの電圧信号入力によって開閉を制御され、導通状態時には、ソース配線204Sに印加されたデータ信号がドレイン配線204Dを介してデータ線6aへ印加されるように構成されている。
個々のTFT201は、例えば画像表示領域10aのTFT30と同様、ソース領域、ゲート領域、及びドレイン領域を含む半導体層201aの上に、ゲート電極203aがゲート絶縁膜202を介して設けられると共に、ソース領域上にはソース配線204Sが、ドレイン領域上にはドレイン配線204Dがそれぞれ設けられている。
通常、ソース配線及びドレイン配線は、それぞれ、ソース領域及びドレイン領域の上層に層間絶縁膜を介して形成され、その間は、層間絶縁膜を貫通するように形成されたコンタクトホールによって接続されている。例えば、画像表示領域10aにおけるTFT30の高濃度ソース領域1d及び高濃度ドレイン領域1eのそれぞれは、より上層に形成されたデータ線6a及び蓄積容量70に対し、コンタクトホール81及び83によって接続されている(図6参照)。
仮に、TFT201におけるコンタクト部分をTFT30のように構成すると、ソース配線204S、ドレイン配線204D及び制御線210は、半導体層201aやゲート電極203aよりも高い位置に形成されるため、これらの間には段差が生じる。サンプルホールド回路200は、このようなTFT201が連続して構成されているので、何の手段も講じなければ、周辺領域における第4層間絶縁膜44の表面に現れる凸部の密度は画像表示領域10aにおけるそれよりも高くなってしまう。
これに対し、TFT201では、層間絶縁膜41及び42のソース領域に対応する領域に、大きな溝状のコンタクトホール205Sが開口されており、ソース配線204Sは、その末端付近の部分がコンタクトホール205Sの中に形成されることにより、ソース領域と導通している。同様に、層間絶縁膜41及び42のドレイン領域と対応する領域に、大きな溝状のコンタクトホール205Dが開口されており、ドレイン配線204Dは、その末端付近の部分がコンタクトホール205Dの中に形成されることでドレイン領域と導通している。
尚、制御線210についても、その末端付近の部分が大きな溝状のコンタクトホール211の中に形成されることでゲート電極203aと導通している。
即ち、ここでは、ソース配線204S及びドレイン配線204Dの各々の末端付近の部分は、大きな溝状のコンタクトホール205S及びコンタクトホール205Dの内部に埋め込まれることにより、その高さがゲート電極203aと同程度にまで引き下げられている。また、制御線210の末端付近の部分も、大きな溝状のコンタクトホール211の中に埋め込まれることで、その高さがゲート電極203aと同程度にまで引き下げられている。このため、TFT201の上層では、TFT201の存在に起因する凸部の面積が、コンタクトホール205S、205D及び211の大きさに応じて減少し、周辺領域における凸部の密度が低減されることとなる。
また、この場合、周辺領域における凸部の密度は、画像表示領域10aにおける凸部の密度に近付くように低減される。そのためには、例えば、画像表示領域10a、周辺領域の各領域における回路の形成密度を計算により求め、両者の差分に応じて上記コンタクトホール205S、205D及び211等の大きさを設計するとよい。
以上のような構成の電気光学装置の作用効果については、以下に詳述する。
<1−4:電気光学装置の製造方法>
次に、本実施形態に係る電気光学装置の製造プロセスについて、図9乃至図13を参照して説明する。図9から図13は、製造プロセスの各工程における電気光学装置の積層構造を順を追って示す工程図であり、各図の(a)は図8に対応する断面図、(b)は図6に対応した断面図をそれぞれ表している。尚、以下においては、本実施形態の特徴部分である第3層層間絶縁膜43の形成までの製造工程について詳しく説明することにする。それ以外の工程については、従来と同様に行うことができるので、その説明を適宜省略することとする。
尚、本実施形態に係る電気光学装置は、比較的大きなサイズの共通のガラス基板上にて一挙に複数形成される。即ち、図1に示した電気光学装置の各構成要素を、TFTアレイ基板10となるマザー基板上に、マトリクス状に配列するように形成する。一方、これとは別にガラス基板を用意し、その上に対向電極21、配向膜22等を形成した後に個々の装置のサイズに切断し、複数の対向基板20を作製する。そして、マザー基板上のTFTアレイ基板10に対向基板20を対向させて貼り合わせ、その間の密閉空間に液晶を封入する。最終的には、マザー基板をTFTアレイ基板10ごとに切り離すことによって、図1乃至図8に示したような各個別の電気光学装置が製造される。
以上の前提の下、本実施形態にかかる電気光学装置は、図9の工程から図13の工程に示すように順次製造される。
まず、図9の工程においては、TFTアレイ基板10上に、走査線11aから第2層間絶縁膜42までの各構成要素を形成する。まず、画像表示領域10aに、走査線11aを形成する。次いで、下側絶縁膜12を、TFTアレイ基板10上の一面に形成する。更に下側絶縁膜12上に、半導体層1a及び半導体層201a、ゲート絶縁膜2及びゲート絶縁膜202、ゲート電極3a、ゲート電極203a及び中継電極719を、段階的に、それぞれ同時一括して形成する。これら各層の形成には、例えば通常の成膜法、フォトリソグラフィ及びエッチング技術が用いられる。
次いで、第1層間絶縁膜41を、TFTアレイ基板10の全面に形成する。第1層間絶縁膜41は、例えば、TEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチルボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いた常圧又は減圧CVD法等により形成される。尚、第2層間絶縁膜42以降の層間絶縁膜もこれと同様にして成膜することができる。
その後、画像表示領域10aにおいては、第1層間絶縁膜41にコンタクトホール81、83を反応性ドライエッチング等のエッチングにより開口し、続いて、下部電極71、誘電体膜75及び容量電極300をパターン形成して、蓄積容量70を形成する。尚、この蓄積容量70の電極層は、ここでは図示しないが、サンプルホールド回路200以外の駆動回路における配線又は電極を構成するようにしてもよい。
次いで、第2層間絶縁膜42を、TFTアレイ基板10の全面に形成する。この第2層間絶縁膜42の表面には、その下層の回路要素の存在に起因する凸部が生じている。
次に、図10の工程においては、層間絶縁膜41、42の所定領域にコンタクトホールを開口する。即ち、画素部においてはコンタクトホール81、882を開口し、サンプルホールド回路200においては、コンタクトホール205S、205Dを開口する。
ここでは、コンタクトホール205S、205Dは、ソース配線204S及びドレイン配線204Dよりも幅広の溝状に形成され、その形成領域は、ほぼ半導体層201aにおけるソース領域、ドレイン領域に対応した大きさとしている(図7参照)。尚、図示はしないが、このとき、コンタクトホール211も同時にゲート電極203aの引き出し部分上に制御線210よりも幅広の溝状に形成する。
尚、幅広の溝状に形成するコンタクトホール205S、205D等は、図7に示したように内部に配線の一部が埋め込まれるため、コンタクトホールの段差における断線を防止するために内壁面にテーパを設けるようにしてもよい。このようなテーパは、ウエットエッチングを用いてコンタクトホール205S、205D等を掘ることで比較的容易に形成可能である。
次に、図11の工程においては、第2層間絶縁膜42の所定領域に、アルミニウムからなる膜41A、窒化チタンからなる膜41TNをパターン形成し、更に窒化シリコンからなる膜401を所定領域にパターン形成する。これにより、画素部には、データ線6a、容量配線用中継層6a1及び第2中継電極6a2が、またサンプルホールド回路200には、ソース配線204S及びドレイン配線204Dが同時一括して形成される。ここで、画素部の配線は3層とするのに対し、ソース配線204S及びドレイン配線204Dは、膜41A、41TNの2層により形成し、膜401をTFT201上の全面に形成するようにしている。尚、この成膜処理よりも前に、コンタクトホール801を開口しておく。また、図示はしないが、このとき、制御線210も同時に形成する。よって、この段階でサンプルホールド回路200が出来上がる。
ソース配線204S及びドレイン配線204Dの末端付近の部分は、溝状のコンタクトホール205S及び205Dの中を延びるように形成され、それぞれ半導体層201aのソース領域及びドレイン領域に接触している。これら末端付近の部分は、それぞれ、このようにコンタクトホール205S及びコンタクトホール205Dの内部に埋め込まれることで高さがゲート電極203aと同程度にまで引き下げられている。尚、制御線210の末端付近の部分も、コンタクトホール211の中に埋め込まれることで、その高さがゲート電極203aと同程度となっている。このため、TFT201の上層では、TFT201の存在に起因する凸部の面積が、コンタクトホール205S、205D及び211の大きさに応じて減少し、周辺領域における凸部の密度が低減されている。
次に、図12の工程においては、第3層間絶縁膜43の前駆膜431を、TFTアレイ基板10の全面に形成する。この前駆膜431の画像表示領域10aにおける表面には、データ線6a、容量配線用中継電極6a1及び第2中継電極6a2の高さ、或いは、その更に下に位置するゲート電極3a及び中継電極719等々の高さに起因した凸部が生じている。また、前駆膜431のサンプルホールド回路200における表面には、ゲート電極203aやソース配線204S、ドレイン配線203D及び制御線210等の上に、これらの高さに起因した凸部が生じている。このように、下層に位置する各種の要素に固有の高さが、上層に上層にと、いわば伝播することによって、前駆膜431の表面に不均一な段差が生じている。
但し、本実施形態では、前駆膜431のサンプルホールド回路200上の領域においては、ソース配線204Sやドレイン配線203D等の配線上であってもコンタクトホール205S、205Dの形成領域では、配線がコンタクトホール205S、205Dに埋め込まれていることから、このような凸部が殆ど発生してない状態となっている。よって、周辺領域における凸部の密度は、コンタクトホール205S、205D等の大きさや個数に応じて低減されており、ここでは、結果的に、画像表示領域10aにおける凸部の密度と同等程度になっている。
次に、図13の工程においては、前駆膜431にCMP処理を施し、第3層間絶縁膜43を形成する。仮に、前駆膜431の上に容量配線400を形成すると、前駆膜431表面の段差の形状に対応して、容量配線400を構成する膜の表面にも段差が生じることになる。特に、該容量配線400はアルミニウムを含有するため、表面の段差部分において光を乱反射し、電気光学装置の駆動時にコントラスト比が低下するおそれがある。そのため、この段差を解消すべく、当該前駆膜431にCMP処理が施される。
このCMP処理では、前駆膜431までが形成されたものを被処理基板として、これと研磨体(パッド)との両者を回転させながら、夫々の表面同士を当接させると共に、該当接部位にシリカ粒等を含んだ研磨液(スラリー)を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨する。
前述したように、コンタクトホール205S、205D等の大きな溝状のコンタクトホール内に配線の一部を埋め込むことで、前駆膜431の表面では、周辺領域の凸部の密度は、画像表示領域10aの凸部の密度に近付けられた状況にある。
よって、CMP処理に関して、前駆膜432における画像表示領域10aと周辺領域の研磨レートはほぼ同程度となっている。その結果、このTFTアレイ基板10の表面は、全域にわたって均一に研磨され、CMP処理後の表面、即ち第3層層間絶縁膜43の表面は極めて平坦性の高い平面となる。そのため、画像表示領域10aと周辺領域との間においても積層構造の高さに相違が生じ難く、この部分における段差の発生が防止される。
従って、このようにして製造される電気光学装置では、当該段差が解消又は低減されるので、段差における光の反射によるコントラストむらの発生が抑制され、高品質な画像を表示することが可能となる。
また、本実施形態では、コンタクトホール205S及び205D等に配線の一部を埋め込むことで、周辺領域の凸部の密度を、画像表示領域10aの凸部の密度に近付けるようにしたので、例えば前駆膜431上に溝等を形成して周辺領域の凸部の密度を低減させる場合と比べて、製造工程を増やすことなく、上記効果を得ることができる。
尚、上記第1実施形態では、配線を埋め込むコンタクトホール205S及び205D等を、周辺領域における凸部の密度を、画像表示領域10aにおける凸部の密度に近付けるという観点で形成するようにしたが、更に、こうした埋め込み用のコンタクトホールを、周辺領域における凸部の分布状況を、画像表示領域10aにおける凸部の分布状況に近付けるように形成してもよい。
画像表示領域10aにおける凸部の分布状況、即ち凸部のパターン形状は、複数の画素部の存在に起因していることから、例えば、1つの画素部におけるパターンを単位として、その配列方向に画素ピッチに応じた周期で繰り返されている。このような画像表示領域10aにおける凸部の分布状況に、周辺領域における凸部の分布状況を近付けるには、前記TFT210のコンタクトホール205S及び205D以外にも、駆動回路に形成される多数のコンタクトホールのうちから配線等の埋め込み用とするものを適宜に選択するとよい。尚、本発明の凹部としての埋め込み用コンタクトホールは、形成位置を実施形態に限定されるものではなく、このように、周辺領域における全てのコンタクトホール形成位置を対象としている。
このように凸部の分布状況を考慮して埋め込み用コンタクトホールを設けると、第3層間絶縁膜43に対するCMP処理工程において、その表面全体にわたって安定して研磨を施し、表面の平坦性を更に高めることができる。
<2:第2実施形態>
次に、本発明に係る第2実施形態について説明する。この第2実施形態では、周辺領域の凸部の密度を低減するために、前記コンタクトホール205S及び205D等の代わりに、周辺領域のうち本来的にはコンタクトホールが必要ない領域に、コンタクトホールとして機能しないダミーのコンタクトホールを形成し、そこに配線等を埋め込むようにしている。よって、第2実施形態については、第1実施形態と重複する説明を適宜省略すると共に、第1実施形態との共通箇所には、同一符号を付して示すことにする。
図14は、本実施形態に係る周辺領域における主要部を表す平面図であり、図15は、図14のC−C´線における断面図である。図14に示したサンプルホールド回路200及びシフトレジスタ回路500は、データ線駆動回路101を構成する回路である。そして、画像表示領域10aに隣接するサンプルホールド回路200と、その外側に隣接するシフトレジスタ回路500との間などの、回路同士の境界には、図示したように電源配線501が引き回されている。
ここでは、電源配線501の下地となる膜には、ダミーコンタクトホール510が複数開口されており、その内部に電源配線501の一部が埋め込まれている。ダミーコンタクトホール510の形状は特に限定されないが、例えば、第2層間絶縁膜42から下地絶縁膜12までの深さに形成されている。また、その平面的に見た形成領域は、例えば電源配線501に沿って分断された複数の溝状とされている。尚、ダミーコンタクトホール510の幅は、第1実施形態におけるコンタクトホール205S及び205D等のように配線幅よりも広くしてもよいが、電源配線501等の比較的幅が広い配線に対しては、その幅方向の一部を埋め込むように配線幅よりも狭くしてもよい。
このようなダミーコンタクトホール510の深さや平面形状等は、最終的に、周辺領域の凸部の密度を、画像表示領域10aの凸部の密度に近付けるように設計されている。
次に、このような電気光学装置の製造方法について、図16乃至図20を参照して説明する。図16から図20は、製造プロセスの各工程における電気光学装置の積層構造を、順を追って示す工程図であり、各図の(a)は図15に対応する断面図、(b)は図6に対応した断面図をそれぞれ表している。尚、以下においては、本実施形態の特徴部分である第3層層間絶縁膜43の形成までの製造工程について詳しく説明することにする。それ以外の工程については、従来と同様に行うことができるので、その説明を適宜省略することとする。
まず、図16の工程においては、TFTアレイ基板10上に、下地絶縁膜12から第2層間絶縁膜42までの各構成要素を形成する。
次に、図17の工程においては、層間絶縁膜41、42の所定領域に例えば反応性イオエッチング等のドライエッチングにより、コンタクトホールを開口する。即ち、画素部においてはコンタクトホール81、882を開口し、データ線駆動回路101においては、ダミーコンタクトホール510を開口する。この場合、ダミーコンタクトホール510の深さは、第2層間絶縁膜42から下地絶縁膜12の上部に及んでいるが、その下に配線等が何ら形成されていないことから、このダミーコンタクトホール510によって電源配線501が他の配線等と導通することが回避される。
次に、図18の工程においては、第2層間絶縁膜42の所定領域に、アルミニウムからなる膜41A、窒化チタンからなる膜41TNをパターン形成し、更に窒化シリコンからなる膜401を所定領域にパターン形成する。これにより、画素部には、データ線6a、容量配線用中継層6a1及び第2中継電極6a2が、またデータ線駆動回路101には、電源配線501が同時一括して形成される。
これにより、電源配線501は、一部が溝状のダミーコンタクトホール510の中を延びるように形成される。電源配線501のうち、こうしてダミーコンタクトホール510の内部に埋め込まれた部分は、高さがTFT30等と同程度にまで引き下げられている。このため、電源配線501の上層では、その存在に起因する凸部の面積が減少し、周辺領域における凸部の密度が低減されている。
次に、図19の工程においては、第3層間絶縁膜43の前駆膜432を、TFTアレイ基板10の全面に形成する。この前駆膜432の画像表示領域10aにおける表面には、データ線6a、容量配線用中継電極6a1及び第2中継電極6a2の高さ、或いは、その更に下に位置するゲート電極3a及び中継電極719等々の高さに起因した凸部が生じている。
その一方、前駆膜432のデータ線駆動回路101における表面には、電源配線501のうち、ダミーコンタクトホール510に埋め込まれていない部分に起因した凸部が生じている。但し、本実施形態では、ダミーコンタクトホール510の形成領域では、電源配線501の埋め込みにより、このような凸部が殆ど発生してない状態となっている。よって、周辺領域における凸部の密度は、ダミーコンタクトホール510の大きさや個数に応じて低減されており、ここでは、結果的に、画像表示領域10aにおける凸部の密度と同等程度とされている。
次に、図20の工程においては、前駆膜432にCMP処理を施し、第3層間絶縁膜43を形成する。前述したように、ダミーコンタクトホール510内に電源配線501の一部を埋め込むことで、前駆膜432の表面では、周辺領域の凸部の密度が、画像表示領域10aの凸部の密度に近付けられた状況にある。
よって、CMP処理に関して、前駆膜432における画像表示領域10aと周辺領域の研磨レートはほぼ同程度となっている。その結果、このTFTアレイ基板10の表面は、全域にわたって均一に研磨され、CMP処理後の表面、即ち第3層層間絶縁膜43の表面は極めて平坦性の高い平面となる。そのため、画像表示領域10aと周辺領域との間においても積層構造の高さに相違が生じ難く、この部分における段差の発生が防止される。
従って、このようにして製造される電気光学装置では、当該段差が解消又は低減されるので、段差における光の反射によるコントラストむらの発生が抑制され、高品質な画像を表示することが可能となる。
また、ダミーコンタクトホール510をコンタクトホール81,882の形成時に同時一括して形成するようにしたので、工程数を増大させずに済む。
尚、実際にはコンタクトホールが必要ない電源配線501の形成領域に、ダミーコンタクトホール510を形成するようにしたので、その形成領域を比較的自由に定めることができる。このようにダミーコンタクトホールは、必要に応じて所望の領域に設けることができ、周辺領域における凸部の密度をより容易に調整可能とする。本実施形態では、ダミーコンタクトホール510の下層側には配線等が何ら形成されておらず、その上に形成する電源配線501は下層側と導通するおそれがない場合について説明したが、逆に、電源配線等の上の、上層側に配線等が何ら形成されない領域にダミーコンタクトホールを開口するようにしても、ダミーコンタクトホールの上下で導通が起きるのが防止できる。また、このような場合においても、凸部の分布状況を考慮してダミーコンタクトホールを設けるようにすると、第3層間絶縁膜43に対するCMP処理工程において、その表面全体にわたって安定して研磨を施し、表面の平坦性を更に高めることができる。
尚、上記第1及び第2の実施形態はそれぞれ、コンタクトホールに配線又は電子素子の少なくとも一部を埋め込む場合と、ダミーコンタクトホールに配線又は電子素子の少なくとも一部を埋め込む場合の具体例を説明したが、これらは個別に実施する他、同時に実施するようにしてもよい。即ち、駆動回路内に設けられるコンタクトホールを上記コンタクトホール205S及び205Dのように形成し、その上部において接続される配線を埋め込むと共に、駆動回路内の配線の形成領域にダミーコンタクトホールを形成し、その内部に配線を埋め込む。
また、上記実施形態では、本発明に係る凹部を層間絶縁膜に形成するようにしたが、本発明に係る凹部として、TFTアレイ基板10の表面に溝を形成し、その内部に配線等を埋め込むようにしてもよい。或いは、配線等の上層側に溝を設けることで、配線等の厚みを相殺するようにしてもよい。
更に、上記実施形態では、周辺回路の形成領域内に凹部を形成する場合について説明したが、それ以外の周辺領域における構造物、例えば、実施形態における配線105、及びデータ線駆動回路101、外部回路接続端子102に対する引き出し線等の各種配線の形成領域を対象として凹部を設けるようにしてもよいことは勿論である。
<3:電子機器>
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図21は、投射型カラー表示装置の図式的断面図である。
図21において、第1又は第2実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法及び該電気光学装置、並びに、このような電気光学装置を具備してなる電子機器もまた、本発明の技術的範囲に含まれるものである。
1a、201a…半導体層、2、202…ゲート絶縁膜、3a、203a…ゲート電極、9a…画素電極、6a…データ線、10a…画像表示領域、30、201…TFT、43…第3層間絶縁膜、400…容量配線、41〜44…層間絶縁膜、101…データ線駆動回路、200…サンプルホールド回路、204S…ソース配線、204D…ドレイン配線、205S,205D、211…コンタクトホール、210…制御線、500…シフトレジスタ回路、501…電源配線、510…ダミーコンタクトホール。